JPH084696Y2

JPH084696Y2 - 混成集積回路

Info

Publication number: JPH084696Y2
Application number: JP1990073112U
Authority: JP
Inventors: 真一郎番場
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1990-07-09
Filing date: 1990-07-09
Publication date: 1996-02-07
Anticipated expiration: 2005-07-09
Also published as: JPH0431269U

Description

【考案の詳細な説明】産業上の利用分野本考案は、回路基板と、この回路基板に形成された接
続ランドと実装基板とを電気的に接続する外部取出端子
とを有する混成集積回路に関する。

従来の技術近年、電気機器の多様化に伴って、これに用いられる
半導体素子の多様化が望まれている。そこで、このよう
な要求に対応すべく、混成集積回路が多用されるように
なってきた。

ところで、上記混成集積回路の従来構造は、第17図及
び第18図に示すように、導電パターンや抵抗膜が形成さ
れると共にIC素子等が搭載された回路基板50と、この回
路基板50を挟むように接続ランド51と接続されたリード
端子52とを有しており、図示はしないが上記接続ランド
51とリード端子52とは半田付けによって固定されてい
る。上記リード端子52の具体的な構造は第11図〜第16図
に示すように、プリント基板等の実装基板に差し込んで
半田付けされる差込部53と、上記回路基板50を挟持する
ための挟持部54とから構成されている。上記挟持部54の
構造としては、第11図〜第13図に示すように、一方方向
を打ち抜いた構造のようなものと、第14図〜第16図に示
すように中央部のみを打ち抜いた構造のものとがある。
また、第19図に示すように、２枚の基板50・50を挟み込
めるように挟持部54の厚みを大きくしたものもある。

更に、上記説明の如く、回路基板50の片側にのみリー
ド端子52を取付ける、所謂SIP（Single In-line Packag
e）型混成集積回路に対応するものの他、第20図及び第2
1図に示すように、回路基板50の両側にリード端子を設
ける、所謂DIP（Dual In-line Package）型混成集積回
路に対応させたような構造のものもある。

考案が解決しようとする課題ところで、上記リード端子52と回路基板50との接続
は、第17図に示すように、リードフレーム55に一体連設
されたリード端子52の差込部54に、基板50を差し込んだ
後、半田槽内にリード端子52と接続ランド51とを浸漬し
て半田付けすることによって行っている。

しかしながら、上記従来の構造では、リード端子52と
回路基板50との取付時や半田浸漬時に外力が加わって、
第17図の点線で示すようにリード端子52が左右方向に折
れ曲がったり、或いは回路基板50がリード端子52に対し
てずれることがある。したがって、接続ランド51とリー
ド端子52との位置ずれを生じることがあるため、接続ラ
ンド51の幅をある程度大きくする必要が生じる。この結
果、接続ランド51間のピッチを大きく設定する必要があ
り、実装密度が低下する。

また、第18図の点線で示すように、リード端子52が前
後方向に折れ曲がったり、或いはリード端子52が捻じれ
たりすると、回路基板50とリード端子52との取付が困難
となって、作業性が低下する。

加えて、上記構造のものでは、差込部52をプリント基
板の孔に差し込み、プリント基板の裏面で半田付けを行
う構造であるため、混成集積回路を表面実装することが
できないという課題を有していた。

本考案はかかる事情に鑑みてなされたものであり、上
記諸欠点を解消することができることになる混成集積回
路を提供することを目的とする。

課題を解決するための手段本考案は上記目的を達成するために、表面に導電パタ
ーンが形成されると共に、この導電パターンと接続され
た接続ランドが少なくとも一方の側部に沿って形成され
た回路基板と、上記接続ランドと実装基板とを電気的に
接続する外部取出端子とから成る混成集積回路であっ
て、前記外部取出端子は内側面に形成された凹溝によっ
て回路基板を挟み込むよう、前記接続ランドが形成され
た回路基板側部に沿って延設されると共に、少なくとも
上記接続ランドの接続部から実装面までの間を接続する
パターンが各接続ランド間のピッチに対応して形成され
ていることを特徴とする。

作用上記構成の如く、内側面に形成された凹溝によって回
路基板を挟み込むよう外部取出端子が取り付けられてい
れば、多少の外力が加わった場合であっても、回路基板
と外部取出端子との位置ずれが生じない。したがって、
接続ランドと接続パターンとの位置ずれが生じ難くなる
ので、接続ランドの幅を狭くすることができる。

また、外部取出端子が一体成形されているので、回路
基板と外部取出端子との取付を容易に行うことができ
る。

加えて、混成集積回路をプリント基板上に載置し、更
にリフロー半田法等により半田付けを行うことができる
ため、混成集積回路を表面実装することができる。

実施例本考案の実施例を第１図〜第10図に基づいて以下に説
明する。第１図〜第３図は本考案の一例であるDIP型混
成集積回路を示す図であり、第１図は斜視図、第２図は
側面図、第３図は分解斜視図である。また、第４図〜第
10図は本考案の変形例を示す図である。

第１図に示すように、混成集積回路はアルミナ等のセ
ラミック又はガラスエポキシ、紙エポキシ、紙フェノー
ル等の樹脂をベースとした回路基板１と、ガラスエポキ
シ、紙エポキシ、紙フェノール等の樹脂から成り回路基
板１の両側端部に取付けられた外部取出端子２とから構
成されている。

上記回路基板１の表面には、図示しない導電パターン
や抵抗等が形成されると共にIC素子等の電子部品３が搭
載されている。更に、回路基板１の両側端部近傍には、
第３図に示すように所定のピッチで接続ランド５が形成
されている。

一方、前記外部取出端子２は、長手方向に凹溝６が延
設されており、この凹溝６の幅l₁は基板の厚みl₂と略同
等か或いは若干小さくなるように形成されている。これ
によって、外部取出端子２を回路基板１に装着した場合
に、確実に装着されることになる。また、外部取出端子
２の長さl₃は、回路基板１の長さl₄と略同等となるよう
に形成されている。更に、外部取出端子２の外周面と内
周面とには断面形状に沿って電極パターン４が形成され
ており、これら電極パターン４間のピッチは前記接続ラ
ンドのピッチと同一となっている。上記電極パターン４
と前記接続ランド５とは半田７により固定され、これに
よって接続ランド５とプリント基板等を電気的に接続す
ることができると共に、回路基板１と外部取出端子２と
が確実に固定されることになる。

このような混成集積回路をプリント基板に実装する場
合には、第２図に示すように、プリント基板10の表面に
形成された電極パターン11と混成集積回路の電極パター
ン４とが一致するように混成集積回路をプリント基板10
上に載置した後、両電極パターン４・11を半田付けする
ことにより行う。このように、上記構造の混成集積回路
では、表面実装が可能となる。

加えて、接続ランド５のピッチと電極パターン４のピ
ッチとが同一になるように形成されると共に、外部取出
端子２が回路基板１を挟持するような構成であるため、
電極パターン４と接続ランド５とが位置ずれするのを確
実に防止することができる。

更に、位置ずれを防止できるので接続ランド５間のピ
ッチを小さくすることができ、この結果混成集積回路の
実装密度を向上させることが可能となる。

また、外部取出端子４と回路基板１との長さを略同一
となるように構成しているので、両者の位置合わせが一
層容易となる。

加えて、外部取出端子２は回路基板１を挟持している
ので、電極パターン４と接続ランド５との接着強度はさ
ほど強くなくてもよい。したがって、接続ランド５の寸
法を一層小さくすることができるので、更に実装密度を
向上させることが可能になる。

変形例上記実施例においては外部取出端子２の全周にわた
って電極パターン４を形成しているが、このような構造
に限定するものではなく、少なくとも接続ランド５との
接続部から実装面までの間が繋がっているような構造で
あればよい。即ち、第４図に示すように、外部取出端子
２の外周部に沿って形成されるような構成でもよいし、
第５図に示すように、外部取出端子２の凹溝６に沿って
形成されるような構造であってもよい。

上記実施例においてはDIP型の混成集積回路につい
て説明したが、SIP型の混成集積回路の場合には、第６
図に示すように、回路基板１の一方の側面にだけ外部取
出端子２を設けるような構造であってもよい。但し、SI
P型混成集積回路の場合であっても横置きに実装する場
合には、第７図に示すように、回路基板１の他端に外部
取出端子２と同一形状で電極パターン４が形成されてい
ない部材15を設けるような構造とすればよい。

第８図に示すように、回路基板１が２枚重ねとなっ
ているような構造の場合には、凹溝６の幅l₅を大きくす
るだけで対応することができる。また、この場合にも第
９図（ａ）（ｂ）のような構造とすることが可能であ
る。

上記実施例では回路基板１の一方の面にのみ電子部
品３を搭載しているが、第10図に示すように混成集積回
路の実装密度の向上を図るべく、回路基板１の両面に電
子部品３を搭載することが望まれる。この場合には、凹
溝６から実装面までの距離l₆を素子の高さl₇よりも大き
くすればよい。

上記実施例では外部取出端子２は樹脂から構成され
ているが、セラミック等から構成してもよい。

考案の効果以上説明したように本考案によれば、接続ランドと接
続パターンとの位置ずれが生じ難くなるので、接続ラン
ドの幅を狭くすることができる。この結果、接続ランド
間のピッチを小さくでき実装密度を向上させることがで
きる。

また、回路基板と外部取出端子との取付を容易に行う
ことができるので、混成集積回路作製時の作業性が著し
く向上する。

加えて、混成集積回路を表面実装することができるの
で、プリント基板等に搭載する場合の作業性をも向上す
ることができるといった効果も奏する。

【図面の簡単な説明】

第１図〜第３図は本考案の一例であるDIP型混成集積回
路を示す図であり、第１図は斜視図、第２図は側面図、
第３図は分解斜視図、第４図〜第10図は本考案の変形例
を示す図であり、第４図及び第５図は外部取出端子の変
形例を示す側面図、第第６図は混成集積回路を縦置きに
実装した場合の斜視図、第７図は他端に電極パターンが
形成されていない部材を設けた場合の側面図、第８図は
回路基板が２枚重となっている混成集積回路を縦置きに
実装した場合の斜視図、第９図（ａ）（ｂ）は回路基板
が２枚重となっている混成集積回路の変形例を示す側面
図、第10図は回路基板の両面に電子部品が実装されてい
る混成集積回路を示す側面図、第11図〜第21図は従来の
混成集積回路を示す図であって、第11図〜第13図はリー
ド端子を示す図であり、第11図は正面図、第12図は側面
図、第13図は斜視図、第14図〜第16図は他のリード端子
を示す図であり、第14図は正面図、第15図は側面図、第
16図は斜視図、第17図及び第18図はリード端子を回路基
板に取り付けた場合の図であって、第17図は正面図、第
18図は側面図、第19図は回路基板が２枚重となっている
混成集積回路を示す側面図、第20図及び第21図はDIP型
混成集積回路の側面図である。１……回路基板、２……外部取出端子、３……電子部
品、５……接続ランド、６……凹溝。

Claims

【実用新案登録請求の範囲】

【請求項１】表面に導電パターンが形成されると共に、
この導電パターンと接続された接続ランドが少なくとも
一方の側部に沿って形成された回路基板と、上記接続ラ
ンドと実装基板とを電気的に接続する外部取出端子とか
ら成る混成集積回路であって、前記外部取出端子は内側
面に形成された凹溝によって回路基板を挟み込むよう、
前記接続ランドが形成された回路基板側部に沿って延設
されると共に、少なくとも上記接続ランドの接続部から
実装面までの間を接続するパターンが各接続ランド間の
ピッチに対応して形成されていることを特徴とする混成
集積回路。