[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3769881B2 - 電子回路装置 - Google Patents

電子回路装置 Download PDF

Info

Publication number
JP3769881B2
JP3769881B2 JP16383997A JP16383997A JP3769881B2 JP 3769881 B2 JP3769881 B2 JP 3769881B2 JP 16383997 A JP16383997 A JP 16383997A JP 16383997 A JP16383997 A JP 16383997A JP 3769881 B2 JP3769881 B2 JP 3769881B2
Authority
JP
Japan
Prior art keywords
electronic circuit
terminals
circuit device
board
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16383997A
Other languages
English (en)
Other versions
JPH1117303A (ja
Inventor
暢智 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP16383997A priority Critical patent/JP3769881B2/ja
Publication of JPH1117303A publication Critical patent/JPH1117303A/ja
Application granted granted Critical
Publication of JP3769881B2 publication Critical patent/JP3769881B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Combinations Of Printed Boards (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶ポリエステル基板に半導体素子や抵抗、コンデンサ等を実装した回路モジュールを積み重ねて構成した電子回路装置に関する。
【０００２】
【従来の技術】
最近、絶縁基板上に抵抗、コンデンサや半導体素子等を実装する電子回路装置においては、機器の軽薄短少化に伴い、実装の高密度化が強く求められている。従来、この種の電子回路装置において部品実装の高密度化を図る場合、配線ピッチを微細にしたり、半導体素子を実装した基板を複数枚積み重ねて構成することにより実現していた。
【０００３】
しかしながら、このような従来の電子回路装置において、配線ピッチの微細化を図ることにより高密度化を実現するものについては、高密度化に限界があり、配線ピッチの微細化だけでは高密度化の要求に十分に応えることができなかった。
また、部品を実装した基板を複数枚積み重ねる構造の場合、複数の基板間の接続をリードピンにより行っているが、各基板間の絶縁性を確保するために各基板間の間隔をあけて配設し、それらの基板間を複数のリードピンで接続するという構成であったため、複数のリードピンを精度よく基板に位置合わせしながら接続しなければならなく、組立て作業が非常に煩わしく、且つ半田付け等の作業が伴い工数も多くかかるという問題があった。
【０００４】
【発明が解決しようとする課題】
本発明は上記問題点に鑑みなされたもので、液晶ポリエステル立体基板に半導体素子や抵抗、コンデンサ等を実装した回路モジュールを積み重ねて構成し、高密度化実装を実現し、且つ組立て工数を低減することのできる電子回路装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明は上記課題を解決するためなされたもので、上面に凹部を有し、上面周縁および底面周縁に複数の端子を設け、この各端子とそれぞれ接続される配線パターンを有し、底面外縁に相対向し下方に突出する略逆Ｌ字状の係止片を設けると共に、上面外縁に同係止片に嵌合可能な凹状の保持部を備えた立体基板と、同立体基板の前記凹部に面実装用部品を実装してなる回路モジュールを構成する一方、配線パターンおよびまたは面実装用部品の異なる異種の回路モジュールを複数個設け、各回路モジュールの前記保持部に他の回路モジュールの前記係止片を嵌入して結合し、複数の回路モジュールを積み重ね、同積み重ねた最下部の回路モジュールの底面の各端子に対応する端子を有すると共に、前記係止片に対応する支持孔を備えたプリント配線板に、前記積み重ねた複数の回路モジュールを装着し、前記プリント配線板の他の電子回路と接続する構成となっている。
【０００６】
また、前記立体基板の材質を液晶ポリエステル樹脂で成型した構成となっている。
【０００７】
また、前記配線パターン及び端子の導体の材質を基板に蒸着した金箔で形成された構成となっている。
【０００８】
また、前記枠体の内壁を上方外側に向け傾斜させ、前記配線パターンと端子を前記傾斜面に沿って形成した金箔により配線された構成となっている。
【０００９】
また、前記面実装した立体基板の底面側に他の配線パターンを設け上下の配線パターンをスルーホールで接続する構成となっている。
【００１０】
また、前記上面と底面の相対向する各端子を面接触で接続する構成となっている。
【００１１】
【発明の実施の形態】
上記構成であるならば、液晶ポリエステル立体基板に半導体素子や抵抗、コンデンサ等を実装した回路モジュールを積み重ねて構成し、高密度化実装を実現し、且つ組立て工数を低減することのできる電子回路装置となる。
【００１２】
【実施例】
以下、本発明の実施例を添付図面に基づいて詳細に説明する。
図１は、本発明による電子回路装置の実施例を示す斜視図で、図２（Ａ）は回路モジュールを積み重ねた状態を示す断面図で、図２（Ｂ）は（Ａ）のＡ部拡大断面図である。
図において、１は回路モジュールで、回路モジュール１は、絶縁性の液晶ポリエステル樹脂からなる方形状の内側に凹部２を形成し、上面周縁および底面周縁に金等の金属箔を蒸着し積層した複数の端子３と、この各端子３とそれぞれ接続される配線パターン４を有し、前記凹部２にフリップチップ型の半導体素子や抵抗、コンデンサ等の面実装用部品５を実装した立体基板６とから構成されている。
【００１３】
前記方形状の立体基板６の相対向する面の上面外縁の中央部に切り欠いた凹状の保持部2aを設け、底面外縁に同保持部2aに嵌合する係止片2bを設けて前記回路モジュール１を構成し、一方、配線パターン４およびまたは面実装用部品５の異なる異種の回路モジュール1a,1b,・・・を複数個設け、前記回路モジュール１を最下部として、同回路モジュール１上に複数の回路モジュール1a,1b,・・・を積み重ね、前記保持部2aに前記係止片2bを嵌入して結合し、且つ各回路モジュール間を相対向する上下面の各端子３により面接触で接続する構成となっている。
【００１４】
前記複数の回路モジュール１，1a,1b,・・・を積み重ねた一式の電子回路装置は、前記最下部の回路モジュール１の下面の各端子３に対応する端子7aを備えると共に、前記係止片2bに対応する支持孔7bを設けたプリント配線板７に装着され他の電子回路と接続する構成となっている。
【００１５】
図３は端子３と配線パターン４の関係を示したもので、前記凹部２の内壁2cを上方外側に向け傾斜させ、前記配線パターン４と端子３とを前記傾斜面に沿って形成した金箔により配線する構成となっている。
【００１６】
図４は立体基板の配線パターンの状態を示したもので、前記面実装した立体基板６の裏面側に他の配線パターン４’を設け上下の配線パターン４，４’を傾斜するスルーホール4aで接続した構成となっている。
【００１７】
上記構成において、前記回路モジュール１を最下部として、同回路モジュール１上に複数の回路モジュール1a,1b,・・・を積み重ね、前記保持部2aに前記係止片2bをを嵌入して結合し、且つ各回路モジュール間を相対向する上下面の各端子３により面接触で接続し、更に、前記最下部の回路モジュール１の下面の各端子３に対応する端子7aを備えると共に、前記係止片2bに対応する支持孔7bを設けたプリント配線板７に装着され他の電子回路と接続することにより、高密度化実装を実現し、且つ組立て工数を低減することのできる電子回路装置となる。
【００１８】
【発明の効果】
以上説明したように、本発明によれば、液晶ポリエステル立体基板に半導体素子や抵抗、コンデンサ等を実装した回路モジュールを積み重ねて構成し、高密度化実装を実現し、且つ組立て工数を低減することのできる電子回路装置となる。
【図面の簡単な説明】
【図１】本発明による電子回路装置の実施例を示す斜視図である。
【図２】本発明による回路モジュールを積み重ね状態の断面図である。
【図３】本発明による端子３と配線パターン４の関係を示した断面図である。
【図４】本発明による立体基板の上下面の配線パターンの状態を示した断面図である。
【符号の説明】
１，1a,1b 回路モジュール
２ 凹部
2a 保持部
2b 係止片
2c 内壁（傾斜面）
３,7a 端子
４，4' 配線パターン
4a スルーホール
５ 面実装用部品
６ 立体基板
７ プリント配線板
7b 支持孔

Claims (6)

  1. 上面に凹部を有し、上面周縁および底面周縁に複数の端子を設け、この各端子とそれぞれ接続される配線パターンを有し、底面外縁に相対向し下方に突出する略逆Ｌ字状の係止片を設けると共に、上面外縁に同係止片に嵌合可能な凹状の保持部を備えた立体基板と、同立体基板の前記凹部に面実装用部品を実装してなる回路モジュールを構成する一方、配線パターンおよびまたは面実装用部品の異なる異種の回路モジュールを複数個設け、各回路モジュールの前記保持部に他の回路モジュールの前記係止片を嵌入して結合し、複数の回路モジュールを積み重ね、同積み重ねた最下部の回路モジュールの底面の各端子に対応する端子を有すると共に、前記係止片に対応する支持孔を備えたプリント配線板に、前記積み重ねた複数の回路モジュールを装着し、前記プリント配線板の他の電子回路と接続してなることを特徴とする電子回路装置。
  2. 前記立体基板の材質を液晶ポリエステル樹脂で成型してなることを特徴とする請求項１記載の電子回路装置。
  3. 前記配線パターン及び端子の導体の材質を立体基板に蒸着した金箔で形成されてなることを特徴とする請求項１記載の電子回路装置。
  4. 前記凹部の内壁を上方外側に向け傾斜させ、前記配線パターンと端子を前記傾斜面に沿って形成した金箔により配線されてなることを特徴とする請求項１または請求項３記載の電子回路装置。
  5. 前記面実装した立体基板の底面側に他の配線パターンを設け上下の配線パターンをスルーホールで接続してなることを特徴とする請求項１記載の電子回路装置。
  6. 前記上面と底面の相対向する各端子を面接触で接続してなることを特徴とする請求項１記載の電子回路装置。
JP16383997A 1997-06-20 1997-06-20 電子回路装置 Expired - Fee Related JP3769881B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16383997A JP3769881B2 (ja) 1997-06-20 1997-06-20 電子回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16383997A JP3769881B2 (ja) 1997-06-20 1997-06-20 電子回路装置

Publications (2)

Publication Number Publication Date
JPH1117303A JPH1117303A (ja) 1999-01-22
JP3769881B2 true JP3769881B2 (ja) 2006-04-26

Family

ID=15781738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16383997A Expired - Fee Related JP3769881B2 (ja) 1997-06-20 1997-06-20 電子回路装置

Country Status (1)

Country Link
JP (1) JP3769881B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5331527B2 (ja) * 2009-03-18 2013-10-30 オリンパス株式会社 立体配線構造物
WO2011105961A1 (en) * 2010-02-23 2011-09-01 Agency For Science, Technology And Research Method of stacking chips

Also Published As

Publication number Publication date
JPH1117303A (ja) 1999-01-22

Similar Documents

Publication Publication Date Title
US5346402A (en) Electronic circuit device and manufacturing method thereof
JP2586098Y2 (ja) 電子部品およびその実装構造
JP3016910B2 (ja) 半導体モジュール構造
JP3769881B2 (ja) 電子回路装置
JP2866465B2 (ja) 電子部品
JPH0239587A (ja) 高密度実装プリント板
JP3232723B2 (ja) 電子回路装置およびその製造方法
JPH04118987A (ja) チップ部品の実装方法
JPH0478190A (ja) 機能回路モジュール
JPH0458189B2 (ja)
JPH0642364Y2 (ja) 回路ブロツクの構造
JPH0439668Y2 (ja)
JP2715957B2 (ja) 混成集積回路装置
JP3174957B2 (ja) 電子回路モジュール用基板、およびこれを用いた電子回路モジュール
JPH084696Y2 (ja) 混成集積回路
JPH0744042Y2 (ja) シングルインライン型混成集積回路装置
JPH04105390A (ja) 基板機構
JPH0231794Y2 (ja)
KR200210469Y1 (ko) 인쇄회로기판의 표면실장용 리드단자
JP2857823B2 (ja) 回路基板に対する電子部品の実装構造
JPS63156390A (ja) 混成集積回路部品
JPH01217869A (ja) 混成集積回路装置
JPH09199669A (ja) プリント配線基板モジュール
JPH0563140A (ja) 混成集積回路の構造
JPS6244859B2 (ja)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060130

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130217

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees