[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH08321582A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08321582A
JPH08321582A JP7126726A JP12672695A JPH08321582A JP H08321582 A JPH08321582 A JP H08321582A JP 7126726 A JP7126726 A JP 7126726A JP 12672695 A JP12672695 A JP 12672695A JP H08321582 A JPH08321582 A JP H08321582A
Authority
JP
Japan
Prior art keywords
internal
potential
supply line
circuit
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7126726A
Other languages
English (en)
Other versions
JP4027438B2 (ja
Inventor
Tsukasa Oishi
司 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP12672695A priority Critical patent/JP4027438B2/ja
Priority to US08/626,406 priority patent/US5844262A/en
Priority to DE19613642A priority patent/DE19613642B4/de
Priority to KR1019960016756A priority patent/KR100229856B1/ko
Publication of JPH08321582A publication Critical patent/JPH08321582A/ja
Priority to US09/176,893 priority patent/US6331719B2/en
Application granted granted Critical
Publication of JP4027438B2 publication Critical patent/JP4027438B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

(57)【要約】 【目的】 内部回路が受けるノイズの影響を小さくする
ことができる半導体装置を提供することである。 【構成】 この発明による半導体装置５は、パッケージ
フレーム１、ボンディングワイヤ３、パッド１１、第１
の内部電源線１３、第２の内部電源線１５、内部回路２
１、安定回路２３、ＧＮＤパッケージフレーム７、ＧＮ
Ｄボンディングワイヤ９、ＧＮＤパッド１７および内部
ＧＮＤ線１９を含む。ボンディングワイヤ３、パッド１
１、第１の内部電源線１３および第２の内部電源線１５
は、フィルタとして働く。このため、内部回路２１の動
作に伴い発生したノイズは、安定回路２３に、第１の内
部電源線１３、パッド１１および第２の内部電源線１５
を介して伝播する際に吸収される。したがって、安定回
路２３が受けるノイズの影響は小さい。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、半導体装置内部の回路が受けるノイズの影響を小さ
くする半導体装置に関する。
【０００２】
【従来の技術】内部回路が受けるノイズの影響を小さく
することのできる、従来の半導体装置は、たとえば、特
開平５−１２８８５５号公報に開示されている。
【０００３】図２８は、従来の半導体装置を示す概略ブ
ロック図である。図２８において、従来の半導体装置５
は、パッケージフレーム１、ボンディングワイヤ３、パ
ッド１１、内部電源線１５１１、内部回路２１、安定回
路２３、ＧＮＤパッケージフレーム７、ＧＮＤボンディ
ングワイヤ９、ＧＮＤパッド１７および内部ＧＮＤ線１
９からなる。
【０００４】ボンディングワイヤ３の一端は、パッケー
ジフレーム１に接続される。パッド１１にはボンディン
グワイヤ３の他端および内部電源線１５１１が接続され
る。内部電源線１５１１は、内部回路２１および安定回
路２３に接続される。ＧＮＤボンディングワイヤ９の一
端は、ＧＮＤパッケージフレーム７に接続される。ＧＮ
Ｄパッド１７には、ＧＮＤボンディングワイヤ９の他端
および内部ＧＮＤ線１９が接続される。内部ＧＮＤ線
は、内部回路２１および安定回路２３に接続される。
【０００５】半導体装置５の内部回路２１および安定回
路２３には、半導体装置５の外部から、パッケージフレ
ーム１、ボンディングワイヤ３、パッド１１および内部
電源線１５１１を通して、電源電位が供給される。半導
体装置５の外部から、半導体装置５の内部回路２１およ
び安定回路２３は、ＧＮＤパッケージフレーム７、ＧＮ
Ｄボンディングワイヤ９、ＧＮＤパッド１７および内部
ＧＮＤ線１９を通して、パッケージフレーム１を通して
供給される電源電位と異なる電源電位（たとえば、接地
電位）が供給される。
【０００６】内部回路２１は、半導体装置５の内部にお
いて、その動作に関する回路である。すなわち、ノイズ
の原因となる回路である。たとえば、ワード線駆動回
路、データバスの駆動回路およびデータ出力回路などで
ある。
【０００７】安定回路２３は、ノイズの影響を受けやす
い回路である。たとえば、半導体装置５が待機状態にあ
るときに非常に微小な電流（たとえば、μＡオーダー）
で動作する回路または微小なアナログ値の信号を制御す
るような回路などである。微小なアナログ値を制御する
ような回路とは、たとえば、基準電位発生回路などであ
る。
【０００８】内部回路２１が動作した場合、内部回路２
１は、相当の量の電力を消費する。このため、内部電源
線１５１１および内部ＧＮＤ線１９にはノイズが現われ
ることになる。
【０００９】図２９は、半導体装置５の内部回路２１が
動作したときに発生するノイズのレベルを示す図であ
る。
【００１０】矢印ａに示すように、内部電源線１５１１
には電源電位Ｖｃｃのレベルより低いレベルのノイズが
発生する。矢印ｂに示すように、内部ＧＮＤ線１９に
は、接地電位ＧＮＤのレベルより高いレベルのノイズが
発生する。
【００１１】また、このようなノイズは、安定回路２３
に伝播される際に、内部電源線１５１１の配線抵抗およ
び寄生容量からなるローパスフィルタまたは内部ＧＮＤ
線１９の配線抵抗および寄生容量からなるローパスフィ
ルタによって、多少は吸収されるが、安定回路２３に与
える影響は大きい。
【００１２】
【発明が解決しようとする課題】上述したように、従来
の半導体装置５においては、内部回路２１および安定回
路２３に電源電位Ｖｃｃを供給するための電源線を共通
にしている。すなわち、電源電位Ｖｃｃは、内部電源線
１５１１によって内部回路２１および安定回路２３に供
給される。このため、内部回路２１の動作に伴うノイズ
が電源電位Ｖｃｃとともに安定回路２３にも供給される
ことになる。したがって、安定回路２３が誤動作を起こ
すという問題点があった。
【００１３】また、接地電位ＧＮＤは、内部ＧＮＤ線１
９によって内部回路２１および安定回路２３に供給され
る。したがって、内部回路２１の動作に伴うノイズが接
地電位ＧＮＤとともに安定回路２３にも供給されること
になる。したがって、安定回路２３が誤動作を起こすと
いう問題点があった。
【００１４】本発明は、以上のような問題点を解決する
ためになされたもので、ノイズの影響を受けやすい内部
回路（安定回路）が受ける、ノイズの原因となる内部回
路からのノイズの影響を小さくすることができる半導体
装置を提供することを目的とする。
【００１５】本発明の他の目的は、半導体装置上の任意
の点において電圧のやりとりを容易にすることのできる
半導体装置を提供することである。
【００１６】
【課題を解決するための手段】請求項１に記載の本発明
は、ノイズの原因となる第１の内部回路と、ノイズの影
響を受ける第２の内部回路と、第１の内部回路に第１の
電源電位を供給する第１の電源電位供給線と、第２の内
部回路に第１の電源電位を供給する第２の電源電位供給
線と、第１の電源電位供給線と第２の電源電位供給線と
を接続する接続手段とを備える。
【００１７】請求項２に記載の本発明は、請求項１に記
載の発明において、第１の電源電位供給線と第２の電源
電位供給線とに第１の電源電位を供給する第３の電源電
位供給線とをさらに備え、第３の電源電位供給線は、イ
ンダクタンスを有し、第１の接続手段に接続される。
【００１８】請求項３に記載の本発明では、請求項２に
記載の発明において、第３の電源電位供給線は、ワイヤ
である。
【００１９】請求項４に記載の本発明は、請求項１に記
載の発明において、第１の内部回路に、第１の電源電位
と異なる第２の電源電位を供給する第４の電源電位供給
線と、第２の内部回路に、第２の電源電位を供給する第
５の電源電位供給線と、第４の電源電位供給線と第５の
電源電位供給線とを接続する第２の接続手段とをさらに
備える。
【００２０】請求項５に記載の本発明は、請求項４に記
載の発明において、第４の電源電位供給線と第５の電源
電位供給線とに第２の電源電位を供給する第６の電源電
位供給線とをさらに備え、第６の電源電位供給線は、イ
ンダクタンスを有し、第２の接続手段に接続される。
【００２１】請求項６に記載の本発明では、請求項５に
記載の発明において、第６の電源電位供給線は、ワイヤ
である。
【００２２】請求項７に記載の本発明は、半導体装置で
あって、半導体基板上に形成され、ノイズの原因となる
第１の内部回路と、半導体基板上に形成され、ノイズの
影響を受ける第２の内部回路と、第１の電源電位を供給
する第１の電源電位供給線と、第１の電源電位供給線
に、その一端が接続され、第１の内部回路に第１の電源
電位を供給する第２の電源電位供給線と、第１の電源電
位供給線に、その一端が接続され、第２の内部回路に第
１の電源電位を供給する第３の電源電位供給線と、第３
の電源電位供給線に設けられ、ノイズを減少させる第１
のフィルタとを備える。
【００２３】請求項８に記載の本発明は、請求項７に記
載の発明において、第１の電源電位と異なる第２の電源
電位を供給する第４の電源電位供給線と、第４の電源電
位供給線に、その一端が接続され、第１の内部回路に第
２の電源電位を供給する第５の電源電位供給線と、第４
の電源電位供給線に、その一端が接続され、第２の内部
回路に第２の電源電位を供給する第６の電源電位供給線
と、第６の電源電位供給線に設けられ、ノイズを減少さ
せる第２のフィルタとをさらに備える。
【００２４】請求項９に記載の本発明は、請求項７に記
載の発明において、第２の内部回路が形成される領域の
半導体基板の電位を固定するため、第２の内部回路が形
成される領域の半導体基板上に形成される電位固定層
と、第３の電源電位供給線に、その一端が接続され、電
位固定層に第１の電源電位を供給する第４の電源電位供
給線とをさらに備え、第４の電源電位供給線は、第１の
フィルタを介して、電位固定層に第１の電源電位が供給
されるように、第３の電源電位供給線に接続される。
【００２５】請求項１０に記載の本発明は、請求項７に
記載の発明において、第２の内部回路が形成される領域
の半導体基板の電位を固定するため、第２の内部回路が
形成される領域の半導体基板上に形成される電位固定層
と、第１の電源電位供給線に、その一端が接続され、第
１の電源電位を電位固定層に供給する第４の電源電位供
給線と、第４の電源電位供給線に設けられ、ノイズを減
少させる第３のフィルタとをさらに備える。
【００２６】請求項１１に記載の本発明は、請求項７に
記載の発明において、第１のフィルタは、抵抗として働
く抵抗素子と、容量として働く容量素子とを含む。
【００２７】請求項１２に記載の本発明は、請求項１０
に記載の発明において、第３のフィルタは抵抗として働
く抵抗素子と、容量として働く容量素子とを含む。
【００２８】請求項１３に記載の本発明では、請求項１
１または１２に記載の発明において、抵抗素子は、直列
に接続された複数の抵抗部材を含み、容量素子は、並列
に接続された複数のキャパシタを含み、複数の抵抗部材
の各々に並列に接続される複数の第１のヒューズ素子
と、複数のキャパシタの各々に直列に接続される複数の
第２のヒューズ素子とを備え、第１のヒューズ素子が切
断されたときに、対応する抵抗部材が抵抗として働き、
第２のヒューズ素子が切断されたときに、対応するキャ
パシタが容量として働かない。
【００２９】請求項１４に記載の本発明は、半導体装置
であって、ノイズの原因となる第１の内部回路と、ノイ
ズの影響を受ける第２の内部回路と、内部電位を発生す
る内部電位発生手段と、内部電位を供給する第１の内部
電位供給線と、第１の内部電位供給線に、その一端が接
続され、第１の内部回路に内部電位を供給する第２の内
部電位供給線と、第１の内部電位供給線に、その一端が
接続され、第２の内部回路に内部電位を供給する第３の
内部電位供給線と、第３の内部電位供給線に設けられ、
ノイズを減少させるフィルタとを備える。
【００３０】請求項１５に記載の本発明は、半導体装置
であって、ノイズの原因となる第１の内部回路と、ノイ
ズの影響を受ける第２の内部回路と、第１の内部回路へ
供給する第１の内部電位を発生する第１の内部電位発生
手段と、第２の内部回路へ供給する第２の内部電位を発
生する第２の内部電位発生手段と、第１の内部電位発生
手段および第２の内部電位発生手段に電源電位を供給す
る電源電位供給線と、第１の内部回路へ第１の内部電位
を供給する第１の内部電位供給線と、第２の内部回路へ
第２の内部電位を供給する第２の内部電位供給線とを備
える。
【００３１】請求項１６に記載の本発明では、請求項１
５に記載の発明において、第１の内部電位発生手段は、
半導体装置の状態が動作状態にあるときに、第３の内部
電位を発生する第３の内部電位発生手段と、半導体装置
の状態が、動作状態または待機状態にあるときに、第４
の内部電位を発生する第４の内部電位発生手段とを含
み、半導体装置の状態が動作状態にあるときに、第３の
内部電位および第４の内部電位を第１の内部電位とし、
半導体装置の状態が待機状態にあるときに、第４の内部
電位を第１の内部電位とし、第１の内部電位供給線は、
第３の内部電位を供給する第３の内部電位供給線と、第
４の内部電位を供給する第４の内部電位供給線と、第４
の内部電位または第３の内部電位および第４の内部電位
を供給する第５の内部電位供給線とを含み、第３の内部
電位供給線、第４の内部電位供給線および第５の内部電
位供給線の一端は、共通に接続され、第５の内部電位供
給線の他端は、第１の内部回路に接続され、第２の内部
電位発生手段は、半導体装置の動作状態または待機状態
に第２の内部電位を供給する。
【００３２】請求項１７に記載の本発明は、半導体装置
であって、ノイズの原因となる第１の内部回路と、ノイ
ズの影響を受ける第２の内部回路と、第１の内部回路に
供給する第１の内部電位を発生する第１の内部電位発生
手段と、第１の内部電位を第１の内部回路に供給する第
１の内部電位供給線と、第２の内部回路または第１の内
部回路および第２の内部回路に供給する第２の内部電位
を発生する第２の内部電位発生手段と、第２の内部電位
を、第２の内部回路または第１の内部回路および第２の
内部回路に供給する第２の内部電位供給線と、半導体装
置の状態に応じて、第１の内部回路と、第１の内部電位
供給線または第２の内部電位供給線との接続を制御する
接続制御手段とを備える。
【００３３】請求項１８に記載の本発明では、請求項１
７に記載の発明において、接続制御手段は、半導体装置
の状態が動作状態にあるときに、第１の内部回路と第２
の内部電位供給線とを切離すとともに、第１の内部回路
と第１の内部電位供給線とを接続し、半導体装置の状態
が待機状態にあるときに、第１の内部回路と第１の内部
電位供給線とを切離すとともに、第１の内部回路と第２
の内部電位供給線とを接続する。
【００３４】請求項１９に記載の本発明は、半導体装置
であって、ノイズの原因となる第１の内部回路と、ノイ
ズの影響を受ける第２の内部回路と、半導体装置の状態
が動作状態にあるときに、第１の内部回路および第２の
内部回路に供給する第１の内部電位を発生する第１の内
部電位発生手段と、半導体装置の状態が、動作状態また
は待機状態にあるときに、第１の内部回路および第２の
内部回路に供給する第２の内部電位を発生する第２の内
部電位発生手段と、第１の内部電位を供給する第１の内
部電位供給線と、第２の内部電位を供給する第２の内部
電位供給線と、第１の内部電位供給線および第２の内部
電位供給線との間に接続される第３の内部電位供給線
と、第３の内部電位供給線に設けられ、ノイズを減少さ
せるフィルタとを備え、第３の内部電位供給線は、第２
の内部電位または第１の内部電位および第２の内部電位
を供給する。
【００３５】請求項２０に記載の本発明は、半導体装置
であって、第１のノイズの原因となる第１の内部回路
と、第１のノイズの影響を受ける第２の内部回路と、第
１の内部回路に供給する第１の内部電位を発生する第１
の内部電位発生手段と、第２の内部回路に供給する第２
の内部電位を発生する第２の内部電位発生手段と、第１
の内部電位発生手段と第１の内部回路とを接続し、第１
の内部電位の供給を行なう、第１の内部電位供給線と、
第２の内部電位発生手段と第２の内部回路とを接続し、
第２の内部電位の供給を行なう、第２の内部電位供給線
と、第１の内部電位供給線と第２の内部電位供給線との
間に設けられ、半導体装置の状態に応じて、第１の内部
電位供給線と第２の内部電位供給線との接続を制御する
第１の接続制御手段とを備える。
【００３６】請求項２１に記載の本発明では、請求項２
０に記載の発明において、第１の接続制御手段は、半導
体装置の状態が、第１の状態にあるときは、第１の内部
電位供給線と第２の内部電位供給線とを切離し、半導体
装置の状態が、第２の状態にあるときは、第１の内部電
位供給線と第２の内部電位供給線とを接続し、半導体装
置の状態が、第２の状態にあるときは、第２の内部電位
発生手段は、第１の内部回路にも第２の内部電位を供給
する。
【００３７】請求項２２に記載の本発明では、請求項２
１に記載の発明において、第１の状態は、半導体装置の
動作状態であり、第２の状態は、半導体装置の待機状態
であり、待機状態においては、第１の内部電位発生手段
は停止する。
【００３８】請求項２３に記載の本発明では、請求項２
１に記載の本発明において、第１の状態は、半導体装置
の第１の動作状態であり、第２の状態は、半導体装置の
第２の動作状態である。
【００３９】請求項２４に記載の本発明は、請求項２０
に記載の発明において、第１の内部電位供給線と第２の
内部電位供給線との間に接続される抵抗素子をさらに備
える。
【００４０】請求項２５に記載の本発明は、請求項２０
に記載の発明において、第２のノイズの原因となる第３
の内部回路と、第３の内部回路に供給する第３の内部電
位を発生する第３の内部電位発生手段と、第３の内部電
位発生手段と第３の内部回路とを接続し、第３の内部電
位の供給を行なう、第３の内部電位供給線と、第２の内
部電位供給線と第３の内部電位供給線との間に設けら
れ、半導体装置の状態に応じて、第２の内部電位供給線
と第３の内部電位供給線との接続を制御する第２の接続
制御手段とをさらに備える。
【００４１】請求項２６に記載の本発明は、請求項２５
に記載の発明において、第２の内部電位供給線と第３の
内部電位供給線との間に接続される抵抗素子をさらに備
える。
【００４２】請求項２７に記載の本発明は、請求項２０
に記載の発明において、第２のノイズの原因となる第３
の内部回路と、第３の内部回路に供給する第３の内部電
位を発生する第３の内部電位発生手段と、第３の内部回
路と第３の内部電位発生手段とを接続し、第３の内部電
位を供給する第３の内部電位供給線と、第１の内部電位
供給線と第３の内部電位供給線との間に設けられ、半導
体装置の状態に応じて、第１の内部電位供給線と第３の
内部電位供給線との接続を制御する、第２の接続制御手
段とをさらに備える。
【００４３】請求項２８に記載の本発明は、半導体装置
であって、ノイズの影響を受ける第１の内部回路と、電
位を第１の内部回路に供給する第１の電位供給部材と、
第１の電位供給部材に直列に接続され、電位を第１の内
部回路に供給する内部リードと、内部リードに直列に接
続され、電位を第１の内部回路に供給する第２の電位供
給部材とを備え、内部リードは、半導体装置の外部との
電圧のやりとりを直接行なうための、半導体装置の外部
との接触部を有さず、半導体装置の内部配線より太い。
【００４４】請求項２９に記載の本発明は、請求項２８
に記載の発明において、ノイズの原因となる第２の内部
回路と、第２の内部回路に供給する内部電位を発生する
内部電位発生手段と、第１の内部回路および内部電位発
生手段に、電位を、半導体装置の外部から供給する電位
供給手段とをさらに備え、第１の電位供給部材は、電位
供給手段に接続される。
【００４５】請求項３０に記載の本発明では、請求項２
８に記載の発明において、第１の電位供給部材または第
２の電位供給部材は、インダクタンスを有するワイヤで
ある。
【００４６】請求項３１に記載の本発明は、半導体装置
であって、半導体装置の外部との電圧のやりとりを直接
行なうための、外部との接触を有する外部リードと、半
導体装置の外部との電圧のやりとりを直接行なうため
の、外部との接触部を有さない内部リードとを備え、外
部リードおよび内部リードは、半導体装置の内部配線よ
り太い。
【００４７】請求項３２に記載の本発明では、請求項３
１に記載の発明において、外部リードは、第１の層に設
けられ、内部リードは、第２の層に設けられる。
【００４８】請求項３３に記載の本発明では、請求項３
２に記載の発明において、内部リードは、第１の内部リ
ードと、第１の内部リードから分岐した複数の第２の内
部リードとを含む。
【００４９】請求項３４に記載の本発明では、請求項３
２に記載の発明において、内部リードは、少なくとも１
つの枠を形成する。
【００５０】請求項３５に記載の本発明は、請求項３３
または３４に記載の発明において、内部リードとの電圧
のやりとりを行なう内部回路をさらに備え、外部リード
および内部リードは、内部回路と直接接触しないよう
に、内部回路の上層に設けられ、外部リードと接触しな
いように、内部リードと内部回路とを接続する接続部材
とをさらに備える。
【００５１】
【作用】請求項１に記載の本発明では、第１の電源電位
供給線および第２の電源電位供給線は、寄生抵抗を有
し、第１の接続手段は寄生容量を有するため、これらが
全体でフィルタ素子として働く。
【００５２】このため、第１の内部回路から第２の内部
回路へ、第１の電源電位供給線、第１の接続手段および
第２の電源電位供給線を介して伝播するノイズを減少さ
せることができる。
【００５３】請求項２に記載の本発明では、フィルタと
しての効果を向上させる、インダクタンスを有する第３
の電源電位供給線が、第１の接続手段に接続されてい
る。
【００５４】このため、第１の内部回路から第２の内部
回路へのノイズの伝播を請求項１に記載の発明に比し、
さらに減少させることができる。
【００５５】請求項３に記載の本発明では、フィルタと
しての効果を向上させる、インダクタンスを有するワイ
ヤが、第１の接続手段に接続されている。
【００５６】このため、第１の内部回路から第２の内部
回路へのノイズの伝播を、請求項１に記載の発明に比
し、さらに減少させることができる。
【００５７】請求項４に記載の本発明では、第４の電源
電位供給線および第５の電源電位供給線は寄生抵抗を有
し、第２の接続手段は寄生容量を有するため、これらが
全体でフィルタとして働く。
【００５８】このため、第１の内部回路から第２の内部
回路へ、第４の電源電位供給線、第２の接続手段および
第５の電源電位供給線を介して伝播するノイズを減少さ
せることができる。
【００５９】請求項５に記載の本発明では、フィルタと
しての効果を向上させる、インダクタンスを有する第６
の電源電位供給線が、第２の接続手段に接続されてい
る。
【００６０】このため、第１の内部回路から第２の内部
回路へのノイズの伝播を、請求項４に記載の発明に比
し、さらに減少させることができる。
【００６１】請求項６に記載の本発明では、フィルタと
しての効果を向上させる、インダクタンスを有するワイ
ヤが、第２の接続手段に接続されている。
【００６２】このため、第１の内部回路から第２の内部
回路へのノイズの伝播を、請求項４に記載の発明に比
し、さらに減少させることができる。
【００６３】請求項７に記載の本発明では、第１の内部
回路から第２の内部回路へ、第１の電源電位供給線、第
２の電源電位供給線および第３の電源電位供給線を介し
て伝播されるノイズは、第３の電源電位供給線に設けら
れる第１のフィルタを介する。
【００６４】このため、第１の内部回路から第２の内部
回路へ伝播するノイズを減少させることができる。
【００６５】請求項８に記載の本発明では、第１の内部
回路から第２の内部回路へ、第４の電源電位供給線、第
５の電源電位供給線および第６の電源電位供給線を介し
て伝播されるノイズは、第６の電源電位供給線に設けら
れる第２のフィルタを介する。
【００６６】このため、第１の内部回路から第２の内部
回路へ伝播するノイズを減少させることができる。
【００６７】請求項９に記載の本発明では、第１の内部
回路から、電位固定層へ、第１の電源電位供給線、第２
の電源電位供給線、第３の電源電位供給線および第４の
電源電位供給線を介して伝播されるノイズは、第３の電
源電位供給線に設けられる第１のフィルタを介する。
【００６８】このため、第１の内部回路から電位固定層
へ伝播するノイズを減少させることができる。
【００６９】請求項１０に記載の本発明では、第１の電
源電位供給線から、電位固定層へ、第１の電源電位供給
線、第２の電源電位供給線および第４の電源電位供給線
を介して伝播されるノイズは、第４の電源電位供給線に
設けられる第３のフィルタを介する。
【００７０】このため、第１の内部回路から電位固定層
へ伝播するノイズを減少させることができる。
【００７１】請求項１１に記載の本発明では、第１の内
部回路から第２の内部回路へ、第１の電源電位供給線、
第２の電源電位供給線および第３の電源電位供給線を介
して伝播されるノイズは、第３の電源電位供給線に設け
られる第１のフィルタを介する。第１のフィルタは、抵
抗素子と容量素子からなるローパスフィルタを構成す
る。
【００７２】このため、第１の内部回路から第２の内部
回路へ伝播するノイズを減少させることができる。
【００７３】請求項１２に記載の本発明では、第１の内
部回路から、電位固定層へ第１の電源電位供給線、第２
の電源電位供給線および第４の電源電位供給線を介して
伝播されるノイズは、第４の電源電位供給線に設けられ
る第３のフィルタを介する。第３のフィルタは、抵抗素
子と容量素子とからなるローパスフィルタを構成する。
【００７４】このため、第１の内部回路から電位固定層
へ伝播するノイズを減少させることができる。
【００７５】請求項１３に記載の本発明では、直列に接
続された、複数の抵抗部材の各々には、複数の第１のヒ
ューズ素子の各々が並列に接続されている。
【００７６】複数の抵抗部材の各々は、対応する第１の
ヒューズ素子が切断されたとき、抵抗として働き、対応
する第１のヒューズ素子が接続されているときは、抵抗
として働かない。
【００７７】このため、複数の第１のヒューズ素子のう
ち、切断する数を変えることによって、抵抗素子の抵抗
値を制御できる。
【００７８】並列に接続された、複数のキャパシタの各
々には、複数の第２のヒューズ素子の各々が直列に接続
されている。
【００７９】複数のキャパシタの各々は、対応する第２
のヒューズ素子が、切断されたとき、容量として働か
ず、対応する第２のヒューズ素子が、接続されていると
きは、容量として働く。
【００８０】このため、複数の第２のヒューズ素子のう
ち、切断する数を変えることによって、容量素子の容量
値を制御できる。
【００８１】このように、第１のフィルタおよび第３の
フィルタを構成する抵抗素子の抵抗値または容量素子の
容量値の大きさを、切断する第１のヒューズ素子または
第２のヒューズ素子の数により制御できる。
【００８２】請求項１４に記載の本発明では、半導体装
置の内部で、内部電位発生手段により発生される内部電
位を供給する、第１の内部電位供給線、第２の内部電位
供給線および第３の内部電位供給線を介して、第２の内
部回路へ伝播されるノイズは、第３の内部電位供給線に
設けられるフィルタを介する。
【００８３】このため、第１の内部回路から第２の内部
回路へ伝播するノイズを減少させることができる。
【００８４】請求項１５に記載の本発明では、第１の内
部電位発生手段は、第１の内部電位供給線を通じて第１
の内部回路に第１の内部電位を供給する。第２の内部電
位発生手段は、第２の内部電位供給線を通じて第２の内
部回路に第２の内部電位を供給する。
【００８５】このように、第１の内部電位を供給する第
１の内部電位供給線と第２の内部電位を供給する第２の
内部電位供給線は別個に設けられている。
【００８６】このため、第１の内部回路から第２の内部
回路へ直接、ノイズが伝播することはない。さらに、第
１の内部電位発生手段および第２の内部電位発生手段が
フィルタとして働き、電源電位供給線を介して、第１の
内部回路から第２の内部回路へ伝播するノイズを減少さ
せることができる。
【００８７】請求項１６に記載の本発明では、第３の内
部電位発生手段は、半導体装置が動作状態にあるとき
に、第３の内部電位供給線および第５の内部電位供給線
を介して、第１の内部回路へ第３の内部電位を供給す
る。第４の内部電位発生手段は、半導体装置が動作状態
または待機状態にあるときに、第４の内部電位供給線お
よび第５の内部電位供給線を介して、第１の内部回路へ
第４の内部電位を供給する。
【００８８】第２の内部電位発生手段は、半導体装置が
動作状態または待機状態にあるときに、第２の内部電位
供給線を介して第２の内部回路へ第２の内部電位を供給
する。
【００８９】このように、半導体装置が動作状態または
待機状態にあるときに、第１の内部回路へ第４の内部電
位を供給する内部電位供給線と、半導体装置が動作状態
または待機状態にあるときに第２の内部回路へ第２の内
部電位を供給する内部電位供給線とが別個に設けられて
いる。
【００９０】このため、第１の内部回路から第２の内部
回路へ直接、ノイズが伝播することはない。さらに、第
２の内部電位発生手段、第３の内部電位発生手段および
第４の内部電位発生手段がフィルタとして働き、半導体
装置の動作時、すなわち、第１の内部回路の動作時に発
生するノイズが電源電位供給線を介して第２の内部回路
へ伝播するのを減少させることができる。
【００９１】請求項１７に記載の本発明では、接続制御
手段は、半導体装置の状態に応じて、第１の内部回路
と、第１の内部電位供給線または第２の内部電位供給線
との接続を制御する。すなわち、接続制御手段は、第１
の内部回路がノイズを発生するときに第１の内部回路と
第２の内部電位供給線とを切離すことができる。
【００９２】このため、第１の内部回路から第２の内部
電位供給線を介して第２の内部回路へノイズが直接伝播
することはない。
【００９３】請求項１８に記載の本発明では、接続制御
手段は、半導体装置の状態が動作状態にあるときに、第
１の内部回路と第２の内部電位供給線とを切離すととも
に、第１の内部回路と第１の内部電位供給線とを接続す
る。半導体装置が動作状態にあるときに、第１の内部回
路には、第１の内部電位が供給され、第２の内部回路に
は第２の内部電位が供給されることになる。
【００９４】半導体装置の状態が待機状態にあるとき
に、第１の内部回路と第１の内部電位供給線とを切離
し、第１の内部回路と第２の内部電位供給線とを接続す
る。すなわち、半導体装置が待機状態にあるときは、第
１の内部回路と第２の内部電位供給線とが接続され、第
１の内部回路および第２の内部回路には、第２の内部電
位が供給されることになる。
【００９５】以上のように、半導体装置が動作状態にあ
るとき、すなわち、第１の内部回路が動作状態にありノ
イズを発生するときは、第１の内部回路と第２の内部電
位供給線とが切離されているため、第２の内部電位供給
線を介して、第２の内部回路へノイズが直接伝播するこ
とはない。
【００９６】請求項１９に記載の本発明では、半導体装
置が動作状態にあるとき、すなわち、第１の内部回路が
動作状態にあるとき発生するノイズは、第２の内部回路
に到達する前に第３の内部電位供給線に設けられたフィ
ルタにより減少する。
【００９７】請求項２０に記載の本発明では、第１の接
続制御手段は、半導体装置の状態に応じて、第１の内部
電位供給線と、第２の内部電位供給線との接続を制御す
る。すなわち、第１の接続制御手段は、第１の内部回路
が第１のノイズを発生させるときに、第１の内部電位供
給線と第２の内部電位供給線とを切離すことができる。
【００９８】このため、第１の内部電位供給線および第
２の内部電位供給線を介して第２の内部回路へ第１のノ
イズが直接伝播されることはない。
【００９９】請求項２１に記載の本発明では、第１の接
続制御手段は、半導体装置の状態が第１の状態にあると
きに、第１の内部電位供給線と第２の内部電位供給線と
を切離す。すなわち、半導体装置が第１の状態にあると
きに、第１の内部回路には、第１の内部電位が供給さ
れ、第２の内部回路には第２の内部電位が供給されるこ
とになる。
【０１００】半導体装置の状態が第２の状態にあるとき
に、第１の内部電位供給線と第２の内部電位供給線とを
接続する。
【０１０１】以上のように、半導体装置が第１の状態に
あるとき、すなわち、第１の内部回路が第１のノイズを
発生するときには、第１の内部電位供給線と第２の内部
電位供給線とは切離されているため、第１の内部電位供
給線および第２の内部電位供給線を介して、第２の内部
回路へ第１のノイズが直接伝播することはない。
【０１０２】請求項２２に記載の本発明では、第１の接
続制御手段は、半導体装置の状態が動作状態にあるとき
に、第１の内部電位供給線と第２の内部電位供給線とを
切離す。すなわち、半導体装置が動作状態にあるとき
に、第１の内部回路には第１の内部電位が供給され、第
２の内部回路には第２の内部電位が供給されることにな
る。
【０１０３】半導体装置の状態が待機状態にあるとき
に、第１の内部電位供給線と第２の内部電位供給線とを
接続する。そして、第１の内部電位発生手段は停止す
る。
【０１０４】すなわち、半導体装置が待機状態にあると
きは、第１の内部電位供給線と第２の内部電位供給線と
は接続され、第１の内部回路および第２の内部回路に
は、第２の内部電位が供給される。
【０１０５】以上のように、半導体装置が動作状態にあ
るとき、すなわち、第１の内部回路が動作状態にあり第
１のノイズを発生するときは、第１の内部電位供給線と
第２の内部電位供給線とは切離されているため、第１の
内部電位供給線および第２の内部電位供給線を介して第
２の内部回路へ第１のノイズが直接伝播することはな
い。
【０１０６】請求項２３に記載の本発明では、第１の接
続制御手段は、半導体装置の状態が第１の動作状態にあ
るときに、第１の内部電位供給線と第２の内部電位供給
線とを切離す。すなわち、半導体装置が第１の動作状態
にあるときに、第１の内部回路には、第１の内部電位が
供給され、第２の内部回路には第２の内部電位が供給さ
れることになる。
【０１０７】半導体装置の状態が第２の動作状態にある
ときに、第１の内部電位供給線と第２の内部電位供給線
とを接続する。すなわち、半導体装置が第２の動作状態
にあるときは、第１の内部回路と第２の内部電位供給線
とが接続され、第１の内部回路および第２の内部回路に
は、第１の内部電位および第２の内部電位が供給される
ことになる。
【０１０８】以上のように、半導体装置が第１の動作状
態にあるとき、すなわち、第１の内部回路が第１のノイ
ズを発生するときは、第１の内部電位供給線と第２の内
部電位供給線とは切離されているため、第１の内部電位
供給線および第２の内部電位供給線を介して、第２の内
部回路へ第１のノイズが直接伝播することはない。
【０１０９】請求項２４に記載の本発明では、第１の接
続制御手段は、半導体装置の状態に応じて、第１の内部
電位供給線と第２の内部電位供給線との接続を制御す
る。すなわち、第１の接続制御手段は、第１の内部回路
が第１のノイズを発生するときに第１の内部電位供給線
と第２の内部電位供給線とを抵抗素子のみにより接続さ
せることができる。
【０１１０】このため、抵抗素子およびその寄生容量が
フィルタとして働き、第１の内部電位供給線および第２
の内部電位供給線を介して第２の内部回路へ伝播する第
１のノイズが減少する。
【０１１１】請求項２５に記載の本発明では、第２の接
続制御手段は、半導体装置の状態に応じて、第２の内部
電位供給線と第３の内部電位供給線との接続を制御す
る。すなわち、第２の接続制御手段は、第３の内部回路
が第２のノイズを発生するときに第２の内部電位供給線
と第３の内部電位供給線とを切離すことができる。
【０１１２】このため、第２の内部電位供給線および第
３の内部電位供給線を介して、第２の内部回路へ第２の
ノイズが直接伝播することはない。
【０１１３】また、第３の内部回路が第２のノイズを発
生しないとき、第２の内部電位供給線と第３の内部電位
供給線とを接続することができる。さらに、第１の内部
回路が第１のノイズを発生しないとき、第１の内部電位
供給線と第２の内部電位供給線とを接続することができ
る。
【０１１４】このため、第１の内部回路、第２の内部回
路および第３の内部回路で第２の内部電位発生手段を共
有することができる。
【０１１５】請求項２６に記載の本発明では、第２の接
続制御手段は、半導体装置の状態に応じて、第２の内部
電位供給線と第３の内部電位供給線との接続を制御す
る。すなわち、第２の接続制御手段は、第３の内部回路
が第２のノイズを発生するときに第２の内部電位供給線
と第３の内部電位供給線とを抵抗素子のみにより接続さ
せることができる。
【０１１６】このため、抵抗素子およびその寄生容量が
フィルタとして働き、第２の内部電位供給線および第３
の内部電位供給線を介して第２の内部回路へ伝播する第
２のノイズが減少する。
【０１１７】請求項２７に記載の本発明では、第２の接
続制御手段は、半導体装置の状態に応じて、第１の内部
電位供給線と第３の内部電位供給線との接続を制御す
る。すなわち、第２の接続制御手段は、第３の内部回路
が第２のノイズを発生するときに第１の内部電位供給線
と第３の内部電位供給線とを切離すことができる。
【０１１８】このため、第１の内部電位供給線、第２の
内部電位供給線および第３の内部電位供給線を介して、
第２の内部回路へ第２のノイズが直接伝播することはな
い。また、第３の内部回路が第２のノイズを発生しない
ときに、第１の内部電位供給線と第３の内部電位供給線
とを接続することができる。さらに、第１の内部回路が
第１のノイズを発生しないときに、第１の内部電位供給
線と第２の内部電位供給線とを接続することができる。
【０１１９】このため、第１の内部回路、第２の内部回
路および第３の内部回路で第２の内部電位発生手段を共
有することができる。
【０１２０】請求項２８に記載の本発明では、ノイズ
は、第１の電位供給部材、内部リードおよび第２の電位
供給部材を介して第１の内部回路に伝播される。
【０１２１】このように複数の経路を通ることにより第
１の内部回路へ伝播するノイズは減少する。
【０１２２】請求項２９に記載の本発明では、第２の内
部回路で発生したノイズは、内部電位発生手段、電位供
給手段、第１の電位供給部材、内部リードおよび第２の
電位供給部材を介して第１の内部回路に伝播される。
【０１２３】このように複数の経路を通ることにより第
１の内部回路へ伝播するノイズは減少する。
【０１２４】請求項３０に記載の本発明では、ワイヤ
は、インダクタンスおよび寄生容量を有しているため、
フィルタとして働く。
【０１２５】このため、第２の内部回路へ伝播するノイ
ズは、減少する。請求項３１に記載の本発明では、半導
体装置の内部に設置の自由度が大きい内部リードを設け
ている。
【０１２６】このため、半導体装置の内部での電圧のや
りとりが内部リードを介してできるようになる。
【０１２７】さらに、内部リードが、半導体装置の内部
配線より太いため、内部リードの抵抗は、半導体装置の
内部配線の抵抗より小さい。
【０１２８】このため、内部配線のみで電圧のやりとり
を行なうときに比べて、電圧の供給源と電圧を受ける場
所が離れている場合に電圧降下が小さくなる。
【０１２９】請求項３２に記載の本発明では、外部リー
ドと内部リードとが異なる層に設けられている。
【０１３０】このため、内部リードと外部リードとの接
触を考慮することなく外部リードおよび内部リードの設
置が可能となる。
【０１３１】請求項３３に記載の本発明では、内部リー
ドは、第１の内部リードと第１の内部リードから分岐し
た複数の第２の内部リードからなる。
【０１３２】このため、内部リードと半導体装置の任意
の点との電圧のやりとりが容易になる。
【０１３３】請求項３４に記載の本発明では、内部リー
ドは、枠を形成するように設けられている。
【０１３４】このため、内部リードと半導体装置の任意
の点との電圧のやりとりが容易になる。
【０１３５】請求項３５に記載の本発明では、外部リー
ドおよび内部リードが、内部回路の上層に、内部回路
と、外部リードおよび内部リードが直接接触しないよう
に設けられる。設置の自由度の大きい内部リードに、接
続部材を任意に設けることができる。
【０１３６】このため、外部リードに接触しないよう
に、内部リードと内部回路の任意の点との電圧のやりと
りが容易になる。
【０１３７】
【実施例】以下、本発明の実施例を図面を参照しながら
説明する。
【０１３８】（第１の実施例）図１は、本発明の第１の
実施例による半導体装置を示す概略ブロック図である。
【０１３９】本発明の第１の実施例による半導体装置５
は、パッケージフレーム１、ボンディングワイヤ３、パ
ッド１１、第１の内部電源線１３、第２の内部電源線１
５、内部回路２１、安定回路２３、ＧＮＤパッケージフ
レーム７、ＧＮＤボンディングワイヤ９、ＧＮＤパッド
１７および内部ＧＮＤ線１９からなる。ここで、図２８
と同一の部分については同じ参照符号を付して、その説
明を適宜省略する。
【０１４０】外部から供給される電源電位Ｖｃｃは、パ
ッケージフレーム１、ボンディングワイヤ３、パッド１
１および第１の内部電源線１３を通して内部回路２１に
供給される。外部からの電源電位Ｖｃｃは、パッケージ
フレーム１、ボンディングワイヤ３、パッド１１および
第２の内部電源線１５を通して安定回路２３に供給され
る。すなわち、内部回路２１および安定回路２３は、そ
れぞれパッド１１から分離した異なる電源線から電源電
位Ｖｃｃの供給を受けている。
【０１４１】このため、内部回路２１と安定回路２３
は、パッド１１を介して接続されることになり、内部回
路２１の動作に基づくノイズの伝播経路が長くなる。さ
らに、ノイズの原因となる内部回路２１と安定回路２３
との位置関係が、並列化される。
【０１４２】以上のことから、安定回路２３に伝播され
る、内部回路２１の動作に基づくノイズは小さくなる。
この場合、第１の内部電源線１３および第２の内部電源
線１５の根元（パッド１１との接続部分）にデカップリ
ング容量を付加すると、さらに安定回路２３へのノイズ
の伝播は小さくなる。
【０１４３】次に、安定回路２３への、内部回路２１に
基づくノイズの伝播が小さくなる理由について詳しく説
明する。一般的に、言えることだが、抵抗成分（Ｒ成
分）と容量成分（Ｃ成分）が接続されている点で伝達さ
れてきたノイズが減衰する。このノイズの減衰の大きさ
は、抵抗成分と容量成分の積に比例する。ノイズの通過
点に大きな容量成分が付加されているとノイズの減衰効
果は大きくなる。
【０１４４】図１においては、パッド１１に大きな容量
成分が付加されている。抵抗成分は、第１の内部電源線
１３および第２の内部電源線１５に基づく。
【０１４５】さらに、抵抗成分および容量成分に加えて
インダクタンス成分（Ｌ成分）が加わると、さらにノイ
ズの減衰効果が大きくなる。これは、インダクタンス成
分に電流が流れると逆電流が発生するのでノイズで発生
した電流は打消されることになるからである。図１にお
いては、パッド１１に接続されたボンディングワイヤ３
によるインダクタンス成分が、ノイズの減衰効果を増大
させることになる。このノイズの減衰効果は、インダク
タンス成分が大きくなるほど大きくなる。
【０１４６】以上のように、本発明の第１の実施例によ
る半導体装置においては、内部回路２１および安定回路
２３に、電源電位Ｖｃｃを供給する内部電源線をパッド
１１の部分から２つに分離している。
【０１４７】このため、本発明の第１の実施例による半
導体装置においては、ノイズが、パッド１１を介して安
定回路２３に伝播されることになり、パッド１１、第１
の内部電源線１３および第２の内部電源線１５が全体と
してフィルタとして働き、安定回路２３に伝播されるノ
イズは小さくなる。
【０１４８】図２は、本発明の第１の実施例による半導
体装置の変更例を示す概略ブロック図である。
【０１４９】本発明の第１の実施例による半導体装置の
変更例は、パッケージフレーム１、ボンディングワイヤ
３、パッド１１、第１の内部電源線１３、第２の内部電
源線１５、内部回路２１、安定回路２３、ＧＮＤパッケ
ージフレーム７、ＧＮＤボンディングワイヤ９、ＧＮＤ
パッド１７、第１の内部ＧＮＤ線２５および第２の内部
ＧＮＤ線２７からなる。ここで、図１と同一の部分にい
ては同じ参照符号を付して、適宜その説明を省略する。
【０１５０】図２において、接地電位ＧＮＤは、ＧＮＤ
パッケージフレーム７、ＧＮＤボンディングワイヤ９、
ＧＮＤパッド１７および第１の内部ＧＮＤ線２５により
内部回路２１に供給される。接地電位ＧＮＤは、ＧＮＤ
パッケージフレーム７、ＧＮＤボンディングワイヤ９、
ＧＮＤパッド１７および第２の内部ＧＮＤ線２７により
安定回路２３に供給される。すなわち、接地電位ＧＮＤ
は、ＧＮＤパッド１７の部分で分離された異なる内部電
源線を通じて内部回路２１および安定回路２３に供給さ
れることになる。このため、上述したと同様の理由によ
り、安定回路２３に伝播する、内部回路２１の動作に基
づくノイズは小さくなる。
【０１５１】以上のように、本発明の第１の実施例によ
る半導体装置の変更例においては、内部回路２１および
安定回路２３に電源電位Ｖｃｃを供給する内部電源線を
パッド１１において分離するとともに、内部回路２１お
よび安定回路２３に接地電位ＧＮＤを供給する内部ＧＮ
Ｄ線をもＧＮＤパッド１７において分離している。
【０１５２】このため、本発明の第１の実施例による半
導体装置の変更例においては、第１の実施例による半導
体装置に比べて、さらに安定回路２３へのノイズの伝播
を小さくすることができる。
【０１５３】（第２の実施例）図３は、本発明の第２の
実施例による半導体装置を示す概略ブロック図である。
【０１５４】図３において、本発明の第２の実施例によ
る半導体装置５は、パッケージフレーム１、ボンディン
グワイヤ３、パッド１１、第１の内部電源線１０１、第
２の内部電源線１０３、第３の内部電源線１０５、ロー
パスフィルタ（ＬＰＦ）１０７、内部回路２１、安定回
路２３、ＧＮＤパッケージフレーム７、ＧＮＤボンディ
ングワイヤ９、ＧＮＤパッド１７および内部ＧＮＤ線１
９からなる。ここで、図１と同一の部分については、同
じ参照符号を付して、適宜その説明を省略する。
【０１５５】外部からの電源電位Ｖｃｃは、パッケージ
フレーム１、ボンディングワイヤ３、パッド１１、第１
の内部電源線１０１および第２の内部電源線１０３によ
り内部回路２１に供給される。外部からの電源電位Ｖｃ
ｃは、パッケージフレーム１、ボンディングワイヤ３、
パッド１１、第１の内部電源線１０１および第３の内部
電源線１０５により内部回路２１に供給される。なお、
安定回路２３への電源電位Ｖｃｃは、第３の内部電源線
１０５に設けられたローパスフィルタ（ＬＰＦ）１０７
を介している。
【０１５６】このローパスフィルタ１０７により、電源
電位とともに、安定回路２３に伝播される、内部回路２
１の動作に基づくノイズは小さくなる。
【０１５７】図４は、図３のローパスフィルタ１０７の
詳細を示す回路図である。図４において、図３のローパ
スフィルタ１０７は、抵抗１０５およびキャパシタ１０
７からなる。この場合、ローパスフィルタ１０７の両端
にデカップリング容量を付加すると、ノイズの減少効果
はさらに大きくなる。
【０１５８】ローパスフィルタ１０７を設けたことによ
る安定回路２３へ伝播するノイズの減少効果について詳
しく説明する。
【０１５９】図５は、図３において、安定回路２３が受
けるノイズを、ローパスフィルタ１０７を用いる場合
と、用いない場合とで、比較して示す図である。
【０１６０】図５において、線ａ１は、内部回路２１の
部分で発生させたノイズを示す。ノイズは、電源電位Ｖ
ｃｃ５Ｖを中心に、±１Ｖを周期的に印加したものであ
る。すなわち、内部回路２１が動作するときには、線ａ
に示すようなノイズが電源電位Ｖｃｃに乗ると仮定した
ものである。線ｂ１は、ローパスフィルタ１０７を用い
ない場合に、内部回路２１の部分で電源電位Ｖｃｃに線
ａ１に示すノイズが乗るときの、図３におけるノードＮ
１の電位を示す。
【０１６１】線ｃ１および線ｄ１は、ローパスフィルタ
１０７を用いた場合に、内部回路２１の部分での電源電
位Ｖｃｃに線ａ１に示すノイズが乗るときの、図３にお
けるノードＮ１の電位を示す。線ｃ１においては、ロー
パスフィルタ１０７を構成する図４の抵抗１０５の抵抗
値を４ＫΩとし、キャパシタ１０７の容量値を１００ｐ
Ｆとしたものである。線ｄ１においては、ローパスフィ
ルタ１０７を構成する図４の抵抗の抵抗値を１０ＫΩと
し、キャパシタの容量値を３００ｐＦとしたものであ
る。
【０１６２】以上に示すように、図３のノードＮ１に伝
播してきたノイズは、ローパスフィルタ１０７を用いた
方が（線ｃ１、線ｄ１）、ローパスフィルタ１０７を用
いない場合（線ｂ１）に比べ、小さくなっている。さら
に、ローパスフィルタ１０７を構成する抵抗１０５の抵
抗値およびキャパシタ１０７の容量値が大きいときは
（線ｄ１）、小さいとき（線ｃ１）に比べ、図３のノー
ドＮ１におけるノイズは小さくなっている。
【０１６３】図５において、基準電位Ｂは、安定回路２
３としての基準電位発生回路が発生する基準電位を示
す。線ｂ２は、安定回路２３に線ｂ１に示す電源電位Ｖ
ｃｃが印加された場合に、安定回路２３としての基準電
位発生回路が発生する基準電位を示す。線ｃ２は、安定
回路２３としての基準電位発生回路に、線ｃ１に示す電
源電位Ｖｃｃが印加された場合に、安定回路２３として
の基準電位発生回路が発生する基準電位を示す。線ｄ２
は、安定回路２３に線ｄ１の電源電位Ｖｃｃが印加され
た場合に、安定回路２３としての基準電位発生回路が発
生する基準電位を示す。
【０１６４】すなわち、線ｂ２に示す基準電位Ｂは、ロ
ーパスフィルタ１０７を設けていない場合の、安定回路
２３としての基準電位発生回路が発生する基準電位であ
る。線ｃ２および線ｄ２に示す基準電位Ｂは、ローパス
フィルタ１０７を用いた場合の、安定回路２３としての
基準電位発生回路から発生される基準電位を示す。さら
に線ｃ２においては、ローパスフィルタ１０７の抵抗１
０５の抵抗値を４ＫΩとし、キャパシタ１０７の容量値
を１００ｐＦとしている。線ｄ２においては、ローパス
フィルタ１０７の抵抗１０５の抵抗値を１０ＫΩとし、
キャパシタ１０７の容量値を３００ｐＦとしたものであ
る。
【０１６５】このように、ローパスフィルタ１０７を用
いた方が（線ｃ２、線ｄ２）、ローパスフィルタ１０７
を用いない場合（線ｂ２）に比べ、安定回路２３として
の基準電位発生回路が発生する基準電位Ｂのレベルの変
動は小さくなっている。さらに、基準電位Ｂのレベルの
変動は、ローパスフィルタ１０７の抵抗１０５の抵抗値
およびキャパシタ１０７の容量値が大きい方が（線ｄ
２）、小さい場合（線ｃ２）に比べ小さくなっている。
なお、図５において、接地電位Ｃは、接地電位を示す。
【０１６６】図６は、図５の線ａ１に示すノイズの周波
数を変えていった場合の、安定回路２３としての基準電
位発生回路から発生される基準電位に乗ったノイズのレ
ベルを示す。
【０１６７】図６において、縦軸はノイズレベルを示
し、横軸はノイズ周波数を示している。図６に示すノイ
ズレベルは、図５の基準電位Ｂの電位レベルＢＢとノイ
ズのピーク値との差の絶対値である。図６において、矢
印ｂで示す点は、ローパスフィルタ１０７を用いていな
い場合のノイズレベルを示す。矢印ｃで示す点および矢
印ｄで示す点は、ローパスフィルタ１０７を用いた場合
のノイズレベルである。
【０１６８】矢印ｃで示す点においては、ローパスフィ
ルタ１０７の抵抗１０５の抵抗値を４ＫΩとし、キャパ
シタ１０７の容量値を１００ｐＦとしたものである。矢
印ｄに示す点においては、ローパスフィルタ１０７の抵
抗の抵抗値を１０ＫΩとし、キャパシタ１０７の容量値
を３００ｐＦとしたものである。
【０１６９】図６に示すように、ノイズ周波数が高くな
るほど安定回路２３としての基準電位発生回路から発生
される基準電位に乗るノイズレベルは小さくなる。
【０１７０】ここで、図５の線ａ１に示すように、安定
回路２３としての基準電位発生回路に供給される電源電
位Ｖｃｃは、内部回路２１の部分でのノイズに対して影
響を受け、大きく変動する。この内部回路２１の部分で
の電源電位Ｖｃｃの変動は、図５の線ｂ１に示すよう
に、ローパスフィルタ１０７を設けない場合でも電源電
位Ｖｃｃを供給する内部電源線に寄生する抵抗成分と容
量成分により多少は吸収されるが、その程度は小さい。
このため、図５の線ｂ２に示すように、ローパスフィル
タ１０７を設けない場合には、この電源電位Ｖｃｃの変
動が安定回路２３としての基準電位発生回路に影響を与
え、その出力が大きく変動することになる。
【０１７１】以上のように、本発明の第１の実施例によ
る半導体装置においては、安定回路２３に電源電位Ｖｃ
ｃを供給する第３の内部電源線１０５にローパスフィル
タ１０７を設けることで、安定回路２３に供給される電
源電位Ｖｃｃに乗るノイズが吸収される。すなわち、本
発明の第２の実施例による半導体装置においては、ロー
パスフィルタ１０７を設けることにより、内部回路２１
の動作に基づくノイズの安定回路２３への伝播は小さく
なる。
【０１７２】図７は、本発明の第２の実施例による半導
体装置の変更例を示す概略ブロック図である。
【０１７３】図７において、本発明の第２の実施例によ
る半導体装置の変更例は、パッケージフレーム１、ボン
ディングワイヤ３、パッド１１、第１の内部電源線１０
１、第２の内部電源線１０３、第３の内部電源線１０
５、ローパスフィルタ（ＬＰＦ）１０７、内部回路２
１、安定回路２３、ＧＮＤパッケージフレーム７、ＧＮ
Ｄボンディングワイヤ９、ＧＮＤパッド１７、第１の内
部ＧＮＤ線１０９、第２の内部ＧＮＤ線１１１、第３の
内部ＧＮＤ線１１３およびローパスフィルタ（ＬＰＦ）
１１４からなる。なお、図３と同一の部分については、
同一の参照符号を付し、適宜その説明を省略する。
【０１７４】接地電位ＧＮＤは、ＧＮＤパッケージフレ
ーム７、ＧＮＤボンディングワイヤ９、ＧＮＤパッド１
７、第１の内部ＧＮＤ線１０９および第２の内部ＧＮＤ
線１１１を介して内部回路２１に供給される。接地電位
ＧＮＤは、ＧＮＤパッケージフレーム７、ＧＮＤボンデ
ィングワイヤ９、ＧＮＤパッド１７、第１の内部ＧＮＤ
線１０９および第３の内部ＧＮＤ線１１３を介して安定
回路２３に供給される。
【０１７５】なお、第３の内部ＧＮＤ線１１３には、ロ
ーパスフィルタ１１４が設けられており、安定回路２３
にはローパスフィルタ１１４を通して接地電位ＧＮＤが
供給されることになる。ローパスフィルタ１１４の構成
は、ローパスフィルタ１０７の構成と同様である。
【０１７６】すなわち、内部回路２１に基づくノイズは
ローパスフィルタ１１４により吸収されるため、接地電
位ＧＮＤとともに、安定回路２３へ伝播するノイズは小
さくなる。
【０１７７】以上のように、本発明の第１の実施例によ
る半導体装置の変更例においては、第３の内部電源線１
０５にローパスフィルタ１０７を設けるとともに、第３
の内部ＧＮＤ線１１３にもローパスフィルタ１１４を設
けている。このため、図３に示した第１の実施例による
半導体装置に比べ、さらに安定回路２３へのノイズの伝
播は小さくなる。なお、図３および図７のローパスフィ
ルタ１０７，１１４では、抵抗とキャパシタによるパッ
シブフィルタを用いたが、他のパッシブフィルタでもよ
い。また、アクティブフィルタを用いてもよい。
【０１７８】第１の実施例および第１の実施例の変更例
に用いたローパスフィルタは、図１および図２に示した
第１の実施例の内部電源線にも用いることができる。
【０１７９】（第３の実施例）図８は、一般的な半導体
装置を示す概略ブロック図である。
【０１８０】図８において、一般的な半導体装置は、ウ
ェル２０３、トランジスタ２０５，２０７、内部回路用
ウェル固定拡散層２１３、安定回路用ウェル固定拡散層
２１５および内部電源線２０１からなる。複数のトラン
ジスタ２０５は、内部回路２０９を構成する。複数のト
ランジスタ２０７は、安定回路２１１を構成する。
【０１８１】内部回路２０９には内部電源線２０１によ
り電源電位Ｖｃｃが供給される。安定回路２１１には、
内部電源線２０１により電源電位Ｖｃｃが供給される。
内部回路用ウェル固定拡散層２１３は、内部回路２０９
が形成される領域のウェルを電源電位に固定する。安定
回路用ウェル固定拡散層は、安定回路２１１が形成され
る領域のウェルを電源電位Ｖｃｃに固定する。
【０１８２】このような一般的半導体装置においては、
内部回路２０９が動作したときのノイズが矢印ａに示す
ように、内部回路用ウェル固定拡散層２１３や安定回路
用ウェル固定拡散層２１５を通して、安定回路２１１に
伝播され安定回路２１１が誤動作を起こすという問題点
があった。また、内部回路２０９が動作したときのノイ
ズは、内部電源線２０１を介して安定回路２１１に直接
伝播するという問題点があった。第３の実施例はこのよ
うな問題点を解決するためになされたものである。
【０１８３】図９は、第３の実施例による半導体装置を
示す概略ブロック図である。図９において、本発明の第
３の実施例による半導体装置は、ウェル２０３、トラン
ジスタ２０５，２０７、安定回路用ウェル固定拡散層２
１５、ローパスフィルタ（ＬＰＦ）１０７、第１の内部
電源線２１７、第２の内部電源線２１９、第３の内部電
源線２２１および第４の内部電源線２２３からなる。
【０１８４】複数のトランジスタ２０５は、内部回路２
０９を構成する。複数のトランジスタ２０７は、安定回
路２１１を構成する。内部回路２０９および安定回路２
１１の性質は、図１の内部回路２５および安定回路２３
と同様である。なお、図８と同一の部分については、同
一の参照符号を付し、適宜その説明を省略する。なお、
ローパスフィルタ１０７の構成は、図３のローパスフィ
ルタ１０７の構成と同様である。
【０１８５】内部回路２０９には第１の内部電源線２１
７および第２の内部電源線２１９を介して電源電位Ｖｃ
ｃが供給される。安定回路２１１には、第１の内部電源
線２１７および第３の内部電源線２２１を介して電源電
位Ｖｃｃが供給される。安定回路用ウェル固定拡散層２
１５には、第１の内部電源線２１７、第３の内部電源線
２２１および第４の内部電源線２２３を介して電源電位
Ｖｃｃが供給される。
【０１８６】ここで、第３の内部電源線２２１には、ロ
ーパスフィルタ１０７が設けられているため、安定回路
２１１および安定回路用ウェル固定拡散層２１５に供給
される電源電位Ｖｃｃはローパスフィルタ１０７を介す
る。すなわち、内部回路２０９の動作に基づくノイズ
は、第１の内部電源線２１７、第２の内部電源線２１９
および第３の内部電源線２２１を介して安定回路用ウェ
ル固定拡散層２１５および安定回路２１１に伝播する際
にローパスフィルタ１０７により吸収されることにな
る。
【０１８７】以上のように、本発明の第３の実施例によ
る半導体装置においては、安定回路用ウェル固定拡散層
および安定回路２１１に電源電位Ｖｃｃを供給する内部
電源線（第３の内部電源線２２１）と、内部回路２０９
に電源電位Ｖｃｃを供給する内部電源線（第２の内部電
源線２１９）とが区別され、第３の内部電源線２２１に
はローパスフィルタ１０７が設けられている。
【０１８８】これにより、内部電源線（第１の内部電源
線２１７、第２の内部電源線２１９、第３の内部電源線
２２１）を介して安定回路２１１に伝播される、内部回
路２０９の動作に伴うノイズはローパスフィルタ１０７
により減衰され、安定回路２１１に対して影響を及ぼさ
なくなる。さらに、安定回路用ウェル固定拡散層２１５
に、ノイズが内部電源線（第１の内部電源線２１７、第
２の内部電源線２１９、第３の内部電源線２２１、第４
の内部電源線２２３）を介して伝播する際には、そのノ
イズはローパスフィルタ１０７に吸収される。このた
め、安定回路用ウェル固定拡散層２１５を通して、安定
回路２１１に伝播するノイズは減少する。
【０１８９】また、内部回路２０９に電源電位Ｖｃｃを
供給するための内部電源線（第２の内部電源線２１９）
に接続された拡散層からの非常に小さなノイズのみが安
定回路２１１に伝播されることになり、安定回路２１１
は内部回路２０９の動作に伴うノイズの影響を受けにく
くなる。さらに、ローパスフィルタ１０７を介した内部
電源線（第４の内部電源線２２３）に接続された安定回
路用ウェル固定拡散層２１５で内部回路２０９との間を
ウェル固定することにより、ノイズの乗っていない第４
の内部電源線２２３の電位で、伝播されてきたノイズ
（矢印ａ）を吸収することができる。
【０１９０】図１０は、本発明の第３の実施例による半
導体装置の変更例を示す概略ブロック図である。
【０１９１】図１０において、本発明の第３の実施例に
よる変更例は、ウェル２０３、トランジスタ２０５，２
０７、安定回路用ウェル固定拡散層２１５、ローパスフ
ィルタ２２７，２２９、第１の内部電源線２１７、第２
の内部電源線２１９、第３の内部電源線２２１および第
４の内部電源線２２５からなる。なお、図９と同一の部
分については同一の参照符号を付し、その説明を適宜省
略する。ローパスフィルタ２２７，２２９の構成は、図
９のローパスフィルタ１０７の構成と同様である。
【０１９２】図１０において、安定回路用ウェル固定拡
散層２１５には、第１の内部電源線２１７、第３の内部
電源線２２１および第４の内部電源線２２５を介して電
源電位Ｖｃｃが供給される。第４の内部電源線２２５に
はローパスフィルタ２２７が設けられている。
【０１９３】このため、内部回路２０９が動作したとき
のノイズは、ローパスフィルタ２２７を介して安定回路
用ウェル固定拡散層２１５に伝播される。したがって、
安定回路用ウェル固定拡散層２１５に伝播されるノイズ
は小さくなる。さらに、安定回路２１１にもローパスフ
ィルタ２２９を介して電源電位Ｖｃｃが供給される。こ
のため、安定回路２１１に伝播されるノイズはローパス
フィルタ２２９により吸収され、安定回路２１１はノイ
ズの影響を受けにくくなる。
【０１９４】以上のように、本発明の第３の実施例によ
る変更例においては、安定回路用ウェル固定拡散層２１
５に電源電位Ｖｃｃを供給する第４の内部電源線２２５
と安定回路２１１に電源電位Ｖｃｃを供給する第３の内
部電源線２２１とにそれぞれローパスフィルタ２２７と
ローパスフィルタ２２９を設けている。このため、第三
の実施例の変形例においても、図９に示す実施例と同様
の効果を奏する。
【０１９５】なお、安定回路用ウェル固定拡散層に電源
電位Ｖｃｃを供給する内部電源線にローパスフィルタを
用いることは、第１の実施例および第２の実施例にも適
用できる。
【０１９６】（第４の実施例）図１１は、本発明の第４
の実施例による半導体装置を示す概略ブロック図であ
る。
【０１９７】図１１において、本発明の第４の実施例に
よる半導体装置は、内部電位発生回路３０３、内部回路
３０５、ローパスフィルタ（ＬＰＦ）１０７、安定回路
３０７、外部電源線３０１、内部ＧＮＤ線３０９、第１
の内部電位線３１１、第２の内部電位線３１３および第
３の内部電位線３１５を含む。
【０１９８】第２の実施例は、外部から入力される電源
電位や信号などに対してフィルタを配置し、そのフィル
タの出力を次の回路に伝達するものである。本実施例に
おいては、内部で発生した内部電源電位や内部信号をフ
ィルタを介して次の回路に伝達させようとするものであ
る。
【０１９９】図１１において、内部電位発生回路３０３
は、たとえば、内部電源電位降下回路（ＶＤＣ）、基板
バイアス回路、１／２Ｖｃｃ発生回路、昇圧電位発生回
路などである。この昇圧電位発生回路から発生される昇
圧電位は、図示しないワード線の活性化時の電位として
供給される。またそれ以外にも、高い電位レベルを必要
とするアナログ系の回路にも供給される場合がある。
【０２００】本実施例においては、内部電位発生回路３
０３として昇圧電位発生回路を用いたものとして説明す
る。この場合には、内部回路３０５は、ワード線を活性
化するワード線活性化回路を示し、安定回路３０７は、
高い電位レベルを必要とするアナログ系の回路を示す。
【０２０１】内部電位発生回路３０３としての昇圧電位
発生回路には、外部電源線３０１から外部電源電位が供
給される。内部回路３０５としてのワード線活性化回路
および安定回路３０７としてのアナログ系の回路には、
内部ＧＮＤ線３０９から接地電位が供給される。
【０２０２】内部電位発生回路３０３としての昇圧電位
発生回路が発生した昇圧電位は、第１の内部電位線３１
１および第２の内部電位線３１３を介して内部回路３０
５としてのワード線活性化回路に供給される。また、内
部電位発生回路３０３としての昇圧電位発生回路が発生
した昇圧電位は、第１の内部電位線３１１および第３の
内部電位線３１５を介して安定回路３０７としてのアナ
ログ系の回路に供給される。なお、安定回路３０７とし
てのアナログ系の回路に供給される昇圧電位は、第３の
内部電位線に設けられたローパスフィルタ１０７を介す
る。
【０２０３】ワード線の活性化時には大電流が昇圧電位
レベルからワード線に流込むため、昇圧電位レベルはノ
イズを発生する。一般に、このノイズは高い電位レベル
を必要とするアナログ系の回路（安定回路３０７）に影
響を与え、誤動作を起こす可能性がある。そこで、本実
施例においては、安定回路３０７としてのアナログ系の
回路に昇圧電位を供給する第３の内部電位線３１５にロ
ーパスフィルタ１０７を設け、このローパスフィルタ１
０７により安定回路３０７に伝播するノイズを減少させ
ている。
【０２０４】以上のように、本発明の第４の実施例によ
る半導体装置においては、ノイズの影響を受けやすい安
定回路３０７に、内部電位発生回路３０３から発生され
た内部電位（昇圧電位）を供給する内部電位線（第３の
内部電位線３１５）にローパスフィルタ１０７を設けて
いる。このため、内部回路３０５の動作に基づき発生し
たノイズの、内部電位線（第１の内部電位線３１１、第
２の内部電位線３１３、第３の内部電位線３１５）を介
した安定回路３０７への伝播は小さくなる。
【０２０５】（第５の実施例）図１２は、一般的な半導
体装置を示す概略ブロック図である。
【０２０６】図１２において、一般的な半導体装置は、
ＤＣ−ＤＣコンバータ４０１、微小電流用ＤＣ−ＤＣコ
ンバータ４０３、内部回路２１、安定回路２３、外部電
源線３０１、外部ＧＮＤ線４０５および内部電源線４０
７を含む。
【０２０７】ＤＣ−ＤＣコンバータ４０１および微小電
流用ＤＣ−ＤＣコンバータ４０３は、外部電源線３０１
から供給された外部電源電位を降下させ、外部電源電位
よりも低い電源電位（以下、「内部電源電位」という）
で内部回路２１および安定回路２３を動作させる。内部
電源電位は、内部電源線４０７により内部回路２１およ
び安定回路２３に供給される。
【０２０８】ここで、ＤＣ−ＤＣコンバータ４０１は、
半導体装置が動作状態にある場合に電位降下を行なう。
微小電流用ＤＣ−ＤＣコンバータ４０３は、半導体装置
が動作状態または待機状態にある場合に電位降下を行な
う。半導体装置の待機時には、ＤＣ−ＤＣコンバータ４
０１は非活性の状態にあり、消費電流の抑制を図ってい
る。
【０２０９】内部回路２１は、その動作時にノイズを発
生する。安定回路２３はノイズの影響を受けやすい回路
である。内部回路２１および安定回路２３は、外部ＧＮ
Ｄ線から接地電位を供給される。
【０２１０】図１２に示すように、一般的な半導体装置
においては、１つの内部電源線４０７により電源電位を
内部回路２１および安定回路２３に供給している。この
ため、内部回路２１が動作した場合に、内部回路２１の
動作に伴うノイズは、内部電源線４０７を介して安定回
路２３に伝わり、安定回路２３が誤動作を起こしてしま
うという問題点があった。本実施例は、このような問題
点を解決するためになされたものである。
【０２１１】図１３は、本発明の第５の実施例による半
導体装置を示す概略ブロック図である。
【０２１２】図１３において、本発明の第５の実施例に
よる半導体装置は、ＤＣ−ＤＣコンバータ４０１、第１
の微小電流用ＤＣ−ＤＣコンバータ４１５、第２の微小
電流用ＤＣ−ＤＣコンバータ４１７、内部回路２１、安
定回路２３、外部電源線３０１、内部ＧＮＤ線３０９、
第１の内部電源線４０９、第２の内部電源線４１１、第
３の内部電源線４１３および第４の内部電源線４１９を
含む。なお、図１２と同一の部分については、同一の参
照符号を付して、適宜その説明を省略する。
【０２１３】図１３において、第１の微小電流用ＤＣ−
ＤＣコンバータ４１５は、外部電源線３０１から供給さ
れた外部電源電位を降圧した電源電位（以下、「第１の
内部電源電位」という）を半導体装置の動作時または待
機時に内部回路２１に供給する。第１の微小電流用ＤＣ
−ＤＣコンバータ４１５から発生される第１の内部電源
電位は、第２の内部電源線４１１および第３の内部電源
線４１３を介して内部回路２１に供給される。ＤＣ−Ｄ
Ｃコンバータ４０１から発生された電源電位（以下、
「第２の内部電源電位」という）は、第１の内部電源線
４０９および第３の内部電源線４１３を介して、半導体
装置の動作時に内部回路２１に供給される。
【０２１４】第２の微小電流用ＤＣ−ＤＣコンバータ４
１７は、外部電源線３０１から供給された外部電源電位
を降圧した電源電位（以下、「第３の内部電源電位」と
いう）を発生する。第２の微小電流用ＤＣ−ＤＣコンバ
ータ４１７から発生された第３の内部電源電位は第４の
内部電源線４１９を介して安定回路２３に供給される。
【０２１５】内部ＧＮＤ線３０９は、内部回路２１およ
び安定回路２３に接地電位を供給する。
【０２１６】以上のように、本発明の第５の実施例によ
る半導体装置においては、内部回路２１に内部電源電位
（第１の内部電源電位、第２の内部電源電位）を供給す
る内部電源線（第１の内部電源線４０９、第２の内部電
源線４１１、第３の内部電源線４１３）と安定回路２３
に内部電源電位（第３の内部電源電位）を供給する内部
電源線（第４の内部電源線４１９）とが別個に設けられ
ている。
【０２１７】したがって、内部回路２１の動作に伴うノ
イズが、直接、安定回路２３に伝播することはない。さ
らに、外部電源線３０１を介して伝播する、内部回路２
１の動作に基づくノイズは、ＤＣ−ＤＣコンバータ４０
１、第１の微小電流用ＤＣ−ＤＣコンバータ４１１およ
び第２の微小電流用ＤＣ−ＤＣコンバータ４１７により
吸収される。すなわち、ＤＣ−ＤＣコンバータ４０１、
第１の微小電流用ＤＣ−ＤＣコンバータ４１１および第
２の微小電流用ＤＣ−ＤＣコンバータ４１７がフィルタ
として働くため、安定回路２３にノイズが伝播される可
能性は低くなる。
【０２１８】なお、本実施例においては、内部電源電位
を発生する回路として、ＤＣ−ＤＣコンバータ４０１、
微小電流用ＤＣ−ＤＣコンバータ４０３、第１の微小電
流用ＤＣ−ＤＣコンバータ４１５および第２の微小電流
用ＤＣ−ＤＣコンバータ４１７を用いているが、これら
に限らず内部電位を発生するような回路であれば、他の
回路でもよい。たとえば、昇圧電位発生回路、基板バイ
アス回路および１／２Ｖｃｃ発生回路などである。
【０２１９】（第６の実施例）図１４は、本発明の第６
の実施例による半導体装置を示す概略ブロック図であ
る。
【０２２０】図１４において、本発明の第６の実施例に
よる半導体装置は、ＤＣ−ＤＣコンバータ４０１、内部
回路２１、微小電流用ＤＣ−ＤＣコンバータ５０１、安
定回路２３、外部電源線３０１、第１の内部電源線５０
５、スイッチ５０３、第２の内部電源線５０７および内
部ＧＮＤ線３０９を含む。なお、図１２と同一の部分に
ついては、同一の参照符号を付し、その説明を適宜省略
する。
【０２２１】微小電流用ＤＣ−ＤＣコンバータ５０１
は、外部電源線３０１から供給された外部電源電位を降
圧して第１の内部電源電位を発生する。半導体装置が動
作状態にあるときは、スイッチ５０３は第１の内部電源
線５０５と接続される。そして、ＤＣ−ＤＣコンバータ
４０１は、内部回路２１に外部電源電位を降圧した第１
の内部電源電位を供給する。
【０２２２】半導体装置が待機状態にあるときは、スイ
ッチ５０３は、第２の内部電源線５０７と接続される。
そして、微小電流用ＤＣ−ＤＣコンバータ５０１から発
生される外部電源電位を降圧した第２の内部電源電位が
内部回路２１および安定回路２３に供給される。
【０２２３】以上のように、本発明の第６の実施例によ
る半導体装置においては、半導体装置の動作時、すなわ
ち、内部回路の動作時には、内部回路２１と第２の内部
電源線５０７が切離されているため、内部回路２１の動
作に伴うノイズが安定回路２３に直接伝播することはな
い。さらに、半導体装置の動作時には、内部回路２１と
第１の内部電源線５０５が接続されるため、外部電源線
３０１を介して安定回路２３にノイズが伝播することも
考えられる。しかし、この場合には、ＤＣ−ＤＣコンバ
ータ４０１および微小電流用ＤＣ−ＤＣコンバータ５０
１がフィルタとして働き、ノイズを吸収するため、安定
回路２３にノイズが伝播する可能性は低くなる。
【０２２４】なお、本実施例においては、内部電源電位
を発生する回路として、ＤＣ−ＤＣコンバータ４０１、
微小電流用ＤＣ−ＤＣコンバータ５０１を用いている
が、これらに限らず内部電位を発生するような回路であ
れば、他の回路でもよい。たとえば、昇圧電位発生回
路、基板バイアス回路および１／２Ｖｃｃ発生回路など
である。
【０２２５】（第７の実施例）図１５は、本発明の第７
の実施例による半導体装置を示す概略ブロック図であ
る。
【０２２６】図１５において、本発明の第７の実施例に
よる半導体装置は、ＤＣ−ＤＣコンバータ４０１、微小
電流用ＤＣ−ＤＣコンバータ５０１、内部回路２１、安
定回路２３、ローパスフィルタ（ＬＰＦ）１０７、外部
電源線３０１、第１の内部電源線６０１、第２の内部電
源線６０３、第３の内部電源線６０５および内部ＧＮＤ
線３０９を含む。なお、図１４と同一の部分については
同じ参照符号を付し、その説明を適宜省略する。
【０２２７】ローパスフィルタ（ＬＰＦ）１０７は、第
２の実施例によるローパスフィルタ（ＬＰＦ）１０７と
同様である。半導体装置が動作状態にあるときは、内部
回路２１には第１の内部電源線６０１を介してＤＣ−Ｄ
Ｃコンバータ４０１から第１の内部電源電位が供給され
る。さらに、安定回路２３には、第１の内部電源線６０
１、第２の内部電源線６０３および第３の内部電源線６
０５を介して、ＤＣ−ＤＣコンバータ４０１から第１の
内部電源電位が供給される。なお、この場合には、第３
の内部電源線６０５に設けられたローパスフィルタ１０
７を介して安定回路２３に第１の内部電源電位が供給さ
れることになる。
【０２２８】さらに、微小電流用ＤＣ−ＤＣコンバータ
５０１は、第２の内部電源線６０３を介して安定回路２
３に第２の内部電源電位を供給する。また、微小電流用
ＤＣ−ＤＣコンバータ５０１は、第２の内部電源線６０
３、第３の内部電源線６０５および第１の内部電源線６
０１を介して内部回路２１に第２の内部電源電位を供給
する。
【０２２９】なお、微小電流用ＤＣ−ＤＣコンバータ５
０１から供給される第２の内部電源電位は第３の内部電
源線６０５に設けられたローパスフィルタ１０７を介し
て内部回路２１に供給されることになる。半導体装置が
待機状態にあるときは、ＤＣ−ＤＣコンバータ４０１は
非活性状態にされる。
【０２３０】このように本発明の第７の実施例による半
導体装置においては、第３の内部電源線６０５にローパ
スフィルタ１０７を設けている。このため、内部回路２
１の動作に伴い発生したノイズは、第３の内部電源線６
０５を伝播する際にローパスフィルタ１０７によって吸
収され、安定回路２３にノイズが伝播する可能性は低く
なる。
【０２３１】さらに、本実施例においては、図１４に示
した第６の実施例のようにスイッチ５０３の切換によっ
て安定回路２３へ伝播するノイズを減少させるのではな
く、内部回路２１と安定回路２３の間に設けられたロー
パスフィルタ１０７によって安定回路２３へ伝播するノ
イズを減少させている。このため、図１４に示した第６
の実施例のようにスイッチ５０３の切換において発生す
るノイズを考慮する必要がなくなる。
【０２３２】なお、本実施例においては、内部電源電位
を発生する回路として、ＤＣ−ＤＣコンバータ４０１、
微小電流用ＤＣ−ＤＣコンバータ５０１を用いている
が、これらに限らず内部電位を発生するような回路であ
れば、他の回路でもよい。たとえば、昇圧電位発生回
路、基板バイアス回路および１／２Ｖｃｃ発生回路など
である。
【０２３３】（第８の実施例）図１６は、本発明の第８
の実施例による半導体装置を示す概略ブロック図であ
る。
【０２３４】図１６において本発明の第８の実施例によ
る半導体装置は、第１のコンパレータ７０１、第２のコ
ンパレータ７０５、ＰＭＯＳトランジスタ７０３，７０
７、スイッチ７０９、センス系回路７１１、１／２Ｖｃ
ｃ発生回路７１３、外部電源線３０１、基準電位供給線
７１５、第１の内部電源線７１７および第２の内部電源
線７１９を含む。
【０２３５】本実施例においては、ダイナミックランダ
ムアクセスメモリ（以下、「ＤＲＡＭ」という）のメモ
リセルアレイを駆動する場合について考える。ＤＲＡＭ
の場合、最近では、外部電源電位（外部Ｖｃｃ）を、コ
ンパレータとＰＭＯＳドライバを用いたＤＣ−ＤＣコン
バータよりなる内部電源電位降下回路を用いてチップ内
部の電源電位を外部電源電位に比べて低下させている。
【０２３６】図１６においては、第１のコンパレータ７
０１は、基準電位供給線７１５の基準となる電位レベル
と第１の内部電源線７１７の電位レベルとを比較する。
そして、その比較結果に基づき、ＰＭＯＳトランジスタ
７０３のオン・オフを制御し、外部電源線３０１から供
給される外部電源電位を降圧する。ここで、第１のコン
パレータ７０１およびＰＭＯＳトランジスタ７０３は、
半導体装置のアクティブ用の内部電源電位降下回路（Ｖ
ＤＣ）を構成する。
【０２３７】第２のコンパレータ７０５は、基準電位供
給線７１５から供給される基準となる電位のレベルと第
２の内部電源線７１９の電位レベルとを比較する。そし
て、その比較結果に基づいて、ＰＭＯＳトランジスタ７
０７のオン・オフを制御し、外部電源線３０１から供給
される外部電源電位を降圧する。ここで、第２のコンパ
レータ７０５およびＰＭＯＳトランジスタ７０７は、半
導体装置のスタンドバイ用の内部電源電位降下回路（Ｖ
ＤＣ）を構成する。
【０２３８】図１６においては、内部電源電位降下回路
によって、外部電源電位を降圧した内部電源電位を用い
る回路例として、大電流をアクティブ期間に消費するセ
ンス系回路７１１と、微小電流を定常的に消費する１／
２Ｖｃｃ発生回路７１３を用いている。
【０２３９】ここで、センス系回路７１１は、図示しな
いメモリセルからビット線に伝達された初期電荷を用い
て、わずかに生じたビット線電位の変化を増幅する回路
である。１／２Ｖｃｃ発生回路７１３は、半導体装置の
スタンドバイ時にビット線を中間電位に保持するための
電位を発生させる回路である。１／２Ｖｃｃ発生回路７
１３は、半導体装置がスタンドバイ時に主に動作し、わ
ずかであるが、常に電流を消費し続ける回路である。
【０２４０】センス系回路７１１に接続された第１の内
部電源線７１７と１／２Ｖｃｃ発生回路７１３に接続さ
れる第２の内部電源線７１９とは、スイッチ７０９を介
して接続されている。スイッチ７０９は、ＰＭＯＳトラ
ンジスタであり、その一方の電極が第１の内部電源線７
１７に接続され、他方の電極が第２の内部電源線７１９
に接続される。スイッチ７０９を構成するＰＭＯＳトラ
ンジスタの制御電極には、半導体装置の活性化信号ＡＣ
Ｔが入力される。
【０２４１】スイッチ７０９は、半導体装置のスタンド
バイ時に活性化信号ＡＣＴを“Ｌ”レベルにすることで
接続される。そして、スタンドバイ時には、第１のコン
パレータ７０１およびＰＭＯＳトランジスタ７０３から
なるアクティブ用の内部電源電位降下回路は非活性化さ
れる。したがって、センス系回路７１１および１／２Ｖ
ｃｃ発生回路７１３には、第２のコンパレータ７０５お
よびＰＭＯＳトランジスタ７０７からなるスタンドバイ
用の内部電源電位降下回路から発生される内部電源電位
の供給を受けることになる。
【０２４２】半導体装置のアクティブ時には、スイッチ
７０９はオフしており、第１の内部電源線７１７と第２
の内部電源線７１９は切離されている。このため、セン
ス系回路７１１には、第１のコンパレータ７０１および
ＰＭＯＳトランジスタ７０３からなるアクティブ用の内
部電源電位降下回路から発生される内部電源電位の供給
を受ける。一方、１／２Ｖｃｃ発生回路７１３は、第２
のコンパレータ７０５およびＰＭＯＳトランジスタ７０
７からなるスタンドバイ用の内部電源電位降下回路から
発生される内部電源電位の供給を受けることになる。
【０２４３】以上のように、本発明の第８の実施例によ
る半導体装置においては、半導体装置のアクティブ時に
は、スイッチ７０９により、第１の内部電源線７１７と
第２の内部電源線７１９とが切離されている。このた
め、センス系回路７１１の動作に伴うノイズが１／２Ｖ
ｃｃ発生回路７１３に伝播する可能性は低くなる。
【０２４４】さらに、本実施例の他の適用例について説
明する。半導体装置が高速モードにあるときには（セン
ス系回路７１１が大きいノイズを発生するとき）、スイ
ッチ７０９はオフになり第１の内部電源線７１７と第２
の内部電源線７１９とを切離す。この場合にはセンス系
回路７１１には第１のコンパレータ７０１およびＰＭＯ
Ｓトランジスタ７０３からなる高速モード用の内部電源
電位降下回路から発生される内部電源電位の供給を受け
る。１／２Ｖｃｃ発生回路７１３は、第２のコンパレー
タ７０５およびＰＭＯＳトランジスタ７０７からなる通
常モード用の内部電源電位降下回路から発生される内部
電源電位の供給を受ける。
【０２４５】半導体装置が通常モードにあるときには
（センス系回路７１１から発生するノイズが小さいと
き）、スイッチ７０９はオンになり、第１の内部電源線
７１７と第２の内部電源線７１９とは接続される。この
場合には、センス系回路７１１および１／２Ｖｃｃ発生
回路７１３には、第１のコンパレータ７０１およびＰＭ
ＯＳトランジスタ７０３からなる内部電源電位降下回路
から発生される内部電源電位と第２のコンパレータ７０
５およびＰＭＯＳトランジスタ７０７からなる内部電源
電位降下回路から発生される内部電源電位とが供給され
ることになる。
【０２４６】このように、本発明の第８の実施例におい
ては、センス系回路７１１がノイズを多く発生する高速
モードにあるときに、第１の内部電源線７１７と第２の
内部電源線７１９とを切離す。このため、センス系回路
７１１に基づくノイズが、１／２Ｖｃｃ発生回路７１３
に伝播する可能性は低くなる。
【０２４７】図１７は、本発明の第８の実施例による半
導体装置の変更例を示す概略ブロック図である。
【０２４８】図１７に示した第８の実施例による変更例
は、図１６に示した第８の実施例の構成に抵抗７２１を
加えたものである。したがって、図１６と同一の部分に
ついては、同一の参照符号を付し、その説明を適宜省略
する。
【０２４９】半導体装置は、動作状態または高速モード
にあるときには、スイッチ７０９がオフになる。しか
し、スイッチ７０９に並列に抵抗７２１が接続されてい
るため、第１の内部電源線７１７と第２の内部電源線７
１９とは完全には切離されていない。この場合には、抵
抗７２１およびその寄生容量がフィルタとして働く。
【０２５０】以上のように本発明の第８の実施例による
半導体装置の変更例においては、センス系回路７１１が
動作状態または高速モードにあるときに発生するノイズ
は１／２Ｖｃｃ発生回路７１３に伝播する際にフィルタ
として働く抵抗７２１およびその寄生容量によって吸収
される。このため、１／２Ｖｃｃ発生回路７１３に伝播
するノイズは小さくなる。
【０２５１】図１８は、本発明の第８の実施例による半
導体装置の他の変更例を示す概略ブロック図である。
【０２５２】図１８に示した第８の実施例の他の変更例
は、図１７に示した第８の実施例の変更例の構成に、抵
抗７２９、スイッチ７３１、第３のコンパレータ７２
３、ＰＭＯＳトランジスタ７２５、第３の内部電源線７
３３およびセンス系回路７２７を加えたものである。し
たがって、図１７と同一の部分には、同一の参照符号を
付し、その説明を適宜省略する。
【０２５３】第３のコンパレータ７２３およびＰＭＯＳ
トランジスタ７２５は、半導体装置のアクティブ用の内
部電源電位降下回路を構成する。
【０２５４】第２のコンパレータ７２３は、基準電位供
給線７１５から供給された基準電位のレベルと第３の内
部電源線７３３の電位レベルとを比較する。そして、そ
の比較結果に基づいて、ＰＭＯＳトランジスタ７２５の
オン・オフを制御し、外部電源線３０１から供給される
外部電源電位を降圧して内部電源電位を発生する。
【０２５５】スイッチ７３１は、スイッチ７０９と同様
に、半導体装置が待機状態または通常モードにあるとき
に、その制御電極に入力される半導体装置の活性化信号
ＡＣＴを“Ｌ”レベルにすることでオンにされる。
【０２５６】なお、この場合には、第３のコンパレータ
７２３およびＰＭＯＳトランジスタ７２５からなるアク
ティブ用の内部電源電位降下回路は非活性化される。
【０２５７】すなわち、半導体装置が待機状態または通
常モードにあるときは、スイッチ７０９およびスイッチ
７３１がオンになり、第１の内部電源線７１７と第２の
内部電源線７１９、第２の内部電源線７１９と第３の内
部電源線７３３は接続される。
【０２５８】さらに、第１のコンパレータ７０１および
ＰＭＯＳトランジスタ７０３からなる内部電源電位降下
回路と第３のコンパレータ７２３およびＰＭＯＳトラン
ジスタ７２５からなる内部電源電位降下回路は非活性の
状態にある。このため、センス系回路７１１、センス系
回路７２７および１／２Ｖｃｃ発生回路７１３には、第
２のコンパレータ７０５およびＰＭＯＳトランジスタ７
０７からなる内部電源電位降下回路から発生される内部
電源電位の供給を受けることになる。なお、センス系回
路７２７は、センス系回路７１１と同様である。
【０２５９】半導体装置が動作状態または高速モードに
あるときは、スイッチ７０９およびスイッチ７３１がオ
フになる。しかし、スイッチ７０９およびスイッチ７３
１にはそれぞれ並列に抵抗７２１および抵抗７２９が接
続されているため、第１の内部電源線７１７と第２内部
電源線７１９、第２の内部電源線７１９と第３の内部電
源線７３３は完全には切離されていない。したがって、
抵抗７２１およびその寄生容量と抵抗７２９およびその
寄生容量とがフィルタとして働くことになる。
【０２６０】このため、半導体装置が動作状態または高
速モードにあるときに、センス系回路７１１から発生し
たノイズは１／２Ｖｃｃ発生回路７１３に伝播する際に
抵抗７２１およびその寄生容量からなるフィルタに吸収
されることになる。また、センス系回路７２７から発生
したノイズは、１／２Ｖｃｃ発生回路７１３に伝播する
際に、抵抗７２９およびその寄生容量からなるフィルタ
に吸収されることになる。
【０２６１】以上のように、本発明の第８の実施例の他
の変更例においては、半導体装置が動作状態または高速
モードにあるときに、スイッチ７０９、７３１をオフに
することにより、抵抗７２１，７２９およびその寄生容
量がフィルタとして働くため、１／２Ｖｃｃ発生回路７
１３に伝播するノイズは小さくなる。
【０２６２】さらに、半導体装置が待機状態または通常
モードにあるときは、スイッチ７０９およびスイッチ７
３１がともにオンになるため、センス系回路７１１とセ
ンス系回路７２７とで、第２のコンパレータ７０５およ
びＰＭＯＳトランジスタ７０７からなる、スタンドバイ
用または通常モード用の内部電源電位降下回路を共有す
ることができる。
【０２６３】このため、センス系回路７１１およびセン
ス系回路７２７のそれぞれにスタンドバイ用または通常
モード用の内部電源電位降下回路が設けられる場合に比
べ、半導体装置のスタンドバイ期間または通常モード期
間での消費電流を抑制することが可能になる。
【０２６４】なお、抵抗７２１および抵抗７２９を外す
ことによっても１／２Ｖｃｃ発生回路７１３が受けるノ
イズの影響を小さくすることができる。また、半導体装
置が待機状態あるいは通常モードにあるときには、セン
ス系回路７１１およびセンス系回路７２７でスタンドバ
イ用または通常モード用の内部電源電位降下回路を共有
でき、半導体装置のスタンドバイ期間または通常モード
期間での消費電流を抑制することが可能になる。
【０２６５】（第９の実施例）本実施例は、ＤＲＡＭの
メモリセルアレイを駆動する場合について考えている。
【０２６６】図１９は、本発明の第９の実施例による半
導体装置を示す概略ブロック図である。
【０２６７】図１９において、本発明の第９の実施例に
よる半導体装置８００は、アクティブ用内部電源電位降
下回路（ＶＤＣ）８０１，８０７、スタンドバイ用内部
電源電位降下回路（ＶＤＣ）８０３、１／２Ｖｃｃ発生
回路８０５，８０９、スイッチ８１１，８１５，８１
３、センス系回路８１７，８１９，８２１，８２３、第
１の内部電源線８２５、第２の内部電源線８２７および
第３の内部電源線８２９を含む。
【０２６８】センス系回路８１７，８１９，８２１，８
２３は、図１６のセンス系回路７１１と同様である。ア
クティブ用ＶＤＣ８０１，８０７は、図１６の第１のコ
ンパレータ７０１およびＰＭＯＳトランジスタ７０３か
らなるアクティブ用の内部電源電位降下回路と同様であ
る。スタンドバイ用ＶＤＣ８０３は、図１６に示した、
第２のコンパレータ７０５およびＰＭＯＳトランジスタ
７０７からなるスタンドバイ用の内部電源電位降下回路
と同様である。１／２Ｖｃｃ発生回路８０５，８０９
は、図１６に示した１／２Ｖｃｃ発生回路７１３と同様
である。スイッチ８１１，８１５，８１３は、図１６に
示したスイッチ７０９と同様である。この場合、スイッ
チ８１１，８１５，８１３の両端に並列に抵抗を接続す
ることもできる。
【０２６９】半導体装置が動作状態にあるときには、ス
イッチ８１１，８１５，８１３をオフにする。これによ
り、第２の内部電源線８２７と第１の内部電源線８２５
とが切離される。また、第１の内部電源線８２５と第３
の内部電源線８２９は切離される。このため、センス系
回路８１７，８１９には、アクティブ用ＶＤＣ８０１か
ら内部電源電位が供給される。センス系回路８２１，８
２３には、アクティブ用ＶＤＣ８０７から内部電源電位
が供給される。
【０２７０】半導体装置がスタンドバイ状態にあるとき
には、スイッチ８１１，８１５，８１３はオンになる。
これにより第１の内部電源線８２５と第２の内部電源線
８２７は接続される。また第１の内部電源線８２５と第
３の内部電源線８２９は接続される。そして、アクティ
ブ用ＶＤＣ８０１，８０７は、非活性化状態になるた
め、センス系回路８１７，８１９，８２１，８２３およ
び１／２Ｖｃｃ発生回路８０５，８０９には、スタンド
バイ用ＶＤＣ８０３から内部電源電位が供給されること
になる。なお、半導体装置が動作状態にあるときには、
スタンドバイ用ＶＤＣ８０３は、１／２Ｖｃｃ発生回路
８０５，８０９に内部電源電位を供給する。
【０２７１】以上のように本発明の第９の実施例による
半導体装置においては、半導体装置が動作状態にあると
きにスイッチ８１１，８１５，８１３をオフにする。こ
のため、半導体装置の動作時にセンス系回路８１７，８
１９，８２１，８２３から発生されるノイズが１／２Ｖ
ｃｃ発生８０５，８０９に伝播する可能性が低くなる。
【０２７２】さらに、半導体装置のスタンドバイ時にお
いては、センス系回路８１７、センス系回路８１９、セ
ンス系回路８２１およびセンス系回路８２３でスタンド
バイ用ＶＤＣ８０３を共有できる。このため、センス系
回路８１７、センス系回路８１９、センス系回路８２１
およびセンス系回路８２３の各々にスタンドバイ用ＶＤ
Ｃが設けられている場合に比べ、スタンドバイ期間での
消費電流を抑制することが可能になる。
【０２７３】ここで、スイッチ８１５およびスイッチ８
１３を設けずに、第１の内部電源線８２５と第３の内部
電源線８２９とを接続しておくこともできる。この場合
においても、図１９の半導体装置と同様の効果を奏す
る。
【０２７４】なお、第８の実施例において説明したと同
様にして、半導体装置８００の状態が、高速モードまた
は通常モードにあるときにおいても、本実施例は適用で
きる。
【０２７５】（第１０の実施例）図２０は、本発明の第
１０の実施例による半導体装置を示す概略ブロック図で
ある。
【０２７６】図２０において、本発明の第１０の実施例
による半導体装置は、図１９に示す第９の実施例による
半導体装置の構成に、外部リード１００１、内部リード
１００３、基準電位発生回路１０１３、ワイヤ１００
５，１００７，１００９およびパッド１０１１を加えた
ものである。したがって、図１９と同一の部分について
は、同一の参照符号を付し、その説明を適宜省略する。
【０２７７】図２０において、電源用の外部リード１０
０１からワイヤ１００５およびパッド１０１１を介して
アクティブ用ＶＤＣ８０１に外部から電源電位を供給す
る。図２０においては、説明を容易にするために、他の
電源や制御信号に関係する外部リードは図示していな
い。
【０２７８】図２０を参照して、基準電位発生回路１０
１３などのノイズを嫌うアナログ的動作を行なう回路へ
の電源電位の供給を、センス系回路８１７，８１９，８
２１，８２３などの通常の回路が接続されるアクティブ
用ＶＤＣ８０１と同一の電源線を利用してしまうとセン
ス系回路８１７，８１９，８２１，８２３などの通常の
回路が動作する際のノイズが、基準電位発生回路１０１
３（ノイズを嫌うアナログ的動作を行なう回路）に伝達
されてしまい、基準電位発生回路１０１３が誤動作を起
こしてしまう可能性がある。たとえば、外部リード１０
０１から直接ワイヤで基準電位発生回路１０１３に電源
電位を供給する場合などである。
【０２７９】そこで、本実施例においては、外部リード
１００１とは異なる内部リード１００３を用い、基準電
位発生回路１０１３（アナログ的動作を行なう回路）
は、内部リード１００３を介して外部からの電源電位の
供給を受けるように構成する。外部リード１００１のよ
うな通常のリードは、パッケージの外部に出ており、外
部との電圧のやりとりを行なうものである。しかし、内
部リード１００３は、パッケージの外部には出ていな
い。内部リード１００３は、もともとの金型中での支持
台の切断部断面がパッケージの外部に露出することはあ
っても、信号や電源電位を内部に伝達させるための機能
として、外部と接続する部分を持っていないことを特徴
とする。
【０２８０】外部リード１００１と内部リード１００３
はワイヤ１００７で接続されている。内部リード１００
３は基準電位発生回路１０１３とワイヤ１００９で接続
されている。すなわち、電源電位は、外部リード１００
１から、ワイヤ１００７、内部リード１００３およびワ
イヤ１００９を介して基準電位発生回路１０１３に伝達
されることになる。
【０２８１】ここで、センス系回路８１７，８１９の動
作に伴うノイズは、アクティブ用ＶＤＣ８０１、パッド
１０１１およびワイヤ１００５を介して外部リード１０
０１まで伝達される。そして、このノイズは、基準電位
発生回路１０１３に到達するまでに、２つのワイヤ１０
０７、１００９を通らなければならない。この場合に、
ワイヤ１００７、１００９には、インダクタンス成分
（Ｌ成分）と容量成分（Ｃ成分）が寄生しており、この
インダクタンス成分と容量成分とでフィルタの役目を果
たし、ノイズは、この部分で減衰される。
【０２８２】通常のリードである外部リード１００１か
らワイヤ１００５を介して内部回路へ、アクティブ用Ｖ
ＤＣ８０１に電源電位が供給されている。本実施例にお
いては、外部リード１００１などの通常のリードとは異
なる他のリード、すなわち、内部リード１００３を設け
ており、電源電位は、２つのワイヤ１００７，１００９
および内部リード１００３を介して内部回路である基準
電位発生回路１０１３に供給されている。
【０２８３】以上のように、本発明の第１０の実施例に
よる半導体装置においては、外部リード１００１などの
通常のリードとは異なる内部リード１００３を設け、複
数のワイヤ１００７，１００９および内部リード１００
３を介して、ノイズの影響を受けやすい基準電位発生回
路１０１３に電源電位が供給される。
【０２８４】このため、センス系回路８１７，８１９，
８２１，８２３の動作に伴うノイズは、外部リード１０
０１に到達した後、複数の経路を通ってノイズの影響を
受ける基準電位発生回路１０１３に伝達されることにな
り、この間に、ノイズは減少する。さらに、ワイヤ１０
０７，１００９がフィルタとして働き、ノイズはこれら
によってノイズの影響を受けやすい基準電位発生回路１
０１３に到達する前に減衰される。また、本実施例は、
第９の実施例と同様の効果を奏する。
【０２８５】なお、本実施例において、外部から電源電
位の伝達手段について説明したが、本実施例は、接地電
位や通常の制御信号などに対しても用いることができ
る。さらに、本実施例においては２つのワイヤ１００
７，１００９と１つの内部リード１００３により外部リ
ード１００１から電源電位を供給するが、これより多い
内部フレームまたはワイヤを介して基準電位発生回路な
どのノイズの影響を受けやすい内部回路に電源電位を伝
達してもよい。また、内部リード１００３に代えて、パ
ッケージ用の配線を用いることもできる。
【０２８６】（第１１の実施例）図２１は、本発明の第
１１の実施例による半導体装置を示す概略ブロック図で
ある。
【０２８７】図２１において、本発明の第１１の実施例
による半導体装置は、図１９の第９の実施例による半導
体装置の構成に、内部リード９０１およびワイヤ９０
３，９０５，９０７を加えたものである。したがって、
図１９と同一の部分については、同一の参照符号を付
し、その説明を適宜省略する。
【０２８８】図２１においては、外部からの信号を入力
するリードは図示していない。一般的に、内部電源電位
降下回路（ＶＤＣ）などの内部電位発生回路で発生され
た内部電源電位は、アルミ配線を介して半導体装置内部
の回路に伝達される。しかし、このアルミ配線のみで伝
達を行なう場合には、抵抗が大きくなり、内部電源電位
の供給源から離れた末端の方では電源インピーダンスが
高くなり、内部電源電位を受ける回路の正常な動作が期
待できなくなる場合がある。
【０２８９】そこで、本実施例においては、図２１に示
すように、アクティブ用ＶＤＣ８０１で発生された内部
電源電位をワイヤ９０３を介して内部リード９０１に伝
達する。そして、内部リード９０１からワイヤ９０７，
９０５によりセンス系回路８１７に電源電位を供給す
る。なお、内部リード９０１は、図２０に示した内部リ
ード１００３と同様である。また、内部リード９０１
は、アルミ配線より太く、抵抗は小さくなっている。
【０２９０】以上のように、本発明の第１１の実施例に
おいては、アルミ配線より抵抗の小さい内部リード９０
１を介して、内部電源電位をセンス系回路８１７に供給
している。このため、内部電源電位を発生するアクティ
ブ用ＶＤＣ８０１から離れた回路に内部電源電位を供給
する場合においても、その電位降下は小さくなり、内部
電源電位の供給を受けた回路を正常に動作させることが
できる。また、本実施例は、第９の実施例と同様の効果
を奏する。
【０２９１】図２２は、本発明の第１１の実施例による
半導体装置の変更例を示す概略ブロック図である。
【０２９２】図２２において、図２１と異なる点は、ア
クティブ用ＶＤＣ８０１と内部リード９０１との接続手
段およびセンス系回路８１７と内部リード９０１との接
続手段である。すなわち、図２１において、アクティブ
用ＶＤＣ８０１と内部リード９０１とはワイヤ９０３に
より接続されているのに対し、図２２においては、イン
ターコネクト９０９で接続されている。また、図２１に
おいて、内部リード９０１とセンス系回路８１７とはワ
イヤ９０５，９０７で接続されているのに対し、図２２
においては、インターコネクト９１１，９１３によって
接続されている。したがって、図２１と同一の部分につ
いては同じ参照符号を付し、その説明を適宜省略する。
【０２９３】アクティブ用ＶＤＣ８０１から発生した内
部電源電位は、インターコネクト９０９を介して内部リ
ード９０１に伝達される。さらに、内部リード９０１に
伝達された内部電源電位は、インターコネクト９１１，
９１３を介してセンス系回路８１７に伝達される。ここ
で、図示しないが、内部リード９０１はチップ上のパッ
ドと、バンプにより接続されている。なお、バンプは、
はんだなどの導電材料である。インターコネクト９０
９，９１１，９１３は、上層と下層を接続する手段であ
り、アルミ材料を用いている。
【０２９４】以上のように、本発明の第１１の実施例の
変更例においては、アルミ配線より抵抗の小さい内部リ
ード９０１を介してアクティブ用ＶＤＣ８０１から発生
される内部電源電位をセンス系回路８１７の末端部に供
給している。このため、アクティブ用ＶＤＣ８０１から
離れた、センス系回路８１７の末端部分においても、内
部電源電位の電位降下を小さくすることができ、センス
系回路８１７の誤動作を防止できる。また、本実施例
は、第９の実施例と同様の効果を奏する。
【０２９５】なお、アクティブ用ＶＤＣ８０１と内部リ
ード９０１との接続およびセンス系回路８１７と内部リ
ード９０１の接続には、インターコネクト９０９，９１
１，９１３を用いたが、バンプにより接続することもで
きる。
【０２９６】図２３は、第１１の実施例による半導体装
置の他の変更例を示す概略ブロック図である。
【０２９７】図２３において、第１１の実施例の他の変
更例は、図１９に示した第９の実施例の構成に、内部リ
ード９０１，９１９，９２１、アルミ配線９２３、内部
回路９１７、インターコネクト９０９，９１３，９１
１，９２５，９２７，９２９およびバンプ９１５を加え
たものである。したがって、図１９と同一の部分につい
ては、同一の参照符号を付し、適宜その説明を省略す
る。
【０２９８】内部リード９０１は、チップ上のパッド
と、バンプ９１５を用いて接続されている。バンプ９１
５は、はんだなどの導電材料である。なお、他の内部リ
ード９１９，９２１も図示しないが、チップ上のパッド
と、バンプにより接続されている。
【０２９９】アクティブ用ＶＤＣ８０１と内部リード９
０１はインターコネクト９０９により接続される。内部
リード９０１とセンス系回路８１７はインターコネクト
９１１，９１３により接続される。内部リード９０１と
アルミ配線９２３はインターコネクト９２５により接続
される。アルミ配線９２３と内部リード９１９はインタ
ーコネクト９２７により接続される。
【０３００】内部リード９１９と内部回路９１７は、イ
ンターコネクト９２９により接続される。なお、内部リ
ード９０１、内部リード９１９および内部リード９２１
は同じ層に設けられており、内部リード９２１と内部リ
ード９０１，９１９との接触を避けるために、内部リー
ド９０１と内部リード９１９とは、これらと違う層に設
けられたアルミ配線９２３を介して接続される。
【０３０１】アクティブ用ＶＤＣ８０１から発生された
内部電源電位は、インターコネクト９０９を介して内部
リード９０１に伝達される。さらに内部電源電位は、イ
ンターコネクト９１１，９１３を介してセンス系回路８
１７に供給される。また、内部電源電位は、インターコ
ネクト９２５、アルミ配線９２３およびインターコネク
ト９２７を介して内部リード９１９に伝達される。そし
て、内部電源電位は、内部リード９１９からインターコ
ネクト９２９を介して内部回路９１７に供給される。
【０３０２】ここで、内部リード９０１，９１９，９２
１は、図２０に示した内部リード１００３と同様のもの
である。インターコネクト９０９，９１１，９１３，９
２５，９２７，９２９は、上層と下層を接続する手段で
あり、図２２に示したインターコネクト９０９，９１
１，９１３と同様である。
【０３０３】以上のように第１１の実施例の他の変更例
においては、アルミ配線より抵抗の小さい内部リード９
０１，９１９を用いて、アクティブ用ＶＤＣ８０１から
発生される内部電源電位をセンス系回路８１７および内
部回路９１７に供給する。
【０３０４】このため、内部電源電位の供給源であるア
クティブ用ＶＤＣ８０１から離れたセンス系回路８１７
の末端部や内部回路９１７に内部電源電位を供給する場
合においても、電位降下は小さく、センス系回路８１７
や内部回路９１７の誤動作を防止することができる。ま
た、本実施例は、第９の実施例と同様の効果を奏する。
【０３０５】なお、内部リード９０１，９１９，９２１
に代えて、パッケージ用の配線を用いることもできる。
インターコネクト９０９，９１３，９１１，９２５，９
２７，９２９の代わりにバンプを用いることもできる。
【０３０６】（第１２の実施例）図２４は、本発明の第
１２の実施例による半導体装置を示す概略ブロック図で
ある。
【０３０７】図２４において、第１２の実施例による半
導体装置は、図１９に示した第９の実施例による半導体
装置の構成に、外部リード１００１，１１０１、内部リ
ード１１０３，１１０５、１／２Ｖｃｃ発生回路１１０
７、基準電位発生回路１０１３，１１０９、フィルタ１
１１１、ワイヤ１００５，１００７，１００９，１１１
３，１１１７，１１１５，１１１９およびパッド１０１
１を加えたものである。したがって、図１９と同一の部
分については、同一の参照符号を付し、その説明を適宜
省略する。
【０３０８】外部リード１００１は、図２０の外部リー
ド１００１と同様である。内部リード１１０３，１１０
５は、図２０の内部リード１００３と同様である。基準
電位発生回路１０１３，１１０９は、図２０の基準電位
発生回路１０１３と同様である。１／２Ｖｃｃ発生回路
１１０７は、１／２Ｖｃｃ発生回路８０５，８０９と同
様である。外部リード１１０１は、外部リード１００１
に与えられる外部電源電位とは異なる他の制御信号など
を伝達するためのものである。
【０３０９】外部リード１００１とアクティブ用ＶＤＣ
８０１は、ワイヤ１００５およびパッド１０１１を介し
て接続される。内部リード１１０３と外部リード１００
１はワイヤ１００７により接続される。内部リード１１
０３と基準電位発生回路１０１３は、ワイヤ１００９お
よびパッド１０１１を介して接続される。内部リード１
１０３とフィルタ１１１１は、ワイヤ１１１３およびパ
ッド１０１１を介して接続される。フィルタ１１１１と
内部リード１１０５は、ワイヤ１１１７およびパッド１
０１１を介して接続される。内部リード１１０５と基準
電位発生回路１１０９はワイヤ１１１９およびパッド１
０１１を介して接続される。内部リード１１０３と１／
２Ｖｃｃ発生回路１１０７はワイヤ１１１５およびパッ
ド１０１１を介して接続される。
【０３１０】外部リード１００１からワイヤ１００７を
介して外部電源電位の供給を受けた内部リード１１０３
が基準電位発生回路１０１３や１／２Ｖｃｃ発生回路１
１０７などの所望の回路に対して電位供給を行なうため
には、外部リード１１０１を乗越えて通過する必要が生
じる。すなわち、外部リード１００１と同じ層に設けら
れる外部リード１１０１と、内部リード１１０３とが重
なるように設けられることになる。
【０３１１】この場合に、外部リード１１０１と内部リ
ード１１０３とが重なった部分で接触して誤動作を起こ
さないために、内部リード１１０３と外部リード１１０
１との間に絶縁性のフィルムを挿入する。または、外部
リード１１０１と内部リード１１０３との間に空間を設
けて、その空間に絶縁性の樹脂などを充填するなどして
接触しないようにする。このように、本実施例において
は、外部リード１１０１と内部リード１１０３は、絶縁
性のフィルムなどを介して異なる層に設けられる。
【０３１２】また内部リード１１０３は、ａの部分を基
準として複数の部分ｂ，ｃ，ｄに枝別れしている。さら
に、内部リード１１０３は、枠状に形成されている。す
なわち、内部リード１１０３は、編み目状に形成され
る。
【０３１３】外部リード１００１に供給される外部電源
電位は、ワイヤ１００７を介して内部フレーム１１０３
に伝達される。そして、電源電位は、ワイヤ１００９お
よびパッド１０１１を介して内部フレーム１１０３から
基準電位発生回路１０１３に供給される。
【０３１４】電源電位はさらに、内部リード１１０３か
ら１／２Ｖｃｃ発生回路１１０７へ、ワイヤ１１１５お
よびパッド１０１１を介して供給される。電源電位は、
内部リード１１０３からワイヤ１１１３、フィルタ１１
１１、パッド１０１１およびワイヤ１１１７を介して内
部リード１１０５に供給される。そして、電源電位は、
内部リード１１０５から基準電位発生回路１１０９へ、
ワイヤ１１１９およびパッド１０１１を介して供給され
る。なお、内部リード１１０５は、外部リード１１０１
と同じ層に設けてもよいし、内部リード１１０３と同じ
層に設けてもよい。
【０３１５】以上のように、本発明の第１２の実施例に
よる半導体装置においては、外部リード１１０１と内部
リード１１０３とが異なる層に設けられている。このた
め、外部リード１１０１または内部リード１１０３の形
状の自由度が大きくなる。また、図２４においては、外
部リード１１０１を下層に、内部リード１１０３を上層
に設けているが、この上下関係は逆であってもよい。さ
らに、外部からの信号を入力する外部リード１１０１同
士においても、上層であったり、下層であったりしても
構わない。このように上層および下層を問わず外部リー
ド１１０１同士をランダムに設けることによっても、さ
らに、外部リード１１０１および内部リード１１０３の
形状の自由度が向上することになる。
【０３１６】また、本発明の第１２の実施例において
は、アルミ配線より抵抗の大きい内部リード１１０３，
１１０５を介して、基準電位発生回路１０１３，１１０
９および１／２Ｖｃｃ発生回路１１０７に電源電位を供
給している。そのため、電源電位の供給源である外部リ
ード１００１から基準電位発生回路１０１３，１１０９
および１／２Ｖｃｃ発生回路１１０７が離れていても、
それらに到達するまでの電位降下は小さく、基準電位発
生回路１０１３，１１０９および１／２Ｖｃｃ発生回路
１１０７が誤動作を起こすのを防止できる。
【０３１７】さらに、本発明の第１２の実施例において
は、外部リード１００１から基準電位発生回路１０１３
に電源電位が供給される間に、ワイヤ１００７、内部リ
ード１１０３およびワイヤ１１０９を介している。この
ため、センス系回路８１７，８１９の動作に伴うノイズ
は、これらの複数の経路を通過する間に減少する。
【０３１８】さらに、ワイヤ１００７，１００９は、イ
ンダクタンス成分と容量成分からなるフィルタとして働
くため、ワイヤ１００７，１００９によっても基準電位
発生回路１０１３に伝播されるノイズは減少される。こ
のことは、１／２Ｖｃｃ発生回路１１０７および基準電
位発生回路１１０９に伝播するノイズについても同様の
ことが言える。
【０３１９】基準電位発生回路１１０９に外部リード１
００１から電源電位が供給される際にはさらに、フィル
タ１１１１を介している。このため、フィルタ１１１１
がノイズを吸収し、基準電位発生回路１１０９へ伝播す
るノイズはさらに小さくなる。また、本実施例は、第９
の実施例と同様の効果を奏する。
【０３２０】図２５は、本発明の第１２の実施例による
半導体装置の変更例を示す概略ブロック図である。
【０３２１】図２５において、第１２の実施例の変更例
は、図１９に示した第９の実施例による半導体装置の構
成に、外部リード１００１，１２１１，１２１３，１２
３３、第１の内部リード１２１５、第２の内部リード１
２１７、ワイヤ１００５，１２１９，１２２９，１２２
３，１２２１，１２３１，１２２７，１２２５およびパ
ッド１０１１を加えたものである。したがって、図１９
と同一の部分については、同一の参照符号を付し、その
説明を適宜省略する。
【０３２２】第１の内部リード１２１５および第２の内
部リード１２１７は、図２０の内部リード１００３と同
様である。外部リード１００１，１２３３は、図２０の
外部リード１００１と同様である。外部リード１２１
１，１２１３は、図２４の外部リード１１０１と同様で
ある。
【０３２３】アクティブ用ＶＤＣ８０１と外部リード１
００１は、ワイヤ１００５およびパッド１０１１を介し
て接続される。アクティブ用ＶＤＣ８０１と第１の内部
リード１２１５は、パッド１０１１およびワイヤ１２１
９を介して接続される。第１の内部リード１２１５とセ
ンス系回路８１７はワイヤ１２２３およびパッド１０１
１を介して接続される。複数の外部リード１２１１の各
々は、チップ上の複数のパッド１０１１の各々とワイヤ
１２２９によって接続される。
【０３２４】外部リード１２３３とアクティブ用ＶＤＣ
８０７はワイヤ１２２５およびパッド１０１１によって
接続される。アクティブ用ＶＤＣ８０７と第２の内部リ
ード１２１７はワイヤ１２２７およびパッド１０１１を
介して接続される。第２の内部リード１２１７とセンス
系回路８２１は、ワイヤ１２２１およびパッド１０１１
を介して接続される。複数の外部リード１２１３の各々
は、チップ上に設けられた複数のパッド１０１１の各々
とワイヤ１２３１を介して接続される。
【０３２５】外部リード１２１１と第１の内部リード１
２１５は図２４に説明したと同様にして異なる層に設け
られる。ここでは、外部リード１００１、１２１１は第
１の層（下層）に設けられ、第１の内部リード１２１５
は、第２の層（上層）に設けられている。外部リード１
２１３、１２３３および第２の内部リード１２１７は、
第１の層に設けられている。このため、複数の外部リー
ド１２１３の各々とチップ上の複数のパッド１０１１と
を接続するワイヤ１２３１は、第２の内部リード１２１
７をまたいでいる。
【０３２６】アクティブ用ＶＤＣ８０１で発生した内部
電源電位は、ワイヤ１２１９および第１の内部リード１
２１５を介して、センス系回路８１７に供給される。ア
クティブ用ＶＤＣ８０７から発生した内部電源電位は、
ワイヤ１２２７、第２の内部リード１２１７およびワイ
ヤ１２２１を介してセンス系回路８２１に供給されてい
る。
【０３２７】以上のように、第１２の実施例の変更例に
おいては、複数の外部リード１２１１と第１の内部リー
ド１２１５を異なる層に設けている。さらに、センス系
回路８１７およびセンス系回路８２１はそれぞれ第１の
内部リード１２１５および第２の内部リード１２１７を
介して内部電源電位の供給を受ける。このため、第１２
の実施例の変更例においても、第１２の実施例と同様の
効果を奏することになる。
【０３２８】図２６は、第１２の実施例による半導体装
置の他の変更例を示す概略ブロック図である。
【０３２９】図２６の第１２の実施例の他の変更例は、
図２５に示した第１２の実施例の変更例の構成に、ワイ
ヤ１２３７およびパッド１２３９を設けたものである。
さらに、図２５の第１の内部リード１２１５に代えて、
第１の内部リード１２３５を設けている。したがって、
図２５と同一の部分については、同一の参照符号を付
し、その説明は適宜省略する。
【０３３０】第１の内部リード１２３５は、枠状に形成
されている。また、図２５と同様に、複数の外部リード
１２１１と第１の内部リード１２３５とは異なる層に設
けられている。外部リード１２１１の隙間で、かつ、チ
ップ上に設けられたパッド１０３９と第１の内部リード
１２３５とはワイヤ１２３７によって接続される。
【０３３１】以上のように、本発明の第１２の実施例の
他の変更例においては、２次元的に広がる第１の内部リ
ード１２３５の各面に、任意にワイヤを設けることがで
きる。そのため、チップ上に任意に設けられたパッドと
の接続が可能となり、チップ上の任意の点に内部電源電
位の供給が可能となる。その他の効果は、図２５に示し
た第１２の実施例の変更例と同様である。
【０３３２】（第１３の実施例）図２７は、本発明の第
１３の実施例によるフィルタの構成を詳細に示す回路図
である。
【０３３３】図２７において、第１３の実施例によるフ
ィルタは、複数の第１のヒューズ１４１１、複数の抵抗
１４１３、複数の第２のヒューズ１４１５および複数の
キャパシタ１４１７を含む。なお、図２７のフィルタ
は、ローパスフィルタを構成している。
【０３３４】複数の抵抗１４１３は直列に接続されてい
る。複数の抵抗１４１３の各々に並列に第１のヒューズ
１４１１が接続されている。複数の第２のヒューズ１４
１５の各々と複数のキャパシタ１４１７の各々は、ノー
ドＮと接地との間に直列に接続される。ノードＮは、直
列に接続される複数の抵抗１４１３の一端に接続され
る。
【０３３５】第１のヒューズ１４１１として、ポリシリ
コンなどを用いる。したがって、複数の抵抗１４１３の
各々は、ポリシリコンなどからなる複数の第１のヒュー
ズ１４１１の各々に接続されているため、複数の抵抗１
４１３の各々は抵抗として作用しなくなっている。ポリ
シリコンなどからなる第１のヒューズ１４１１を、レー
ザなどにより溶断する。この溶断された第１のヒューズ
１４１１に対応する抵抗１４１３は抵抗として作用する
ことになる。すなわち、フィルタの全抵抗値は、溶断す
る第１のヒューズ１４１１の数で調節することができ
る。
【０３３６】複数のキャパシタ１４１７の各々は、複数
の第２のヒューズ１４１５の各々を介してノードＮに接
続されており、この場合には、複数のキャパシタ１４１
７の各々は、容量として作用している。ここで、複数の
第２のヒューズ１４１５は、第１のヒューズ１４１１と
同様にポリシリコンなどで構成される。レーザなどによ
り、ポリシリコンなどからなる第２のヒューズ１４１５
を溶断する。
【０３３７】この場合には、溶断された第２のヒューズ
１４１５に対応するキャパシタ１４１７はノードＮと切
離された状態になる。すなわち、その切離されたキャパ
シタ１４１７は、容量として作用しなくなる。これによ
り、フィルタの全容量値は、溶断する第２のヒューズの
数で調節することができる。
【０３３８】以上のように、本発明の第１３の実施例に
よるフィルタにおいては、複数の抵抗１４１３の各々に
並列に複数の第１のヒューズ１４１１の各々が接続さ
れ、複数のキャパシタ１４１７の各々に、直列に複数の
第２のヒューズ１４１５の各々が接続される。このた
め、第１のヒューズ１４１１または第２のヒューズ１４
１５を溶断する数でフィルタ全体の抵抗値および容量値
を調節することができる。
【０３３９】この第１３の実施例によるフィルタは、図
３、図７、図９、図１０、図１１、図１５、および図２
４に記載されたローパスフィルタまたはフィルタとして
用いることができる。
【０３４０】なお、半導体装置のパッケージフレーム
（リード）から、半導体装置の内部回路の、所定の電圧
または所定の信号を受けるノードに至る経路において、
第１〜第１３の実施例を任意に組合せて用いることがで
きる。この場合には、各実施例の相乗的な効果が得られ
る。
【０３４１】
【発明の効果】請求項１に記載の本発明では、第１の電
源電位供給線、第２の電源電位供給線および第１の接続
手段が、全体として、フィルタとして働く。
【０３４２】このため、第２の内部回路が受ける、第１
の内部回路からのノイズの影響が小さくなる。
【０３４３】請求項２に記載の本発明では、インダクタ
ンスを有する第３の電源電位供給線が、第１の接続手段
に接続されることにより、第２の内部回路が受ける、第
１の内部回路からのノイズの影響が、請求項１に記載の
発明に比し、さらに小さくなる。
【０３４４】請求項３に記載の本発明では、インダクタ
ンスを有するワイヤが、第１の接続手段に接続されるこ
とにより、第２の内部回路が受ける、第１の内部回路か
らのノイズの影響が、請求項１に記載の発明に比し、さ
らに小さくなる。
【０３４５】請求項４に記載の本発明では、第４の電源
電位供給線、第５の電源電位供給線および第２の接続手
段が、全体として、フィルタとして働く。
【０３４６】このため、第２の内部回路が受ける、第１
の内部回路からのノイズの影響が小さくなる。
【０３４７】請求項５に記載の本発明では、インダクタ
ンスを有する第６の電源電位供給線が、第２の接続手段
に接続されることにより、第２の内部回路が受ける、第
１の内部回路からのノイズの影響が、請求項４に記載の
発明に比し、さらに、小さくなる。
【０３４８】請求項６に記載の本発明では、インダクタ
ンスを有するワイヤが第２の接続手段に接続されること
により、第２の内部回路が受ける、第１の内部回路から
のノイズの影響が、請求項４に記載の発明に比し、さら
に、小さくなる。
【０３４９】請求項７に記載の本発明では、ノイズが伝
播してくる第３の電源電位供給線に第１のフィルタが設
けられているため、第２の内部回路が受ける、第１の内
部回路からのノイズの影響が小さくなる。
【０３５０】請求項８に記載の本発明では、ノイズが伝
播してくる第６の電源電位供給線に第２のフィルタが設
けられているため、第２の内部回路が受ける、第１の内
部回路からのノイズの影響が小さくなる。
【０３５１】請求項９に記載の本発明では、第３の電源
電位供給線に設けられた第１のフィルタにより、第１の
内部回路から電位固定層へ伝播するノイズは減少する。
【０３５２】このため、電位固定層から半導体基板を介
して、第２の内部回路へ伝播するノイズを減少させるこ
とができる。また、第２の内部回路が形成される領域の
半導体基板は、ノイズの少ない電位に固定されることに
なるため、この電位により、半導体基板を介して第２の
内部回路へ伝播するノイズを吸収させることができる。
【０３５３】請求項１０に記載の本発明では、ノイズが
伝播してくる第４の電源電位供給線に設けられる第１の
フィルタにより、第１の内部回路から電位固定層へ伝播
するノイズは減少する。
【０３５４】このため、電位固定層から半導体基板を介
して、第２の内部回路へ伝播するノイズを減少させるこ
とができる。また、第２の内部回路が形成される領域の
半導体基板は、ノイズの少ない電位に固定されることに
なるため、この電位により、半導体基板を介して第２の
内部回路へ伝播するノイズを吸収させることができる。
【０３５５】請求項１１に記載の本発明では、ノイズが
伝播してくる第３の電源電位供給線に、ローパスフィル
タである第１のフィルタが設けられているため、第２の
内部回路が受ける、第１の内部回路からのノイズの影響
が小さくなる。
【０３５６】請求項１２に記載の本発明では、ノイズが
伝播してくる第４の電源電位供給線に設けられた、ロー
パスフィルタである第３のフィルタにより、第１の内部
回路から電位固定層へ伝播するノイズは減少する。
【０３５７】このため、電位固定層から半導体基板を介
して第２の内部回路へ伝播するノイズを減少させること
ができる。
【０３５８】請求項１３に記載の本発明では、複数の抵
抗部材の各々に接続された、第１のヒューズ素子また
は、複数のキャパシタの各々に接続された第２のヒュー
ズ素子を切断する数により、第１のフィルタおよび第３
のフィルタを構成する、抵抗素子の抵抗値または容量素
子の容量値の大きさを制御できる。
【０３５９】請求項１４に記載の本発明では、半導体装
置の内部で、内部電位発生手段により、発生される内部
電位を供給する第３の内部電位供給線にフィルタが設け
られているため、第２の内部回路が受ける、第１の内部
回路からのノイズの影響が小さくなる。
【０３６０】請求項１５に記載の本発明では、第１の内
部電位発生手段および第２の内部電位発生手段がフィル
タとして働くため、電源電位供給線を通じて、第２の内
部回路が受ける、第１の内部回路からのノイズの影響が
小さくなる。さらに、第１の内部回路から第２の内部回
路へ直接、ノイズが伝播することはない。
【０３６１】請求項１６に記載の本発明では、第２の内
部電位発生手段、第３の内部電位発生手段および第４の
内部電位発生手段がフィルタとして働くため、電源電位
供給線を介して、第２の内部回路が受ける、半導体装置
の動作時、すなわち、第１の内部回路の動作時に発生す
るノイズの影響が小さくなる。さらに、第１の内部回路
から第２の内部回路へ直接、ノイズが伝播することはな
い。
【０３６２】請求項１７に記載の本発明では、接続制御
手段は、第１の内部回路がノイズを発生するとき第１の
内部回路と第２の内部電位供給線と切離すことができ
る。
【０３６３】このため、第２の内部回路は第２の内部電
位供給線を介して直接ノイズの影響を受けることがな
い。
【０３６４】請求項１８に記載の本発明では、接続制御
手段は、半導体装置が動作状態にあるとき、すなわち、
第１の内部回路が動作状態にありノイズを発生するとき
は、第１の内部回路と第２の内部電位供給線とを切離
す。
【０３６５】このため、第２の内部回路は、第２の内部
電位供給線を介して直接ノイズの影響を受けることはな
い。
【０３６６】請求項１９に記載の本発明では、半導体装
置が動作状態にあるとき、すなわち、第１の内部回路が
動作状態にあるとき発生するノイズは、第３の内部電位
供給線に設けられたフィルタを介して第２の内部回路へ
伝播するため、第２の内部回路が受けるノイズの影響は
小さくなる。
【０３６７】請求項２０に記載の本発明では、第１の接
続制御手段は、第１の内部回路が第１のノイズを発生す
るときに第１の内部電位供給線と第２の内部電位供給線
とを切離す。
【０３６８】このため、第２の内部回路は第１の内部電
位供給線および第２の内部電位供給線を介してノイズの
影響を直接受けることはない。
【０３６９】請求項２１に記載の本発明では、第１の接
続制御手段は、半導体装置が第１の状態にあるとき、す
なわち、第１の内部回路が第１のノイズを発生するとき
は、第１の内部回路と第２の内部電位供給線とを切離
す。
【０３７０】このため、第２の内部回路は、第１の内部
電位供給線および第２の内部電位供給線を介して第１の
ノイズの影響を直接受けることはない。
【０３７１】請求項２２に記載の本発明では、第１の接
続制御手段は、半導体装置が動作状態にあるとき、すな
わち、第１の内部回路が動作状態にあり、第１のノイズ
を発生するときは、第１の内部電位供給線と第２の内部
電位供給線とを切離す。
【０３７２】このため、第２の内部回路は、第１の内部
電位供給線および第２の内部電位供給線を介して第１の
ノイズの影響を直接受けることはない。
【０３７３】請求項２３に記載の本発明では、第１の接
続制御手段は、半導体装置が第１の動作状態にあると
き、すなわち、第１の内部回路が第１のノイズを発生す
るときは、第１の内部電位供給線と第２の内部電位供給
線とを切離す。
【０３７４】このため、第２の内部回路は、第１の内部
電位供給線および第２の内部電位供給線を介して第１の
ノイズの影響を直接受けることはない。
【０３７５】請求項２４に記載の本発明では、第１の接
続制御手段は、第１の内部回路が第１のノイズを発生す
るときに、第１の内部電位供給線と第２の内部電位供給
線とを抵抗素子のみによって接続する。
【０３７６】このため、第１の内部電位供給線および第
２の内部電位供給線を介した、第２の内部回路への第１
のノイズの影響は小さくなる。
【０３７７】請求項２５に記載の本発明では、第２の接
続制御手段は、第２の内部回路が第２のノイズを発生す
るときに、第２の内部電位供給線と第３の内部電位供給
線とを切離すことができる。
【０３７８】このため、第２の内部回路は、第２の内部
電位供給線および第３の内部電位供給線を介して第２の
ノイズの影響を直接受けることがない。
【０３７９】また、第１の接続制御手段および第２の接
続制御手段は、第１の内部回路および第３の内部回路が
それぞれ第１のノイズおよび第２のノイズを発生しない
ときに、第１の内部電位供給線と第２の内部電位供給線
および第２の内部電位供給線と第３の内部電位供給線の
それぞれを接続することができる。
【０３８０】このため、第１の内部回路、第２の内部回
路および第３の内部回路で第２の内部電位発生手段を共
有することができる。
【０３８１】請求項２６に記載の本発明では、第２の接
続制御手段は、第３の内部回路が第２のノイズを発生す
るときに、第２の内部電位供給線と第３の内部電位供給
線とを抵抗素子のみによって接続する。
【０３８２】このため、第２の内部電位供給線および第
３の内部電位供給線を介した、第２の内部回路への第２
のノイズの影響は小さくなる。
【０３８３】請求項２７に記載の本発明では、第２の接
続制御手段は、第３の内部回路が第２のノイズを発生す
るときに、第１の内部電位供給線と第３の内部電位供給
線とを切離すことができる。
【０３８４】このため、第２の内部回路は、第１の内部
電位供給線、第２の内部電位供給線および第３の内部電
位供給線を介して第２のノイズの影響を直接受けること
はない。
【０３８５】また、第１の接続制御手段および第２の接
続制御手段は、第１の内部回路および第３の内部回路が
それぞれ第１のノイズおよび第２のノイズを発生しない
ときに、第１の内部電位供給線と第２の内部電位供給線
および第１の内部電位供給線と第３の内部電位供給線の
それぞれを接続することができる。
【０３８６】このため、第１の内部回路、第２の内部回
路および第３の内部回路で第２の内部電位発生手段を共
有することができる。
【０３８７】請求項２８に記載の本発明では、ノイズ
は、第１の電位供給部材、内部リードおよび第２の電位
供給部材を介して、第１の内部回路に伝播するため、そ
の間に、ノイズが減少し、第２の内部回路へのノイズの
影響は小さくなる。
【０３８８】請求項２９に記載の本発明では、第２の内
部回路で発生したノイズは、内部電位発生手段、電位供
給手段、第１の電位供給部材、内部リードおよび第２の
電位供給部材を介して、第１の内部回路に伝播するた
め、その間に、ノイズが減少し、第１の内部回路へのノ
イズの影響は小さくなる。
【０３８９】請求項３０に記載の本発明では、ワイヤが
フィルタとして働くため、第２の内部回路へ伝播するノ
イズは、減少する。
【０３９０】請求項３１に記載の本発明では、設置の自
由度の大きい内部リードを介して、半導体装置の内部で
の電圧のやりとりが可能となる。さらに、内部リード
は、半導体装置の内部配線より太いため、内部リードの
抵抗は、半導体装置の内部配線の抵抗より小さい。
【０３９１】このため、内部配線のみで電圧のやりとり
を行なうときに比べて、電圧の供給源と電圧を受ける場
所が離れている場合に、電圧降下を小さくでき、半導体
装置の誤動作を防止できる。
【０３９２】請求項３２に記載の本発明では、外部リー
ドと内部リードとが異なる層に設けられているため、外
部リードおよび内部リードの設置の自由度が大きくな
る。
【０３９３】請求項３３の本発明では、内部リードは、
第１の内部リードと第１の内部リードから分岐した複数
の第２の内部リードからなる。
【０３９４】このため、内部リードと、半導体装置の任
意の点との電圧のやりとりを容易にすることができる。
【０３９５】請求項３４に記載の本発明では、内部リー
ドは、枠を形成するように設けられる。
【０３９６】このため、内部リードと半導体装置の任意
の点との電圧のやりとりを容易にすることができる。
【０３９７】請求項３５に記載の本発明では、設置の自
由度の大きい内部リードに、接続部材を任意に設けるこ
とができる。
【０３９８】このため、外部リードに接触しないよう
に、内部リードと内部回路の任意の点との電圧のやりと
りを容易にすることができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例による半導体装置を示
す概略ブロック図である。
【図２】 本発明の第１の実施例による半導体装置の変
更例を示す概略ブロック図である。
【図３】 本発明の第２の実施例による半導体装置を示
す概略ブロック図である。
【図４】 図３に示したローパスフィルタ（ＬＰＦ）の
詳細を示す回路図である。
【図５】 図３の安定回路が受けるノイズを、ローパス
フィルタを用いる場合と、用いない場合とで、比較して
示す図である。
【図６】 図５の線ａ１に示すノイズの周波数を変えて
いった場合の安定回路としての基準電位発生回路から発
生される基準電位に乗ったノイズレベルを示す図であ
る。
【図７】 本発明の第２の実施例による半導体装置の変
更例を示す概略ブロック図である。
【図８】 一般的な半導体装置を示す概略ブロック図で
ある。
【図９】 本発明の第３の実施例による半導体装置を示
す概略ブロック図である。
【図１０】 本発明の第３の実施例による半導体装置の
変更例を示す概略ブロック図である。
【図１１】 本発明の第４の実施例による半導体装置を
示す概略ブロック図である。
【図１２】 一般的な半導体装置を示す概略ブロック図
である。
【図１３】 本発明の第５の実施例による半導体装置を
示す概略ブロック図である。
【図１４】 本発明の第６の実施例による半導体装置を
示す概略ブロック図である。
【図１５】 本発明の第７の実施例による半導体装置を
示す概略ブロック図である。
【図１６】 本発明の第８の実施例による半導体装置を
示す概略ブロック図である。
【図１７】 本発明の第８の実施例による半導体装置の
変更例を示す概略ブロック図である。
【図１８】 本発明の第８の実施例による半導体装置の
他の変更例を示す概略ブロック図である。
【図１９】 本発明の第９の実施例による半導体装置を
示す概略ブロック図である。
【図２０】 本発明の第１０の実施例による半導体装置
を示す概略ブロック図である。
【図２１】 本発明の第１１の実施例による半導体装置
を示す概略ブロック図である。
【図２２】 本発明の第１１の実施例による半導体装置
の変更例を示す概略ブロック図である。
【図２３】 本発明の第１１の実施例による半導体装置
の他の変更例を示す概略ブロック図である。
【図２４】 本発明の第１２の実施例による半導体装置
を示す概略ブロック図である。
【図２５】 本発明の第１２の実施例による半導体装置
の変更例を示す概略ブロック図である。
【図２６】 本発明の第１２の実施例による半導体装置
の他の変更例を示す概略ブロック図である。
【図２７】 本発明の第１３の実施例によるフィルタを
詳細に示す回路図である。
【図２８】 従来の半導体装置を示す概略ブロック図で
ある。
【図２９】 図２８の内部回路が動作したときに発生す
るノイズのレベルを示す図である。
【符号の説明】
１ パッケージフレーム、３ ボンディングワイヤ、
５，８００ 半導体装置、７ ＧＮＤパッケージフレー
ム、９ ＧＮＤボンディングワイヤ、１１，１０１１，
１０３９ パッド、１３，１０１，２１７，４０９，５
０５，６０１，７１７，８２５ 第１の内部電源線、１
５，１０３，２１９，４１１，５０７，６０３，８２７
第２の内部電源線、１７ ＧＮＤパッド、１９，３０
９ 内部ＧＮＤ線、２１，２０９，３０５，９１７ 内
部回路、２３，２１１，３０７ 安定回路、２５，１０
９ 第１の内部ＧＮＤ線、２７，１１１ 第２の内部Ｇ
ＮＤ線、１０５，２２１，４１３，６０５，７３３，８
２９ 第３の内部電源線、１０７，１１４，２２７，２
２９ ローパスフィルタ（ＬＰＦ）、１１３ 第３の内
部ＧＮＤ線、１０５，７２１，７２９，１４１３ 抵
抗、１０７，１４１７キャパシタ、２０１，４０７，１
５１１ 内部電源線、２０３ ウェル、２０５，２０７
トランジスタ、２１３ 内部回路用ウェル固定拡散
層、２１５ 安定回路用ウェル固定拡散層、２２３，２
２５，４１９ 第４の内部電源線、３０１外部電源線、
３０３ 内部電位発生回路、３１１ 第１の内部電位
線、３１３第２の内部電位線、３１５ 第３の内部電位
線、４０１ ＤＣ−ＤＣコンバータ、４０３，５０１
微小電流用ＤＣ−ＤＣコンバータ、４０５ 外部ＧＮＤ
線、４１５ 第１の微小電流用ＤＣ−ＤＣコンバータ、
４１７ 第２の微小電流用ＤＣ−ＤＣコンバータ、５０
３，７０９，７３１，８１１，８１３，８１５ スイッ
チ、７０１ 第１のコンパレータ、７０３，７０７，７
２５ ＰＭＯＳトランジスタ、７０５ 第２のコンパレ
ータ、７１１，７２７，８１７，８１９，８２１，８２
３ センス系回路、７１３，８０５，８０９，１１０７
１／２Ｖｃｃ発生回路、７１５ 基準電位供給線、７
２３ 第３のコンパレータ、８０１アクティブ用内部電
源電位降下回路（ＶＤＣ）、８０３ スタンドバイ用内
部電源電位降下回路（ＶＤＣ）、９０１，９１９，９２
１，１００３，１１０３，１１０５ 内部リード、９０
３，９０５，９０７，１００５，１００７，１００９，
１１１３，１１１５，１１１７，１１１９，１２１９〜
１２３１，１２３７ワイヤ、９０９，９１１，９１３，
９２５，９２７，９２９ インターコネクト、９１５
バンプ、９２３ アルミ配線、１００１，１１０１，１
２１１，１２１３，１２３３ 外部リード、１０１３，
１１０９ 基準電位発生回路、１１１１ フィルタ、１
２１５，１２３５ 第１の内部リード、１２１７ 第２
の内部リード、１４１１ 第１のヒューズ、１４１５
第２のヒューズ。

Claims (35)

    【特許請求の範囲】
  1. 【請求項１】 ノイズの原因となる第１の内部回路と、 前記ノイズの影響を受ける第２の内部回路と、 前記第１の内部回路に第１の電源電位を供給する第１の
    電源電位供給線と、 前記第２の内部回路に前記第１の電源電位を供給する第
    ２の電源電位供給線と、 前記第１の電源電位供給線と前記第２の電源電位供給線
    とを接続する第１の接続手段とを備えた、半導体装置。
  2. 【請求項２】 前記第１の電源電位供給線と前記第２の
    電源電位供給線とに前記第１の電源電位を供給する第３
    の電源電位供給線とをさらに備え、 前記第３の電源電位供給線は、インダクタンスを有し、
    前記第１の接続手段に接続される、請求項１に記載の半
    導体装置。
  3. 【請求項３】 前記第３の電源電位供給線は、ワイヤで
    ある、請求項２に記載の半導体装置。
  4. 【請求項４】 前記第１の内部回路に、前記第１の電源
    電位と異なる第２の電源電位を供給する第４の電源電位
    供給線と、 前記第２の内部回路に、前記第２の電源電位を供給する
    第５の電源電位供給線と、 前記第４の電源電位供給線と前記第５の電源電位供給線
    とを接続する第２の接続手段とをさらに備えた、請求項
    １に記載の半導体装置。
  5. 【請求項５】 前記第４の電源電位供給線と前記第５の
    電源電位供給線とに前記第２の電源電位を供給する第６
    の電源電位供給線とをさらに備え、 前記第６の電源電位供給線は、インダクタンスを有し、
    前記第２の接続手段に接続される、請求項４に記載の半
    導体装置。
  6. 【請求項６】 前記第６の電源電位供給線は、ワイヤで
    ある、請求項５に記載の半導体装置。
  7. 【請求項７】 半導体装置であって、 半導体基板上に形成され、ノイズの原因となる第１の内
    部回路と、 前記半導体基板上に形成され、前記ノイズの影響を受け
    る第２の内部回路と、 第１の電源電位を供給する第１の電源電位供給線と、 前記第１の電源電位供給線に、その一端が接続され、前
    記第１の内部回路に前記第１の電源電位を供給する、第
    ２の電源電位供給線と、 前記第１の電源電位供給線に、その一端が接続され、前
    記第２の内部回路に前記第１の電源電位を供給する第３
    の電源電位供給線と、 前記第３の電源電位供給線に設けられ、前記ノイズを減
    少させる第１のフィルタとを備える、半導体装置。
  8. 【請求項８】 前記第１の電源電位と異なる第２の電源
    電位を供給する第４の電源電位供給線と、 前記第４の電源電位供給線に、その一端が接続され、前
    記第１の内部回路に前記第２の電源電位を供給する第５
    の電源電位供給線と、 前記第４の電源電位供給線に、その一端が接続され、前
    記第２の内部回路に前記第２の電源電位を供給する第６
    の電源電位供給線と、 前記第６の電源電位供給線に設けられ、前記ノイズを減
    少させる第２のフィルタとをさらに備える、請求項７に
    記載の半導体装置。
  9. 【請求項９】 前記第２の内部回路が形成される領域の
    前記半導体基板の電位を固定するため、前記第２の内部
    回路が形成される領域の前記半導体基板上に形成される
    電位固定層と、 前記第３の電源電位供給線に、その一端が接続され、前
    記電位固定層に前記第１の電源電位を供給する第４の電
    源電位供給線とをさらに備え、 前記第４の電源電位供給線は、前記第１のフィルタを介
    して、前記電位固定層に前記第１の電源電位が供給され
    るように、前記第３の電源電位供給線に接続される、請
    求項７に記載の半導体装置。
  10. 【請求項１０】 前記第２の内部回路が形成される領域
    の前記半導体基板の電位を固定するため、前記第２の内
    部回路が形成される領域の前記半導体基板上に形成され
    る電位固定層と、 前記第１の電源電位供給線に、その一端が接続され、前
    記第１の電源電位を前記電位固定層に供給する第４の電
    源電位供給線と、 前記第４の電源電位供給線に設けられ、前記ノイズを減
    少させる第３のフィルタとをさらに備えた、請求項７に
    記載の半導体装置。
  11. 【請求項１１】 前記第１のフィルタは、 抵抗として働く抵抗素子と、 容量として働く容量素子とを含む、請求項７に記載の半
    導体装置。
  12. 【請求項１２】 前記第３のフィルタは、 抵抗として働く抵抗素子と、 容量として働く容量素子とを含む、請求項１０に記載の
    半導体装置。
  13. 【請求項１３】 前記抵抗素子は、 直列に接続された複数の抵抗部材を含み、 前記容量素子は、 並列に接続された複数のキャパシタを含み、 前記複数の抵抗部材の各々に並列に接続される複数の第
    １のヒューズ素子と、 前記複数のキャパシタの各々に直列に接続される複数の
    第２のヒューズ素子とを備え、 前記第１のヒューズ素子が、切断されたときに、対応す
    る前記抵抗部材が抵抗として働き、 前記第２のヒューズ素子が、切断されたときに、対応す
    る前記キャパシタが、容量として働かない、請求項１１
    または１２に記載の半導体装置。
  14. 【請求項１４】 半導体装置であって、 ノイズの原因となる第１の内部回路と、 前記ノイズの影響を受ける第２の内部回路と、 内部電位を発生する内部電位発生手段と、 前記内部電位を供給する第１の内部電位供給線と、 前記第１の内部電位供給線に、その一端が接続され、前
    記第１の内部回路に前記内部電位を供給する第２の内部
    電位供給線と、 前記第１の内部電位供給線に、その一端が接続され、前
    記第２の内部回路に前記内部電位を供給する第３の内部
    電位供給線と、 前記第３の内部電位供給線に設けられ、前記ノイズを減
    少させるフィルタとを備える、半導体装置。
  15. 【請求項１５】 半導体装置であって、 ノイズの原因となる第１の内部回路と、 前記ノイズの影響を受ける第２の内部回路と、 前記第１の内部回路へ供給する第１の内部電位を発生す
    る第１の内部電位発生手段と、 前記第２の内部回路へ供給する第２の内部電位を発生す
    る第２の内部電位発生手段と、 前記第１の内部電位発生手段および前記第２の内部電位
    発生手段に電源電位を供給する電源電位供給線と、 前記第１の内部回路へ前記第１の内部電位を供給する第
    １の内部電位供給線と、 前記第２の内部回路へ前記第２の内部電位を供給する第
    ２の内部電位供給線とを備えた、半導体装置。
  16. 【請求項１６】 前記第１の内部電位発生手段は、 前記半導体装置の状態が動作状態にあるときに、第３の
    内部電位を発生する第３の内部電位発生手段と、 前記半導体装置の状態が、動作状態または待機状態にあ
    るときに、第４の内部電位を発生する第４の内部電位発
    生手段とを含み、 前記半導体装置の状態が動作状態にあるときに、前記第
    ３の内部電位および前記第４の内部電位を前記第１の内
    部電位とし、 前記半導体装置の状態が待機状態にあるときに、前記第
    ４の内部電位を前記第１の内部電位とし、 前記第１の内部電位供給線は、 前記第３の内部電位を供給する第３の内部電位供給線
    と、 前記第４の内部電位を供給する第４の内部電位供給線
    と、 前記第４の内部電位または前記第３の内部電位および前
    記第４の内部電位を供給する第５の内部電位供給線とを
    含み、 前記第３の内部電位供給線、前記第４の内部電位供給線
    および前記第５の内部電位供給線の一端は、共通に接続
    され、 前記第５の内部電位供給線の他端は、前記第１の内部回
    路に接続され、 前記第２の内部電位発生手段は、前記半導体装置の動作
    状態または待機状態に、前記第２の内部回路に前記第２
    の内部電位を供給する、請求項１５に記載の半導体装
    置。
  17. 【請求項１７】 半導体装置であって、 ノイズの原因となる第１の内部回路と、 前記ノイズの影響を受ける第２の内部回路と、 前記第１の内部回路に供給する第１の内部電位を発生す
    る第１の内部電位発生手段と、 前記第１の内部電位を前記第１の内部回路に供給する第
    １の内部電位供給線と、 前記第２の内部回路または前記第１の内部回路および前
    記第２の内部回路に供給する第２の内部電位を発生する
    第２の内部電位発生手段と、 前記第２の内部電位を前記第２の内部回路または前記第
    １の内部回路および前記第２の内部回路に供給する第２
    の内部電位供給線と、 前記半導体装置の状態に応じて、前記第１の内部回路
    と、前記第１の内部電位供給線または前記第２の内部電
    位供給線との接続を制御する接続制御手段とを備える、
    半導体装置。
  18. 【請求項１８】 前記接続制御手段は、 前記半導体装置の状態が動作状態にあるときに、前記第
    １の内部回路と前記第２の内部電位供給線とを切離すと
    ともに、前記第１の内部回路と前記第１の内部電位供給
    線とを接続し、 前記半導体装置の状態が待機状態にあるときに、前記第
    １の内部回路と前記第１の内部電位供給線とを切離すと
    ともに、前記第１の内部回路と前記第２の内部電位供給
    線とを接続する、請求項１７に記載の半導体装置。
  19. 【請求項１９】 半導体装置であって、 ノイズの原因となる第１の内部回路と、 前記ノイズの影響を受ける第２の内部回路と、 前記半導体装置の状態が動作状態にあるときに、前記第
    １の内部回路および前記第２の内部回路に供給する第１
    の内部電位を発生する第１の内部電位発生手段と、 前記半導体装置の状態が、動作状態または待機状態にあ
    るときに、前記第１の内部回路および前記第２の内部回
    路に供給する第２の内部電位を発生する第２の内部電位
    発生手段と、 前記第１の内部電位を供給する第１の内部電位供給線
    と、 前記第２の内部電位を供給する第２の内部電位供給線
    と、 前記第１の内部電位供給線および前記第２の内部電位供
    給線との間に接続される第３の内部電位供給線と、 前記第３の内部電位供給線に設けられ、前記ノイズを減
    少させるフィルタとを備え、 前記第３の内部電位供給線は、前記第２の内部電位また
    は前記第１の内部電位および前記第２の内部電位を供給
    する、半導体装置。
  20. 【請求項２０】 半導体装置であって、 第１のノイズの原因となる第１の内部回路と、 前記第１のノイズの影響を受ける第２の内部回路と、 前記第１の内部回路に供給する第１の内部電位を発生す
    る第１の内部電位発生手段と、 前記第２の内部回路に供給する第２の内部電位を発生す
    る第２の内部電位発生手段と、 前記第１の内部電位発生手段と前記第１の内部回路とを
    接続し、前記第１の内部電位の供給を行なう、第１の内
    部電位供給線と、 前記第２の内部電位発生手段と前記第２の内部回路とを
    接続し、前記第２の内部電位の供給を行なう、第２の内
    部電位供給線と、 前記第１の内部電位供給線と前記第２の内部電位供給線
    との間に設けられ、前記半導体装置の状態に応じて、前
    記第１の内部電位供給線と前記第２の内部電位供給線と
    の接続を制御する、第１の接続制御手段とを備える、半
    導体装置。
  21. 【請求項２１】 前記第１の接続制御手段は、 前記半導体装置の状態が、第１の状態にあるときは、前
    記第１の内部電位供給線と前記第２の内部電位供給線と
    を切離し、 前記半導体装置の状態が、第２の状態にあるときは、前
    記第１の内部電位供給線と前記第２の内部電位供給線と
    を接続し、 前記半導体装置の状態が、前記第２の状態にあるとき
    は、前記第２の内部電位発生手段は、前記第１の内部回
    路にも前記第２の内部電位を供給する、請求項２０に記
    載の半導体装置。
  22. 【請求項２２】 前記第１の状態は、前記半導体装置の
    動作状態であり、 前記第２の状態は、前記半導体装置の待機状態であり、 前記待機状態においては、前記第１の内部電位発生手段
    は停止する、請求項２１に記載の半導体装置。
  23. 【請求項２３】 前記第１の状態は、前記半導体装置の
    第１の動作状態であり、 前記第２の状態は、前記半導体装置の第２の動作状態で
    ある、請求項２１に記載の半導体装置。
  24. 【請求項２４】 前記第１の内部電位供給線と前記第２
    の内部電位供給線との間に接続される抵抗素子をさらに
    備えた、請求項２０に記載の半導体装置。
  25. 【請求項２５】 第２のノイズの原因となる第３の内部
    回路と、 前記第３の内部回路に供給する第３の内部電位を発生す
    る第３の内部電位発生手段と、 前記第３の内部電位発生手段と前記第３の内部回路とを
    接続し、前記第３の内部電位の供給を行なう、第３の内
    部電位供給線と、 前記第２の内部電位供給線と前記第３の内部電位供給線
    との間に設けられ、前記半導体装置の状態に応じて、前
    記第２の内部電位供給線と前記第３の内部電位供給線と
    の接続を制御する第２の接続制御手段とをさらに備え
    た、請求項２０に記載の半導体装置。
  26. 【請求項２６】 前記第２の内部電位供給線と前記第３
    の内部電位供給線との間に接続される抵抗素子をさらに
    備えた、請求項２５に記載の半導体装置。
  27. 【請求項２７】 第２のノイズの原因となる第３の内部
    回路と、 前記第３の内部回路に供給する第３の内部電位を発生す
    る第３の内部電位発生手段と、 前記第３の内部回路と前記第３の内部電位発生手段とを
    接続し、前記第３の内部電位を供給する第３の内部電位
    供給線と、 前記第１の内部電位供給線と前記第３の内部電位供給線
    との間に設けられ、前記半導体装置の状態に応じて、前
    記第１の内部電位供給線と前記第３の内部電位供給線と
    の接続を制御する第２の接続制御手段とをさらに備え
    た、請求項２０に記載の半導体装置。
  28. 【請求項２８】 半導体装置であって、 ノイズの影響を受ける第１の内部回路と、 電位を前記第１の内部回路に供給する第１の電位供給部
    材と、 前記第１の電位供給部材に直列に接続され、前記電位を
    前記第１の内部回路に供給する内部リードと、 前記内部リードに直列に接続され、前記電位を前記第１
    の内部回路に供給する第２の電位供給部材とを備え、 前記内部リードは、前記半導体装置の外部との電圧のや
    りとりを直接行なうための、前記半導体装置の外部との
    接触部を有さず、前記半導体装置の内部配線より太い、
    半導体装置。
  29. 【請求項２９】 前記ノイズの原因となる第２の内部回
    路と、 前記第２の内部回路に供給する内部電位を発生する内部
    電位発生手段と、 前記第１の内部回路および前記内部電位発生手段に、前
    記電位を、前記半導体装置の外部から供給する電位供給
    手段とをさらに備え、 前記第１の電位供給部材は、前記電位供給手段に接続さ
    れる、請求項２８に記載の半導体装置。
  30. 【請求項３０】 前記第１の電位供給部材または前記第
    ２の電位供給部材は、インダクタンスを有するワイヤで
    ある、請求項２８に記載の半導体装置。
  31. 【請求項３１】 半導体装置であって、 前記半導体装置の外部との電圧のやりとりを直接行なう
    ための、外部との接触部を有する外部リードと、 前記半導体装置の外部との電圧のやりとりを直接行なう
    ための、外部との接触部を有さない内部リードとを備
    え、 前記外部リードおよび前記内部リードは、前記半導体装
    置の内部配線より太い、半導体装置。
  32. 【請求項３２】 前記外部リードは、第１の層に設けら
    れ、 前記内部リードは、第２の層に設けられる、請求項３１
    に記載の半導体装置。
  33. 【請求項３３】 前記内部リードは、 第１の内部リードと、 前記第１の内部リードから分岐した複数の第２の内部リ
    ードとを含む、請求項３２に記載の半導体装置。
  34. 【請求項３４】 前記内部リードは、少なくとも１つの
    枠を形成する、請求項３２に記載の半導体装置。
  35. 【請求項３５】 前記内部リードとの電圧のやりとりを
    行なう内部回路をさらに備え、 前記外部リードおよび前記内部リードは、前記内部回路
    と直接接触しないように、前記内部回路の上層に設けら
    れ、 前記外部リードと接触しないように、前記内部リードと
    前記内部回路とを接続する接続部材とをさらに備えた、
    請求項３３または３４に記載の半導体装置。
JP12672695A 1995-05-25 1995-05-25 半導体装置 Expired - Lifetime JP4027438B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP12672695A JP4027438B2 (ja) 1995-05-25 1995-05-25 半導体装置
US08/626,406 US5844262A (en) 1995-05-25 1996-04-02 Semiconductor device for reducing effects of noise on an internal circuit
DE19613642A DE19613642B4 (de) 1995-05-25 1996-04-04 Halbleitereinrichtung zum Verkleinern von Wirkungen eines Rauschens auf eine interne Schaltung
KR1019960016756A KR100229856B1 (ko) 1995-05-25 1996-05-17 내부회로가 받는 노이즈의 영향을 적게하는 반도체장치
US09/176,893 US6331719B2 (en) 1995-05-25 1998-10-22 Semiconductor device for reducing effects of noise on an internal circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12672695A JP4027438B2 (ja) 1995-05-25 1995-05-25 半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2006257080A Division JP4794400B2 (ja) 2006-09-22 2006-09-22 半導体装置
JP2006257081A Division JP4726756B2 (ja) 2006-09-22 2006-09-22 半導体装置

Publications (2)

Publication Number Publication Date
JPH08321582A true JPH08321582A (ja) 1996-12-03
JP4027438B2 JP4027438B2 (ja) 2007-12-26

Family

ID=14942357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12672695A Expired - Lifetime JP4027438B2 (ja) 1995-05-25 1995-05-25 半導体装置

Country Status (4)

Country Link
US (2) US5844262A (ja)
JP (1) JP4027438B2 (ja)
KR (1) KR100229856B1 (ja)
DE (1) DE19613642B4 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012123881A (ja) * 2010-12-10 2012-06-28 Elpida Memory Inc 半導体装置
JP2013033917A (ja) * 2011-07-05 2013-02-14 Denso Corp 半導体装置
JP2013048142A (ja) * 2011-08-29 2013-03-07 Rohm Co Ltd 半導体集積回路システムおよび半導体集積回路システムの配置配線方法
JP2013084339A (ja) * 2011-10-10 2013-05-09 Samsung Electronics Co Ltd 半導体チップパッケージ
JP2018173838A (ja) * 2017-03-31 2018-11-08 ラピスセミコンダクタ株式会社 半導体装置、電池監視システム、及び基準電圧生成方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4027438B2 (ja) * 1995-05-25 2007-12-26 三菱電機株式会社 半導体装置
US7139709B2 (en) * 2000-07-20 2006-11-21 Microsoft Corporation Middleware layer between speech related applications and engines
AU2003253665A1 (en) * 2002-06-20 2004-01-06 Innovative Solutions, Inc. System and method to access web resources from wireless devices
US7139989B2 (en) * 2002-06-27 2006-11-21 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit designing apparatus, semiconductor integrated circuit designing method, semiconductor integrated circuit manufacturing method, and readable recording media
KR100480614B1 (ko) * 2002-08-27 2005-03-31 삼성전자주식회사 퓨즈 뱅크의 크기를 줄이기 위한 반도체 메모리 장치의퓨즈 뱅크
US7627091B2 (en) 2003-06-25 2009-12-01 Avaya Inc. Universal emergency number ELIN based on network address ranges
DE102004058612A1 (de) * 2004-12-04 2006-06-08 Infineon Technologies Ag Spannungsversorgungsschaltung, insbesondere für eine DRAM-Speicherschaltung sowie ein Verfahren zum Steuern einer Versorgungsquelle
CN100574030C (zh) * 2006-09-27 2009-12-23 鸿富锦精密工业（深圳）有限公司 泄漏电流防护电路
JP2008191443A (ja) * 2007-02-06 2008-08-21 Nec Electronics Corp 表示ドライバｉｃ
US9151096B2 (en) * 2009-09-20 2015-10-06 Hanchett Entry Systems, Inc. Access control device for a door

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4706105A (en) * 1983-02-02 1987-11-10 Hitachi, Ltd. Semiconductor device and method of producing the same
JPS59143357A (ja) * 1983-02-03 1984-08-16 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路
JPS59143335A (ja) * 1983-02-03 1984-08-16 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS61284953A (ja) * 1985-06-11 1986-12-15 Mitsubishi Electric Corp 半導体集積回路装置
JPS62106657A (ja) * 1985-11-05 1987-05-18 Fujitsu Ltd 半導体装置
JPH077821B2 (ja) * 1986-07-22 1995-01-30 日本電気アイシーマイコンシステム株式会社 相補型ｍｏｓ集積回路
JPH02163960A (ja) * 1988-12-16 1990-06-25 Toshiba Corp 半導体装置
US5124776A (en) * 1989-03-14 1992-06-23 Fujitsu Limited Bipolar integrated circuit having a unit block structure
JP2771233B2 (ja) * 1989-03-24 1998-07-02 日本電気株式会社 半導体集積回路装置
JPH0410624A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd 半導体集積回路
US5235207A (en) * 1990-07-20 1993-08-10 Hitachi, Ltd. Semiconductor device
DE69129445T2 (de) * 1990-07-23 1998-11-26 Seiko Epson Corp., Tokio/Tokyo Integrierte halbleiterschaltungsanordnung
JP2901156B2 (ja) * 1990-08-31 1999-06-07 三菱電機株式会社 半導体集積回路装置
JPH04199673A (ja) * 1990-11-29 1992-07-20 Oki Electric Ind Co Ltd 半導体装置
JPH05128855A (ja) * 1991-11-05 1993-05-25 Hitachi Ltd 半導体装置
JPH05136125A (ja) * 1991-11-14 1993-06-01 Hitachi Ltd クロツク配線及びクロツク配線を有する半導体集積回路装置
DE4207226B4 (de) * 1992-03-07 2005-12-15 Robert Bosch Gmbh Integrierte Schaltung
JP2917703B2 (ja) * 1992-10-01 1999-07-12 日本電気株式会社 半導体集積回路装置
DE4313053C1 (de) * 1993-04-21 1994-10-06 Siemens Ag Integrierte Halbleiteranordnung mit Verbindungsleitungen, die durch Dotierungsgebiete gegenüber parasitären Effekten unempfindlich sind
JPH06310656A (ja) * 1993-04-27 1994-11-04 Hitachi Ltd 半導体集積回路
JP2930174B2 (ja) * 1993-09-01 1999-08-03 日本電気株式会社 半導体集積回路装置
JP2876963B2 (ja) * 1993-12-15 1999-03-31 日本電気株式会社 半導体装置
IT1272933B (it) * 1994-01-28 1997-07-01 Fujitsu Ltd Dispositivo a circuito integrato di semiconduttore
US5668389A (en) * 1994-12-02 1997-09-16 Intel Corporation Optimized power bus structure
JP2674553B2 (ja) * 1995-03-30 1997-11-12 日本電気株式会社 半導体装置
JPH08288462A (ja) * 1995-04-14 1996-11-01 Mitsubishi Electric Corp 半導体集積回路装置
JP4027438B2 (ja) * 1995-05-25 2007-12-26 三菱電機株式会社 半導体装置
JP2921463B2 (ja) * 1996-01-30 1999-07-19 日本電気株式会社 半導体集積回路チップ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012123881A (ja) * 2010-12-10 2012-06-28 Elpida Memory Inc 半導体装置
JP2013033917A (ja) * 2011-07-05 2013-02-14 Denso Corp 半導体装置
JP2013048142A (ja) * 2011-08-29 2013-03-07 Rohm Co Ltd 半導体集積回路システムおよび半導体集積回路システムの配置配線方法
JP2013084339A (ja) * 2011-10-10 2013-05-09 Samsung Electronics Co Ltd 半導体チップパッケージ
JP2018173838A (ja) * 2017-03-31 2018-11-08 ラピスセミコンダクタ株式会社 半導体装置、電池監視システム、及び基準電圧生成方法
JP2021114325A (ja) * 2017-03-31 2021-08-05 ラピスセミコンダクタ株式会社 半導体装置、電池監視システム、及び基準電圧生成方法

Also Published As

Publication number Publication date
JP4027438B2 (ja) 2007-12-26
US6331719B2 (en) 2001-12-18
DE19613642A1 (de) 1996-11-28
US20010020706A1 (en) 2001-09-13
US5844262A (en) 1998-12-01
KR100229856B1 (ko) 1999-11-15
DE19613642B4 (de) 2008-01-17
KR960043164A (ko) 1996-12-23

Similar Documents

Publication Publication Date Title
JPH08321582A (ja) 半導体装置
US5448198A (en) Semiconductor integrated circuit device having circuitry for limiting forward junction current from a terminal
US7320482B2 (en) Semiconductor integrated circuit device
JP3085562B2 (ja) 基準電圧発生回路および内部降圧回路
JPH10189877A (ja) 半導体装置
JP2003045172A (ja) メモリモジュール
US8208338B2 (en) Semiconductor device
JP2643872B2 (ja) ボンディング・オプション回路
US6472929B2 (en) Semiconductor device
WO2012060032A1 (ja) 半導体集積回路
KR100880706B1 (ko) 반도체 장치
JP4726756B2 (ja) 半導体装置
US5739714A (en) Apparatus for controlling ground bounce
US5854567A (en) Low loss integrated circuit with reduced clock swing
JP4794400B2 (ja) 半導体装置
JP2000164808A (ja) 半導体装置
JPH09107070A (ja) 半導体集積回路装置
KR0165991B1 (ko) 기준 신호 패드 근처의 접지 패드와 패드간에 캐패시터를 포함하는 반도체 디바이스
JP4450380B2 (ja) メモリを内蔵した半導体集積回路
JP2004063057A (ja) 半導体装置
US7193883B2 (en) Input return path based on Vddq/Vssq
JP3354267B2 (ja) 半導体メモリ
JPH05167000A (ja) 半導体装置用パッケージのリード配線
JPH077058A (ja) 半導体装置
JP2007088005A (ja) 静電気保護装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071010

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

EXPY Cancellation because of completion of term