JPH08298237A - 重ね合わせ測定用マークを有する半導体装置およびその製造方法 - Google Patents
重ね合わせ測定用マークを有する半導体装置およびその製造方法Info
- Publication number
- JPH08298237A JPH08298237A JP7102864A JP10286495A JPH08298237A JP H08298237 A JPH08298237 A JP H08298237A JP 7102864 A JP7102864 A JP 7102864A JP 10286495 A JP10286495 A JP 10286495A JP H08298237 A JPH08298237 A JP H08298237A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mark
- conductive layer
- semiconductor device
- overlay measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】半導体装置における重ね合わせ測定の測定精
度、再現性の向上を図る。 【構成】本発明は半導体装置における第一のパターンと
第二のパターンの重ね合わせを測定するためのマークで
あって、前記第一のパターンと前記第二のパターンが外
側のボックスマーク１と内側のボックスマーク２よりな
り、少なくとも一方が帯状で、かつ、方形に形成された
構成とする。また帯状、方形のパターンに導電性材料を
埋め込んだ構成とする。
度、再現性の向上を図る。 【構成】本発明は半導体装置における第一のパターンと
第二のパターンの重ね合わせを測定するためのマークで
あって、前記第一のパターンと前記第二のパターンが外
側のボックスマーク１と内側のボックスマーク２よりな
り、少なくとも一方が帯状で、かつ、方形に形成された
構成とする。また帯状、方形のパターンに導電性材料を
埋め込んだ構成とする。
Description
【０００１】
【産業上の利用分野】本発明はパターン形成工程におい
て下地との重ね合わせ精度を測定するためのマークを有
する半導体装置およびその製造方法に関する。
て下地との重ね合わせ精度を測定するためのマークを有
する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置はその集積度が高まる
につれて微細化がますます進んでいる。この微細化で最
も重要な位置を占めている技術の一つに露光技術（フォ
トリソグラフィー技術）がある。以下、このフォトリソ
グラフィー技術を用いた半導体装置の製造の一例を示
す。
につれて微細化がますます進んでいる。この微細化で最
も重要な位置を占めている技術の一つに露光技術（フォ
トリソグラフィー技術）がある。以下、このフォトリソ
グラフィー技術を用いた半導体装置の製造の一例を示
す。
【０００３】まず、パターンを形成しようとする基板に
第一の導電膜を形成する。フォトレジストを塗布して露
光を行い、現像によりパターンを形成する。この後、エ
ッチングにより下地パターンを形成する。さらにこのエ
ッチング等により形成された下地パターンをもつ基板上
に絶縁性の層間膜を形成する。次に既に形成されている
下地パターンに対してアライメントを行い、コンタクト
ホールのパターンを形成する。なお、この形成方法は通
常のフォトエッチングである。
第一の導電膜を形成する。フォトレジストを塗布して露
光を行い、現像によりパターンを形成する。この後、エ
ッチングにより下地パターンを形成する。さらにこのエ
ッチング等により形成された下地パターンをもつ基板上
に絶縁性の層間膜を形成する。次に既に形成されている
下地パターンに対してアライメントを行い、コンタクト
ホールのパターンを形成する。なお、この形成方法は通
常のフォトエッチングである。
【０００４】さらに第二の導電膜を形成するわけである
が、近年はこの工程でタングステンによる埋め込み工程
が行われることが多い。この埋込工程を経た後、第二の
導電層としてたとえばアルミニウム合金をスパッタ法で
形成する。次にフォトレジストを塗布し、露光・現像を
行うことで第二の導電層上にフォトレジストでパターン
を形成する。
が、近年はこの工程でタングステンによる埋め込み工程
が行われることが多い。この埋込工程を経た後、第二の
導電層としてたとえばアルミニウム合金をスパッタ法で
形成する。次にフォトレジストを塗布し、露光・現像を
行うことで第二の導電層上にフォトレジストでパターン
を形成する。
【０００５】そして、このレジストパターンと下地パタ
ーンであるコンタクトホールとの重ね合わせズレを、所
定のマークを用いて測定する。従来はこのマークとして
図５のボックスインボックスマークが一般的に用いられ
ている。一方のマーク、たとえば外側のボックスマーク
１１を下地パターンであるコンタクトホール形成時に作
成し、もう一方の内側のボックスマーク１２をフォトレ
ジストのパターンで形成する。そして両ボックスマーク
１１，１２の位置ズレを測定することで、コンタクトホ
ールパターンとアルミニウム配線パターンとのズレを測
定できるようにしている。
ーンであるコンタクトホールとの重ね合わせズレを、所
定のマークを用いて測定する。従来はこのマークとして
図５のボックスインボックスマークが一般的に用いられ
ている。一方のマーク、たとえば外側のボックスマーク
１１を下地パターンであるコンタクトホール形成時に作
成し、もう一方の内側のボックスマーク１２をフォトレ
ジストのパターンで形成する。そして両ボックスマーク
１１，１２の位置ズレを測定することで、コンタクトホ
ールパターンとアルミニウム配線パターンとのズレを測
定できるようにしている。
【０００６】
【発明が解決しようとする課題】しかしながらコンタク
トホール形成時にタングステンの埋め込み工程を行う際
に、幅が３μｍを越えるような大面積の開口のパターン
が存在する場合、以下の問題が発生する。
トホール形成時にタングステンの埋め込み工程を行う際
に、幅が３μｍを越えるような大面積の開口のパターン
が存在する場合、以下の問題が発生する。
【０００７】すなわち図６に示すようにボックスマーク
１１の側壁にタングステン残渣１３がサイドウォール状
に残ってしまう問題である。特に図５のような従来より
使用されているボックスインボックス型の重ね合わせ測
定マークでは、パターン観察時に側壁にタングステン残
渣１３が存在していると、正確な測定が困難になる。つ
まりボックスマーク側壁がタングステンの残渣１３のた
めに荒れた状態になり、測定精度、測定再現性が低下す
るのである。この光学的測定結果の波形の様子を図７に
示す。
１１の側壁にタングステン残渣１３がサイドウォール状
に残ってしまう問題である。特に図５のような従来より
使用されているボックスインボックス型の重ね合わせ測
定マークでは、パターン観察時に側壁にタングステン残
渣１３が存在していると、正確な測定が困難になる。つ
まりボックスマーク側壁がタングステンの残渣１３のた
めに荒れた状態になり、測定精度、測定再現性が低下す
るのである。この光学的測定結果の波形の様子を図７に
示す。
【０００８】そこで本発明は、重ね合わせ測定精度およ
び再現性を向上させることができる重ね合わせ測定用マ
ークを有する半導体装置を提供することを目的とするも
のである。
び再現性を向上させることができる重ね合わせ測定用マ
ークを有する半導体装置を提供することを目的とするも
のである。
【０００９】
【課題を解決するための手段】そこで本発明の重ね合わ
せ測定用マークを有する半導体装置は、第一のパターン
と第二のパターンの重ね合わせを測定するためのマーク
を、第一のパターンと第二のパターンで形成される外側
ボックスマークと内側ボックスマークで形成し、さらに
両ボックスマークの少なくとも一方を帯状であり、かつ
方形をした形状に形成していることを特徴とするもので
ある。
せ測定用マークを有する半導体装置は、第一のパターン
と第二のパターンの重ね合わせを測定するためのマーク
を、第一のパターンと第二のパターンで形成される外側
ボックスマークと内側ボックスマークで形成し、さらに
両ボックスマークの少なくとも一方を帯状であり、かつ
方形をした形状に形成していることを特徴とするもので
ある。
【００１０】また本発明は帯状でかつ方形のボックスマ
ークに導電性材料を埋め込んでいることを特徴とするも
のである。また本発明の重ね合わせ測定用マークを有す
る半導体装置は、第一の導電層によるパターンと、第二
の導電層によるパターンと、前記第一の導電層によるパ
ターンと第二の導電層によるパターンを絶縁するための
絶縁層と、前記絶縁層に前記第一の導電層によるパター
ンと第二の導電層によるパターンを電気的に接続する開
口を有し、前記開口部と前記第二の導電層によるパター
ンの重ね合わせを測定するためのマークが、帯状であ
り、かつ方形をしたボックスマークを形成していること
を特徴とするものである。
ークに導電性材料を埋め込んでいることを特徴とするも
のである。また本発明の重ね合わせ測定用マークを有す
る半導体装置は、第一の導電層によるパターンと、第二
の導電層によるパターンと、前記第一の導電層によるパ
ターンと第二の導電層によるパターンを絶縁するための
絶縁層と、前記絶縁層に前記第一の導電層によるパター
ンと第二の導電層によるパターンを電気的に接続する開
口を有し、前記開口部と前記第二の導電層によるパター
ンの重ね合わせを測定するためのマークが、帯状であ
り、かつ方形をしたボックスマークを形成していること
を特徴とするものである。
【００１１】
【作用】本発明は上記の構成によって、帯状で、かつ方
形をしたボックス状の重ね合わせ測定用マークを形成し
たことで、パターンの側壁が光学的に滑らかになり、重
ね合わせ測定精度および測定再現性の向上が可能となる
ものである。
形をしたボックス状の重ね合わせ測定用マークを形成し
たことで、パターンの側壁が光学的に滑らかになり、重
ね合わせ測定精度および測定再現性の向上が可能となる
ものである。
【００１２】
【実施例】以下本発明の重ね合わせ測定用マークを有す
る半導体装置の一実施例について、図面を参照しながら
説明する。
る半導体装置の一実施例について、図面を参照しながら
説明する。
【００１３】図１は本発明の半導体装置における重ね合
わせ測定用マークを示すものである。図１において外側
のボックスマーク１は、たとえばタングステンのエッチ
バックを用いた埋込工程によって作成されている。また
内側のボックスマーク２は重ね合わせる層のレジストパ
ターンである。外側のボックスマーク１は２０μｍ角
で、幅が２μｍの帯状パターンによって方形をしてい
る。内側のボックスマーク２は１０μｍ角のパターンで
ある。
わせ測定用マークを示すものである。図１において外側
のボックスマーク１は、たとえばタングステンのエッチ
バックを用いた埋込工程によって作成されている。また
内側のボックスマーク２は重ね合わせる層のレジストパ
ターンである。外側のボックスマーク１は２０μｍ角
で、幅が２μｍの帯状パターンによって方形をしてい
る。内側のボックスマーク２は１０μｍ角のパターンで
ある。
【００１４】ここで外側のボックスマーク１は方形で幅
が２μｍであるため、図２に示す第一の導電膜３と第二
の導電膜５間の層間膜４への埋込工程において、たとえ
ばタングステンが埋め込まれた状態になる。
が２μｍであるため、図２に示す第一の導電膜３と第二
の導電膜５間の層間膜４への埋込工程において、たとえ
ばタングステンが埋め込まれた状態になる。
【００１５】このパターンを光学的に観察し、内側のボ
ックスマーク２と外側のボックスマーク１のズレを検出
できるようになっている。このパターンを重ね合わせ測
定装置として、たとえばＭｅｔｒａ−ＩＩ（米国、ＯＳ
Ｉ社製）により測定した際の光学的測定波形を図３に示
す。なお図７は従来の重ね合わせ測定用マークでの波形
である。
ックスマーク２と外側のボックスマーク１のズレを検出
できるようになっている。このパターンを重ね合わせ測
定装置として、たとえばＭｅｔｒａ−ＩＩ（米国、ＯＳ
Ｉ社製）により測定した際の光学的測定波形を図３に示
す。なお図７は従来の重ね合わせ測定用マークでの波形
である。
【００１６】本発明における重ね合わせ測定マークで
は、外側のボックスマーク１の波形が滑らかであること
がわかる。ここで本実施例において、外側のボックスマ
ーク１の幅が３μｍより大きくなると、埋込工程のエッ
チバックにおいて、たとえばタングステンが掘り込まれ
て従来例の図６と同様になり、側壁のタングステンによ
りパターンエッジが荒れるので測定が困難になる。また
幅が０．５μｍ以下であると測定装置でパターンを認識
することができなくなる。すなわち外側のボックスマー
ク１の帯幅は０．５〜２μｍの間であることが望まし
い。もちろんこの幅は測定装置の能力によりや埋込工程
の条件によって変化することは当然である。
は、外側のボックスマーク１の波形が滑らかであること
がわかる。ここで本実施例において、外側のボックスマ
ーク１の幅が３μｍより大きくなると、埋込工程のエッ
チバックにおいて、たとえばタングステンが掘り込まれ
て従来例の図６と同様になり、側壁のタングステンによ
りパターンエッジが荒れるので測定が困難になる。また
幅が０．５μｍ以下であると測定装置でパターンを認識
することができなくなる。すなわち外側のボックスマー
ク１の帯幅は０．５〜２μｍの間であることが望まし
い。もちろんこの幅は測定装置の能力によりや埋込工程
の条件によって変化することは当然である。
【００１７】次に本発明における重ね合わせ測定用マー
クの形成方法について図面を参照しながら説明する。図
４（ａ）は第一の導電層として、たとえばポリシリコン
６を２００ｎｍ形成し、パターンを周知のフォトエッチ
ングによって形成した後の断面を示す図である。
クの形成方法について図面を参照しながら説明する。図
４（ａ）は第一の導電層として、たとえばポリシリコン
６を２００ｎｍ形成し、パターンを周知のフォトエッチ
ングによって形成した後の断面を示す図である。
【００１８】図４（ｂ）は第一の導電層の上に第一の絶
縁層として酸化膜７を形成した後の断面を示す図であ
る。ここで酸化膜７は周知の常圧ＣＶＤ法（化学気相堆
積法）と熱フローにより形成した。
縁層として酸化膜７を形成した後の断面を示す図であ
る。ここで酸化膜７は周知の常圧ＣＶＤ法（化学気相堆
積法）と熱フローにより形成した。
【００１９】次に図４（ｃ）は、第一の導電層と第二の
導電層を接続するためのコンタクトホール８を周知のフ
ォトエッチング法にて形成した後の断面図である。ここ
で１は第一の実施例で示した本発明の重ね合わせを測定
するための帯状で、かつ方形のボックスマークである。
導電層を接続するためのコンタクトホール８を周知のフ
ォトエッチング法にて形成した後の断面図である。ここ
で１は第一の実施例で示した本発明の重ね合わせを測定
するための帯状で、かつ方形のボックスマークである。
【００２０】図４（ｄ）は次にコンタクトホールへの導
電材料の埋込工程を経た後の基板の断面図である。埋込
工程には周知のタングステンのエッチバック法を用い
た。ここで本発明の重ね合わせ測定用のボックスマーク
１は、その幅が２μｍであるので、タングステンが完全
に埋め込まれた状態となっている。
電材料の埋込工程を経た後の基板の断面図である。埋込
工程には周知のタングステンのエッチバック法を用い
た。ここで本発明の重ね合わせ測定用のボックスマーク
１は、その幅が２μｍであるので、タングステンが完全
に埋め込まれた状態となっている。
【００２１】図４（ｅ）は次に第二の導電膜としてアル
ミニウム合金９を形成し、さらにフォトレジスト１０に
よりパターンを形成した後の断面図であり、図４（ｆ）
はその上面図を示す。このときレジストパターン、すな
わち内側のボックスマーク２と、タングステンの埋め込
み工程で形成された外側の帯状、方形のボックスマーク
１による重ね合わせ測定用マークは、そのエッジ部分が
なめらかなものとなっている。この重ね合わせ測定用マ
ークを用いて重ね合わせ精度の再現性を測定したとこ
ろ、１０回測定の３σ値が０．００８μｍ以下となっ
た。同時に形成した従来の大きなボックスマークでは側
壁にタングステンが残っているのために、再現性は３σ
値で０．０１５μｍであった。
ミニウム合金９を形成し、さらにフォトレジスト１０に
よりパターンを形成した後の断面図であり、図４（ｆ）
はその上面図を示す。このときレジストパターン、すな
わち内側のボックスマーク２と、タングステンの埋め込
み工程で形成された外側の帯状、方形のボックスマーク
１による重ね合わせ測定用マークは、そのエッジ部分が
なめらかなものとなっている。この重ね合わせ測定用マ
ークを用いて重ね合わせ精度の再現性を測定したとこ
ろ、１０回測定の３σ値が０．００８μｍ以下となっ
た。同時に形成した従来の大きなボックスマークでは側
壁にタングステンが残っているのために、再現性は３σ
値で０．０１５μｍであった。
【００２２】
【発明の効果】以上の実施例の説明より明らかなよう
に、本発明は、外側のボックスマークと内側のボックス
マークよりなる重ね合わせ測定用マークの少なくとも一
方のボックスマークを帯状で、かつ方形にして埋め込み
用金属を完全に埋め込むことで、パターンの側壁を光学
的に滑らかにでき、重ね合わせ測定精度および測定再現
性の向上が可能となる。
に、本発明は、外側のボックスマークと内側のボックス
マークよりなる重ね合わせ測定用マークの少なくとも一
方のボックスマークを帯状で、かつ方形にして埋め込み
用金属を完全に埋め込むことで、パターンの側壁を光学
的に滑らかにでき、重ね合わせ測定精度および測定再現
性の向上が可能となる。
【図１】本発明の一実施例の半導体装置における重ね合
わせ測定用マークを示す上面図
わせ測定用マークを示す上面図
【図２】同重ね合わせ測定用マークの断面図
【図３】同重ね合わせ測定用マークを光学測定装置で観
察したときの波形図
察したときの波形図
【図４】同重ね合わせ測定用マークの形成方法を示す工
程図
程図
【図５】従来の半導体装置における重ね合わせ測定用マ
ークの上面図
ークの上面図
【図６】（ａ）は同重ね合わせ測定用マークの上面図 （ｂ）は同重ね合わせ測定用マークの断面図
【図７】同重ね合わせ測定用マークを光学測定装置で観
察したときの波形図
察したときの波形図
１ 外側のボックスマーク ２ 内側のボックスマーク ３ 第一の導電膜 ４ 層間膜 ５ 第二の導電膜 ６ ポリシリコン ７ 酸化膜 ８ コンタクトホール ９ アルミニウム合金 １０ 配線パターン
Claims (5)
- 【請求項１】 第一のパターンと第二のパターンの重ね
合わせを測定するためのマークであって、前記重ね合わ
せを測定するためのマークは前記第一のパターンと前記
第二のパターンで形成される外側ボックスマークと内側
ボックスマークよりなり、前記両ボックスマークの少な
くとも一方が帯状であり、かつ、方形に形成されている
ことを特徴とする重ね合わせ測定用マークを有する半導
体装置。 - 【請求項２】 第一の導電層によるパターンと、第二の
導電層によるパターンと、前記第一の導電層によるパタ
ーンと第二の導電層によるパターンを絶縁するための絶
縁層と、前記絶縁層に前記第一の導電層によるパターン
と第二の導電層によるパターンを電気的に接続する開口
を有し、前記開口部と前記第二の導電層によるパターン
の重ね合わせを測定するためのマークが帯状であり、か
つ、方形に形成されていることを特徴とする重ね合わせ
測定用マークを有する半導体装置。 - 【請求項３】 帯状の部分に導電性材料を埋め込んでい
ることを特徴とする請求項１または２記載の重ね合わせ
測定用マークを有する半導体装置。 - 【請求項４】 重ね合わせ測定用マークの帯状の部分の
幅が０．５から３μｍであることを特徴とする請求項
１、２、３のいずれかに記載の重ね合わせ測定用マーク
を有する半導体装置。 - 【請求項５】 第一の導電層によるパターンを形成する
工程と、第二の導電層によるパターンを形成する工程
と、前記第一の導電層によるパターンと第二の導電層に
よるパターンを絶縁するための絶縁層を形成する工程
と、前記絶縁層に前記第一の導電層によるパターンと第
二の導電層によるパターンを電気的に接続する開口を形
成する工程を含み、前記開口部に前記第一の導電層と前
記第二の導電層を接続するための第三の導電性金属を埋
め込む工程を含み、前記第二の導電層によるパターンの
形成時に前記開口部と前記第二の導電層によるパターン
の重ね合わせを測定するためのマークを前記絶縁層に形
成する工程を含む半導体装置の製造方法であって、前記
絶縁層に形成された前記重ね合わせ測定用マークが帯状
で方形を形成する溝であり、かつ前記帯状の溝に前記第
三の導電性金属を埋め込むことを特徴とする重ね合わせ
測定用マークを有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7102864A JPH08298237A (ja) | 1995-04-27 | 1995-04-27 | 重ね合わせ測定用マークを有する半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7102864A JPH08298237A (ja) | 1995-04-27 | 1995-04-27 | 重ね合わせ測定用マークを有する半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08298237A true JPH08298237A (ja) | 1996-11-12 |
Family
ID=14338785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7102864A Pending JPH08298237A (ja) | 1995-04-27 | 1995-04-27 | 重ね合わせ測定用マークを有する半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08298237A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100307529B1 (ko) * | 1999-04-28 | 2001-10-29 | 김영환 | 노광장비의 촛점 측정용 패턴 및 이를 이용한 노광장비의 촛점 측정방법 |
| KR100392744B1 (ko) * | 1999-12-06 | 2003-07-28 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩정밀도 향상 방법 |
| JP2004039731A (ja) * | 2002-07-01 | 2004-02-05 | Oki Electric Ind Co Ltd | 半導体装置の合わせマーク |
| KR100427501B1 (ko) * | 1998-10-27 | 2004-04-30 | 닛뽄덴끼 가부시끼가이샤 | 반도체 제조방법 |
| US7488127B2 (en) | 2000-09-28 | 2009-02-10 | Tokyo Electron Limited | Resist pattern forming apparatus and method thereof |
| JP2009176766A (ja) * | 2008-01-21 | 2009-08-06 | Renesas Technology Corp | 半導体装置 |
| US8534006B2 (en) | 2002-05-02 | 2013-09-17 | Hussmann Corporation | Merchandisers having anti-fog coatings and methods for making the same |
-
1995
- 1995-04-27 JP JP7102864A patent/JPH08298237A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100427501B1 (ko) * | 1998-10-27 | 2004-04-30 | 닛뽄덴끼 가부시끼가이샤 | 반도체 제조방법 |
| KR100307529B1 (ko) * | 1999-04-28 | 2001-10-29 | 김영환 | 노광장비의 촛점 측정용 패턴 및 이를 이용한 노광장비의 촛점 측정방법 |
| KR100392744B1 (ko) * | 1999-12-06 | 2003-07-28 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩정밀도 향상 방법 |
| US7488127B2 (en) | 2000-09-28 | 2009-02-10 | Tokyo Electron Limited | Resist pattern forming apparatus and method thereof |
| US7780366B2 (en) | 2000-09-28 | 2010-08-24 | Tokyo Electron Limited | Resist pattern forming method |
| US8231285B2 (en) | 2000-09-28 | 2012-07-31 | Tokyo Electron Limited | Substrate processing method and apparatus |
| US8534006B2 (en) | 2002-05-02 | 2013-09-17 | Hussmann Corporation | Merchandisers having anti-fog coatings and methods for making the same |
| JP2004039731A (ja) * | 2002-07-01 | 2004-02-05 | Oki Electric Ind Co Ltd | 半導体装置の合わせマーク |
| JP2009176766A (ja) * | 2008-01-21 | 2009-08-06 | Renesas Technology Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7190824B2 (en) | Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same | |
| US7282422B2 (en) | Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same | |
| US6589385B2 (en) | Resist mask for measuring the accuracy of overlaid layers | |
| KR100505690B1 (ko) | 오버레이 키 및 얼라인 키를 갖는 집적회로 반도체 소자및 그 제조방법 | |
| US8288242B2 (en) | Overlay vernier key and method for fabricating the same | |
| JP2890538B2 (ja) | 半導体装置 | |
| JPH08298237A (ja) | 重ね合わせ測定用マークを有する半導体装置およびその製造方法 | |
| JP2003234272A (ja) | 半導体装置およびその製造方法 | |
| TWI736317B (zh) | 用於黃光製程的辨識方法與半導體元件 | |
| JP3090113B2 (ja) | 半導体装置の製造方法 | |
| US7094662B2 (en) | Overlay mark and method of fabricating the same | |
| JP2000294490A (ja) | 半導体装置及びその製造方法 | |
| JP3019839B2 (ja) | 重ね合わせ測定用マークを有する半導体装置及びその製造方法 | |
| JP2004273612A (ja) | 半導体装置及びその製造方法、フォトマスク | |
| US5882980A (en) | Process of forming bipolar alignment mark for semiconductor | |
| JPH09199588A (ja) | 半導体装置の製造方法 | |
| JP2767594B2 (ja) | 半導体装置の製造方法 | |
| JPH06112102A (ja) | 半導体装置 | |
| KR20040086857A (ko) | 반도체소자의 중첩마크 형성방법 | |
| KR0172553B1 (ko) | 반도체 소자 제조방법 | |
| KR100232216B1 (ko) | 정렬도 측정용 오버레이 패턴을 이용한 커패시터의 제조방법 | |
| KR100317581B1 (ko) | 프레임인프레임메사구조의마스크를이용한중첩도마크형성방법 | |
| JPH09148307A (ja) | 半導体装置の製造方法 | |
| KR100881813B1 (ko) | 반도체소자의 중첩마크 형성방법 | |
| JPH04288833A (ja) | 半導体装置の製造方法 |