JPH09199588A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体基板の位置検出のために用いられる位
置合わせマークの寸法については、位置検出の精度を考
慮した場合ではある程度大きい方が望ましいが、高融点
金属との密着性、すなわちパーティクル等を考慮した場
合では小さい方が望ましい。 【解決手段】 素子形成領域に形成される高融点金属３
１と密着性が良好な金属珪化物１５をダイシングライン
上にも形成し、位置検出マーク２３の下地を高融点金属
３１と密着性が良好な金属珪化物１５とし、位置検出マ
ーク２３に形成される高融点金属３１の膜剥がれを防止
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法、特に多層配線構造を有する半導体装置の製造方法に
関する。

【０００２】

【従来の技術】半導体装置の微細化に伴って、素子が形
成された半導体基板上には多層に配線層を形成する技術
の開発や、配線層同士または、基板の拡散領域と配線層
とを接続するためのコンタクトホールを縮小化する技術
の開発が進められている。

【０００３】例えば図４（ａ）の概略図に示すように、
基板１１１に形成された拡散領域１１２と基板１１１上
に絶縁膜１１３、１１４を介して形成されたＡｌ等より
なる配線層１１８との接続を行うためのコンタクトホー
ル１１５が形成されている。Ａｌ等の配線層として用い
られている金属では、アスペクト比が大きなコンタクト
ホール１１５内を充分に埋め込むことが不可能であり、
配線抵抗の増大や信頼性の低下を招くため、この対策と
して、Ｗ等のカバレッジの向上が図られた高融点金属１
１６を埋め込む技術が一般的となりつつある。この技術
は下層の配線層１１７と上層の配線層１１８とを接続す
る場合についても同様の理由から用いられている。

【０００４】しかしながら、コンタクトホールに高融点
金属を埋め込んだ場合においても、配線の形成工程が終
了した後の工程で、パッシベーション膜の形成や、不純
物の拡散工程等の熱処理が行われる。Ｗ等の高融点金属
と半導体基板または絶縁膜との熱膨張率は大きく異なる
ため、この熱処理によって絶縁膜と高融点金属との間で
応力歪が生じ、膜剥がれ等の現象が生じる。これを防ぐ
ためにはコンタクトホール内の表面積は小さい方が望ま
しい。この膜剥がれの現象は、現状のプロセスではコン
タクトホールの寸法が直径が２μｍ程度以上、あるいは
一辺が２μｍ程度以上になると急激に増加することが判
明しており、従ってコンタクトホールの寸法は、直径ま
たは一辺が最大でも２μｍ以下となるように設計されて
いるのが現状である。しかしながらこの制約は、半導体
装置の設計において自由度を低下させる要因となってい
る。

【０００５】この制約を解消するために、最近では配線
層とコンタクトホールに埋め込まれる高融点金属との密
着性を向上させるために、下層の多結晶シリコン膜１２
１等よりなる配線層の表面上に、高融点金属との密着性
が良好な金属珪化物１２２を形成し、この金属珪化物上
にコンタクトホールを形成する技術も用いられるように
なっている。

【０００６】ところで多層配線構造を形成する場合に
は、各配線層のパターニング、コンタクトホールの開孔
等のために基板と露光マスクとの位置合わせを行う必要
がある。一般的にはこの位置合わせは、図４（ｂ）に示
すように、図４（ａ）に示す半導体基板１１１上の素子
形成領域に隣接するダイシングライン上の絶縁膜１３１
に複数個の位置合わせマーク１３２を形成し、半導体基
板１１１上をレーザ光によりスキャニングし、この位置
合わせマーク１３２でのレーザ光の反射強度の変化によ
りその位置を検出し、基板１１１と図示せぬ露光マスク
との位置を合わせている。

【０００７】この反射強度の変化を的確に検出するため
には、基板１１１からの反射強度と位置合わせマーク１
３２からの反射強度の差が大きいほど都合がよく、この
反射強度の差は位置合わせマーク１３２がある程度大き
い方が求められ易い。従ってダイシングライン上に形成
する位置合わせマーク１３２の寸法はある程度大きい方
が望ましく、現状の位置検出装置の性能を考慮すれば、
この位置検出マークの直径または一辺の寸法は４μｍ程
度以上が必要であるとされている。

【０００８】この位置合わせマークは、工程数が増加す
ることを回避するため、通常、配線層同士を接続するた
めのコンタクトホール１１５の開孔と同時に形成するの
が一般的であり、これに引き続いてコンタクトホール１
１５への高融点金属１１６の埋め込み工程が行われ、こ
の位置合わせマーク１３２にも高融点金属が埋め込まれ
ることになる。この位置合わせマーク１３２内に埋め込
まれた高融点金属は、工程を追加しない限りは通常除去
されることはなく、後の工程にて行われる熱処理にもさ
らされることになる。従ってこの熱工程により、位置合
わせマーク内に埋め込まれた高融点金属と絶縁膜の熱膨
張率の違いにより上記のように応力歪が生じ、膜剥がれ
等の現象が生じる。膜剥がれが生じた場合には、剥がれ
落ちた高融点金属はパーティクルの原因となったり、位
置検出のための充分な反射強度を得られない等の不具合
を生じる原因となる。

【０００９】以上のように、高融点金属と絶縁膜の熱膨
張率の違いを考慮した場合には、位置合わせマークの寸
法は小さい方が望ましいが、位置検出のための反射強度
について考慮した場合には、位置合わせマークの寸法は
ある程度大きい方が望ましい。従って、両者の相反する
要件を満たすための新たな位置合わせマークの構造や位
置検出技術の開発が求められている。

【００１０】

【発明が解決しようとする課題】従来の多層配線の形成
方法においては、コンタクトホールの縮小化が進められ
ており、これに伴ってコンタクトホールに高融点金属を
埋め込む技術や、コンタクトホールの下地に金属珪化物
を形成する技術が用いられるようになっている。

【００１１】半導体基板の多層配線を形成するために
は、例えば配線のパターニング工程が行われるが、この
際半導体基板と露光マスクとの間では位置合わせが行わ
れる。この位置合わせは、ダイシングライン上の絶縁膜
に形成された位置合わせマークにレーザ光を照射し、そ
の反射強度の変化によって位置を検出している。この際
レーザ光の充分な反射強度を得るためには、この位置合
わせマークはある程度大きい方が望ましい。

【００１２】しかしコンタクトホールへ高融点金属を埋
め込んだ際には、これと同時にこの位置合わせマークに
も高融点金属が埋め込まれることになる。位置合わせマ
ークの寸法を大きくとった場合には、位置合わせマーク
に埋め込まれた高融点金属と絶縁膜との接触面積は増大
するため、応力歪が生じ易くなる。従って後の工程にて
行われる熱処理により、この位置合わせマークに埋め込
まれた高融点金属が膜剥がれを起こし、剥がれ落ちた高
融点金属はパーティクルの原因となったり、正確な位置
合わせを困難とさせる原因になる。

【００１３】以上のように従来の半導体装置の製造方法
では、位置合わせマークの寸法を小さくし、通常のコン
タクトホールと同程度の大きさとすれば、位置合わせマ
ークに埋め込まれる高融点金属の膜剥がれを防ぐことは
できるが、現状の位置合わせ技術では、位置合わせマー
クから位置を検出するための充分なレーザ光の反射強度
が得られず、正確な位置合わせが困難になる。

【００１４】また位置合わせマークの寸法をある程度ま
で大きくすれば、位置合わせのためのレーザ光の強度を
充分に得ることができるようになるが、位置合わせマー
クに埋め込まれる高融点金属が、後の工程にて行われる
熱処理にて、膜剥がれを生じ、パーティクルの原因とな
ったり正確な位置合わせを困難とさせる原因になる。

【００１５】

【課題を解決するための手段】本発明は上記の問題点を
解決するために以下のような手段を用いる。すなわち、
素子形成領域である第一領域とダイシングライン領域で
ある第二領域とを有する半導体基板を用意する工程と、
前記第一、第二領域表面上に第一絶縁膜を形成する工程
と、前記第一絶縁膜表面上に第一導電膜と金属珪化物と
を積層に形成する工程と、少なくとも前記金属珪化物全
面に第二絶縁膜を形成する工程と、前記第一及び第二領
域上の前記第二絶縁膜にそれぞれ前記金属珪化物が露出
した第一及び第二開口を形成する工程とを有することを
特徴とする。

【００１６】

【発明の実施の形態】以下本発明の実施の形態について
図面を参照して説明する。図１乃至図３は本発明に係る
実施の形態を説明するための半導体装置の断面図であ
る。尚、各図の（ａ）は半導体基板の素子形成領域付近
の断面図であり、各図の（ｂ）は位置合わせマークが形
成されるダイシングライン付近の断面図である。

【００１７】まず図１（ａ）、（ｂ）に示すように半導
体基板１１には、例えば不純物を導入することによって
拡散層１２が形成されており、またその表面にはＬＯＣ
ＯＳ（Local Oxidation of Silicon）法や熱酸化法によ
って絶縁膜１３が形成されている。拡散層１２は例えば
トランジスタの拡散領域や、拡散抵抗等その種類は問わ
ない。また半導体基板１１のダイシングライン上にも、
絶縁膜１３を形成する。次に半導体基板１１上に膜厚１
５０ｎｍ程度の導電性を有する多結晶シリコン膜１４
を、ＣＶＤ（Chemical Vapour Deposition）法等により
形成する。更に多結晶シリコン膜１４上に、膜厚２００
ｎｍ程度の金属珪化物１５をスパッタ法等により形成す
る。この金属珪化物１５は後の工程によって形成される
高融点金属との密着性を向上させるために形成する。従
ってこの高融点金属としてはＷＳｉやＭｏＳｉ等を用い
る。尚、後の工程によって形成される高融点金属の種類
に応じてこの金属珪化物の組成比や種類を適宜選択すれ
ばよい。次に多結晶シリコン膜１４、金属珪化物１５上
に図示せぬレジストパターンを形成し、これをマスクと
してエッチングすることにより、第一層目の配線、或い
は電極等の機能を果たす配線層１６の形状にパターニン
グする。従来ではダイシングライン上に形成された多結
晶シリコン膜や金属珪化物は、パターニングの際に同時
に除去していたが、本発明ではこれをパターニングせず
に、ダイシングライン上に残留させる。

【００１８】続いて図２（ａ）、（ｂ）に示すように全
面にＣＶＤ法等により膜厚６００乃至７００ｎｍ程度の
層間絶縁膜２１を形成する。次にこの層間絶縁膜２１上
に図示せぬレジストパターンを形成し、これをマスクと
してエッチングすることにより、半導体基板１１の素子
領域にはコンタクトホール２２を、またダイシングライ
ン上には位置検出マーク２３を形成する。

【００１９】ここでコンタクトホール２２の下地には、
後の工程でコンタクトホールに埋め込まれる高融点金属
との密着性がよい金属珪化物が形成されているため、そ
の大きさについては特に制限を受けない。

【００２０】また位置検出マーク２３についても従来と
同様にコンタクトホールへの高融点金属の埋め込み工程
によって、高融点金属が埋め込まれるが、その下地には
高融点金属との密着性がよい金属珪化物が形成されてい
るため、その大きさについては、特に制限を受けない。
従って位置検出において充分な反射強度が得られるよう
にその寸法を直径または一辺を４μｍ程度以上にして
も、膜剥がれ等の現象を防ぐことができる。すなわち位
置合わせマークの寸法については、膜剥がれ等の現象を
考慮することなく、位置検出の際のレーザ光の充分な反
射強度を得られるように形成することが可能なため、設
計の自由度が向上する。

【００２１】続いて図３（ａ）、（ｂ）に示すようにコ
ンタクトホール２２内に選択ＣＶＤ法等により高融点金
属３１を埋め込む。この高融点金属３１の埋め込みは、
その寸法が縮小化の傾向にあるコンタクトホールを充分
に埋め込み、コンタクトホールでの信頼性を向上させる
ために、従来より用いられている方法である。尚、この
コンタクトホールへの高融点金属の埋め込みによって、
位置検出マーク内にも高融点金属が埋め込まれる。次に
全面にスパッタ法等によりＡｌ等の金属を形成し、これ
を図示せぬレジストパターンをマスクとしてエッチング
することにより、第二層目の配線層３２が形成される。
この後図示はしないがこの配線層３２上に保護膜を形成
する。さらに必要ならば、これらの上層に配線層や保護
膜等を形成してもよい。以上の各工程により本発明の実
施の形態による製造工程が終了する。 次に本発明の効
果について説明する。

【００２２】本発明においては、素子形成領域の製造方
法については従来と同様であり、コンタクトホールに高
融点金属を選択的に埋め込む技術や、コンタクトホール
の下地に金属珪化物を形成する技術を用いることによ
り、コンタクトホールにおける信頼性の向上を図ってい
る。

【００２３】本発明において特徴となる構成は、半導体
基板のダイシングライン上に形成される位置検出マーク
の下地にも、高融点金属と密着性の良好な金属珪化物を
形成した点である。

【００２４】従来の製造方法においては、位置検出マー
クは半導体基板上に形成された絶縁膜をエッチングする
ことにより形成されていた。このため、素子形成領域に
おけるコンタクトホールへの高融点金属の埋め込みと同
時に、位置検出マーク内へも高融点金属が埋め込まれた
際には、位置検出マーク内での高融点金属の密着性が悪
く、後の工程にて行われる熱処理等により高融点金属に
膜剥がれが生じ、パーティクルの原因となったり、正確
な位置検出を妨げる原因となっていた。

【００２５】本発明では、素子形成領域に形成される高
融点金属と密着性が良好な金属珪化物を位置検出マーク
が形成されるダイシングライン上にも形成し、位置検出
マークの下地が高融点金属と密着性が良好な金属珪化物
である構成とする。これにより素子形成領域でのコンタ
クトホールへの高融点金属の埋め込み工程において、こ
れと同時に位置検出マーク内にも高融点金属が形成され
た場合でも、この下地には高融点金属と密着性の良好な
金属珪化物が形成されているため、従来問題であった高
融点金属の膜剥がれを防ぐことができる。尚、位置合わ
せマークの下地に形成される金属珪化物は、半導体基板
上に形成される配線層と同時に形成されるため、従来の
製造工程に比べエッチングのためのパターンを変更する
だけでよく、工程数の増加無く実施することが可能であ
る。

【００２６】以上本発明について説明を行ったが、本発
明はその趣旨を逸脱しない範囲において、種々その形態
を変えて実施することが可能である。例えば上記の実施
の形態においては、形成される素子の種類やその製造方
法については細述を避けているが、その素子としては例
えばトランジスタや拡散抵抗、キャパシタ等、特に制限
はなく、下層の配線層としてその表面に金属珪化物を有
し、また位置合わせマークを形成する構造で有れば、本
発明を適用することが可能である。

【００２７】

【発明の効果】本発明によれば、位置検出マークの下地
が高融点金属と密着性が良好な金属珪化物である構成と
する。これにより素子形成領域でのコンタクトホールへ
の高融点金属の埋め込み工程において、これと同時に位
置検出マーク内にも高融点金属が形成された場合でも、
この下地が高融点金属と密着性の良好な金属珪化物が形
成されているため、従来問題であった高融点金属の膜剥
がれを防ぐことができ、半導体装置の信頼性を向上させ
ることができる。

【００２８】また膜剥がれ等の現象を防ぐことができる
ため、位置検出において位置検出マークからの充分な反
射強度が得られるように位置合わせマークの寸法を形成
することが可能なため、設計の自由度も向上する。

【００２９】さらに位置合わせマークの下地に形成され
る金属珪化物は半導体基板上に形成される配線層と同時
に形成するため、従来の製造工程に比べパターンを変更
するだけでよく、工程数の増加無く実施することが可能
である。

【図面の簡単な説明】

【図１】本発明の実施の形態を説明する工程断面図。

【図２】本発明の実施の形態を説明する工程断面図。

【図３】本発明の実施の形態を説明する工程断面図。

【図４】従来の半導体装置の構造を説明する概略図。

【符号の説明】

１１、１１１ 半導体基板 １２、１１２ 拡散層 １３、２１、１１３、１１４、１３１ 絶縁膜 １４、１２１ 多結晶シリコン膜 １５、１２２ 金属珪化物 １６、３２、１１７、１１８ 配線層 ２２、１１５ コンタクトホール ２３、１３２ 位置検出マーク ３１、１１６ 高融点金属

Claims (7)

【特許請求の範囲】
1. 【請求項１】 素子形成領域である第一領域とダイシン
   グライン領域である第二領域とを有する半導体基板を用
   意する工程と、 前記第一、第二領域表面上に第一絶縁膜を形成する工程
   と、 前記第一絶縁膜表面上に第一導電膜と金属珪化物とを積
   層に形成する工程と、 少なくとも前記金属珪化物全面に第二絶縁膜を形成する
   工程と、 前記第一及び第二領域上の前記第二絶縁膜にそれぞれ前
   記金属珪化物が露出した第一及び第二開口を形成する工
   程とを有することを特徴とする半導体装置の製造方法。
2. 【請求項２】 少なくとも前記第一開口に選択的に高融
   点金属を埋め込む工程をさらに有することを特徴とする
   請求項１記載の半導体装置の製造方法。
3. 【請求項３】 前記第二開口は前記半導体基板の位置を
   特定するための位置合わせマークであることを特徴とす
   る請求項１記載の半導体装置の製造方法。
4. 【請求項４】 半導体基板のダイシングライン上に金属
   珪化物を形成する工程と、 前記金属珪化物表面上に絶縁膜を形成する工程と、 前記絶縁膜をパターニングし、底面に前記金属珪化物が
   露出した前記半導体基板の位置合わせを行うためのマー
   クを形成する工程とを有することを特徴とする半導体装
   置の製造方法。
5. 【請求項５】 半導体基板上に絶縁膜を形成する工程
   と、前記絶縁膜を貫通する開口を形成する工程と、前記
   開口内に高融点金属を埋め込む工程とを有する半導体装
   置の製造方法において、 直径が２μｍ以上の円形、または一辺の寸法が２μｍ以
   上の方形の開口を形成する場合には、前記開口が形成さ
   れる前記絶縁膜の直下に金属珪化物を形成することを特
   徴とする半導体装置の製造方法。
6. 【請求項６】 前記高融点金属はＷまたはＭｏであるこ
   とを特徴とする請求項２または５記載の半導体装置の製
   造方法。
7. 【請求項７】 前記金属珪化物はＷＳｉまたはＭｏＳｉ
   であることを特徴とする請求項１または４または５記載
   の半導体装置の製造方法。