JPH08255768A - 半導体ウェハ上に窒化チタンおよびチタンシリサイドを形成する方法 - Google Patents
半導体ウェハ上に窒化チタンおよびチタンシリサイドを形成する方法Info
- Publication number
- JPH08255768A JPH08255768A JP8013203A JP1320396A JPH08255768A JP H08255768 A JPH08255768 A JP H08255768A JP 8013203 A JP8013203 A JP 8013203A JP 1320396 A JP1320396 A JP 1320396A JP H08255768 A JPH08255768 A JP H08255768A
- Authority
- JP
- Japan
- Prior art keywords
- titanium
- layer
- temperature
- heating
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 239000010936 titanium Substances 0.000 title claims description 122
- 229910052719 titanium Inorganic materials 0.000 title claims description 36
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 title claims description 35
- 229910021341 titanium silicide Inorganic materials 0.000 title claims description 9
- 238000010438 heat treatment Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 23
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 65
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 37
- 239000010703 silicon Substances 0.000 claims description 36
- 229910052710 silicon Inorganic materials 0.000 claims description 34
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- 239000012298 atmosphere Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 230000000977 initiatory effect Effects 0.000 claims description 2
- -1 titanium nitride compound Chemical class 0.000 claims 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 claims 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 claims 1
- 229910021352 titanium disilicide Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 104
- 230000004888 barrier function Effects 0.000 abstract description 31
- 229910021332 silicide Inorganic materials 0.000 abstract description 24
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 22
- 239000004020 conductor Substances 0.000 abstract description 14
- 238000000137 annealing Methods 0.000 abstract description 12
- 239000012790 adhesive layer Substances 0.000 abstract description 10
- 238000004544 sputter deposition Methods 0.000 abstract description 6
- 229910008486 TiSix Inorganic materials 0.000 abstract 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract 2
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 239000010408 film Substances 0.000 description 24
- 229910008484 TiSi Inorganic materials 0.000 description 23
- 230000008569 process Effects 0.000 description 19
- 239000000463 material Substances 0.000 description 17
- 229910052782 aluminium Inorganic materials 0.000 description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 15
- 238000001465 metallisation Methods 0.000 description 15
- 238000005121 nitriding Methods 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 12
- 125000004429 atom Chemical group 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical class [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 230000035515 penetration Effects 0.000 description 5
- 238000012876 topography Methods 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910008479 TiSi2 Inorganic materials 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000012512 characterization method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 125000004433 nitrogen atom Chemical group N* 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910004339 Ti-Si Inorganic materials 0.000 description 1
- 229910010978 Ti—Si Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000001941 electron spectroscopy Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000013618 particulate matter Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 半導体ウェハにメタライゼーション構造を設
ける改良された方法を提供する。 【解決手段】 接合領域（１６）上のスパッタ堆積され
たＴｉ層（３０）でシリサイド化前に窒化を行なう。さ
らに、窒化およびシリサイド化が半導体ウェハに含まれ
る誘電体領域（１２）上のＴｉ層において制御された量
で行なわれる。窒化およびシリサイド化はＴｉ層の３ス
テップアニールプロセスの間に発生する。３つのアニー
ルステップは別々の異なる温度で行なわれ、第１のアニ
ール温度の次により高い第２のアニール温度が続き、第
２のアニールサイクルの後には第１および第２のアニー
ル温度よりも高温の第３のアニールサイクルが続く。結
果として生じるＴｉＮ／Ｔｉ／ＴｉＳｉ2 の３層は、接
合および誘電体領域の上で可能な限り最大の厚みを有す
るＴｉＮ膜を備え、ＴｉＮ膜は誘電体への密着性に優れ
る。
ける改良された方法を提供する。 【解決手段】 接合領域（１６）上のスパッタ堆積され
たＴｉ層（３０）でシリサイド化前に窒化を行なう。さ
らに、窒化およびシリサイド化が半導体ウェハに含まれ
る誘電体領域（１２）上のＴｉ層において制御された量
で行なわれる。窒化およびシリサイド化はＴｉ層の３ス
テップアニールプロセスの間に発生する。３つのアニー
ルステップは別々の異なる温度で行なわれ、第１のアニ
ール温度の次により高い第２のアニール温度が続き、第
２のアニールサイクルの後には第１および第２のアニー
ル温度よりも高温の第３のアニールサイクルが続く。結
果として生じるＴｉＮ／Ｔｉ／ＴｉＳｉ2 の３層は、接
合および誘電体領域の上で可能な限り最大の厚みを有す
るＴｉＮ膜を備え、ＴｉＮ膜は誘電体への密着性に優れ
る。
Description
【０００１】
【発明の分野】この発明は集積回路製造に関し、より特
定的には大きさが最適であるバリアおよびシリサイド層
を有するメタライゼーション層を形成するための改良さ
れたプロセスに関する。
定的には大きさが最適であるバリアおよびシリサイド層
を有するメタライゼーション層を形成するための改良さ
れたプロセスに関する。
【０００２】
【関連技術の説明】集積回路の製造には数多くの処理ス
テップが含まれる。半導体基板内ならびに基板上に規定
されたゲート領域およびフィールド領域内に不純物領域
が堆積された後、配線経路が半導体トポグラフィに設け
られ、コンタクト領域に接続されて集積回路を形成す
る。活性領域へのオーミックコンタクトを形成すること
および活性領域間で配線材料の配線を行なうことの全体
のプロセスが一般に「メタライゼーション」と称され
る。金属以外の材料がしばしば使用されるが、応用につ
いてはメタライゼーションという用語が一般的であり、
使用した最初の導体が金属であった配線技術に端を発す
る。集積回路の複雑さが増すにつれ、メタライゼーショ
ン構造もまた複雑化している。
テップが含まれる。半導体基板内ならびに基板上に規定
されたゲート領域およびフィールド領域内に不純物領域
が堆積された後、配線経路が半導体トポグラフィに設け
られ、コンタクト領域に接続されて集積回路を形成す
る。活性領域へのオーミックコンタクトを形成すること
および活性領域間で配線材料の配線を行なうことの全体
のプロセスが一般に「メタライゼーション」と称され
る。金属以外の材料がしばしば使用されるが、応用につ
いてはメタライゼーションという用語が一般的であり、
使用した最初の導体が金属であった配線技術に端を発す
る。集積回路の複雑さが増すにつれ、メタライゼーショ
ン構造もまた複雑化している。
【０００３】メタライゼーションの各レベルは特定的な
材料を組入れてコンタクト抵抗および下にある膜／基板
への密着性を向上させる。アルミニウムは低抵抗であ
り、シリコンに対しても二酸化シリコンに対しても密着
性に優れ、オーミックコンタクトが低いため、多層メタ
ライゼーション機構において使用するには魅力的な導体
である。アルミニウムは蒸発またはスパッタリングとい
った従来の技術を用いてシリコンの上に容易に堆積させ
ることができる。不運にも、拡散接合がより薄い高密度
の集積回路が出現し、アルミニウムのその他のいくつか
の特性により、唯一のメタライゼーション組成物として
の適用性を妨げている。シリコンおよび二酸化シリコン
へのアルミニウムの密着性により、温度が上昇した場合
はアルミニウムにおけるシリコンの溶解度を比較的高め
ることになる。アルミニウムの薄膜の結晶粒界が、温度
がたとえば４００℃を上回った際に、下にあるシリコン
が拡散することができる道をもたらす。アルミニウム内
でのシリコンの拡散性が「接合スパイク」としばしば呼
ばれる結果をもたらす可能性がある。接合スパイクと
は、シリコンにボイドが発生し、アルミニウムが接合領
域でボイドの発生したシリコンに移動することにより、
極端にはアルミニウムが浅い接合に完全に浸透すること
を指す。アルミニウムが完全に浸透することによって接
合のショートに繋がる可能性がある。
材料を組入れてコンタクト抵抗および下にある膜／基板
への密着性を向上させる。アルミニウムは低抵抗であ
り、シリコンに対しても二酸化シリコンに対しても密着
性に優れ、オーミックコンタクトが低いため、多層メタ
ライゼーション機構において使用するには魅力的な導体
である。アルミニウムは蒸発またはスパッタリングとい
った従来の技術を用いてシリコンの上に容易に堆積させ
ることができる。不運にも、拡散接合がより薄い高密度
の集積回路が出現し、アルミニウムのその他のいくつか
の特性により、唯一のメタライゼーション組成物として
の適用性を妨げている。シリコンおよび二酸化シリコン
へのアルミニウムの密着性により、温度が上昇した場合
はアルミニウムにおけるシリコンの溶解度を比較的高め
ることになる。アルミニウムの薄膜の結晶粒界が、温度
がたとえば４００℃を上回った際に、下にあるシリコン
が拡散することができる道をもたらす。アルミニウム内
でのシリコンの拡散性が「接合スパイク」としばしば呼
ばれる結果をもたらす可能性がある。接合スパイクと
は、シリコンにボイドが発生し、アルミニウムが接合領
域でボイドの発生したシリコンに移動することにより、
極端にはアルミニウムが浅い接合に完全に浸透すること
を指す。アルミニウムが完全に浸透することによって接
合のショートに繋がる可能性がある。
【０００４】接合スパイクの問題を避けるために、アル
ミニウムをシリコンで飽和させて堆積してもよい。アル
ミニウムを飽和させると、基板と接触したときに実質的
な量のさらなるシリコンを吸収することができなくな
る。飽和させたアルミニウムは接合スパイクを最小にす
るが、その他の問題を生じさせることもしばしばある。
たとえば、飽和したアルミニウムは、ウェハ製造に関連
する冷却サイクルの間に、飽和したアルミニウム材料か
らの核生成およびシリコン析出物の成長を生じさせる。
そのような析出は、飽和したアルミニウムと下にあるシ
リコンとのコンタクトで発生し、かなりの高濃度レベル
までアルミニウムでドープされたｐタイプシリコンから
主として構成される（アルミニウムはシリコンにおける
ｐタイプドーパントであるため）。ｎタイプ接合の界面
で形成されるｐタイプ析出物は、その接合のコンタクト
抵抗を不本意にも増大させる。ｎタイプコンタクト領域
が小さい場合、上記の析出物のために抵抗が増大すると
低電圧の回路の動作を不可能にする可能性がある。
ミニウムをシリコンで飽和させて堆積してもよい。アル
ミニウムを飽和させると、基板と接触したときに実質的
な量のさらなるシリコンを吸収することができなくな
る。飽和させたアルミニウムは接合スパイクを最小にす
るが、その他の問題を生じさせることもしばしばある。
たとえば、飽和したアルミニウムは、ウェハ製造に関連
する冷却サイクルの間に、飽和したアルミニウム材料か
らの核生成およびシリコン析出物の成長を生じさせる。
そのような析出は、飽和したアルミニウムと下にあるシ
リコンとのコンタクトで発生し、かなりの高濃度レベル
までアルミニウムでドープされたｐタイプシリコンから
主として構成される（アルミニウムはシリコンにおける
ｐタイプドーパントであるため）。ｎタイプ接合の界面
で形成されるｐタイプ析出物は、その接合のコンタクト
抵抗を不本意にも増大させる。ｎタイプコンタクト領域
が小さい場合、上記の析出物のために抵抗が増大すると
低電圧の回路の動作を不可能にする可能性がある。
【０００５】一般的にコンタクト技術におけるより最近
の研究は、接合スパイクを減少させるためのメカニズム
としての飽和したアルミニウムから離れてきている。研
究者たちはしばしば「拡散バリア」と呼ばれるものを利
用することを重要視し始めている。拡散バリアはメタラ
イゼーション機構の一部として規定され、アルミニウム
（Ａｌ）といった上にある導体と、ドープされたシリコ
ン（Ｓｉ）またはドープされた／ドープされていない誘
電体といった下にあるコンタクト領域との間に介在する
材料の層を含む。全体構造はしたがって多層構造であ
る。拡散バリアの役割は、バリアの両側の材料が互いに
相互拡散することを防止するかまたは少なくとも遅らせ
ることである。したがって、最適な拡散バリアとは、バ
リアの両側の材料間の相互拡散を減少させ、上記の材料
が存在しても安定しており、上記の材料の接合でも低い
コンタクト抵抗を示し、各材料に適合する熱膨張係数を
有するものである。
の研究は、接合スパイクを減少させるためのメカニズム
としての飽和したアルミニウムから離れてきている。研
究者たちはしばしば「拡散バリア」と呼ばれるものを利
用することを重要視し始めている。拡散バリアはメタラ
イゼーション機構の一部として規定され、アルミニウム
（Ａｌ）といった上にある導体と、ドープされたシリコ
ン（Ｓｉ）またはドープされた／ドープされていない誘
電体といった下にあるコンタクト領域との間に介在する
材料の層を含む。全体構造はしたがって多層構造であ
る。拡散バリアの役割は、バリアの両側の材料が互いに
相互拡散することを防止するかまたは少なくとも遅らせ
ることである。したがって、最適な拡散バリアとは、バ
リアの両側の材料間の相互拡散を減少させ、上記の材料
が存在しても安定しており、上記の材料の接合でも低い
コンタクト抵抗を示し、各材料に適合する熱膨張係数を
有するものである。
【０００６】拡散バリアには、パッシブ（passive ）バ
リア、サクリフィシャル（sacrificial ）バリア、およ
びスタッフト（stuffed ）バリアを含む数多くのタイプ
がある。典型的なスタッフトバリアは、コンタクト領域
と上にあるＡｌとの間に介在するスパッタ堆積されたチ
タン−タングステン材料である。サクリフィシャルバリ
アは、介在するポリシリコンまたはチタン（Ｔｉ）層を
含む。最近の文献は従来のスタッフトまたはサクリフィ
シャルバリアに対するパッシブバリアの利点を明らかに
しており、一般には選択するパッシブバリア材料として
窒化チタン（ＴｉＮ）を使用することを指摘している。
例として、ナルマン（Nulman）への米国特許第５，０４
３，３００号、マエダ（Maeda ）への米国特許第５，２
７８，０９９号、およびヨコハマ（Yokohama）らへの米
国特許第４，９９８，１５７号を参照されたい（この明
細書中に引用により援用する）。
リア、サクリフィシャル（sacrificial ）バリア、およ
びスタッフト（stuffed ）バリアを含む数多くのタイプ
がある。典型的なスタッフトバリアは、コンタクト領域
と上にあるＡｌとの間に介在するスパッタ堆積されたチ
タン−タングステン材料である。サクリフィシャルバリ
アは、介在するポリシリコンまたはチタン（Ｔｉ）層を
含む。最近の文献は従来のスタッフトまたはサクリフィ
シャルバリアに対するパッシブバリアの利点を明らかに
しており、一般には選択するパッシブバリア材料として
窒化チタン（ＴｉＮ）を使用することを指摘している。
例として、ナルマン（Nulman）への米国特許第５，０４
３，３００号、マエダ（Maeda ）への米国特許第５，２
７８，０９９号、およびヨコハマ（Yokohama）らへの米
国特許第４，９９８，１５７号を参照されたい（この明
細書中に引用により援用する）。
【０００７】大抵のパッシブバリアは、Ｔｉ層を介して
基板材料に結合されるバリアとしてＴｉＮを使用する。
Ｔｉ層はＴｉＮ／Ｔｉ構造全体のコンタクト抵抗を減少
させるために用いられる。ＴｉＮをＴｉとＡｌとの間の
拡散バリアとして使用すると、コンタクトメタライゼー
ションの熱安定性が非常に優れていると報告されてい
る。例として、ウルフ（Wolfe ）、ＶＬＳＩ時代のため
のシリコンプロセス（Silicon Processing for VLSI Er
a ）、第２巻、プロセス統合（Process Integration
）、（ラティス出版（Lattice Press ）、１９９
０）、１３２−１３３頁を参照されたい（本明細書中に
引用により援用する）。多くの従来技術に従えば、Ｔｉ
層は比較的純粋なチタンターゲットから、露出させられ
た半導体ウェハの上にスパッタ堆積される。Ｔｉの堆積
後、ＴｉＮは通常は窒素雰囲気中で、チタンターゲット
から、Ｔｉで覆われた半導体ウェハ上にスパッタ堆積さ
れる。したがってＴｉおよびＴｉＮ層の形成は、二重ス
パッタチャンバを含む。さらに、スパッタ堆積されたＴ
ｉＮはスパッタ動作の間に大量の汚染物質を導入する。
一般的に言えば、スパッタ堆積されたＴｉＮ拡散バリア
は、スパッタシステムの構成要素に対する密着性に乏し
い不安定な薄膜を生じさせる。したがってスパッタプロ
セス中に数多くの粒子が発生し、その結果、ウェハの上
に堆積する有害な粒子状物質がかなり増加することにな
る。
基板材料に結合されるバリアとしてＴｉＮを使用する。
Ｔｉ層はＴｉＮ／Ｔｉ構造全体のコンタクト抵抗を減少
させるために用いられる。ＴｉＮをＴｉとＡｌとの間の
拡散バリアとして使用すると、コンタクトメタライゼー
ションの熱安定性が非常に優れていると報告されてい
る。例として、ウルフ（Wolfe ）、ＶＬＳＩ時代のため
のシリコンプロセス（Silicon Processing for VLSI Er
a ）、第２巻、プロセス統合（Process Integration
）、（ラティス出版（Lattice Press ）、１９９
０）、１３２−１３３頁を参照されたい（本明細書中に
引用により援用する）。多くの従来技術に従えば、Ｔｉ
層は比較的純粋なチタンターゲットから、露出させられ
た半導体ウェハの上にスパッタ堆積される。Ｔｉの堆積
後、ＴｉＮは通常は窒素雰囲気中で、チタンターゲット
から、Ｔｉで覆われた半導体ウェハ上にスパッタ堆積さ
れる。したがってＴｉおよびＴｉＮ層の形成は、二重ス
パッタチャンバを含む。さらに、スパッタ堆積されたＴ
ｉＮはスパッタ動作の間に大量の汚染物質を導入する。
一般的に言えば、スパッタ堆積されたＴｉＮ拡散バリア
は、スパッタシステムの構成要素に対する密着性に乏し
い不安定な薄膜を生じさせる。したがってスパッタプロ
セス中に数多くの粒子が発生し、その結果、ウェハの上
に堆積する有害な粒子状物質がかなり増加することにな
る。
【０００８】スパッタ休止時間を避けるためおよびウェ
ハのスループットを高めるために、多くの研究者たち
は、Ｔｉがスパッタ堆積され、そこからＴｉＮが形成さ
れる単一のスパッタ堆積ステップの利点を発見してい
る。特定的には、ＴｉＮはいくつかある方法のうち１つ
の方法でＴｉ層から形成可能である。第１に、Ｔｉを窒
素雰囲気中で蒸発させることが可能である。第２に、Ｔ
ｉを窒素を含むガス雰囲気中で反応的にスパッタするこ
とが可能である。第３に、Ｔｉをスパッタ堆積させ、そ
の後別のプラズマ窒化ステップでＴｉが露出した表面で
ＴｉＮに変換させることができる。第３のプロセスシー
ケンスに従うＴｉからＴｉＮへの変換は、Ｔｉ層の対向
する表面で、Ｔｉからチタンシリサイド（ＴｉＳｉx ）
への変換と同時にＴｉをＴｉＮに変換可能であるという
利点を示している。このようにして、Ｔｉの下側の面
（すなわちＴｉ−半導体ウェハ界面）でのシリサイド化
の間に、Ｔｉの上側の面でＴｉＮパッシブバリアを生成
するのに必要な高温でＴｉ層の窒化が発生する。
ハのスループットを高めるために、多くの研究者たち
は、Ｔｉがスパッタ堆積され、そこからＴｉＮが形成さ
れる単一のスパッタ堆積ステップの利点を発見してい
る。特定的には、ＴｉＮはいくつかある方法のうち１つ
の方法でＴｉ層から形成可能である。第１に、Ｔｉを窒
素雰囲気中で蒸発させることが可能である。第２に、Ｔ
ｉを窒素を含むガス雰囲気中で反応的にスパッタするこ
とが可能である。第３に、Ｔｉをスパッタ堆積させ、そ
の後別のプラズマ窒化ステップでＴｉが露出した表面で
ＴｉＮに変換させることができる。第３のプロセスシー
ケンスに従うＴｉからＴｉＮへの変換は、Ｔｉ層の対向
する表面で、Ｔｉからチタンシリサイド（ＴｉＳｉx ）
への変換と同時にＴｉをＴｉＮに変換可能であるという
利点を示している。このようにして、Ｔｉの下側の面
（すなわちＴｉ−半導体ウェハ界面）でのシリサイド化
の間に、Ｔｉの上側の面でＴｉＮパッシブバリアを生成
するのに必要な高温でＴｉ層の窒化が発生する。
【０００９】Ｔｉの窒化およびシリサイド化は有利に
も、しばしば「急速アニーリング」（ＲＴＡ）と呼ばれ
る急速加熱によって行なうことが可能である。窒化およ
びシリサイド化に固有の問題は、Ｔｉ膜へのシリコンお
よび窒素進入の性質が競合することである。ファラハニ
（Farahani）らによる、「ＮＨ3 における急速熱プロセ
スＴｉ膜の電気的、冶金的および機械的行動の研究（A
Study of Electrical, Metallurgical, and Mechanical
Behaviors of Rapid Thermal Process Ti Filmsin NH
3 ）」、ジャーナル オブ エレクトロケミカル ソサ
エティ（Journalof Electrochemical Society）、１４
１巻、第２号、１９９４年２月（本明細書中に引用によ
り援用する）で述べられているように、Ｔｉのより完全
な窒化はしばしば、成長しているＴｉＮの下で成長して
いるシリサイド層により占有される。したがって、同時
にＴｉＳｉx を形成する単一のＲＴＡサイクルの間に形
成されるＴｉＮ層は、非常に薄い。ＴｉＳｉx の形成に
必要な７００℃というＲＴＡの温度は、たとえＲＴＡが
窒素雰囲気中で行なわれていても、ＴｉＮの代わりに優
先的にＴｉＳｉx を形成するだろう。この結果は特に、
純粋なＮ2 雰囲気中で行なわれるときに当てはまる。一
般にＮ2 は偏析およびＴｉＮ形成のためにより高い温度
を必要とするため、その間に、不釣り合いな量のＴｉＳ
ｉx が形成されるだろう。上記の論文で述べられている
ように、ＴｉＮが少量であると、適切なパッシブバリア
構造の生成に十分ではないだろう。薄いＴｉＮ拡散バリ
ア（すなわち２００オングストロームよりも小さい）
は、不適切な高い接合リーク電流および不適切な低い降
伏電圧を発生させる。この問題はｎタイプ回路のＡｓ注
入接合ではあまり発生しない。Ａｓ注入は、ＳｉのＴｉ
膜への拡散を妨げることにより、ＴｉＳｉx 相形成の割
合を減少させるようである。このようにして、より多く
の量のＴｉＮをｎタイプ接合上で形成することが可能で
ある。ＢまたはＢＦx不純物はＡｓ不純物の有するよう
なシリサイドを減少させる効果を有さないため、この問
題はｐタイプ接合でより生じやすい。したがって、たと
えばＢの濃度が７×１０16原子／ｃｍ3 である１４０×
７０μｍ2 のｐタイプ接合の上では、１２ボルト未満の
降伏電圧が発生するかもしれない。
も、しばしば「急速アニーリング」（ＲＴＡ）と呼ばれ
る急速加熱によって行なうことが可能である。窒化およ
びシリサイド化に固有の問題は、Ｔｉ膜へのシリコンお
よび窒素進入の性質が競合することである。ファラハニ
（Farahani）らによる、「ＮＨ3 における急速熱プロセ
スＴｉ膜の電気的、冶金的および機械的行動の研究（A
Study of Electrical, Metallurgical, and Mechanical
Behaviors of Rapid Thermal Process Ti Filmsin NH
3 ）」、ジャーナル オブ エレクトロケミカル ソサ
エティ（Journalof Electrochemical Society）、１４
１巻、第２号、１９９４年２月（本明細書中に引用によ
り援用する）で述べられているように、Ｔｉのより完全
な窒化はしばしば、成長しているＴｉＮの下で成長して
いるシリサイド層により占有される。したがって、同時
にＴｉＳｉx を形成する単一のＲＴＡサイクルの間に形
成されるＴｉＮ層は、非常に薄い。ＴｉＳｉx の形成に
必要な７００℃というＲＴＡの温度は、たとえＲＴＡが
窒素雰囲気中で行なわれていても、ＴｉＮの代わりに優
先的にＴｉＳｉx を形成するだろう。この結果は特に、
純粋なＮ2 雰囲気中で行なわれるときに当てはまる。一
般にＮ2 は偏析およびＴｉＮ形成のためにより高い温度
を必要とするため、その間に、不釣り合いな量のＴｉＳ
ｉx が形成されるだろう。上記の論文で述べられている
ように、ＴｉＮが少量であると、適切なパッシブバリア
構造の生成に十分ではないだろう。薄いＴｉＮ拡散バリ
ア（すなわち２００オングストロームよりも小さい）
は、不適切な高い接合リーク電流および不適切な低い降
伏電圧を発生させる。この問題はｎタイプ回路のＡｓ注
入接合ではあまり発生しない。Ａｓ注入は、ＳｉのＴｉ
膜への拡散を妨げることにより、ＴｉＳｉx 相形成の割
合を減少させるようである。このようにして、より多く
の量のＴｉＮをｎタイプ接合上で形成することが可能で
ある。ＢまたはＢＦx不純物はＡｓ不純物の有するよう
なシリサイドを減少させる効果を有さないため、この問
題はｐタイプ接合でより生じやすい。したがって、たと
えばＢの濃度が７×１０16原子／ｃｍ3 である１４０×
７０μｍ2 のｐタイプ接合の上では、１２ボルト未満の
降伏電圧が発生するかもしれない。
【００１０】最適メタライゼーション機構を生むために
は、ＴｉＮ層がｐタイプ接合の上にある領域で厚くなけ
ればならないだけでなく、ＴｉＮ／Ｔｉ／ＴｉＳｉx の
３層が下にある接合に対し強い密着性を有さねばならな
い。多くの場合、ＴｉＮ／Ｔｉ／ＴｉＳｉx ３層は「接
着層」として作用する。この３層は、続いて設けられる
「プラグ層」と半導体表面の接合領域との間に介在す
る。このようにして、この３層は本質的にタングステン
（Ｗ）材料からなる適切なプラグである、上にあるプラ
グ層に接合を密着させる働きをする。Ｗプラグは典型的
に、半導体ウェハにおいて特に接合領域の上にある比較
的深いコンタクトホール内にＣＶＤにより形成されたも
のである。Ｗはホールを充填した後、エッチバックされ
てより平坦な上側表面を現し、その上に続いて誘電体お
よびメタライゼーションレベルを設けることができる。
３層または接着層とＷプラグ層との間の接合部に固有の
問題は、その中で発生する応力である。この応力は主と
して、各層の熱膨張係数が異なることが原因である。フ
ァラハニらによる、「０．４８５μｍ ＣＭＯＳ ＥＰ
ＲＯＭ ＩＣ デバイスに対するコンタクトプラグ
（Ｗ）技術の代替としての従来のコンタクト配線技術
（Conventional Contact Interconnect Technology as
an Alternative to Contact Plug（W ）Technology for
0.485μｍ CMOS EPROM IC Devices）」、ＩＥＥＥトラ
ンス オン セミコンダクタ マニュファクチャリング
（IEEE Trans on Semiconductor Manufacturing ）、１
７巻、第１号、１９９４年２月、において述べられてい
るように、Ｗ膜に関連する引張り応力により、堆積の間
にＷ膜が縮小する。Ｗ膜の縮小は体積に関するものであ
り、誘電体とＴｉＮ／Ｔｉ構造との界面における剥離を
生じさせるものと示されている。このように、剥離は主
としてＴｉＮ／Ｔｉ／ＴｉＳｉx 接着層のＴｉ部分と誘
電体との界面で発生する。誘電体への密着性が乏しい原
因は、主として、ＴｉＮ／Ｔｉ層とその下の誘電体との
間の冶金的相互作用が相対的に不在であることによる。
は、ＴｉＮ層がｐタイプ接合の上にある領域で厚くなけ
ればならないだけでなく、ＴｉＮ／Ｔｉ／ＴｉＳｉx の
３層が下にある接合に対し強い密着性を有さねばならな
い。多くの場合、ＴｉＮ／Ｔｉ／ＴｉＳｉx ３層は「接
着層」として作用する。この３層は、続いて設けられる
「プラグ層」と半導体表面の接合領域との間に介在す
る。このようにして、この３層は本質的にタングステン
（Ｗ）材料からなる適切なプラグである、上にあるプラ
グ層に接合を密着させる働きをする。Ｗプラグは典型的
に、半導体ウェハにおいて特に接合領域の上にある比較
的深いコンタクトホール内にＣＶＤにより形成されたも
のである。Ｗはホールを充填した後、エッチバックされ
てより平坦な上側表面を現し、その上に続いて誘電体お
よびメタライゼーションレベルを設けることができる。
３層または接着層とＷプラグ層との間の接合部に固有の
問題は、その中で発生する応力である。この応力は主と
して、各層の熱膨張係数が異なることが原因である。フ
ァラハニらによる、「０．４８５μｍ ＣＭＯＳ ＥＰ
ＲＯＭ ＩＣ デバイスに対するコンタクトプラグ
（Ｗ）技術の代替としての従来のコンタクト配線技術
（Conventional Contact Interconnect Technology as
an Alternative to Contact Plug（W ）Technology for
0.485μｍ CMOS EPROM IC Devices）」、ＩＥＥＥトラ
ンス オン セミコンダクタ マニュファクチャリング
（IEEE Trans on Semiconductor Manufacturing ）、１
７巻、第１号、１９９４年２月、において述べられてい
るように、Ｗ膜に関連する引張り応力により、堆積の間
にＷ膜が縮小する。Ｗ膜の縮小は体積に関するものであ
り、誘電体とＴｉＮ／Ｔｉ構造との界面における剥離を
生じさせるものと示されている。このように、剥離は主
としてＴｉＮ／Ｔｉ／ＴｉＳｉx 接着層のＴｉ部分と誘
電体との界面で発生する。誘電体への密着性が乏しい原
因は、主として、ＴｉＮ／Ｔｉ層とその下の誘電体との
間の冶金的相互作用が相対的に不在であることによる。
【００１１】したがって、多層のメタライゼーションコ
ンタクト構造の特性を最適化する製造プロセスを導入す
ることが有利であろう。特定的には、コンタクト構造は
単一のスパッタ堆積ステップを用いて形成せねばなら
ず、より重要なことは、接合領域に規定されるＴｉ膜は
ある最小の厚みでなければならない。さらに、Ｔｉ膜か
ら形成されるＴｉＮ層は、ある最小の厚みのものでなけ
ればならない。さらには、ＴｉＮ／Ｔｉ／ＴｉＳｉx 接
着層は、密着性がしばしば問題となるような領域におい
て優れた密着性を有さねばならない。したがって、導入
される製造方法論では、結果として発生する３層構造の
下側の部分を、シリコンがあまりない領域（すなわちシ
リコン基板上にある誘電体領域）において十分に厚いＴ
ｉＳｉx 層に変換させることができなければならない。
比較的厚いＴｉＳｉx が不在であると、上にあるＷプラ
グ層からの引張り応力が接着層を有害にも収縮させ誘電
体から剥離させてしまうであろう。
ンタクト構造の特性を最適化する製造プロセスを導入す
ることが有利であろう。特定的には、コンタクト構造は
単一のスパッタ堆積ステップを用いて形成せねばなら
ず、より重要なことは、接合領域に規定されるＴｉ膜は
ある最小の厚みでなければならない。さらに、Ｔｉ膜か
ら形成されるＴｉＮ層は、ある最小の厚みのものでなけ
ればならない。さらには、ＴｉＮ／Ｔｉ／ＴｉＳｉx 接
着層は、密着性がしばしば問題となるような領域におい
て優れた密着性を有さねばならない。したがって、導入
される製造方法論では、結果として発生する３層構造の
下側の部分を、シリコンがあまりない領域（すなわちシ
リコン基板上にある誘電体領域）において十分に厚いＴ
ｉＳｉx 層に変換させることができなければならない。
比較的厚いＴｉＳｉx が不在であると、上にあるＷプラ
グ層からの引張り応力が接着層を有害にも収縮させ誘電
体から剥離させてしまうであろう。
【００１２】
【発明の概要】上記の問題は大部分この発明のメタライ
ゼーションプロセスによって解決される。すなわち、こ
の発明のメタライゼーション層は、３つのステップの、
急速加熱サイクルに従って形成される。特定的には、単
一のスパッタ堆積ステップを用いて半導体ウェハ上にＴ
ｉ層を形成する。その後、Ｔｉ層は順序付けられた窒化
およびシリサイド化を受ける。接合および誘電体領域の
上方での窒化は、実質的にはＴｉのシリサイド化の開始
に先行して制御されたレートで発生する。
ゼーションプロセスによって解決される。すなわち、こ
の発明のメタライゼーション層は、３つのステップの、
急速加熱サイクルに従って形成される。特定的には、単
一のスパッタ堆積ステップを用いて半導体ウェハ上にＴ
ｉ層を形成する。その後、Ｔｉ層は順序付けられた窒化
およびシリサイド化を受ける。接合および誘電体領域の
上方での窒化は、実質的にはＴｉのシリサイド化の開始
に先行して制御されたレートで発生する。
【００１３】窒化がＮＨ3 雰囲気を用いて急速熱処理装
置（ＲＴＰ）において行なわれる。チャンバの温度が別
々で異なる３つの温度サイクルを経る際には、チャンバ
内では一定のＮＨ3 のガスの流れが保たれる。チャンバ
は設定された期間第１の温度に保たれてＴｉの上表面で
の窒化を生じさせる。第１の温度は窒化を生じさせるが
シリサイド化の開始に必要な温度よりは低くなるように
選択される。Ｎ2 の代わりにＮＨ3 を用いることによ
り、シリサイド化に必要な温度よりも低い温度で窒化を
生じさせることができる。したがって、接合領域の上に
あるＴｉは第２および第３の温度サイクルの間のシリサ
イドの形成に先行して、最も厚いＴｉＮ層を形成するこ
とができる十分な機会を有するだろう。
置（ＲＴＰ）において行なわれる。チャンバの温度が別
々で異なる３つの温度サイクルを経る際には、チャンバ
内では一定のＮＨ3 のガスの流れが保たれる。チャンバ
は設定された期間第１の温度に保たれてＴｉの上表面で
の窒化を生じさせる。第１の温度は窒化を生じさせるが
シリサイド化の開始に必要な温度よりは低くなるように
選択される。Ｎ2 の代わりにＮＨ3 を用いることによ
り、シリサイド化に必要な温度よりも低い温度で窒化を
生じさせることができる。したがって、接合領域の上に
あるＴｉは第２および第３の温度サイクルの間のシリサ
イドの形成に先行して、最も厚いＴｉＮ層を形成するこ
とができる十分な機会を有するだろう。
【００１４】第２の温度は即時、ＲＴＰ（測定可能な温
度上昇はない）を介してＴｉ膜に与えられる。第２の温
度はＴｉ−Ｓｉ接合界面でシリサイドの形成を開始する
のに十分であるが、Ｔｉ−誘電体界面で実質的な量のシ
リサイドを形成するには十分ではない。しかしながら、
第２の温度はＳｉの相互拡散を伴わずに誘電体の上で可
能な最も厚いＴｉＮ層を形成するように選択される。第
３の温度は、ＴｉＳｉ x を化学量論的ＴｉＳｉ2 に変換
するだけでなく、Ｔｉ−誘電体界面でより厚いＴｉＳｉ
x またはＴｉＳｉ2 を形成するのに用いられるように選
択される。
度上昇はない）を介してＴｉ膜に与えられる。第２の温
度はＴｉ−Ｓｉ接合界面でシリサイドの形成を開始する
のに十分であるが、Ｔｉ−誘電体界面で実質的な量のシ
リサイドを形成するには十分ではない。しかしながら、
第２の温度はＳｉの相互拡散を伴わずに誘電体の上で可
能な最も厚いＴｉＮ層を形成するように選択される。第
３の温度は、ＴｉＳｉ x を化学量論的ＴｉＳｉ2 に変換
するだけでなく、Ｔｉ−誘電体界面でより厚いＴｉＳｉ
x またはＴｉＳｉ2 を形成するのに用いられるように選
択される。
【００１５】概して、この発明は半導体ウェハ上にＴｉ
ＮおよびＴｉＳｉx を形成するための方法を意図する。
この方法は半導体ウェハ上にＴｉの層を堆積するステッ
プを含む。次にＴｉ層は第１の期間ＮＨ3 中で第１の温
度で加熱される。第１の期間に続き第２の期間Ｔｉ層は
ＮＨ3 中で第２の温度で加熱される。その後、Ｔｉは第
３の期間ＮＨ3 中で、第２および第１の温度よりも高い
第３の温度で加熱される。第３の期間は第１および第２
の期間に続く。この３つのステップの加熱サイクルは、
ＲＴＰチャンバにおいて実行される。第１の温度は６０
０℃ないし６１０℃の間で選択され、アニールサイクル
は３０ないし６０秒で発生する。第２の温度サイクルは
その後２０ないし４０秒間７００℃ないし７５０℃の間
の温度で行なわれる。次に、第３の温度サイクルが１０
ないし３０秒間８００℃ないし８５０℃の間の温度で行
なわれる。第１、第２および第３の温度サイクルを用い
て、接合領域の上にあるＴｉＮバリア層を最大とし、か
つ誘電体領域の上にあるＴｉＮおよびＴｉＳｉ2 層を最
大とする。３つの温度サイクルおよび各サイクルに対し
て選択される温度は、低電圧ＣＭＯＳデバイス製造にお
いて使用するために適切なバリアおよびシリサイドの厚
みを発生させる上で重要である。このプロセスにより、
Ｔｉ膜から形成されるＴｉＮ膜を２００オングストロー
ム、好ましくは２５０オングストロームよりも大きいも
のとして規定される最大の厚みとするように、接合領域
でのＴｉ膜の厚みを２００オングストロームよりも大き
いものとすることができる。したがって、Ｔｉ膜は、シ
リサイド形成のために約５０ないし７０オングストロー
ムを残し、好ましくは３００ないし３２０オングストロ
ームで堆積される。そうすることによりＴｉＮ膜は、Ｎ
Ｈ3 雰囲気における純粋なＴｉ膜の急速熱窒化により、
バリアまたは接着層として形成される。
ＮおよびＴｉＳｉx を形成するための方法を意図する。
この方法は半導体ウェハ上にＴｉの層を堆積するステッ
プを含む。次にＴｉ層は第１の期間ＮＨ3 中で第１の温
度で加熱される。第１の期間に続き第２の期間Ｔｉ層は
ＮＨ3 中で第２の温度で加熱される。その後、Ｔｉは第
３の期間ＮＨ3 中で、第２および第１の温度よりも高い
第３の温度で加熱される。第３の期間は第１および第２
の期間に続く。この３つのステップの加熱サイクルは、
ＲＴＰチャンバにおいて実行される。第１の温度は６０
０℃ないし６１０℃の間で選択され、アニールサイクル
は３０ないし６０秒で発生する。第２の温度サイクルは
その後２０ないし４０秒間７００℃ないし７５０℃の間
の温度で行なわれる。次に、第３の温度サイクルが１０
ないし３０秒間８００℃ないし８５０℃の間の温度で行
なわれる。第１、第２および第３の温度サイクルを用い
て、接合領域の上にあるＴｉＮバリア層を最大とし、か
つ誘電体領域の上にあるＴｉＮおよびＴｉＳｉ2 層を最
大とする。３つの温度サイクルおよび各サイクルに対し
て選択される温度は、低電圧ＣＭＯＳデバイス製造にお
いて使用するために適切なバリアおよびシリサイドの厚
みを発生させる上で重要である。このプロセスにより、
Ｔｉ膜から形成されるＴｉＮ膜を２００オングストロー
ム、好ましくは２５０オングストロームよりも大きいも
のとして規定される最大の厚みとするように、接合領域
でのＴｉ膜の厚みを２００オングストロームよりも大き
いものとすることができる。したがって、Ｔｉ膜は、シ
リサイド形成のために約５０ないし７０オングストロー
ムを残し、好ましくは３００ないし３２０オングストロ
ームで堆積される。そうすることによりＴｉＮ膜は、Ｎ
Ｈ3 雰囲気における純粋なＴｉ膜の急速熱窒化により、
バリアまたは接着層として形成される。
【００１６】この発明のその他の目的および利点は、以
下の詳細な説明を読み、添付の図面を参照することによ
り明らかになるであろう。
下の詳細な説明を読み、添付の図面を参照することによ
り明らかになるであろう。
【００１７】この発明には種々の変形および代替形が生
じる可能性があるが、その特定的な実施例が図面におい
て例示として示されており、以下において詳細に説明さ
れるであろう。しかしながら、図面および詳細な説明は
この発明を開示された特定的な形式に限定することを意
図するものではなく、その反対に前掲の特許請求の範囲
において規定されるこの発明の精神および範囲の範疇に
あるすべての変形、等価形および代替形を包含すること
を意図するものである。
じる可能性があるが、その特定的な実施例が図面におい
て例示として示されており、以下において詳細に説明さ
れるであろう。しかしながら、図面および詳細な説明は
この発明を開示された特定的な形式に限定することを意
図するものではなく、その反対に前掲の特許請求の範囲
において規定されるこの発明の精神および範囲の範疇に
あるすべての変形、等価形および代替形を包含すること
を意図するものである。
【００１８】
【詳細な説明】図１を参照すれば、ウェハの上側のトポ
グラフィに形成されるＭＯＳデバイスを有する半導体ウ
ェハ１０の一部の断面図が示されている。ウェハ１０は
半導体ウェハトポグラフィ（すなわちフィールド領域１
１およびゲート導体１４）の上に形成される誘電体１２
を含む。通常のリソグラフィステップを用いて取除かれ
た部分を有する誘電体１２が示されている。取除かれた
部分が下にあるゲート導体１４および接合領域１６を露
出させている。接合領域１６は周知のイオン注入技術を
用いてシリコン基板１８に注入される。領域１６をドー
プするのに用いられるイオンは、基板１８と反対の不純
物タイプのものである。
グラフィに形成されるＭＯＳデバイスを有する半導体ウ
ェハ１０の一部の断面図が示されている。ウェハ１０は
半導体ウェハトポグラフィ（すなわちフィールド領域１
１およびゲート導体１４）の上に形成される誘電体１２
を含む。通常のリソグラフィステップを用いて取除かれ
た部分を有する誘電体１２が示されている。取除かれた
部分が下にあるゲート導体１４および接合領域１６を露
出させている。接合領域１６は周知のイオン注入技術を
用いてシリコン基板１８に注入される。領域１６をドー
プするのに用いられるイオンは、基板１８と反対の不純
物タイプのものである。
【００１９】高密度でパターニングされた活性領域では
スペーサ（図示せず）を用いて低濃度にドープされたド
レイン（ＬＤＤ）を形成してもよい。スペーサおよびＬ
ＤＤは簡潔かつ明確にするために示されていないが、Ｌ
ＤＤはＶＬＳＩ処理を通じて知られているものである。
ＬＤＤおよびそれに関連するスペーサは、「ショートチ
ャネル効果」および関連の「ホットキャリア注入」とい
った問題を妨げる助けとなる。しきい値調節／チャネル
ストップ注入２２をまた用いて、しばしばショートチャ
ネル効果と関連するサブスレッショルド電流を減少させ
てもよい。
スペーサ（図示せず）を用いて低濃度にドープされたド
レイン（ＬＤＤ）を形成してもよい。スペーサおよびＬ
ＤＤは簡潔かつ明確にするために示されていないが、Ｌ
ＤＤはＶＬＳＩ処理を通じて知られているものである。
ＬＤＤおよびそれに関連するスペーサは、「ショートチ
ャネル効果」および関連の「ホットキャリア注入」とい
った問題を妨げる助けとなる。しきい値調節／チャネル
ストップ注入２２をまた用いて、しばしばショートチャ
ネル効果と関連するサブスレッショルド電流を減少させ
てもよい。
【００２０】図１に示すデバイスは、ゲート長をたとえ
ば１．０μｍを下回るものとして機能トランジスタを形
成するのに必要なエンハンスメントで製造されるＭＯＳ
トランジスタを例示するものである。このデバイスはエ
ンハンスメントモードもしくはデプリションモードトラ
ンジスタのいずれかとすることができ、または単一トラ
ンジスタＥＰＲＯＭセルを含むことが可能である。この
ように後者の例では、ゲート導体１４が、ＥＰＲＯＭ技
術では周知のスタックトフローティングおよびコントロ
ールゲートの対であることが可能である。ゲート導体１
４の構成にかかわらず、薄いゲート酸化物２４はゲート
導体１４と、シリコン基板１８のチャネル２６との間に
介在する。さらに、ウェハ１０の上側のトポグラフィに
は、続いて堆積される高融点金属が存在することが可能
な数多くの場所があることが理解される。
ば１．０μｍを下回るものとして機能トランジスタを形
成するのに必要なエンハンスメントで製造されるＭＯＳ
トランジスタを例示するものである。このデバイスはエ
ンハンスメントモードもしくはデプリションモードトラ
ンジスタのいずれかとすることができ、または単一トラ
ンジスタＥＰＲＯＭセルを含むことが可能である。この
ように後者の例では、ゲート導体１４が、ＥＰＲＯＭ技
術では周知のスタックトフローティングおよびコントロ
ールゲートの対であることが可能である。ゲート導体１
４の構成にかかわらず、薄いゲート酸化物２４はゲート
導体１４と、シリコン基板１８のチャネル２６との間に
介在する。さらに、ウェハ１０の上側のトポグラフィに
は、続いて堆積される高融点金属が存在することが可能
な数多くの場所があることが理解される。
【００２１】図２に示すように、Ｔｉ高融点金属の層３
０は、誘電体１２にわたり、誘電体１２に形成される空
きの中へと堆積される。Ｔｉ層３０は、接合１６および
誘電体１２の上に、純粋なまたは実質的に純粋なＴｉタ
ーゲットからスパッタ堆積される。誘電体１２は、ＰＳ
Ｇ、ＢＰＳＧ、ＢＰＴＥＯＳ、スピン−オン−ガラスな
どを含む半導体プロセスに従って形成される層間誘電材
料を含む。Ｔｉ層３０は、Ａｒなどの不活性雰囲気の中
で、ＤＣマグネトロンスパッタ装置を用いてスパッタ堆
積される。その後Ｔｉ層は上表面で窒素に富む領域に変
換され、下表面でシリコンに富む領域に変換されるが、
シリコンに富む領域（すなわちシリサイド）は、多くの
場合０．２μｍ未満の非常に浅いソース／ドレイン接合
に接する。結果生じるＴｉＮ／Ｔｉ／ＴｉＳｉx の３層
は、多くの場合片側あたり０．８μｍ未満のコンタクト
領域上で形成するのに適する。このように、このプロセ
スは高密度ＶＬＳＩデバイスのために有利に用いられ
る。さらに、以下に説明するように、このプロセスは通
常はＣＭＯＳプロセスに関連するｎまたはｐタイプ不純
物領域１６を有するデバイスに非常に適する。
０は、誘電体１２にわたり、誘電体１２に形成される空
きの中へと堆積される。Ｔｉ層３０は、接合１６および
誘電体１２の上に、純粋なまたは実質的に純粋なＴｉタ
ーゲットからスパッタ堆積される。誘電体１２は、ＰＳ
Ｇ、ＢＰＳＧ、ＢＰＴＥＯＳ、スピン−オン−ガラスな
どを含む半導体プロセスに従って形成される層間誘電材
料を含む。Ｔｉ層３０は、Ａｒなどの不活性雰囲気の中
で、ＤＣマグネトロンスパッタ装置を用いてスパッタ堆
積される。その後Ｔｉ層は上表面で窒素に富む領域に変
換され、下表面でシリコンに富む領域に変換されるが、
シリコンに富む領域（すなわちシリサイド）は、多くの
場合０．２μｍ未満の非常に浅いソース／ドレイン接合
に接する。結果生じるＴｉＮ／Ｔｉ／ＴｉＳｉx の３層
は、多くの場合片側あたり０．８μｍ未満のコンタクト
領域上で形成するのに適する。このように、このプロセ
スは高密度ＶＬＳＩデバイスのために有利に用いられ
る。さらに、以下に説明するように、このプロセスは通
常はＣＭＯＳプロセスに関連するｎまたはｐタイプ不純
物領域１６を有するデバイスに非常に適する。
【００２２】図３を参照すれば、先に堆積されたＴｉ層
３０のアニールが示される。アニールは３つのアニール
サイクルまたはステップを含み、各サイクルは別々かつ
独自の温度で行なわれ、かつアンモニア（ＮＨ3 ）中で
行なわれる。ＮＨ3 は、Ｔｉ層３０の露出した上側部分
の窒化剤として用いられる。この発明に従えば、窒化プ
ロセスはシリサイド化に対し制御されたレートで発生す
るように設計される。窒化およびシリサイド化レートに
ついてはさらに、図３の５および６部分である図５およ
び図６を参照して説明する。層３０の上表面での窒化
（ＴｉＮ）の量およびタイミングを、層３０の下表面で
のシリサイド化（ＴｉＳｉx ）に関し注意深く制御する
ことが必須である。それぞれのレートおよび結果として
生じる量は、３ステップの窒化／シリサイド化プロセス
を用いて制御される。３ステップのプロセスは、領域５
および６での適切な厚みのＴｉＮバリアならびに領域５
および６での適切な厚みのＴｉＳｉx シリサイドをもた
らす。領域５における十分なバリアの厚みが、たとえば
１×１０-12 アンペアを下回る接合リーク電流、および
たとえば１６ボルトを上回る接合降伏電圧を確実なもの
とする。同様に、領域６においてシリサイドの厚みが十
分であることにより、図４に示される上にあるプラグ層
からの引張り収縮を受けたときにＴｉＮ／Ｔｉ層とその
下の誘電体１２との間で優れた密着性が保証される。
３０のアニールが示される。アニールは３つのアニール
サイクルまたはステップを含み、各サイクルは別々かつ
独自の温度で行なわれ、かつアンモニア（ＮＨ3 ）中で
行なわれる。ＮＨ3 は、Ｔｉ層３０の露出した上側部分
の窒化剤として用いられる。この発明に従えば、窒化プ
ロセスはシリサイド化に対し制御されたレートで発生す
るように設計される。窒化およびシリサイド化レートに
ついてはさらに、図３の５および６部分である図５およ
び図６を参照して説明する。層３０の上表面での窒化
（ＴｉＮ）の量およびタイミングを、層３０の下表面で
のシリサイド化（ＴｉＳｉx ）に関し注意深く制御する
ことが必須である。それぞれのレートおよび結果として
生じる量は、３ステップの窒化／シリサイド化プロセス
を用いて制御される。３ステップのプロセスは、領域５
および６での適切な厚みのＴｉＮバリアならびに領域５
および６での適切な厚みのＴｉＳｉx シリサイドをもた
らす。領域５における十分なバリアの厚みが、たとえば
１×１０-12 アンペアを下回る接合リーク電流、および
たとえば１６ボルトを上回る接合降伏電圧を確実なもの
とする。同様に、領域６においてシリサイドの厚みが十
分であることにより、図４に示される上にあるプラグ層
からの引張り収縮を受けたときにＴｉＮ／Ｔｉ層とその
下の誘電体１２との間で優れた密着性が保証される。
【００２３】図４を参照すれば、Ｔｉ窒化後、Ｔｉで覆
われた半導体ウェハ上に形成されるプラグ層３２が示さ
れている。プラグ層３２は好ましくはＷである導電材料
を含む。プラグ層３２を用いるとき、Ｔｉ層３０から形
成される接着層ＴｉＮ／Ｔｉ／ＴｉＳｉx 構造は、誘電
層１２および接合領域１６といった下にある層にＷ層３
２を密着させる働きをする。接着層は、上記の剥離とい
う問題を防止するために、プラグ層３２と誘電体１２と
を十分に密着させねばならない。適切な密着をもたらす
１つの方法は、接着が通常は問題となる領域の上で誘電
体と接着層との間の適切な相互作用を維持することであ
る。主として、接着層がＳｉ原子があまりない誘電体１
２の上で十分なシリサイドを有することが重要である。
Ｓｉがまばらな領域の上にシリサイドを形成すること
は、シリサイドがより多くある領域で形成するよりも一
般により困難なものである。
われた半導体ウェハ上に形成されるプラグ層３２が示さ
れている。プラグ層３２は好ましくはＷである導電材料
を含む。プラグ層３２を用いるとき、Ｔｉ層３０から形
成される接着層ＴｉＮ／Ｔｉ／ＴｉＳｉx 構造は、誘電
層１２および接合領域１６といった下にある層にＷ層３
２を密着させる働きをする。接着層は、上記の剥離とい
う問題を防止するために、プラグ層３２と誘電体１２と
を十分に密着させねばならない。適切な密着をもたらす
１つの方法は、接着が通常は問題となる領域の上で誘電
体と接着層との間の適切な相互作用を維持することであ
る。主として、接着層がＳｉ原子があまりない誘電体１
２の上で十分なシリサイドを有することが重要である。
Ｓｉがまばらな領域の上にシリサイドを形成すること
は、シリサイドがより多くある領域で形成するよりも一
般により困難なものである。
【００２４】図５（ａ）−５（ｃ）を参照すれば、図３
の領域５の３ステップアニールサイクルの間の詳細な断
面図が示される。図５（ａ）は、Ｔｉ層３０が３０ない
し６０秒間６００ないし６１０℃の間の温度でＮＨ3 に
さらされる第１の温度サイクルを示す。第１の温度サイ
クルの結果、上表面で窒化が生じてＴｉＮ層３４を形成
する。図５（ｂ）は、２０ないし４０秒間７００ないし
７５０℃の間の温度で行なわれる別の異なる第２のアニ
ールサイクルを示す。第２の温度サイクルの結果、シリ
サイド化が開始され、Ｔｉ層３０の下側部分でＴｉＳｉ
x 層３６の形成が始まる。このように、図５（ａ）の矢
印３８はＮＨ3 雰囲気から層３４への窒素原子の進入お
よび拡散を示す。同様に、矢印４０は領域１６から層３
６へのシリコン原子の進入を示す。図５（ａ）および５
（ｂ）に示される２つのステップに従い、実質的な量の
シリサイド化が生じる前に窒化が意図的に行なわれる。
ｐタイプ不純物領域１６内のおよそ１０16原子／ｃｍ2
というボロンの典型的な注入ドーズ量では、７００℃を
下回る温度ではシリコンの混入は実質的には発生しない
ため、第１の低い温度サイクルではＴｉＳｉx の代わり
に主としてＴｉＮが発生するだろう。およそ７００℃と
いう第２のより高い温度レベルで初めてシリサイド化が
始まるであろう。このように、第１の温度ステップは、
シリサイド化に先行してコンタクト領域内に所与の厚み
のＴｉＮバリアを固定するために用いられる。したがっ
てシリサイド化が開始される前に窒化を実質的に全部行
なうことができる。２００ないし２５０オングストロー
ムよりも大きな既存のＴｉ膜（すなわちほぼ２５０ない
し３２０オングストロームのＴｉ膜）の中で、ＴｉＮ層
はおよそ２００ないし２５０オングストロームという最
大の厚みで形成される。
の領域５の３ステップアニールサイクルの間の詳細な断
面図が示される。図５（ａ）は、Ｔｉ層３０が３０ない
し６０秒間６００ないし６１０℃の間の温度でＮＨ3 に
さらされる第１の温度サイクルを示す。第１の温度サイ
クルの結果、上表面で窒化が生じてＴｉＮ層３４を形成
する。図５（ｂ）は、２０ないし４０秒間７００ないし
７５０℃の間の温度で行なわれる別の異なる第２のアニ
ールサイクルを示す。第２の温度サイクルの結果、シリ
サイド化が開始され、Ｔｉ層３０の下側部分でＴｉＳｉ
x 層３６の形成が始まる。このように、図５（ａ）の矢
印３８はＮＨ3 雰囲気から層３４への窒素原子の進入お
よび拡散を示す。同様に、矢印４０は領域１６から層３
６へのシリコン原子の進入を示す。図５（ａ）および５
（ｂ）に示される２つのステップに従い、実質的な量の
シリサイド化が生じる前に窒化が意図的に行なわれる。
ｐタイプ不純物領域１６内のおよそ１０16原子／ｃｍ2
というボロンの典型的な注入ドーズ量では、７００℃を
下回る温度ではシリコンの混入は実質的には発生しない
ため、第１の低い温度サイクルではＴｉＳｉx の代わり
に主としてＴｉＮが発生するだろう。およそ７００℃と
いう第２のより高い温度レベルで初めてシリサイド化が
始まるであろう。このように、第１の温度ステップは、
シリサイド化に先行してコンタクト領域内に所与の厚み
のＴｉＮバリアを固定するために用いられる。したがっ
てシリサイド化が開始される前に窒化を実質的に全部行
なうことができる。２００ないし２５０オングストロー
ムよりも大きな既存のＴｉ膜（すなわちほぼ２５０ない
し３２０オングストロームのＴｉ膜）の中で、ＴｉＮ層
はおよそ２００ないし２５０オングストロームという最
大の厚みで形成される。
【００２５】図５（ｃ）は、それぞれ図５（ａ）および
５（ｂ）である第１および第２の温度サイクルとは別個
の異なる第３の温度サイクルを示す。特定的には、第３
の温度サイクルは第２の温度サイクルが完了した後に発
生する。第３の温度サイクルは、８００℃ないし８５０
℃の間の温度で１０ないし３０秒間発生する。温度を上
昇させてシリサイド化プロセスを促進し、先に形成され
たＴｉＳｉx を、デバイスの動作温度でより原子的に安
定状態にある低抵抗のシリサイドに変換する。すなわ
ち、第３の温度サイクルは支配的な量のＴｉＳｉx をＴ
ｉＳｉ2 に変換する。第３のステップで少量の窒化が領
域５において発生するであろうが、成長するＴｉＳｉx
膜が存在するために実質的に最小となるであろうと仮定
される。３層構造における各層の性質が競合するため
に、たとえ温度が上昇してもそれらの層がさらに成長す
ることは最小に抑えられるであろう。
５（ｂ）である第１および第２の温度サイクルとは別個
の異なる第３の温度サイクルを示す。特定的には、第３
の温度サイクルは第２の温度サイクルが完了した後に発
生する。第３の温度サイクルは、８００℃ないし８５０
℃の間の温度で１０ないし３０秒間発生する。温度を上
昇させてシリサイド化プロセスを促進し、先に形成され
たＴｉＳｉx を、デバイスの動作温度でより原子的に安
定状態にある低抵抗のシリサイドに変換する。すなわ
ち、第３の温度サイクルは支配的な量のＴｉＳｉx をＴ
ｉＳｉ2 に変換する。第３のステップで少量の窒化が領
域５において発生するであろうが、成長するＴｉＳｉx
膜が存在するために実質的に最小となるであろうと仮定
される。３層構造における各層の性質が競合するため
に、たとえ温度が上昇してもそれらの層がさらに成長す
ることは最小に抑えられるであろう。
【００２６】図６（ａ）から６（ｃ）を参照すれば、そ
れぞれ図５（ａ）から５（ｃ）を規定するのに用いられ
たサイクルと同じ３つの温度サイクルでの、図３の領域
６の詳細が示される。図６（ａ）は、誘電体１２の上に
あるＴｉ層の上での第１の温度サイクルの結果を示す。
ＮＨ3 からの窒素原子３８がＴｉ層３０の上面に拡散し
ＴｉＮ層４２ａを形成する。図６（ｂ）に示される第２
の温度サイクルでは、ＴｉＮ層４２ａは厚みが増して層
４２ｂになる。しかしながら、図６（ｂ）に示すよう
に、第２のアニールサイクルで特定される温度では、層
３０のわずかな量しかシリサイドに変換しないだろう。
したがって参照番号４４ａで示されるシリサイド層は一
般に、図５（ｂ）に示されるシリサイド層３６と比較し
て非常に薄い。領域５よりも領域６のシリサイドがより
薄くなる主な理由は、領域１６内のＳｉ原子に対し、誘
電体１２内の「自由」Ｓｉ原子の濃度が低いことによ
る。したがって、温度がより高い第３のアニールサイク
ルが、図５（ｃ）および６（ｃ）に示される十分なシリ
サイドを形成するのに必要である。特定的に、図６
（ｃ）はシリサイド層４４ａが４４ｂへと厚みを増すこ
とを示す。シリサイド層４４ｂの厚みの増大は、ＴｉＳ
ｉx を介するＴｉＮ／Ｔｉのその下の誘電体１２に対す
る密着性を高めるのに必要である。３つの異なる別々の
温度サイクルを用いると、ＮＨ3 雰囲気における各サイ
クルは、接合１６および誘電体１２の上のバリアの最大
の厚み３４を確実にし、かつ誘電体１２の上のシリサイ
ドの最大の厚み４４ｂを確実とすることに役立つ。
れぞれ図５（ａ）から５（ｃ）を規定するのに用いられ
たサイクルと同じ３つの温度サイクルでの、図３の領域
６の詳細が示される。図６（ａ）は、誘電体１２の上に
あるＴｉ層の上での第１の温度サイクルの結果を示す。
ＮＨ3 からの窒素原子３８がＴｉ層３０の上面に拡散し
ＴｉＮ層４２ａを形成する。図６（ｂ）に示される第２
の温度サイクルでは、ＴｉＮ層４２ａは厚みが増して層
４２ｂになる。しかしながら、図６（ｂ）に示すよう
に、第２のアニールサイクルで特定される温度では、層
３０のわずかな量しかシリサイドに変換しないだろう。
したがって参照番号４４ａで示されるシリサイド層は一
般に、図５（ｂ）に示されるシリサイド層３６と比較し
て非常に薄い。領域５よりも領域６のシリサイドがより
薄くなる主な理由は、領域１６内のＳｉ原子に対し、誘
電体１２内の「自由」Ｓｉ原子の濃度が低いことによ
る。したがって、温度がより高い第３のアニールサイク
ルが、図５（ｃ）および６（ｃ）に示される十分なシリ
サイドを形成するのに必要である。特定的に、図６
（ｃ）はシリサイド層４４ａが４４ｂへと厚みを増すこ
とを示す。シリサイド層４４ｂの厚みの増大は、ＴｉＳ
ｉx を介するＴｉＮ／Ｔｉのその下の誘電体１２に対す
る密着性を高めるのに必要である。３つの異なる別々の
温度サイクルを用いると、ＮＨ3 雰囲気における各サイ
クルは、接合１６および誘電体１２の上のバリアの最大
の厚み３４を確実にし、かつ誘電体１２の上のシリサイ
ドの最大の厚み４４ｂを確実とすることに役立つ。
【００２７】図７（ａ）を参照すると、Ｔｉ層３０内で
のサンプル深さに対し図示の原子パーセントで規定され
る原子種のグラフが描かれている。特定的には、図７
（ａ）は、ＮＨ3 雰囲気中５９０℃のアニールから生じ
る、ソース／ドレイン接合１６の上のＴｉ層３０内の原
子種の濃度を示す。図７（ｂ）は同じ条件を示している
が、アニールの温度はより高く６１０℃である。図７
（ｃ）は６５０℃というさらに高いアニールの温度を示
す。図７（ａ）から７（ｃ）を比較すると、５９０℃で
の濃度レベルＡは、濃度レベルＡ′およびＡ′′よりも
深いことを示している。実験結果に基づくと、しきい値
量を超えて温度が上昇すると、それに従いＮ濃度が減少
する。最大の、または最大の窒素の深さを発生させるし
きい値温度は、５９０℃と６１０℃との間であり、より
好ましくは６００℃と６１０℃との間であることが意図
されている。
のサンプル深さに対し図示の原子パーセントで規定され
る原子種のグラフが描かれている。特定的には、図７
（ａ）は、ＮＨ3 雰囲気中５９０℃のアニールから生じ
る、ソース／ドレイン接合１６の上のＴｉ層３０内の原
子種の濃度を示す。図７（ｂ）は同じ条件を示している
が、アニールの温度はより高く６１０℃である。図７
（ｃ）は６５０℃というさらに高いアニールの温度を示
す。図７（ａ）から７（ｃ）を比較すると、５９０℃で
の濃度レベルＡは、濃度レベルＡ′およびＡ′′よりも
深いことを示している。実験結果に基づくと、しきい値
量を超えて温度が上昇すると、それに従いＮ濃度が減少
する。最大の、または最大の窒素の深さを発生させるし
きい値温度は、５９０℃と６１０℃との間であり、より
好ましくは６００℃と６１０℃との間であることが意図
されている。
【００２８】この分析は、電子分光化学分析（ＥＳＣ
Ａ）を用いて行なわれた。ＥＳＣＡでは低エネルギのＸ
線を利用して読取可能な光電子放出を生じさせる。光電
子放出を読取ると、サンプルのＴｉ層内のさまざまな高
さレベルでの化学組成の分析が可能になる。ＥＳＣＡ技
術は、ターゲット物質内の原子種を決定する１つの方法
として当業者には周知である。ＥＳＣＡによる実験は、
６×１０15原子／ｃｍ2のホウ素で注入された接合の上
にあるＴｉ層に対して行なわれた。実験が行なわれたｐ
タイプ接合の深さは０．４μｍで形成された。Ｔｉ膜
は、厚みほぼ８００ないし１１００オングストローム
で、ＤＣマグネトロンスパッタリングシステムからスパ
ッタ堆積された。熱処理プロセス全体の間、サンプル内
での窒素の拡散のために用いられるＮＨ3 の流れは、ほ
ぼ３５００ｓｃｃｍに設定され、図７（ａ）から７
（ｃ）において規定される温度は５℃未満の差を伴いそ
れぞれ５９０℃、６１０℃および６５０℃で設定され
た。ＥＳＣＡの実験結果は、ラザフォード後方散乱分光
（ＲＢＳ）といったその他の材料特徴化技術を用いて立
証された。ｐタイプ接合材料は、上記の理由により最悪
の場合の材料として選択された。ｐタイプ接合よりもｎ
タイプ接合の上でより厚いＴｉＮ層が形成されるであろ
うことが予想される。結果としてのＴｉＮ相の層はま
た、少なくとも２９．５原子％Ｎ、および一般的には２
９．５原子％と５３．７原子％Ｎとの間である層として
規定される。このように、レベルＡ、Ａ′およびＡ′′
は、Ｔｉ層３０の上表面でＴｉＮ相を形成するのに必要
な最小原子％を示す。したがって領域５における接合の
上に形成されるＴｉＮ層は図７ａにおいて２４０オング
ストロームに近い最大の厚みで示される。窒素の原子％
が２９．５未満であると、この明細書においてＴｉＮと
して規定されるものを形成するには十分でないと考えら
れ、したがって図５（ａ）−５（ｃ）の参照番号３４な
らびに図６（ａ）−６（ｃ）の参照番号４２ａおよび４
２ｂとして示されるＴｉＮ層の厚みを提供しないであろ
う。
Ａ）を用いて行なわれた。ＥＳＣＡでは低エネルギのＸ
線を利用して読取可能な光電子放出を生じさせる。光電
子放出を読取ると、サンプルのＴｉ層内のさまざまな高
さレベルでの化学組成の分析が可能になる。ＥＳＣＡ技
術は、ターゲット物質内の原子種を決定する１つの方法
として当業者には周知である。ＥＳＣＡによる実験は、
６×１０15原子／ｃｍ2のホウ素で注入された接合の上
にあるＴｉ層に対して行なわれた。実験が行なわれたｐ
タイプ接合の深さは０．４μｍで形成された。Ｔｉ膜
は、厚みほぼ８００ないし１１００オングストローム
で、ＤＣマグネトロンスパッタリングシステムからスパ
ッタ堆積された。熱処理プロセス全体の間、サンプル内
での窒素の拡散のために用いられるＮＨ3 の流れは、ほ
ぼ３５００ｓｃｃｍに設定され、図７（ａ）から７
（ｃ）において規定される温度は５℃未満の差を伴いそ
れぞれ５９０℃、６１０℃および６５０℃で設定され
た。ＥＳＣＡの実験結果は、ラザフォード後方散乱分光
（ＲＢＳ）といったその他の材料特徴化技術を用いて立
証された。ｐタイプ接合材料は、上記の理由により最悪
の場合の材料として選択された。ｐタイプ接合よりもｎ
タイプ接合の上でより厚いＴｉＮ層が形成されるであろ
うことが予想される。結果としてのＴｉＮ相の層はま
た、少なくとも２９．５原子％Ｎ、および一般的には２
９．５原子％と５３．７原子％Ｎとの間である層として
規定される。このように、レベルＡ、Ａ′およびＡ′′
は、Ｔｉ層３０の上表面でＴｉＮ相を形成するのに必要
な最小原子％を示す。したがって領域５における接合の
上に形成されるＴｉＮ層は図７ａにおいて２４０オング
ストロームに近い最大の厚みで示される。窒素の原子％
が２９．５未満であると、この明細書においてＴｉＮと
して規定されるものを形成するには十分でないと考えら
れ、したがって図５（ａ）−５（ｃ）の参照番号３４な
らびに図６（ａ）−６（ｃ）の参照番号４２ａおよび４
２ｂとして示されるＴｉＮ層の厚みを提供しないであろ
う。
【００２９】図７（ａ）−７（ｃ）に示される実験結果
は、少なくとも２００ないし２４０オングストロームの
厚みのＴｉＮを形成するのに必要な温度範囲を表わして
いる。たとえば温度レベルが６１０℃を上回ると、ｐタ
イプのソース／ドレイン接合１６の上にあるＴｉ層にお
けるＴｉＮの厚みを増大させないであろう。このよう
に、実験結果は図５（ａ）および６（ａ）に示される第
１の温度サイクルが、シリサイド化に先行して最大のＴ
ｉＮ層３４を生じさせることを示している。図８（ａ）
−８（ｃ）は、誘電体１２の上にある領域６で測定した
Ｔｉ層３０内の原子種の割合を示すグラフである。特定
的には、図８（ａ）−８（ｃ）はそれぞれ、５５０℃、
６５０℃および７００℃というアニール温度を示す。Ｔ
ｉ層の厚みおよびＮＨ3 の流量の開始パラメータは、図
７（ａ）−７（ｃ）の結果を引出すのに用いられたもの
と一致する。図８（ａ）と８（ｂ）とを比較すると、高
温では、ポイントＢで示されるほぼ３５０オングストロ
ームの深さではＮ／Ｔｉ原子パーセント比は１．０に近
づくことが示される。図８（ｃ）で示される７００℃と
いう温度では、Ｎ濃度はわずかずつ減少するが、Ｔｉ層
により深く浸透する。このように、７００ないし７５０
℃という温度は、誘電体１２の上にあるＴｉ層３０への
Ｎのより深い浸透をもたらすようである。さらに重要な
ことは、図８（ｂ）と８（ｃ）とを比較すると、温度が
上昇するとＳｉ種の濃度が高まることが示される。図８
（ｃ）は、ほぼ７００℃という温度では、ＳｉはＴｉ層
３０の最も下の部分から浸透することを示す。図８
（ａ）および８（ｂ）に示すように温度が低くなると、
Ｓｉの濃度は決して１０％を超えないようにみえるが、
図８（ｃ）はＢ′部分で１０％を上回るＳｉの濃度が発
生していることを示す。したがって第２の温度サイクル
はＴｉＮの厚みを増大させるために用いるだけでなく、
誘電体１２からの自由なＳｉ原子の生成のために用いら
れる。
は、少なくとも２００ないし２４０オングストロームの
厚みのＴｉＮを形成するのに必要な温度範囲を表わして
いる。たとえば温度レベルが６１０℃を上回ると、ｐタ
イプのソース／ドレイン接合１６の上にあるＴｉ層にお
けるＴｉＮの厚みを増大させないであろう。このよう
に、実験結果は図５（ａ）および６（ａ）に示される第
１の温度サイクルが、シリサイド化に先行して最大のＴ
ｉＮ層３４を生じさせることを示している。図８（ａ）
−８（ｃ）は、誘電体１２の上にある領域６で測定した
Ｔｉ層３０内の原子種の割合を示すグラフである。特定
的には、図８（ａ）−８（ｃ）はそれぞれ、５５０℃、
６５０℃および７００℃というアニール温度を示す。Ｔ
ｉ層の厚みおよびＮＨ3 の流量の開始パラメータは、図
７（ａ）−７（ｃ）の結果を引出すのに用いられたもの
と一致する。図８（ａ）と８（ｂ）とを比較すると、高
温では、ポイントＢで示されるほぼ３５０オングストロ
ームの深さではＮ／Ｔｉ原子パーセント比は１．０に近
づくことが示される。図８（ｃ）で示される７００℃と
いう温度では、Ｎ濃度はわずかずつ減少するが、Ｔｉ層
により深く浸透する。このように、７００ないし７５０
℃という温度は、誘電体１２の上にあるＴｉ層３０への
Ｎのより深い浸透をもたらすようである。さらに重要な
ことは、図８（ｂ）と８（ｃ）とを比較すると、温度が
上昇するとＳｉ種の濃度が高まることが示される。図８
（ｃ）は、ほぼ７００℃という温度では、ＳｉはＴｉ層
３０の最も下の部分から浸透することを示す。図８
（ａ）および８（ｂ）に示すように温度が低くなると、
Ｓｉの濃度は決して１０％を超えないようにみえるが、
図８（ｃ）はＢ′部分で１０％を上回るＳｉの濃度が発
生していることを示す。したがって第２の温度サイクル
はＴｉＮの厚みを増大させるために用いるだけでなく、
誘電体１２からの自由なＳｉ原子の生成のために用いら
れる。
【００３０】図８（ａ）−８（ｃ）は、ＥＳＣＡ材料特
徴化技術を用いた実験結果から引出されたものである。
グラフ８（ａ）−８（ｃ）は、ＮＨ3 雰囲気を備える急
速熱処理チャンバから引出されたものであり、結果生じ
るサンプルは誘電体上に形成されるスパッタ堆積された
Ｔｉ層である。スパッタ堆積はＤＣマグネトロンスパッ
タ装置において実行され、誘電体は厚み８００ないし１
０００オングストロームとして既に存在している。結果
としてグラフ７（ａ）−８（ｃ）となる各温度サイクル
は、ほぼ９０秒間行なわれた。示された結果を規定する
のに用いられる実験上の手順およびパラメータは、ファ
ラハニらによる、「ＮＨ3 における急速熱処理された膜
の電気的、冶金的および機械的行動の研究」、ジャーナ
ルオブエレクトロケミカルソサエティ、１巻、１４１、
２号、１９９４年２月（本明細書中に引用により援用す
る）において詳しく述べられている。
徴化技術を用いた実験結果から引出されたものである。
グラフ８（ａ）−８（ｃ）は、ＮＨ3 雰囲気を備える急
速熱処理チャンバから引出されたものであり、結果生じ
るサンプルは誘電体上に形成されるスパッタ堆積された
Ｔｉ層である。スパッタ堆積はＤＣマグネトロンスパッ
タ装置において実行され、誘電体は厚み８００ないし１
０００オングストロームとして既に存在している。結果
としてグラフ７（ａ）−８（ｃ）となる各温度サイクル
は、ほぼ９０秒間行なわれた。示された結果を規定する
のに用いられる実験上の手順およびパラメータは、ファ
ラハニらによる、「ＮＨ3 における急速熱処理された膜
の電気的、冶金的および機械的行動の研究」、ジャーナ
ルオブエレクトロケミカルソサエティ、１巻、１４１、
２号、１９９４年２月（本明細書中に引用により援用す
る）において詳しく述べられている。
【００３１】この開示の利益を受ける当業者は、この発
明が大きく異なるシリコン基板トポグラフィ上の数多く
のメタライゼーション機構に応用可能であることを理解
するであろう。さらに、上記のこの発明の形式は好まし
い実施例とされていることが理解されるだろう。前掲の
特許請求の範囲において述べられるこの発明の精神およ
び範囲から逸脱することなく数多くの変形および変更が
行なわれ得る。前掲の特許請求の範囲は係るすべての変
形および変更を包含すると解釈されることを意図してい
る。
明が大きく異なるシリコン基板トポグラフィ上の数多く
のメタライゼーション機構に応用可能であることを理解
するであろう。さらに、上記のこの発明の形式は好まし
い実施例とされていることが理解されるだろう。前掲の
特許請求の範囲において述べられるこの発明の精神およ
び範囲から逸脱することなく数多くの変形および変更が
行なわれ得る。前掲の特許請求の範囲は係るすべての変
形および変更を包含すると解釈されることを意図してい
る。
【図１】金属酸化物半導体（ＭＯＳ）プロセス技術に従
い部分的に形成された電子デバイスの断面図である。
い部分的に形成された電子デバイスの断面図である。
【図２】Ｔｉ層が上に設けられた図１のデバイスの断面
図である。
図である。
【図３】この発明に従って３ステップのアニールサイク
ルが行なわれている、Ｔｉで覆われたデバイスの断面図
である。
ルが行なわれている、Ｔｉで覆われたデバイスの断面図
である。
【図４】上にプラグ層が設けられた、Ｔｉで覆われたデ
バイスの断面図である。
バイスの断面図である。
【図５】図３の領域５におけるアニールサイクルを示す
詳細な断面図であり、（ａ）−（ｃ）は、それぞれアニ
ールサイクルの３つのステップを示す。
詳細な断面図であり、（ａ）−（ｃ）は、それぞれアニ
ールサイクルの３つのステップを示す。
【図６】図３の領域６におけるアニールサイクルを示す
詳細な断面図であり、（ａ）−（ｃ）は、それぞれアニ
ールサイクルの３つのステップを示す。
詳細な断面図であり、（ａ）−（ｃ）は、それぞれアニ
ールサイクルの３つのステップを示す。
【図７】ｐタイプ接合の上にあるＴｉ膜からの電子分光
分析（ＥＳＣＡ）読取のグラフの図であり、Ｔｉ膜は
（ａ）−（ｃ）においてそれぞれ５９０℃、６１０℃お
よび６５０℃で加熱される。
分析（ＥＳＣＡ）読取のグラフの図であり、Ｔｉ膜は
（ａ）−（ｃ）においてそれぞれ５９０℃、６１０℃お
よび６５０℃で加熱される。
【図８】誘電体の上にあるＴｉ膜からのＥＳＣＡ読取の
グラフの図であり、１０００オングストロームの酸化物
の上にあるＴｉ膜は（ａ）−（ｃ）においてそれぞれ５
５０℃、６５０℃および７００℃で加熱される。
グラフの図であり、１０００オングストロームの酸化物
の上にあるＴｉ膜は（ａ）−（ｃ）においてそれぞれ５
５０℃、６５０℃および７００℃で加熱される。
１２ 誘電体 １４ ゲート導体 １６ 接合領域 １８ シリコン基板 ３０ Ｔｉ層
フロントページの続き (72)発明者 エム・エム・ファラハーニ アメリカ合衆国、78747 テキサス州、オ ースティン、ジュピター・ヒルズ・ドライ ブ、10006 (72)発明者 シャイアム・ガルグ アメリカ合衆国、78739−4313 テキサス 州、オースティン、テケイト・トレイル、 4007
Claims (16)
- 【請求項１】 半導体ウェハ上に窒化チタンおよびチタ
ンシリサイドを形成する方法であって、 半導体ウェハ上にチタンの層を堆積するステップと、 ＮＨ3 中で第１の温度で第１の期間チタンの層を加熱す
る第１の加熱ステップと、 前記第１の期間に続きＮＨ3 中で前記第１の温度よりも
高い第２の温度で第２の期間チタンの層を加熱する第２
の加熱ステップと、 前記第２の期間に続きＮＨ3 中で前記第２の温度よりも
高い第３の温度で第３の期間加熱する第３の加熱ステッ
プとを含む、半導体ウェハ上に窒化チタンおよびチタン
シリサイドを形成する方法。 - 【請求項２】 前記第１の加熱ステップは、前記チタン
が堆積された半導体ウェハを、６００℃ないし６１０℃
の間の温度に加熱された急速熱処理チャンバに３０ない
し６０秒間設置するステップを含む、請求項１に記載の
方法。 - 【請求項３】 前記半導体ウェハはシリコン基板および
シリコン酸化物表面を含み、その上に前記チタンの層が
堆積され、前記第１の加熱ステップは前記シリコン基板
の上にある２００と２４０オングストロームとの間のチ
タンを窒化チタンに変換するステップを含む、請求項１
に記載の方法。 - 【請求項４】 前記窒化チタン化合物は、チタンに対し
相対原子量２９ないし５４％の範囲である窒素の原子パ
ーセンテージを含む、請求項３に記載の方法。 - 【請求項５】 前記第２の加熱ステップは、前記チタン
が堆積された半導体ウェハを、７００℃ないし７５０℃
の間の温度に加熱された急速熱処理チャンバに２０ない
し４０秒間設置するステップを含む、請求項１に記載の
方法。 - 【請求項６】 前記半導体ウェハはシリコン基板および
シリコン酸化物表面を含み、その上に前記チタンの層が
堆積され、前記第２の加熱ステップは、 前記シリコン基板の上にあるチタンからチタンシリサイ
ドへの変換を開始するステップと、 前記シリコン酸化物の上にある６５０と７２０オングス
トロームとの間のチタンを窒化チタンに同時に変換する
ステップとを含む、請求項１に記載の方法。 - 【請求項７】 前記窒化チタン化合物は、チタンに対し
相対原子量２９ないし５４％の範囲である窒素の原子パ
ーセンテージを含む、請求項６に記載の方法。 - 【請求項８】 前記第３の加熱ステップは、前記チタン
が堆積された半導体ウェハを、８００℃ないし８５０℃
の間の温度に加熱された急速熱処理チャンバに２０ない
し３０秒間設置するステップを含む、請求項１に記載の
方法。 - 【請求項９】 前記半導体ウェハはシリコン基板および
誘電体表面を含み、その上に前記チタンの層が堆積さ
れ、前記第３の加熱ステップは前記誘電体およびシリコ
ン基板の上にあるチタン−シリコンの混合物をチタンダ
イシリサイドに変換するステップを含む、請求項１に記
載の方法。 - 【請求項１０】 前記第１、第２および第３の加熱ステ
ップの後に前記チタンが堆積された半導体基板の上にタ
ングステンの層を堆積するステップをさらに含む、請求
項１に記載の方法。 - 【請求項１１】 前記第１、第２および第３の加熱ステ
ップは、前記加熱ステップの間に前記チャンバを開放せ
ずに単一の加熱チャンバ内で発生する、請求項１に記載
の方法。 - 【請求項１２】 チタン層内にチタンシリサイドを形成
する前にｐタイプシリコン基板の上にあるチタン層内に
２００と２４０オングストロームとの間の窒化チタンを
形成する方法であって、 先にｐタイプイオンが注入されたシリコン基板の上にチ
タンの層を堆積するステップと、 ＮＨ3 雰囲気中で６００℃ないし６１０℃で３０ないし
６０秒間チタンの層を第１加熱し、前記チタン層の上部
分に２００と２４０オングストロームとの間の窒化チタ
ンの層を形成するステップと、 ＮＨ3 中で７００℃ないし７５０℃で２０ないし４０秒
間チタンの層を第２加熱し、前記チタン層の下部分にお
けるチタンシリサイドの層の形成を開始するステップと
を含む、窒化チタンを形成する方法。 - 【請求項１３】 前記第１および第２の加熱ステップ
は、前記チタンが堆積されたシリコン基板を加熱された
急速熱処理チャンバに設置するステップを含む、請求項
１２に記載の方法。 - 【請求項１４】 チタン層内にチタンシリサイドを形成
する前に誘電体の上にあるチタン層内に６５０と７００
オングストロームとの間の窒化チタンを形成する方法で
あって、 シリコン基板の上に酸化物を形成するステップと、 前記酸化物の上にチタンの層を堆積するステップと、 ＮＨ3 雰囲気中で７００℃ないし７５０℃で２０ないし
４０秒間チタンの層を第１加熱し、前記チタン層の上部
分に５００と５２０オングストロームとの間の窒化チタ
ンの層を形成するステップと、 ＮＨ3 雰囲気中で８００℃ないし８５０℃で１０ないし
３０秒間チタンの層を第２加熱し、前記チタン層の下側
部分にチタンシリサイドの層を形成するステップとを含
む、窒化チタンを形成する方法。 - 【請求項１５】 前記第１および第２の加熱ステップ
は、前記チタンが堆積された誘電体を加熱された急速熱
処理チャンバに設置するステップを含む、請求項１４に
記載の方法。 - 【請求項１６】 前記第１、第２および第３の加熱ステ
ップの後に前記チタンが堆積された誘電体の上にタング
ステンの層を堆積するステップをさらに含む、請求項１
４に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/382217 | 1995-01-31 | ||
| US08/382,217 US5612253A (en) | 1995-01-31 | 1995-01-31 | Method for forming ordered titanium nitride and titanium silicide upon a semiconductor wafer using a three-step anneal process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08255768A true JPH08255768A (ja) | 1996-10-01 |
| JP4112026B2 JP4112026B2 (ja) | 2008-07-02 |
Family
ID=23507994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01320396A Expired - Fee Related JP4112026B2 (ja) | 1995-01-31 | 1996-01-29 | 半導体ウェハ上に窒化チタンおよびチタンシリサイドを形成する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5612253A (ja) |
| EP (1) | EP0725431A3 (ja) |
| JP (1) | JP4112026B2 (ja) |
| KR (1) | KR960030336A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030053365A (ko) * | 2001-12-22 | 2003-06-28 | 동부전자 주식회사 | 반도체소자의 제조방법 |
| JP2004006929A (ja) * | 2003-07-04 | 2004-01-08 | Hitachi Ltd | 半導体装置 |
| KR100459932B1 (ko) * | 2001-12-24 | 2004-12-04 | 동부전자 주식회사 | 반도체장치의 제조방법 |
| KR100483027B1 (ko) * | 2001-12-26 | 2005-04-15 | 주식회사 하이닉스반도체 | 반도체소자의 실리사이드층 형성 방법 |
| KR100850068B1 (ko) * | 2006-07-20 | 2008-08-04 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 이의 실리사이드막 제조 방법 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0174878B1 (ko) * | 1995-11-17 | 1999-04-01 | 양승택 | 확산 장벽층 형성방법 |
| KR0175030B1 (ko) * | 1995-12-07 | 1999-04-01 | 김광호 | 반도체 소자의 고내열 금속 배선 구조 및 그 형성 방법 |
| US6093639A (en) * | 1996-10-30 | 2000-07-25 | United Microelectronics Corp. | Process for making contact plug |
| US5950107A (en) * | 1996-12-17 | 1999-09-07 | Intel Corporation | In-situ pre-ILD deposition treatment to improve ILD to metal adhesion |
| KR100402242B1 (ko) * | 1996-12-30 | 2004-03-18 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
| US5911114A (en) * | 1997-03-21 | 1999-06-08 | National Semiconductor Corporation | Method of simultaneous formation of salicide and local interconnects in an integrated circuit structure |
| US6953749B2 (en) * | 1997-08-13 | 2005-10-11 | Micron Technology, Inc. | Methods of forming refractory metal silicide components and methods of restricting silicon surface migration of a silicon structure |
| JP3450163B2 (ja) * | 1997-09-12 | 2003-09-22 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR19990030794A (ko) * | 1997-10-06 | 1999-05-06 | 윤종용 | 반도체장치의 제조방법 및 이에 따라 제조되는 반도체장치 |
| US5937325A (en) * | 1997-11-07 | 1999-08-10 | Advanced Micro Devices, Inc. | Formation of low resistivity titanium silicide gates in semiconductor integrated circuits |
| US5966605A (en) * | 1997-11-07 | 1999-10-12 | Advanced Micro Devices, Inc. | Reduction of poly depletion in semiconductor integrated circuits |
| KR100266328B1 (ko) * | 1997-12-23 | 2000-10-02 | 김규현 | 티타늄실리사이드형성방법및이를이용한티타늄실리사이드의형성온도보정방법 |
| TW366528B (en) * | 1998-03-17 | 1999-08-11 | United Microelectronics Corp | Method of manufacturing self-aligned silicide |
| US6242312B1 (en) | 1999-09-03 | 2001-06-05 | Taiwan Semiconductor Manufacturing Company | Advanced titanium silicide process for very narrow polysilicon lines |
| US7164200B2 (en) * | 2004-02-27 | 2007-01-16 | Agere Systems Inc. | Techniques for reducing bowing in power transistor devices |
| TW200725707A (en) * | 2005-12-30 | 2007-07-01 | Ind Tech Res Inst | Method for forming titanium silicide upon a semiconductor device with lower source/drain sheet resistance |
| WO2010077998A1 (en) * | 2008-12-16 | 2010-07-08 | Silicon Light Machines Corporation | Method of fabricating an integrated device |
| US8877599B2 (en) * | 2012-05-15 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a semiconductor device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5278099A (en) * | 1985-05-13 | 1994-01-11 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device having wiring electrodes |
| US4784973A (en) * | 1987-08-24 | 1988-11-15 | Inmos Corporation | Semiconductor contact silicide/nitride process with control for silicide thickness |
| US4998157A (en) * | 1988-08-06 | 1991-03-05 | Seiko Epson Corporation | Ohmic contact to silicon substrate |
| US5043300A (en) * | 1990-04-16 | 1991-08-27 | Applied Materials, Inc. | Single anneal step process for forming titanium silicide on semiconductor wafer |
| US5236868A (en) * | 1990-04-20 | 1993-08-17 | Applied Materials, Inc. | Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system |
| US5047367A (en) * | 1990-06-08 | 1991-09-10 | Intel Corporation | Process for formation of a self aligned titanium nitride/cobalt silicide bilayer |
| US5023201A (en) * | 1990-08-30 | 1991-06-11 | Cornell Research Foundation, Inc. | Selective deposition of tungsten on TiSi2 |
| EP0491433A3 (en) * | 1990-12-19 | 1992-09-02 | N.V. Philips' Gloeilampenfabrieken | Method of forming conductive region on silicon semiconductor material, and silicon semiconductor device with such region |
| US5250467A (en) * | 1991-03-29 | 1993-10-05 | Applied Materials, Inc. | Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer |
| JPH0669156A (ja) * | 1992-08-13 | 1994-03-11 | Nec Corp | 半導体集積回路装置の製造方法 |
| JP2790157B2 (ja) * | 1992-04-06 | 1998-08-27 | 日本電気株式会社 | 半導体集積回路装置の製造方法 |
-
1995
- 1995-01-31 US US08/382,217 patent/US5612253A/en not_active Expired - Lifetime
-
1996
- 1996-01-23 EP EP96300427A patent/EP0725431A3/en not_active Withdrawn
- 1996-01-29 KR KR1019960001969A patent/KR960030336A/ko not_active Application Discontinuation
- 1996-01-29 JP JP01320396A patent/JP4112026B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030053365A (ko) * | 2001-12-22 | 2003-06-28 | 동부전자 주식회사 | 반도체소자의 제조방법 |
| KR100459932B1 (ko) * | 2001-12-24 | 2004-12-04 | 동부전자 주식회사 | 반도체장치의 제조방법 |
| KR100483027B1 (ko) * | 2001-12-26 | 2005-04-15 | 주식회사 하이닉스반도체 | 반도체소자의 실리사이드층 형성 방법 |
| JP2004006929A (ja) * | 2003-07-04 | 2004-01-08 | Hitachi Ltd | 半導体装置 |
| KR100850068B1 (ko) * | 2006-07-20 | 2008-08-04 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 이의 실리사이드막 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5612253A (en) | 1997-03-18 |
| EP0725431A3 (en) | 1999-10-27 |
| EP0725431A2 (en) | 1996-08-07 |
| JP4112026B2 (ja) | 2008-07-02 |
| KR960030336A (ko) | 1996-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4112026B2 (ja) | 半導体ウェハ上に窒化チタンおよびチタンシリサイドを形成する方法 | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US6281102B1 (en) | Cobalt silicide structure for improving gate oxide integrity and method for fabricating same | |
| JP4866549B2 (ja) | 低減された界面粗さ（界面ラフネス）を有するニッケルシリサイド | |
| US7220674B2 (en) | Copper alloys for interconnections having improved electromigration characteristics and methods of making same | |
| KR100266019B1 (ko) | 반도체장치의제조방법 | |
| JP3191728B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0523055B2 (ja) | ||
| US5401674A (en) | Germanium implant for use with ultra-shallow junctions | |
| JPH07211668A (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| US6930029B2 (en) | Method of passivating an oxide surface subjected to a conductive material anneal | |
| KR100276388B1 (ko) | 코발트/니오븀 이중 금속층 구조를 이용한 실리사이드 형성 방법 | |
| US6812121B2 (en) | Process for forming a low resistivity titanium silicide layer on a silicon semiconductor substrate | |
| US5421974A (en) | Integrated circuit having silicide-nitride based multi-layer metallization | |
| KR0161380B1 (ko) | 반도체장치의 트랜지스터 및 그 제조방법 | |
| KR100671722B1 (ko) | 실리콘 게이트 전계 효과 트랜지스터 디바이스 제조 방법 | |
| US6069073A (en) | Method for forming diffusion barrier layers | |
| JP2658019B2 (ja) | 半導体装置の製造方法 | |
| JPH1197686A (ja) | 半導体装置の製造方法 | |
| KR100355605B1 (ko) | 반도체소자의 콘택전극의 배리어메탈 제조방법 | |
| JPH11214328A (ja) | 半導体装置及びその製造方法 | |
| JPH0529255A (ja) | 半導体装置及びその製造方法 | |
| JPS5950214B2 (ja) | 半導体装置の製造方法 | |
| Burte et al. | Cobalt disilicide formed by rapid thermal annealing and throughmetal arsenic implantation | |
| JPH09260376A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070807 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071227 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080409 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |