[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH08236586A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH08236586A
JPH08236586A JP7100393A JP10039395A JPH08236586A JP H08236586 A JPH08236586 A JP H08236586A JP 7100393 A JP7100393 A JP 7100393A JP 10039395 A JP10039395 A JP 10039395A JP H08236586 A JPH08236586 A JP H08236586A
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode
semiconductor device
hole
auxiliary wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7100393A
Other languages
English (en)
Inventor
Kazumasa Igarashi
一雅 五十嵐
Toku Nagasawa
徳 長沢
Satoshi Tanigawa
聡 谷川
Hideyuki Usui
英之 薄井
Nobuhiko Yoshio
信彦 吉尾
Hisataka Itou
久貴 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP7100393A priority Critical patent/JPH08236586A/ja
Priority to US08/581,260 priority patent/US5990546A/en
Publication of JPH08236586A publication Critical patent/JPH08236586A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】チップスケ−ルパッケ−ジタイプであって、し
かも、半導体チップの電極配置に拘束されること無く被
実装回路基板の導体端にはんだ付けされる外部電極の配
置をチップスケ−ルの範囲内で自由に設定できる低コス
トの半導体装置及びその製造方法を提供する。 【構成】半導体チップ１と補助配線板片２との間が樹脂
３で封止されて成る半導体装置であり、上記補助配線板
片２は引き回し導体２３の両面に絶縁層２４，２５を有
し、半導体チップ１側の絶縁層２４には、引き回し導体
２３から半導体チップ１の電極１１に臨む孔２１３が設
けられ、この孔２１３に充填された金属２１２とこの孔
２１３から突出して形成された金属バンプ２１１により
上記内側電極２１が構成されている。ＴＡＢ法により製
造できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、チップスケ−ルパッケ
−ジ（ＣＳＰ）タイプの半導体装置およびその半導体装
置の製造方法に関するものである。
【０００２】
【従来の技術】半導体装置として、図９に示すように、
リ−ド２’のインナリ−ド部２２’を半導体チップ１’
の電極１１’に接続（バンプ接続）し、リ−ド２’のア
ウタリ−ド部２３’を突出させて半導体チップ１’を樹
脂３’で封止する構造が公知である。この半導体装置
は、所謂、ＴＡＢ（Tape automated bonding)法により
製造することができる。すなわち、インナリ−ド部とア
ウタリ−ド部とを有するリ−ド（銅箔をエッチングによ
り形成）の多数箇を所定の間隔で形成したフィルムキャ
リアテ−プ（スプロケットホ−ルを有する）をスプロケ
ットにより間歇的に搬送し、チップアタッチステ−ショ
ンにおいてフィルムキャリアテ−プのリ−ドのインナリ
−ド部に半導体チップの電極をバンプを用いて接続し、
更に、樹脂塗布ステ−ションで封止樹脂を半導体チップ
の電極側の面に滴下塗布し、而るのち、フィルムキャリ
アテ−プを半導体装置の周りにおいて打ち抜くことによ
り製造することができる。しかし、上記のパッケ−ジ構
造では、リ−ドのアウタリ−ド部のピッチをはんだ付け
精度上かなり広くする必要があり、パッケ−ジが大型に
なり、高密度化に不利である。
【０００３】そこで、チップスケ−ルのパッケ−ジが種
々提案されている。図１０に示す半導体装置は、チップ
スケ−ルパッケ−ジタイプに属し、しかも、半導体チッ
プ１”の電極１１”の配置に拘束されること無く被実装
回路基板の導体端にはんだ付けされる外部電極２２”の
配置をチップスケ−ルの範囲内で自由に設定し得て、外
部電極２２”，２２”間の間隔を充分に広くできる利点
がある。
【０００４】図１０において、１”は半導体チップを、
２”は絶縁支持板（セラミックス板）２５’の片面に引
き回し導体２４”を印刷形成した補助配線板片をそれぞ
れ示し、半導体チップ１”の電極１１”に金属バンプ２
１１”を固着し、この金属バンプ２１１”を補助配線板
片２”の引き回し導体端２４１”に接合し、半導体チッ
プ１”と補助配線板片２”との間を樹脂３”で封止し、
補助配線板片１”の被実装回路基板の導体端に対応する
位置に孔２２１”を設け、この孔２２１”にはんだ２２
２”を充填し、その充填はんだ面にはんだバンプ２２
３”を形成してあり、このはんだバンプ２２３”を使用
してリフロ−法により被実装回路基板に実装される。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
チップスケ−ルパッケ−ジタイプの半導体装置において
は、半導体チップ１”の電極１１”に金属バンプ２１
１”を固着しておく必要があり、半導体チップの製造プ
ロセスが煩雑となり、良品歩留りの悪化が避けられず、
それに伴い半導体チップのコストアップが余儀なくされ
る。また、補助配線板片２”の絶縁支持板２５”にセラ
ミックス板が使用されており、ＴＡＢ法の適用が困難で
ある。
【０００６】本発明の目的は、チップスケ−ルパッケ−
ジタイプであって、しかも、半導体チップの電極配置に
拘束されること無く被実装回路基板の導体端にはんだ付
けされる外部電極の配置をチップスケ−ルの範囲内で自
由に設定できる低コストの半導体装置を提供することに
ある。更に、本発明の目的は、かかるチップスケ−ルパ
ッケ−ジタイプの半導体装置をＴＡＢ法により製造でき
る半導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明に係る半導体装置
は、図１に示すように、半導体チップ１の電極１１に接
続される内側電極２１と被実装回路基板の導体端に接続
される外側電極２２とこれら電極２１，２２間に跨る引
き回し導体２３を有する補助配線板片２の内側電極２１
に半導体チップ１の電極１１が接続され、半導体チップ
１と補助配線板片２との間が樹脂３で封止されて成る半
導体装置であり、上記補助配線板片２は引き回し導体２
３の両面に絶縁層２４，２５を有し、これらの両絶縁層
のうち半導体チップ１側の絶縁層２４には、引き回し導
体２３から半導体チップ１の電極１１に臨む孔２１３が
設けられ、この孔２１３に充填された金属２１２とこの
孔２１３から突出して形成された金属バンプ２１１によ
り上記内側電極２１が構成され、上記外側電極２２は、
他の絶縁層２５に孔２２１が設けられ、この孔２２１に
充填された金属２２２により構成されていることを特徴
とする構成であ。
【０００８】上記補助配線板片を多層構造とし、各層の
引き回し導体に対し半導体チップの対応電極に対する内
側電極並びにその半導体チップの対応電極に導通される
被実装回路基板の対応導体端に対する外側電極を設ける
ことができ、また、半導体チップの外面の横エッジ部を
樹脂または接着シ−トで封止すること、あるいは、半導
体チップの外面の全面を樹脂または接着シ−トで封止す
ることもできる。更に、補助配線板片の平面寸法は半導
体チップに等しいか、半導体チップの平面積の２００％
以下とされ、補助配線板片の封止樹脂に接する絶縁層表
面の表面張力を３５ｍＪ／ｍ2以上とするか、あるい
は、補助配線板片の封止樹脂に接する絶縁層表面を０．
００５μｍ〜０．５μｍ径の凹凸面とすることが好まし
い。
【０００９】本発明に係る半導体装置の製造方法は、半
導体チップの電極に接続される内側電極と被実装回路基
板の導体端に接続される外側電極とこれら電極間に跨る
引き回し導体とからなる補助配線部を積層フィルム基材
の長手方向に所定の間隔を隔てて有し、引き回し導体は
絶縁層に挾まれ、これらの両絶縁層のうち半導体チップ
側の絶縁層には、引き回し導体から半導体チップの電極
に臨む孔が設けられ、この孔に充填された金属とこの孔
から突出して形成された金属バンプにより上記内側電極
が構成され、上記外側電極は、他の絶縁層に孔が設けら
れ、この孔に充填された金属により構成されたフィルム
キャリアテ−プを製作し、このフィルムキャリアテ−プ
を送りつつ上記補助配線部の内側電極に半導体チップの
電極を接続し、少なくとも半導体チップとフィルムキャ
リアテ−プとの間を樹脂で封止し、更に、フィルムキャ
リアテ−プを半導体チップの周りにおいて打ち抜くこと
を特徴とする構成である。
【００１０】
【作用】半導体チップ１の電極１１に接合する補助配線
板片２の内側電極２１の金属バンプ２１１を、補助配線
板片２の絶縁層２４に孔２１２を穿設し、この孔２１２
に金属２１３を充填し、金属線（金線、はんだ線等）の
先端を溶かし、溶融金属を表面張力により球状化させ、
その球状化溶融金属を前記充填金属２１３の頂上に付着
させる方法（ワイヤ−バンプ法）により、または、前記
充填金属２１３の頂上にめっきで金属を盛り上げる方法
により形成できる。
【００１１】この場合、孔２１２頂上の金属面への溶融
金属または金属イオンの付着力が孔周囲の合成樹脂面へ
の溶融金属または金属イオンの付着力に較べて著しく大
であり、充填金属の頂上のみに金属が付着して良好に金
属バンプが形成され、金属が広がって不良品となるのを
よく排除できる。従って、半導体チップの電極に金属バ
ンプを形成する場合や引き回し導体端に直接に金属バン
プを形成する場合に較べ、歩留りを良く保証できる。
【００１２】特に、補助配線板片に多層構造のものを使
用する場合は、異なる半導体チップ電極に対する引き回
し導体が３次元空間で配線され、２次元空間での配線
（同一平面内での配線）のときの配線交叉を排除するた
めの迂回配線が不要となり、それだけ引き回し導体の長
さを短くできるので、半導体チップのリニア特性を向上
できる。また、補助配線板片の封止樹脂に接する面が樹
脂フィルム面であり、このフィルム表面の表面張力のア
ップ、微細凹凸処理により導電不良率を実質上０にで
き、チップスケ−ルパッケ−ジタイプの半導体装置の信
頼性を向上できる。
【００１３】更に、ＴＡＢ法により製造でき、自動化に
よる生産の合理化を図ることができる。
【００１４】
【実施例】以下、図面を参照しつつ本発明の実施例につ
いて説明する。図１の（イ）は本発明に係る半導体装置
の一実施例を示す説明図、図１の（ロ）は同じく一部を
欠切した斜視説明図であり、引き回し導体が外側に引き
回されている。図１の（ハ）に本発明に係る半導体装置
の別実施例を示す説明図であり、引き回し導体が内側に
引き回されている。図１の（イ）乃至図１の（ハ）にお
いて、１は半導体チップである。２は補助配線板片であ
り、半導体チップの電極に金属バンプ２１１において接
合された内側電極２１と、内側電極２１の背面位置とは
異なる位置に存する外側電極２２と、これらの両電極２
１−２２に跨る引き回し導体２３と、引き回し導体２３
の両面に設けられた絶縁層２４，２５とからなり、半導
体チップ１と補助配線板片２との間が樹脂３で封止され
ている。内側電極２１は絶縁層２４に穿設された内側電
極用孔２１２に充填された金属２１３と充填金属２１３
の端面に形成された金属バンプ２１１とにより構成さ
れ、外側電極２２は絶縁層２５に穿設された外側電極用
孔２２１に充填された金属２２２により構成され、充填
金属２２２の端面には金属バンプ２２３が形成される。
【００１５】上記補助配線板片２の大きさは、半導体チ
ップ１の平面寸法（通常、３ｍｍ〜２０ｍｍ角）に等し
いか、半導体チップ１の平面寸法の２００％以下、好ま
しくは、１３０％以下とされる。上記外側電極２２，２
２相互間の間隔につては、被実装回路基板にはんだ付け
する際でのはんだブリッジを防止するために、上記補助
配線板片２の平面寸法内でできるだけ広くすることが要
求され、通常ほぼ等間隔とされる。
【００１６】上記補助配線板片２は図２に示すように多
層構造とすることもできる。図２において、半導体チッ
プ１の一の電極１１とこの電極１１に導通させるべき被
実装回路基板の導体端１１０の対が一の層の引き回し導
体２３に対応され、この引き回し導体２３からその半導
体チップ電極１１に臨む孔２１２が絶縁積層ａに設けら
れ、この孔２１２に金属２１３が充填され、その充填金
属２１３の頂上面に金属バンプ２１１が形成されてその
一の引き回し導体２３に対する内側電極２１が形成され
ている。また、その一の引き回し導体２３からその一の
半導体チップ電極１１に導通させるべき被実装回路基板
の一の導体端１１０に臨む孔２２１が絶縁積層ａに設け
られ、この孔２２１に金属２２２が充填されてその一の
引き回し導体２３に対する外側電極２２が形成され、そ
の充填金属２２２の頂上面がはんだバンプ２２３を介し
て被実装配線板の導体端に接続される。
【００１７】上記半導体装置は図３の（イ）〜図３の
（リ）に示す作業手順で製造することができる。まず、
図３の（イ）に示すように、絶縁支持フィルム２４の片
面に引き回し導体２３を印刷形成する。この引き回し導
体２３の印刷形成には、金属箔積層合成樹脂フィルムの
金属箔を所定の引き回しパタ−ンに化学エッチングする
方法を使用することが好ましい。この金属箔積層合成樹
脂フィルムには、合成樹脂フィルムに銅箔を融着した二
層基材、銅箔を熱可塑性または熱硬化性接着剤で合成樹
脂フィルムに接着した三層基材等を使用でき、合成樹脂
フィルムには、ワイヤ−バンブ法で金属バンプを形成す
る場合の耐熱性、めっき法により金属バンプを形成する
場合の耐薬品性を満たすものであれば、特に材質上の制
約はなく、適宜のものを使用でき、例えば、ポリイミド
フィルム、ポリエチレンテレフタレ−トフィルム、ポリ
エ−テルイミドフィルム、ポリエ−テルサルホンフィル
ム、ポリフェニレンサルファイドフィルム、ポリエ−テ
ルエ−テルケトンフィルム等を使用できる。この合成樹
脂フィルムの厚みは、通常１０〜１５０μｍである。
【００１８】このようにして引き回し導体２３を印刷形
成したのちは、図３の（ロ）に示すように絶縁支持フィ
ルム２４に内側電極用孔２１２を穿設する。この穿孔に
は、一般に、ドリル加工、レ−ザ−エッチング加工等を
使用でき、特に、ポリイミドフィルムの場合は、アルカ
リエッチング等の湿式穿孔法を使用することが可能であ
る。また、二層基材型ポリイミドフィルムの場合は、感
光性ポリイミドを使用し、露光により穿孔することもで
きる。
【００１９】内側電極用孔２１２を穿孔したのちは、図
３の（ハ）に示すように、孔２１２の底面の導体２３に
金属を絶縁フィルム２４をめっきマスクとしてめっき
し、孔２１２に金属２１３を充填する。金属には、例え
ば、金、銀、ニッケル、銅、パラジウム等を使用でき
る。このようにして内側電極用孔２１２に金属２１３を
充填したのちは、図３の（ニ）に示すように充填金属面
上に高さ１０〜１５０μｍの金属バンプ２１１を形成
し、内側電極２１の形成を終了する。この金属バンプ２
１１の形成には、ワイヤ−ボンダ−を用いて金線、銅線
またははんだ線の先端を溶融球状化させ、溶融球状化金
属を充填金属面に溶着させる方法を使用できる。金線を
使用する場合、銅の引き回し導体２３と金との接触を防
止するために、充填金属２１３の上層はニッケルとする
ことが好ましい。充填金属面上に湿式めっき法で金属を
盛り上げる方法によって金属バンプを形成することもで
きる。
【００２０】ワイヤ−ボンダ−を用いて金属バンプを形
成する場合、孔２１２周辺が溶融金属に対する濡れ性の
低い合成樹脂面であるから、溶融金属の孔周囲への付着
を防止して充填金属面上に接触角の大なる球状の金属バ
ンプを整然と形成できる。また、めっき法により金属バ
ンプ２１１を形成する場合は、電解めっき、無電解めっ
きの何れの場合でも、充填金属２１３の露出端面を核と
して金属バンプを整然と形成できる。
【００２１】このようにして内側電極２１を形成したの
ちは、図３の（ホ）に示すように、引き回し導体２３の
印刷形成面に樹脂２５をカバ−コ−トし、図３の（ヘ）
に示すように、このカバ−コ−ト絶縁層２５に外側電極
用孔２２１を穿設し、図３の（ト）に示すように、この
孔２２１に上記したワイヤ−ボンダ−によりはんだ２２
２を充填して外側電極を形成する。而るのちは、図３の
（チ）に示すように、補助配線板片２を、内側電極２１
の金属バンプ２１１を半導体チップ１の電極１１に一致
させるようにアライメントして、ホットバ−やパルスヒ
−ト等の一括圧着接続またはシングルポイントボンダ−
による個別熱圧着接続で半導体チップ１の電極１１と補
助配線板片２の内側電極２１の金属バンプ２１１とを金
属間接合し、半導体チップ１と補助配線板片２とを電気
的並びに機械的に接合する。シングルポイントボンダ−
による個別熱圧着接続を行う場合、超音波接合を併用し
て熱圧着温度を低くすることが好ましい。
【００２２】内側電極２１の金属バンプ２１１にはんだ
バンプを使用し、補助配線板片２と半導体チップ１との
接合をリフロ−法により行うことも可能である。この場
合、半導体チップ１の電極１１と補助配線板片２の内側
電極２１との間に多少のずれがあっても、溶融はんだの
表面張力で自ずと修正されから、後述のアライメントの
ための措置は不要である。
【００２３】このようにして、補助配線板片２に半導体
チップ１を搭載したのちは、図３の（リ）に示すよう
に、半導体チップ１と補助配線板片２との間を樹脂３で
封止する。この樹脂封止には、トランスファ−モ−ル
ド、ポッティング、キャスティング等を使用できる。こ
のようにして樹脂封止したのちは、図１のように外側電
極２２の充填金属端面上にはんだバンプ２２３を形成
し、これにて半導体装置のパッケ−ジ工程までの製作を
終了する。
【００２４】上記において、図３の（チ）に示す段階に
おける、半導体チップ１の電極１１と補助配線板片２の
内側電極２１の金属バンプ２１１とをアライメントさせ
る方法としては、図４に示すように、半導体チップのダ
ミ−電極１１ａにアライメント用バンブ２１１ａを取付
け、補助配線板片２にアライメント用孔２１２ａを穿設
し、この孔２１２ａとアライメント用バンブ２１１ａと
を嵌合させる方法を使用できる。この場合、アライメン
ト用バンプ２１１ａの高さは、内側電極２１の金属バン
プ２１１よりもやや高くされ、例えば、後者２１１の２
０μｍに対しアライメント用バンプ２１１ａの高さは５
０μｍとされる。アライメント用バンブ２１１ａの材質
については、該バンプ２１１ａが半導体チップ１の電極
１１と補助配線板片２の内側金属バンプ２１１と接合時
に加圧される場合は、その接合温度で軟化するものが使
用され、加圧されない場合は、特に限定されない。アラ
イメント用孔２１２ａの孔径は、半導体チップ１の電極
１１と補助配線板片２の内側金属バンプ２１１との位置
ずれを１０％以下に抑えるように設定される。
【００２５】上記した本発明に係る半導体装置の実装
は、リフロ−法により行うことができ、この場合、半導
体装置の外側電極と被実装回路基板の導体端子との間に
多少のずれがあっても、溶融はんだの表面張力で自ずと
修正される。上記半導体装置の製造手順は、適宜変更で
きることはいうまでもない。例えば、カバ−コ−トを施
したのち、外側電極を形成する前に、半導体チップを接
合し、半導体チップと補助配線板片との間を樹脂封止
し、しかるのち、カバ−コ−トに外側電極を形成するこ
とも可能である。
【００２６】本発明に係る半導体装置においては、半導
体チップと補助配線板片との間のみを封止することもで
きるが、図５の（イ）乃至図５の（ニ）に示すように、
半導体チップの横エッジ及び裏面を含む全外面を封止す
ることもできる。図５の（イ）においては、半導体チッ
プ１と補助配線板片２との間をエポキシ系の樹脂３１で
封止し、半導体チップ１の横エッジ部及び裏面をシリコ
ン系の樹脂３２で封止してある。図５の（ロ）において
は、半導体チップ１と補助配線板片２との間をエポキシ
系３１の樹脂で封止し、半導体チップ１の横エッジ部及
び裏面を接着シ−ト３３（例えば、エポキシ−ゴム系樹
脂を接着剤として使用した接着シ−ト）の貼着により封
止してある。図５の（ハ）または図５の（ニ）において
は、補強枠３４（合成樹脂、または金属製）を固着して
ある。半導体チップの外面の封止は、半導体チップの放
熱を図るために、図６の（イ）乃至図６の（ニ）に示す
ように、半導体チップの横エッジ部のみを封止し、裏面
は露出させることもできる。
【００２７】図６の（イ）においては、半導体チップ１
と補助配線板片２との間をエポキシ系の樹脂３１で封止
し、半導体チップ１の裏面は露出させ、横エッジ部をシ
リコン系の樹脂３２で封止してある。図６の（ロ）にお
いては、半導体チップ１と補助配線板片２との間をエポ
キシ系３１の樹脂で封止し、半導体チップ１の裏面は露
出させ、横エッジ部を接着シ−ト３３（例えば、エポキ
シ−ゴム系樹脂を接着剤として使用した接着シ−ト）の
貼着により封止し、図６の（ロ）においては、接着シ−
ト３３をチップ裏面端部にまで貼着してある。図６の
（ニ）または図６の（ホ）においては、補強枠３４（合
成樹脂、または金属製）を固着してある。
【００２８】半導体チップの放熱性を向上するために、
図７の（イ）または図７の（ロ）に示すように、放熱フ
ィン乃至はヒ−トスプレッダ３５を取り付けること〔図
７の（イ）においては熱伝導性接着剤３６によりフィン
３５を固定し、図７の（ロ）においては封止樹脂３でフ
ィン３５を固定している）が有効である。また、図７の
（ハ）に示すように、半導体チップ１の電極には接触し
ない内側金属充填孔３７１とこの充填金属３７１に熱的
に接続された内部導体３７２（引き回し導体ではない）
とこの内部導体３７２に熱的に接続された外側金属充填
孔３７３並びに金属バンプ３７４を設け、これらの経路
で半導体チップ１の発生熱を放熱すること、図７の
（ハ）において、点線で示すように、引き回し導体２４
と所定の絶縁ギャップを隔てて導体（銅箔）２４ａをで
きるだけ多く残存させてこの残存導体２４ａをヒ−トス
プレッダとして使用する等、放熱用ダミ−を設けること
も有効である。
【００２９】本発明に係る半導体装置において、半導体
チップと封止樹脂との界面の接着力を高めれば、この界
面からの水分やイオン性不純物の侵入防止により半導体
装置の信頼性の向上を図ることができる。而して、次に
述べる試験結果 から明らかなように、補助配線板片の
絶縁支持フィルムに、表面張力（Ｚｉｓｍａｎプロット
から求められる臨界表面張力）が３５ｍＪ／ｍ2以上、
好ましくは４０Ｊ／ｍ2以上のものを使用すれば、上記
界面の接着力を９０度剥離強度（室温、乾燥状態）にお
いて、３００ｇ／ｃｍ以上、より好ましくは５００ｇ／
ｃｍ以上、特に好ましくは１０００ｇ／ｃｍ以上にし
て、導電不良率を著しく小さくでき、半導体装置の信頼
性の向上に有効である（このような合成樹脂フィルム
は、当所の表面張力が３５ｍＪ／ｍ2以下であっても、
酸、アルカリ液処理、カップリング剤処理、グラフト処
理等の化学的処理、コロナ放電処理、高周波プラズマ処
理、イオンエッチング処理等の物理的処理により、得る
ことができる。
【００３０】〔実験結果Ａ〕表１（表１において、ＰＩ
はポリイミド。ＰＥＴはポリエチレンテレフタレ−ト。
ＰＰはポリプロピレン。アルカリ処理は０．１ＮＫＯＨ
水溶液に５時間浸漬。プラズマ処理は、０．１ｔｏｒｒ
の酸素ガス雰囲気にて、１００ｗ，１３．５６MHZで３
０秒間グロ−放電処理）に示すフィルム（厚み６０μ
ｍ）を支持フィルムとする補助配線板片（チップと同サ
イズ）に、金バンブの高さが５０μｍの内側電極を形成
し、厚み０．３７５ｍｍ、一辺の長さが１５．０ｍｍの
正方形の信頼評価用半導体チップを３００℃で補助配線
板片に接合し、外郭寸法が厚み０．５５０ｍｍ，一辺の
長さ１７．０ｍｍの樹脂封止を表２に示す組成物（表２
において、エポキシ樹脂１はエポキシ当量１８０のビス
フェノ−ルＡ型エポキシ樹脂。エポキシ樹脂２はエポキ
シ当量１９５のクレゾ−ルノボラック型エポキシ樹脂。
無酸水物はメチルヘキサヒド無水フタル酸。ＰＰＳはポ
リフェニレンサルファイド。配合量は重量部）で行っ
て、実施例１〜１５並びに比較例１〜６（これらの比較
例は、請求項１の発明に包含される）を作成した。これ
らの実施例並びに比較例について、９０度剥離強度並び
に１２１℃飽和水蒸気中プレッシヤ−クッカ試験２００
時間後での導電不良率を測定したところ、表３の通りで
あった。
【００３１】本発明に係る半導体装置において、半導体
チップと封止樹脂との界面の接着力を高めて半導体装置
の信頼性の向上を図るには、次に述べる実験結果Ｂから
明らかな通り、補助配線板片の絶縁支持フィルムの表面
全体に０．００５μｍ〜０．５μｍ径の凹凸を形成する
ことも有効である。
【００３２】〔実験結果Ｂ〕表４における厚み、材質の
フィルムを表面処理（表４において、イオンエッチング
は、窒素ガス雰囲気中、３x１０E-３ｔｏｒｒ、１３．
５６MHZの高周波を２００ｗ、５分間照射。溶剤処理は
熱キシレンに３時間浸漬。アルカリ処理は、０．１ＮＫ
ＯＨ水溶液に５時間浸漬。紫外線処理は、１００ｗの紫
外線照射。コロナ処理は１２００MHZ、３３ｗ、１分の
低周波コロナ照射。）し、表面を凹凸にしたものを支持
フィルムとする補助配線板片（チップと同サイズ）に、
金バンブの高さが５０μｍの内側電極を形成し、厚み
０．３７５ｍｍ、一辺の長さが１５．０ｍｍの正方形の
信頼評価用半導体チップを３００℃で補助配線板片に接
合し、外郭寸法が厚み０．５５０ｍｍ，一辺の長さ１
７．０ｍｍの樹脂封止を表５に示す組成物（表５におい
て、エポキシ樹脂１はエポキシ当量１８０のビスフェノ
−ルＡ型エポキシ樹脂。エポキシ樹脂２はエポキシ当量
１９５のクレゾ−ルノボラック型エポキシ樹脂。無酸水
物はメチルヘキサヒド無水フタル酸。ＰＰＳはポリフェ
ニレンサルファイド。配合量は重量部）で行って、実施
例１’〜２０’並びに比較例１’〜９’（これらの比較
例は、請求項１の発明に包含される）を作成した。これ
らの実施例並びに比較例について、９０度剥離強度並び
に上記した導電不良率を測定したところ、表６の通りで
あった。
【００３３】本発明に係る半導体装置は、ＴＡＢ法によ
り製造することもでき、図８はこのＴＡＢ法において使
用するフィルムキャリアテ−プを示している。図８にお
いて、２４及び２４は絶縁フィルムである。Ｐ，…はフ
ィルムキャリアの長手方向に所定の間隔を隔てて設けら
れた多数箇の同一パタ−ンの配線群であり、半導体チッ
プ一箇に対し一箇の配線パタ−ンが対応しており、各配
線パタ−ンは絶縁層２４，２５に挾まれた引き回し導体
２３と内側電極２１と外側電極２２とからなり、内側電
極２１は絶縁層２４に引き回し導体２１から半導体チッ
プの電極側に臨んで穿設された孔２１２とこの孔２１２
に充填された金属２１３とこの孔２１２から突出して形
成された金属バンプ２１１とにより構成され、外側電極
２２は絶縁層２５に穿設された孔２２１とこの孔２２１
に充填された金属２２２とにより構成されている。搬送
用のスプロケットホ−ルが穿設されているが、図には現
れていない。
【００３４】本発明に係る半導体装置の製造方法により
半導体装置を製造するには、図８に示すフィルムキャリ
アテ−プをスプロケットにより間歇的に搬送し、チップ
アタッチステ−ションにおいて半導体チップを搭載して
そのチップの電極を配線パタ−ンの内側電極に接続し、
更に、封止ステ−ションにおいて搭載半導体チップをト
ランスファ−モ−ルド、ポッティング、キャスティング
等により樹脂封止し、最終的にフィルムキャリアを半導
体チップの周囲に打ち抜き、これにて半導体装置のパッ
ケ−ジ工程までの製造を終了する。
【００３５】
【発明の効果】本発明に係る半導体装置においては、補
助配線板片として、引き回し導体の両面に絶縁層を有す
るものを使用し、片側の絶縁層に引き回し導体から半導
体チップの電極に臨む孔を設け、この孔に金属を充填
し、この金属を核として、またこの金属とその周囲の合
成樹脂面との溶融金属に対する濡れ性の顕著な相違を利
用して金属バンプを形成しており、金属バンプの形成不
良をよく排除でき、良好な歩留りで内部金属バンプ付き
補助配線板片を製作でき、たとえ、不良半導体チップが
発生しても補助配線板片の単価が低廉であるから、半導
体チップをチップサイズの補助配線板片に接合し樹脂封
止し、しかも、外側電極距離を充分に広くできるチップ
スケ−ルパッケ−ジタイプの半導体装置を低コストで提
供できる。
【００３６】しかも、補助配線板片の封止樹脂に接する
面が樹脂フィルム面であり、このフィルム表面の表面張
力のアップ、微細凹凸処理により導電不良率を実質上０
にでき、信頼性に優れたチップスケ−ルパッケ−ジタイ
プの半導体装置を提供できる。また、本発明に係る半導
体装置の製造方法によれば、上記の利点を有するチップ
スケ−ルパッケ−ジタイプの半導体装置をＴＡＢ法によ
り製造でき、製造ラインの自動化に有利である。
【００３７】
【表１】
【００３８】
【表２】
【００３９】
【表３】
【００４０】
【表４】
【表５】
【００４１】
【表６】
【図面の簡単な説明】
【図１】本発明に係る半導体装置の実施例を示す説明図
である。
【図２】上記とは別の本発明に係る半導体装置の実施例
を示す説明図である。
【図３】本発明に係る半導体装置の製造方法の作業手順
を示す説明図である。
【図４】上記とは別の本発明に係る半導体装置の実施例
を示す説明図である。
【図５】上記とは別の本発明に係る異なる半導体装置の
実施例を示す説明図である。
【図６】上記とは別の本発明に係る異なる半導体装置の
実施例を示す説明図である。
【図７】上記とは別の本発明に係る異なる半導体装置の
実施例を示す説明図である。
【図８】本発明に係る半導体装置の製造方法において使
用するフィルムキャリアテ−プの一例を示す説明図であ
る。
【図９】従来例を示す説明図である。
【図１０】上記とは別の従来例を示す説明図である。
【符号の説明】
１ 半導体チップ １１ 半導体チップの電極 ２ 補助配線板片 ２１ 内側電極 ２１１ 金属バンプ ２１２ 孔 ２１３ 充填金属 ２２ 外側電極 ２２１ 孔 ２２２ 充填金属 ２２３ 金属バンプ ２３ 引き回し導体 ２４ 絶縁層 ２５ 絶縁層 ３ 封止樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 薄井 英之 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 吉尾 信彦 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 伊藤 久貴 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】半導体チップの電極に接続される内側電極
    と被実装回路基板の導体端に接続される外側電極とこれ
    ら電極間に跨る引き回し導体を有する補助配線板片の内
    側電極に半導体チップの電極が接続され、半導体チップ
    と補助配線板片との間が樹脂で封止されて成る半導体装
    置であり、上記補助配線板片は引き回し導体の両面に絶
    縁層を有し、これらの両絶縁層のうち半導体チップ側の
    絶縁層には、引き回し導体から半導体チップの電極に臨
    む孔が設けられ、この孔に充填された金属とこの孔から
    突出して形成された金属バンプにより上記内側電極が構
    成され、上記外側電極は、他の絶縁層に孔が設けられ、
    この孔に充填された金属により構成されていることを特
    徴とする半導体装置。
  2. 【請求項２】補助配線板片が多層構造とされ、各層の引
    き回し導体に対し半導体チップの対応電極に対する内側
    電極並びにその半導体チップの対応電極に導通される被
    実装回路基板の対応導体端に対する外側電極が設けられ
    ている請求項１記載の半導体装置。
  3. 【請求項３】半導体チップの外面の横エッジ部が樹脂ま
    たは接着シ−トで封止されている請求項１または２記載
    の半導体装置。
  4. 【請求項４】半導体チップの外面の全面が樹脂または接
    着シ−トで封止されている請求項１または２記載の半導
    体装置。
  5. 【請求項５】補助配線板片の平面寸法が半導体チップに
    等しいか、半導体チップの平面積の２００％以下である
    請求項１乃至４記載の半導体装置。
  6. 【請求項６】補助配線板片の封止樹脂に接する絶縁層表
    面の表面張力が３５ｍＪ／ｍ2以上である請求項１乃至
    ５何れか記載の半導体装置。
  7. 【請求項７】補助配線板片の封止樹脂に接する絶縁層表
    面が０．００５μｍ〜０．５μｍ径の凹凸面である請求
    項１乃至５何れか記載の半導体装置。
  8. 【請求項８】半導体チップの電極に接続される内側電極
    と被実装回路基板の導体端に接続される外側電極とこれ
    ら電極間に跨る引き回し導体とからなる補助配線部を積
    層フィルム基材の長手方向に所定の間隔を隔てて有し、
    引き回し導体は絶縁層に挾まれ、これらの両絶縁層のう
    ち半導体チップ側の絶縁層には、引き回し導体から半導
    体チップの電極に臨む孔が設けられ、この孔に充填され
    た金属とこの孔から突出して形成された金属バンプによ
    り上記内側電極が構成され、上記外側電極は、他の絶縁
    層に孔が設けられ、この孔に充填された金属により構成
    されたフィルムキャリアテ−プを製作し、このフィルム
    キャリアテ−プを送りつつ上記補助配線部の内側電極に
    半導体チップの電極を接続し、少なくとも半導体チップ
    とフィルムキャリアテ−プとの間を樹脂で封止し、更
    に、フィルムキャリアテ−プを半導体チップの周りにお
    いて打ち抜くことを特徴とする半導体装置の製造方法。
JP7100393A 1994-12-29 1995-04-01 半導体装置及びその製造方法 Pending JPH08236586A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7100393A JPH08236586A (ja) 1994-12-29 1995-04-01 半導体装置及びその製造方法
US08/581,260 US5990546A (en) 1994-12-29 1995-12-29 Chip scale package type of semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-339909 1994-12-29
JP33990994 1994-12-29
JP7100393A JPH08236586A (ja) 1994-12-29 1995-04-01 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH08236586A true JPH08236586A (ja) 1996-09-13

Family

ID=26441420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7100393A Pending JPH08236586A (ja) 1994-12-29 1995-04-01 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US5990546A (ja)
JP (1) JPH08236586A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306743A (ja) * 1995-04-27 1996-11-22 Nec Corp 半導体パッケージ及び半導体装置
EP0854511A2 (en) 1997-01-20 1998-07-22 Oki Electric Industry Co., Ltd. Resin sealing type semiconductor device
US6013953A (en) * 1997-01-16 2000-01-11 Nec Corporation Semiconductor device with improved connection reliability
DE19728992C2 (de) * 1997-07-07 2001-08-09 Siemens Components Pte Ltd Sem Gehäuse mit zumindest einen Halbleiterkörper
KR100308116B1 (ko) * 1998-10-29 2001-11-15 김영환 칩스케일반도체패키지및그제조방법_
US6642083B2 (en) 1996-03-22 2003-11-04 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US6897094B2 (en) 2002-03-11 2005-05-24 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US7091620B2 (en) 1996-03-22 2006-08-15 Renesas Technology Corp. Semiconductor device and manufacturing method thereof

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3608205B2 (ja) 1996-10-17 2005-01-05 セイコーエプソン株式会社 半導体装置及びその製造方法並びに回路基板
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
US5888850A (en) * 1997-09-29 1999-03-30 International Business Machines Corporation Method for providing a protective coating and electronic package utilizing same
EP1020104B1 (en) * 1997-10-02 2002-11-27 Matsushita Electric Industrial Co., Ltd. Method for mounting semiconductor element to circuit board, and semiconductor device
JP3065010B2 (ja) * 1997-12-26 2000-07-12 日本電気株式会社 半導体装置
US6075710A (en) * 1998-02-11 2000-06-13 Express Packaging Systems, Inc. Low-cost surface-mount compatible land-grid array (LGA) chip scale package (CSP) for packaging solder-bumped flip chips
JP3310617B2 (ja) * 1998-05-29 2002-08-05 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
JP3919972B2 (ja) * 1998-07-31 2007-05-30 セイコーエプソン株式会社 半導体装置の製造方法
JP3907845B2 (ja) * 1998-08-18 2007-04-18 沖電気工業株式会社 半導体装置
JP2000340737A (ja) * 1999-05-31 2000-12-08 Mitsubishi Electric Corp 半導体パッケージとその実装体
JP2001156212A (ja) * 1999-09-16 2001-06-08 Nec Corp 樹脂封止型半導体装置及びその製造方法
US6700209B1 (en) 1999-12-29 2004-03-02 Intel Corporation Partial underfill for flip-chip electronic packages
US6242283B1 (en) * 1999-12-30 2001-06-05 Siliconware Precision Industries Co., Ltd. Wafer level packaging process of semiconductor
US6437448B1 (en) * 2000-01-14 2002-08-20 I-Ming Chen Semiconductor device adapted for mounting on a substrate
US6400016B2 (en) 2000-01-14 2002-06-04 I-Ming Chen Method for mounting a semiconductor chip on a substrate and semiconductor device adapted for mounting on a substrate
TW434848B (en) * 2000-01-14 2001-05-16 Chen I Ming Semiconductor chip device and the packaging method
US20030001286A1 (en) * 2000-01-28 2003-01-02 Ryoichi Kajiwara Semiconductor package and flip chip bonding method therein
TW517263B (en) * 2000-03-29 2003-01-11 Nitto Denko Corp Semiconductor device and process for producing the same, and tablet comprising epoxy resin composition
TW494548B (en) 2000-08-25 2002-07-11 I-Ming Chen Semiconductor chip device and its package method
US7271491B1 (en) 2000-08-31 2007-09-18 Micron Technology, Inc. Carrier for wafer-scale package and wafer-scale package including the carrier
US6900532B1 (en) 2000-09-01 2005-05-31 National Semiconductor Corporation Wafer level chip scale package
US6521970B1 (en) 2000-09-01 2003-02-18 National Semiconductor Corporation Chip scale package with compliant leads
JP3613167B2 (ja) * 2000-10-12 2005-01-26 株式会社村田製作所 パッド電極の接続状態の検査方法
US6770963B1 (en) 2001-01-04 2004-08-03 Broadcom Corporation Multi-power ring chip scale package for system level integration
JP4749656B2 (ja) * 2001-02-09 2011-08-17 台湾積體電路製造股▲ふん▼有限公司 半導体デバイスの製造方法及びこの方法により得られる半導体デバイス
JP2002299523A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 半導体パッケージ
KR20020091327A (ko) * 2001-05-31 2002-12-06 삼성전자 주식회사 측면 몸체부가 형성되어 있는 웨이퍼 레벨 패키지 및 그제조 방법
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
DE10137184B4 (de) * 2001-07-31 2007-09-06 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
KR100444228B1 (ko) * 2001-12-27 2004-08-16 삼성전기주식회사 칩 패키지 및 그 제조방법
JP3616605B2 (ja) * 2002-04-03 2005-02-02 沖電気工業株式会社 半導体装置
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7399661B2 (en) 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
JP3758610B2 (ja) * 2002-06-20 2006-03-22 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ
DE10235332A1 (de) * 2002-08-01 2004-02-19 Infineon Technologies Ag Mehrlagiger Schaltungsträger und Herstellung desselben
DE10240460A1 (de) * 2002-08-29 2004-03-11 Infineon Technologies Ag Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
US20040088855A1 (en) * 2002-11-11 2004-05-13 Salman Akram Interposers for chip-scale packages, chip-scale packages including the interposers, test apparatus for effecting wafer-level testing of the chip-scale packages, and methods
JP2004221232A (ja) * 2003-01-14 2004-08-05 Nitto Denko Corp 半導体装置および半導体装置の製造方法
US7253510B2 (en) 2003-01-16 2007-08-07 International Business Machines Corporation Ball grid array package construction with raised solder ball pads
US6867121B2 (en) * 2003-01-16 2005-03-15 International Business Machines Corporation Method of apparatus for interconnecting a relatively fine pitch circuit layer and adjacent power plane(s) in a laminated construction
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US7145238B1 (en) 2004-05-05 2006-12-05 Amkor Technology, Inc. Semiconductor package and substrate having multi-level vias
US20060001145A1 (en) * 2004-07-03 2006-01-05 Aptos Corporation Wafer level mounting frame with passive components integration for ball grid array packaging
US7224061B2 (en) * 2004-08-16 2007-05-29 Advanced Chip Engineering Technology Inc. Package structure
US7274098B2 (en) * 2005-08-03 2007-09-25 Domintech Co., Ltd. Chip packaging structure without leadframe
KR100610144B1 (ko) * 2004-11-03 2006-08-09 삼성전자주식회사 플립 칩 조립 구조를 가지는 칩-온-보드 패키지의 제조 방법
JP4880218B2 (ja) * 2004-12-22 2012-02-22 三洋電機株式会社 回路装置
US7939934B2 (en) * 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
JP2006261519A (ja) * 2005-03-18 2006-09-28 Sharp Corp 半導体装置及びその製造方法
CN101567357B (zh) * 2005-04-05 2011-05-11 日本电气株式会社 具有配线基板的电子设备及用于这种电子设备的配线基板
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7502606B2 (en) * 2005-04-11 2009-03-10 Microsoft Corporation Computer-readable medium, method, and device for associating information with a contact
US7393770B2 (en) 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7462939B2 (en) * 2005-10-20 2008-12-09 Honeywell International Inc. Interposer for compliant interfacial coupling
US7307348B2 (en) * 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
JP5165207B2 (ja) * 2006-03-29 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
JP2008211125A (ja) 2007-02-28 2008-09-11 Spansion Llc 半導体装置およびその製造方法
JP5207659B2 (ja) * 2007-05-22 2013-06-12 キヤノン株式会社 半導体装置
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
JP4753960B2 (ja) * 2008-03-31 2011-08-24 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法
TW201023314A (en) 2008-12-02 2010-06-16 Aflash Technology Co Ltd Semiconductor chip packaging structure
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
US8482136B2 (en) 2009-12-29 2013-07-09 Nxp B.V. Fan-out chip scale package
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US9153530B2 (en) * 2011-06-16 2015-10-06 Broadcom Corporation Thermal enhanced high density flip chip package
US9111912B2 (en) * 2013-05-30 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9184104B1 (en) * 2014-05-28 2015-11-10 Stats Chippac, Ltd. Semiconductor device and method of forming adhesive layer over insulating layer for bonding carrier to mixed surfaces of semiconductor die and encapsulant
US9502270B2 (en) 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US20160218021A1 (en) * 2015-01-27 2016-07-28 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
US20160317068A1 (en) * 2015-04-30 2016-11-03 Verily Life Sciences Llc Electronic devices with encapsulating silicone based adhesive
JPWO2017037828A1 (ja) * 2015-08-31 2018-06-14 オリンパス株式会社 内視鏡、電子ユニットおよび電子ユニットの製造方法
JP6689691B2 (ja) * 2016-07-12 2020-04-28 新光電気工業株式会社 配線基板及びその製造方法
US10586751B2 (en) * 2017-08-03 2020-03-10 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US20200312732A1 (en) 2018-09-14 2020-10-01 Mediatek Inc. Chip scale package structure and method of forming the same
US11450606B2 (en) * 2018-09-14 2022-09-20 Mediatek Inc. Chip scale package structure and method of forming the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03105924A (ja) * 1989-09-20 1991-05-02 Hitachi Ltd 半導体集積回路装置
US5311059A (en) * 1992-01-24 1994-05-10 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306743A (ja) * 1995-04-27 1996-11-22 Nec Corp 半導体パッケージ及び半導体装置
US6642083B2 (en) 1996-03-22 2003-11-04 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US6664135B2 (en) 1996-03-22 2003-12-16 Renesas Technology Corporation Method of manufacturing a ball grid array type semiconductor package
US6670215B2 (en) 1996-03-22 2003-12-30 Renesas Technology Corporation Semiconductor device and manufacturing method thereof
US7091620B2 (en) 1996-03-22 2006-08-15 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US7420284B2 (en) 1996-03-22 2008-09-02 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US6013953A (en) * 1997-01-16 2000-01-11 Nec Corporation Semiconductor device with improved connection reliability
EP0854511A2 (en) 1997-01-20 1998-07-22 Oki Electric Industry Co., Ltd. Resin sealing type semiconductor device
DE19728992C2 (de) * 1997-07-07 2001-08-09 Siemens Components Pte Ltd Sem Gehäuse mit zumindest einen Halbleiterkörper
US6288335B1 (en) 1997-07-07 2001-09-11 Infineon Technologies Ag Package for at least one semiconductor body
KR100308116B1 (ko) * 1998-10-29 2001-11-15 김영환 칩스케일반도체패키지및그제조방법_
US6897094B2 (en) 2002-03-11 2005-05-24 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument

Also Published As

Publication number Publication date
US5990546A (en) 1999-11-23

Similar Documents

Publication Publication Date Title
JPH08236586A (ja) 半導体装置及びその製造方法
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
JPH08335653A (ja) 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
JP3238004B2 (ja) 半導体装置の製造方法
US20010014491A1 (en) Lead frame and manufacturing method thereof
JP2003017518A (ja) 混成集積回路装置の製造方法
JPH05152375A (ja) フイルムキヤリア半導体装置及びその製造方法
JP2003017517A (ja) 混成集積回路装置およびその製造方法
JP2001196504A (ja) 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法
CN108334929A (zh) 一种电子标签
JPH08306745A (ja) 半導体装置及びその製造方法
JP3268615B2 (ja) パッケージ部品の製造方法
JP2013110188A (ja) 半導体装置及びその製造方法
JP2000017072A (ja) 熱融着性ポリイミド樹脂フィルムおよびこれを用いた半導体装置ならびにその製法、それに用いる半導体装置用テープキャリア
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
KR100477176B1 (ko) 반도체장치및이의제조방법
JPH08306739A (ja) 半導体装置の製造方法
JP2002280408A (ja) 半導体装置
JP2669286B2 (ja) 複合リードフレーム
JP5132070B2 (ja) 回路装置およびその製造方法
JP3010812B2 (ja) 半導体装置
JP2861984B2 (ja) 半導体装置、および該半導体装置の製造方法
JP4021115B2 (ja) 樹脂封止型半導体装置とその製造方法
JPH08264582A (ja) 半導体装置の製造方法
US20200105723A1 (en) Module