[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2003017517A - 混成集積回路装置およびその製造方法 - Google Patents

混成集積回路装置およびその製造方法

Info

Publication number
JP2003017517A
JP2003017517A JP2001196984A JP2001196984A JP2003017517A JP 2003017517 A JP2003017517 A JP 2003017517A JP 2001196984 A JP2001196984 A JP 2001196984A JP 2001196984 A JP2001196984 A JP 2001196984A JP 2003017517 A JP2003017517 A JP 2003017517A
Authority
JP
Japan
Prior art keywords
integrated circuit
hybrid integrated
circuit device
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001196984A
Other languages
English (en)
Other versions
JP4614584B2 (ja
Inventor
Junichi Iimura
純一 飯村
Katsumi Okawa
克実 大川
Yasuhiro Koike
保広 小池
Hideshi Saito
秀史 西塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001196984A priority Critical patent/JP4614584B2/ja
Priority to TW91113330A priority patent/TW546715B/zh
Priority to US10/183,736 priority patent/US6974727B2/en
Priority to CNB021251436A priority patent/CN100474582C/zh
Publication of JP2003017517A publication Critical patent/JP2003017517A/ja
Priority to US11/248,887 priority patent/US20060033209A1/en
Application granted granted Critical
Publication of JP4614584B2 publication Critical patent/JP4614584B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 モールドの工程で、金型キャビティ内での混
成集積回路基板の厚み方向の位置を固定する。 【解決手段】 混成集積回路基板31に上向きに傾斜を
付けてリードフレーム39を接続し、金型のキャビテイ
内部70に搬送する。リードフレーム39を金型で水平
に固定することにより上向きに傾斜した混成集積回路基
板31を押さえピン47で下方向に押圧する。このこと
により、金型のキャビティ内部70における混成集積回
路基板70の位置を固定し、一括してトランスファーモ
ールドすることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、混成集積回路装置
の製造方法に関し、混成集積回路基板にトランスファー
モールドにより樹脂封止体を形成する混成集積回路装置
のおよびその製造方法に関するものである。
【0002】
【従来の技術】一般に、混成集積回路装置に採用される
封止方法は、主に2種類の方法がある。
【0003】第1の方法は、半導体素子等の回路素子が
実装された混成集積回路基板の上に蓋をかぶせるような
形状の手段、一般にはケース材と呼ばれているものを採
用して封止しているものがある。この構造は、中空構造
やこの中に別途樹脂が注入されているものがある。
【0004】第2の方法は、半導体ICのモールド方法
としてインジェクションモールドである。例えば、特開
平11−330317号公報に示してある。このインジ
ェクションモールドは、一般的に熱可塑性樹脂を採用
し、例えば、300℃に熱した樹脂を高射出圧力で注入
し一度に金型内に樹脂を充填することで樹脂を封止する
ものである。また、トランスファーモールドと比較する
と、金型内に樹脂を充填した後の樹脂の重合時間を必要
としないため作業時間が短縮できるメリットがある。
【0005】以下に、インジェクションモールドを用い
た従来の混成集積回路装置およびその製造方法につい
て、図10から図13を参照して説明する。
【0006】先ず、図10に示すように、金属基板とし
ては、ここではアルミニウム(以下、Alという)基板
1を採用して説明してゆく。
【0007】このAl基板1は、表面が陽極酸化され、
その上に更に絶縁性の優れた樹脂2が全面に形成されて
いる。但し、耐圧を考慮しなければ、この酸化物は省略
しても良い。
【0008】そして、樹脂封止体10は、支持部材10
aと熱可塑性樹脂により形成されている。つまり、支持
部材10aに載置された基板1をインジェクションモー
ルドにより熱可塑性樹脂で被覆している。そして、支持
部材10aと熱可塑性樹脂との当接部は、注入された高
熱の熱可塑性樹脂により支持部材10aの当接部が溶け
フルモールド構造を実現している。
【0009】ここで、熱可塑性樹脂として採用したもの
は、PPS(ポリフェニルサルファイド)と呼ばれるも
のである。
【0010】そして、熱可塑性樹脂の注入温度が約30
0℃と非常に高く、高温の樹脂により半田12が溶けて
半田不良が発生する問題がある。そのため、予め半田の
接合部、金属細線7、能動素子5および受動素子6を覆
う様に熱硬化性樹脂(例えば、エポキシ樹脂)でポッテ
ィングし、オーバーコート9を形成している。このこと
で、熱可塑性樹脂の成型時、注入樹脂圧により、特に細
線(約30〜80μm)が倒れるのを防止したり、断線を防
止している。
【0011】そして、樹脂封止体10としては、2段階
形成により形成されている。1段階目としては、基板1
裏面と金型の間に隙間を設けその間に高射出圧力に樹脂
を充填する際の基板1裏面の厚みの確保することを考慮
して、基板1裏面には支持部材10aを載置している。
2段階目としては、支持部材10aに載置された基板1
をインジェクションモールドにより熱可塑性樹脂で被覆
している。そして、支持部材10aと熱可塑性樹脂との
当接部は、注入された高熱の熱可塑性樹脂により支持部
材10aの当接部が溶けフルモールド構造を実現してい
る。ここで、支持部材10aの熱可塑性樹脂としては、
基板1の熱膨張係数と同等のものが好ましい。
【0012】次に、インジェクションモールドを用いた
従来の混成集積回路装置の製造方法について、図11か
ら図13を参照して説明する。
【0013】図11は工程フロー図であり、金属基板を
準備する工程、絶縁層形成工程、Cu箔圧着工程、部分
Niメッキ工程、Cu箔エッチング工程、ダイボンディ
ング工程、ワイヤーボンディング工程、ポッティング工
程、リード接続工程、支持部材取り付け工程、インジェ
クションモールド工程、リードカット工程の各工程から
構成されている。
【0014】図12および図13に、各工程の断面図を
示す。なお、図示しなくても明確な工程は図面を省略し
ている。
【0015】先ず、図12(A)および(B)では、金
属基板を準備する工程、絶縁層形成工程、Cu箔圧着工
程、部分Niメッキ工程、Cu箔エッチング工程につい
て示す。
【0016】金属基板を準備する工程では、基板の役割
として熱放散性、基板強度性、基板シールド性等考慮し
て準備する。そして、本実施例では、熱放散性に優れ
た、例えば、厚さ1.5mm程度のAl基板1を用い
る。
【0017】次に、アルミ基板1上に更に絶縁性の優れ
た樹脂2を全面に形成する。そして、絶縁性樹脂2上に
は、混成集積回路を構成するCuの導電箔3を圧着す
る。Cu箔3上には、例えば、取り出し電極となるCu
箔3と能動素子5とを電気的に接続する金属細線7との
接着性を考慮し、Niメッキ4を全面に施す。
【0018】その後、公知のスクリーン印刷等を用いN
iメッキ4aおよび導電路3aを形成する。
【0019】次に、図12(C)では、ダイボンディン
グ工程、ワイヤボンディング工程について示す。
【0020】前工程において形成された導電路3a上に
は、半田ペースト12等の導電性ペーストを介して能動
素子5、受動素子6を実装し、所定の回路を実現する。
【0021】次に、図13(A)、(B)では、ポッテ
ィング工程、リード接続工程および支持部材取り付け工
程について示す。
【0022】図13(A)に示すように、ポッティング
工程では、後のインジェクションモールド工程の前に、
予め、半田の接合部、金属細線7、能動素子5および受
動素子6を熱硬化性樹脂(例えば、エポキシ樹脂)でポ
ッティングし、オーバーコート9を形成する。
【0023】次に、上記した混成集積回路からの信号を
出力及び入力するための外部リード8を準備する。その
後、外部リード8を基板1の外周部に形成された外部接
続端子11と半田12を介して接続する。
【0024】次に、図13(B)に示すように、外部リ
ード8等を接続した混成集積回路基板1に支持部材10
aを載置する。基板1を支持部材10a上に載置するこ
とで、次工程で説明するインジェクションモールドの際
における基板1裏面の樹脂封止体10の厚みを確保する
ことができる。
【0025】次に、図13(C)では、インジェクショ
ンモールド工程およびリードカット工程について示す。
【0026】図示したように、基板1上を熱硬化性樹脂
でポッティングし、オーバーコート9を形成した後イン
ジェクションモールドにより樹脂封止体10を形成す
る。このとき、支持部材10aと熱可塑性樹脂との当接
部は、注入された高熱の熱可塑性樹脂により支持部材1
0aの当接部が溶けフルモールド構造の樹脂封止体10
となる。
【0027】最後に、外部リード8を使用目的に応じて
カットし、外部リード8の長さの調整する。
【0028】上記した工程により、図10に示した混成
集積回路装置が完成する。
【0029】一方、半導体産業においては、トランスフ
ァーモールド法が一般に行われている。従来のトランス
ファーモールドによる混成集積回路装置では、例えば、
Cuから成るリードフレーム上に半導体素子が固着され
る。そして、半導体素子とリードとは金(以下、Auと
いう)線を介して電気的に接続されている。これは、A
l細線が弾性で劣り折れ曲がり易い点、ボンディング時
間が超音波を必要とするため時間を要する点で採用でき
ないためである。そのため、従来において、一枚の金属
板から成り、金属板上に回路が形成され、更に、Al細
線によりワイヤーボンディングされた金属基板を直接ト
ランスファーモールドする混成集積回路装置は存在しな
かった。
【0030】
【発明が解決しようとする課題】インジェクションモー
ルド型の混成集積回路装置では、モールド時の注入圧力
により、金属細線7が折れ曲がったり、断線するのを防
ぎ、また、インジェクションモールド時の温度により半
田12が流れるのを防ぐ必要があった。そのため、図1
0に示した従来構造においては、ポッティングによるオ
ーバーコート9を採用して上記した問題に対処してい
た。
【0031】しかし、熱硬化性樹脂(例えば、エポキシ
樹脂)でポッティングしオーバーコート9を形成した後
インジェクションモールドを行っていたため、熱硬化性
樹脂分の材料コストおよび作業コストが掛かるという問
題があった。
【0032】また、従来のトランスファーモールドによ
る混成集積回路装置では、アイランド上に半導体素子等
固着していたため、半導体素子等から発生した熱は固着
領域から発散するが、熱発散領域に限りがあり熱放散性
が悪いという問題があった。
【0033】更に、上記したように、樹脂封止体のワイ
ヤーボンディングには樹脂注入圧に強いAu線が用いら
れるため、Al細線を採用したトランスファーモールド
は現在でも行われていない。そして、Al細線は超音波
ボンディングで行われネックの部分が弱いこと、更に
は、弾性率が低く樹脂の注入圧力に耐えられない等のこ
とが原因ですぐに曲がってしまう。
【0034】更に、トランスファーモールドにより混成
集積回路基板を一括して封止する場合、金型内で混成集
積回路基板の水平および厚み方向の位置固定を行う必要
があるが、モールドの注入圧に耐えうるような固定手段
が開発されていない問題があった。
【0035】本発明では、トランスファーモールドの工
程に於いて、混成集積回路基板を金型内で所定の位置に
固定する手段を提供するのが課題である。
【0036】
【課題を解決するための手段】上記した課題を解決する
ために、本発明である混成集積回路装置では、前記混成
集積回路基板上に固着されたリードと、前記基板および
前記リードとをトランスファーモールドして成る樹脂封
止体とを有し、前記トランスファーモールドを行う際、
前記基板を固定する押さえピンが押圧する部分を前記基
板に設けることに特徴を有する。
【0037】更に、前記押さえピンが押圧する部分は、
前記基板の外周部に配置されることに特徴を有する。こ
のことにより、押さえピンが、前記基板の導電パターン
や回路素子が設けられていない部分を押圧することがで
きる。
【0038】更に、前記押さえピンにより形成されるホ
ールの底部には、前記基板と絶縁樹脂とが露出している
ことに特徴を有する。このことにより、ホール底部に露
出している基板と絶縁性樹脂の割合を確認することによ
り、絶縁性樹脂内部における基板の位置を確認すること
ができる。
【0039】本発明の半導体集積回路装置の製造方法で
は、少なくとも表面が絶縁処理された混成集積回路基板
を準備する工程と、前記基板上に導電パターンを形成す
る工程と、前記導電パターン上に半導体素子または受動
素子を固着する工程と、前記基板にリードを電気的に接
続する工程と、前記基板の少なくとも表面にトランスフ
ァーモールドにより熱硬化性樹脂をモールドする工程と
を有することを特徴とする。
【0040】また本発明では、モールドの工程におい
て、少なくとも1つの押さえピンにより混成集積回路基
板に下方向の押圧力を加えることによって、混成集積回
路基板が樹脂封入の圧力により金型キャビティ内で移動
するのを防止することを特徴とする。このことにより混
成集積回路基板の位置固定を行えるので、従来の問題を
解決することができる。更に、混成集積回路基板の位置
固定を行うことにより、混成集積回路基板の裏面を放熱
性の良い樹脂を用いて一定の厚さで被覆することがで
き、混成集積回路装置の放熱性を向上させることができ
る。
【0041】また本発明では、押さえピンによって作成
された、ホールの底部に露出する混成集積回路基板と熱
硬化性樹脂の面積の割合を確認することを特徴とする。
このことにより、混成集積回路装置内に於ける混成集積
回路基板の位置の確認を行うことができる。
【0042】
【発明の実施の形態】以下に、本発明の第1の実施形態
に係る混成集積回路装置を図1および図2を参照しなが
ら説明する。
【0043】先ず、本混成集積回路装置の構造を図1を
参照して説明する。図1(A)に示したように、混成集
積回路基板31は、基板31上に固着される半導体素子
等から発生する熱が考慮され、放熱性の優れた基板が採
用される。本実施例では、アルミニウム基板31を用い
た場合について説明する。尚、本実施例では、基板31
としてアルミニウム(以下、Alという)基板を用いた
が、特に限定する必要はない。例えば、基板31として
は、プリント基板、セラミック基板、金属基板等を用い
ても本実施例を実現することができる。そして、金属基
板としては、Cu基板、Fe基板、Fe−Ni基板また
はAlN(窒化アルミニウム)基板等を用いても良い。
【0044】Al基板31は、表面が陽極酸化され、そ
の上に更に絶縁性の優れた、例えば、エポキシ樹脂から
なる絶縁樹脂32が全面に形成されている。但し、耐圧
を考慮しなければ、この金属酸化物は省略しても問題は
ない。
【0045】そして、この樹脂32上には、Cu箔33
(図5参照)より成る導電路33aが形成され、導電路
33aを保護するようにAl基板31上には、例えば、
エポキシ系樹脂が電気的接続箇所を除いてオーバーコー
トされている。そして、導電路33a上にはパワートラ
ンジスタ、小信号トランジスタやIC等の能動素子3
5、チップ抵抗、チップコンデンサ等の受動素子36が
半田40を介して実装され、所定の回路が実現されてい
る。ここで一部半田を採用せず、Agペースト等で電気
的に接続されても良い。また、半導体素子等の能動素子
8がフェイスアップで実装される場合は、金属細線37
を介して接続されている。金属細線37としては、パワ
ー系の半導体素子の場合は、例えば、約150〜500
μmφのAl線が用いられる。一般にはこれを太線と呼
んでいる。また、セミパワー系や小信号系の半導体素子
の場合は、例えば、約30〜80μmφのAl線が用い
られている。一般にこれを細線と呼んでいる。そして、
Al基板31の外周部に設けられている外部接続用端子
38には、CuやFe−Ni等の導電性部材からなる外
部リード39が半田40を介して接続されている。
【0046】本発明の特徴は、混成集積回路基板31上
の能動素子35、受動素子36、Al細線37等に、樹
脂封止体が直接形成されている。
【0047】つまり、樹脂封止体41において、トラン
スファーモールドに用いられる熱硬化性樹脂は、粘性が
低く、かつ、硬化温度が上記した接続手段に用いられた
半田40等の融点、例えば、183℃よりも低いことに
特徴がある。そのことにより、図10に示したように、
従来の混成集積回路装置における熱硬化性樹脂(例え
ば、エポキシ樹脂)のポッティングによるオーバーコー
ト9を除去することができる。
【0048】その結果、特に、小信号系のIC等を導電
路33aと電気的に接続する、例えば、約40μm程度
の径の金属細線等にトランスファーモールド時の熱硬化
性樹脂を直接充填しても倒れたり、断線したり、折れ曲
がったりすることは無くなる。特にAl細線において折
れ曲がりを防止できたことがポイントとなる。
【0049】次に、図1(B)に示すように、樹脂封止
体41の外部には、外部リード39が導出されており、
外部リード39は、使用目的に応じて長さが調整されて
いる。そして、樹脂封止体41には、外部リード39が
導出している側辺と対向する側に2箇所押さえピンの跡
としてホール42が形成されている。ホール42は、上
記したトランスファーモールド時に押さえピン47(図
6参照)が基板31を固定しているため発生するもので
あり、樹脂封止体41形成後も存在する。
【0050】しかし、図2(A)に示したように、基板
31の外周部43、つまり、基板31上の回路等が形成
されていない部分にホール42は形成されている。そし
て、ホール42は基板31の外周部43で、かつ、絶縁
樹脂32上に形成されているので、品質性、耐湿性の面
でも問題のない構造となっている。ここで、外周部43
は基板31を個々にプレスする際、回路領域との距離の
確保をする為に設けられているマージンである。
【0051】次に、図2(A)、(B)に示したよう
に、Al基板31上には導電路33aが入り組んで形成
されており、その導電路33a上にはパワートランジス
タ、小信号トランジスタやIC等の能動素子35、チッ
プ抵抗、チップコンデンサ等の受動素子36が半田40
等を介して実装されており、また、外部接続用端子38
を介して外部リード39が接続されており所定の回路が
実現されている。
【0052】図示したように、基板31上には小さいス
ペースで複雑な回路が形成されている。本発明の混成集
積回路装置の特徴は、Al基板31全面に絶縁樹脂32
を形成した後樹脂32上に複雑な回路を形成し、その
後、基板31に外部リード39を接着しトランスファー
モールドにより直接樹脂封止体41を一体に形成してい
ることである。
【0053】従来において、トランスファーモールドに
より混成集積回路装置を形成する場合は、例えば、Cu
からなるリードフレームは、エッチング、パンチングま
たはプレス等で加工をし、配線、ランド等を形成してい
たため、混成集積回路の導電パターンの如き複雑な回路
を形成できなかった。また、トランスファーモールドに
よるリードフレームでは、図2(A)のような配線を形
成する場合、リードの反りを防止するためにいろいろな
場所に吊りリードによる固定が必要となる。このよう
に、一般のリードフレームを使った混成集積回路では、
せいぜい能動部品が数個実装されるのみであり、図2
(A)のような導電パターンを持つ混成集積回路を形成
するには限界があった。
【0054】つまり、本発明の混成集積回路装置の構造
をとることで、複雑な回路を有した基板31をトランス
ファーモールドにより形成することができる。更に、本
発明では、基板31として熱伝導率の良い基板を使用し
てトランスファーモールドしているので基板31全体で
発生する熱を発散することができる。よって、トランス
ファーモールドされた従来のリードフレームによる混成
集積回路装置に比べ、金属基板31が直接モールドされ
ているため、この基板が大きなヒートシンクとして働
き、放熱性が優れ、回路特性の改善を実現することがで
きる。
【0055】更に、本発明の混成集積回路装置は、図1
(B)に示す如く、モールド工程において形成される2
つのホール42の底部から、熱硬化性樹脂と混成集積回
路基板が露出することに特徴を有する。
【0056】モールド工程に於いて、混成集積回路基板
31が正しい位置で固定された場合には、例えば、ホー
ル42の底部に熱硬化性樹脂と基板が半分ずつ露出する
ような設定が施してある。また、2つのホール42の両
方の底部に於いて、基板が全く露出しなかった場合は、
モールド工程において、混成集積回路基板31が厚み方
向に移動してしまったことになる。
【0057】従って、モールド工程の後に、ホール42
の底部を確認することによって、熱硬化性樹脂内部にお
ける混成集積回路基板の位置を確認することができる。
【0058】次に、本発明の混成集積回路装置の製造方
法を図3から図9を参照して説明する。
【0059】図3は工程フロー図であり、金属基板を準
備する工程、絶縁層形成工程、Cu箔圧着工程、部分N
iメッキ工程、Cu箔エッチング工程、ダイボンディン
グ工程、ワイヤーボンディング工程、リード接続工程、
トランスファーモールド工程、リードカット工程の各工
程から構成されている。このフローから明確なように、
従来は、インジェクションモールドにより樹脂封止体を
形成していたが、トランスファーモールドによる樹脂封
止体を形成する工程を実現している。
【0060】図4から図9に、各工程の断面図を示す。
なお、図示しなくても明確な工程は図面を省略してい
る。
【0061】本発明の第1の工程は、図4(A)に示す
如く、金属基板の準備、絶縁層形成、Cu箔圧着、Ni
メッキを行うことにある。
【0062】金属基板を準備する工程では、基板の役割
として熱放散性、基板強度性、基板シールド性等考慮し
て準備する。このとき、特に、パワートランジスタ、大
規模化されるLSI、デジタル信号処理回路等を高密度
実装により1つの小型ハイブリットICに集積すると、
高密度化することにより熱が集中するので熱放散性が重
要視される。そして、本実施例では、熱放散性に優れ
た、例えば、厚さ1.5mm程度のAl基板31を用い
る場合について説明する。また、本実施例では、基板3
1としてAl基板を用いた場合について説明するが、特
に限定する必要はない。
【0063】例えば、基板31としては、プリント基
板、セラミック基板、金属基板等を用いても本実施例を
実現することができる。そして、金属基板としては、C
u基板、Fe−Ni基板または導電性の優れた金属より
成る化学物等が考えられる。
【0064】次に、アルミ基板31は、表面が陽極酸化
され酸化物が生成し、その上に更に絶縁性の優れた、例
えば、エポキシ樹脂からなる樹脂32を全面に形成す
る。但し、耐圧を考慮しなければ、この金属酸化物は省
略しても問題はない。そして、絶縁性樹脂32上には、
混成集積回路を構成するCuの導電箔33を圧着する。
Cu箔33上には、例えば、取り出し電極となるCu箔
33と能動素子35とを電気的に接続する金属細線37
との接着性を考慮し、Niメッキ34を全面に施す。
【0065】本発明の第2の工程は、図4(B)に示す
如く、部分Niメッキ形成、Cu箔エッチングを行うこ
とにある。
【0066】Niメッキ34上には、公知のスクリーン
印刷等によりNiメッキ34を必要とする部分にのみレ
ジストを残存させ、選択マスクとして形成する。そし
て、エッチングによりCu箔33上には、例えば、取り
出し電極となる箇所にNiメッキ34aを形成する。そ
の後、レジストを除去し、再度、公知のスクリーン印刷
等によりCu箔33による導電パターン33aとして必
要とする部分にのみレジストを残存させ、選択マスクと
して形成する。そして、エッチングにより、絶縁性樹脂
32上にはCu箔33による導電パターン33aを形成
する。その後、導電パターン上には、例えば、スクリー
ン印刷によりエポキシ系樹脂によりオーバコートをす
る。
【0067】本発明の第3の工程は、図4(C)に示す
如く、ダイボンディング、ワイヤボンディングを行うこ
とにある。
【0068】前工程において形成された導電パターン3
3a上には、半田ペースト40等の導電性ペーストを介
してパワートランジスタ、小信号トランジスタやIC等
の能動素子35、チップ抵抗、チップコンデンサ等の受
動素子36を実装し、所定の回路を実現する。ここで一
部半田を採用せず、Agペースト等で電気的に接続して
も良い。また、パワートランジスタ、セミパワートラン
ジスタ等の能動素子35を実装する際は、能動素子35
と導電路33aとの間には熱放散性を考慮してヒートシ
ンクを設置する。
【0069】次に、半導体素子等の能動素子35フェイ
スアップで実装する場合は、ボンディングにより金属細
線37を介して電気的に接続する。そして、上記したよ
うに、能動素子35と導電路33aとを電気的に接着す
る金属細線37は、Cu箔33からなる導電路33aと
の接着性を考慮して、導電路33a上のNiメッキ34
aを介してワイヤボンディングされる。
【0070】ここで、金属細線37としては、特に、A
l細線37が使用されるが、Al細線37は空気中で真
球状にボールアップすることが困難でステッチボンディ
ング法が使用される。しかし、ステッチボンディング法
では、ステッチ部が樹脂の応力により破壊されやすく、
また、Au細線と比較すると弾性係数が小さく樹脂圧に
より押し倒されやすいという特徴がある。そこで、Al
細線37を使用する際は、特に、樹脂封止体41形成時
に注意を要する。
【0071】本発明の第4の工程は、図5(A)、
(B)に示す如く、リード接続を行うことにある。
【0072】図5(A)に示すように、上記した混成集
積回路からの信号を出力および入力するための外部リー
ド39を準備する。外部リード39としては、出力およ
び入力端子として用いるために導電性であるCu、Fe
−Ni等の材質からなり、更に、電流容量等考慮して外
部リード39の幅や厚さを決定する。そして、本発明の
実施例では、次工程であるトランスファーモールド工程
において詳細は説明するが、外部リード39の強度、バ
ネ性が必要とされるので、例えば、0.4〜0.5mm
程度の厚さの外部リード39を準備する。その後、外部
リード39を基板31の外周部に形成された外部接続用
端子38と半田40を介して接続する。このとき、接続
手段としては半田に限定する必要はなく、スポット溶接
などによっても接続することができる。
【0073】ここで、図5(B)に示すように、本発明
の特徴としては外部リード39を基板31の実装面に対
してやや角度、例えば、約10度をもって接続すること
にある。また、外部リード39と外部接続用の電極38
とを接続する半田40の融点より、次工程であるトラン
スファーモールド工程で用いる熱硬化性樹脂の硬化温度
が低いことにもある。
【0074】本発明の第5の工程は、本発明の特徴とす
る工程であり、図6、図7及び図8に示す如く、混成集
積回路基板31をトランスファーモールドにより一括し
て熱硬化性樹脂で封止することにある。
【0075】トランスファーモールドで混成集積回路基
板31を封止するためには、混成集積回路基板31が、
図6(B)に示す如く、金型のキャビティ70内で位置
固定されなければならない。しかし、混成集積回路基板
31を一括してトランスファーモールドする場合、混成
集積回路基板31を直接的に固定するのは難しい。更
に、樹脂の注入圧により混成集積回路基板31が金型内
で移動してしまう問題もある。
【0076】そこで、本工程では上金型45に設けられ
た少なくとも1つの押さえピン47で混成集積回路基板
31の外周部を押圧することにより、金型のキャビティ
70内における混成集積回路基板31の位置固定を行っ
た後、樹脂封入を行う。
【0077】具体的にいうと、最初に、図6(A)に示
す如く、リードフレーム39が半田付けされた混成集積
回路基板31を金型キャビティ70内に搬送する。
【0078】次に、図6(B)に示す如く、上下金型4
5および44によりリードフレーム39を固定し、押さ
えピン47により混成集積回路基板31の外周部を押圧
することにより、金型のキャビティ70内における混成
集積回路基板31の位置を固定する。
【0079】リードフレーム39は、図5(A)に示す
如く、複数のリードを第1の連結部39dおよび第2の
連結部39cで連結したものであり、図5(B)に示す
如く、混成集積回路基板31に対して平行ではなく上方
向に傾斜を付けて半田で接合されている。従って、図6
(A)に示す如く、リードフレーム39を平行に載置す
ると、混成集積回路基板31が金型のキャビティ66内
で上方向に傾く形になる。
【0080】押さえピン47は、図6(A)に示す如
く、上金型45に少なくとも1つ設けられた突起物であ
り、上金型45と下金型44が嵌合した際に混成集積回
路基板31の外周部を押圧する働きを有する。また押さ
えピン47は、混成集積回路基板31を押圧した際に、
混成集積回路基板31を金型キャビティ70内で平行に
する長さを有する。
【0081】従って、図6(A)、図6(B)に示す如
く、金型でリードフレーム39が固定される事により傾
斜が生じた混成集積回路基板31の外周部を、押さえピ
ン47で押圧することにより、押さえピン47の下方向
への押圧力とリードフレーム39の上方向への応力で、
混成集積回路基板31の垂直方向の位置を固定すること
ができる。
【0082】また、図8に示す如く、混成集積回路基板
70に接続しているリードフレーム39の特定の部分
を、金型に設けられたガイドピン46に当接させること
により、混成集積回路基板31の水平方向の位置固定が
行える。
【0083】尚、上述の説明では図6(A)、図6
(B)に示す如く、上金型に固定された押さえピン47
を用いて混成集積回路基板31の位置固定を行ったが、
図7(A)、(B)に示すような可動式の押さえピン8
0を用いる方法もある。可動式の押さえピン80を用い
ると、樹脂封入が終了後、ピン80を引き、その後硬化
するので、混成集積回路基板31の露出部が無くなり、
混成集積回路装置の耐湿性は更に向上される。
【0084】次に、図8(B)に示す如く、本発明の混
成集積回路装置の製造方法では、ゲート48から金型キ
ャビティ70内に注入する熱硬化性樹脂を、最初に基板
31の側面にあたるように注入する。そして、矢印49
に示すように注入される熱硬化性樹脂は、基板31によ
り矢印49aに示すように基板31の上部方向および下
部方向に分岐して流れる。このとき、基板31の上部へ
の流入幅56と基板31の下部への流入幅55とがほぼ
同等の幅で形成されているので、基板31下部への熱硬
化性樹脂の流入も円滑に行うことができる。更に、熱硬
化性樹脂の注入速度および注入圧力も1度基板31側面
にあてることで低減され、Al細線37の折れ曲がり、
断線等の影響を抑止することができる。
【0085】以上のことにより本工程では、混成集積回
路基板31を一括して熱硬化性樹脂によりトランスファ
ーモールドが行える。
【0086】また、図6に示す如く、固定式の押さえピ
ン47で混成集積回路基板31を押圧した場合、混成集
積回路基板31の外周部の一部分は、図9(A)に示す
如く、モールドの工程が終了すると押さえピン用のホー
ル42の底部から露出する。しかし、混成集積回路基板
31の外周部は混成集積回路基板31を打ち抜く際に必
要なマージンであるので導電パターン等は設けられてい
ない。よって、混成集積回路基板31上にオーバーコー
トが設けられており金属基板は外部に露出しないので、
ホール42による混成集積回路装置の耐湿性の低下は無
い。しかも、マージン領域を、ピンの当接部とするの
で、回路領域を当接部とするよりも基板表面を有効に活
用できる。
【0087】更に、図9(B)に示す如く、ホール42
の底部に露出した金属基板42bと樹脂42aの面積の
割合を確認することにより、モールド工程に於いて、混
成集積回路基板31の移動の有無を確認することができ
る。基板31が所望の位置でモールドされた場合は、例
えば、ホール42の底部の半分が混成集積回路基板31
で占められるように設計されている。従って、ホール4
2の底部に所望の面積の金属基板が露出しなかった場合
は、モールド工程に於いて混成集積回路基板31が水平
方向に移動したことになる。また、2つのホール42の
どちらの底部にも混成集積回路基板31が露出しなかっ
た場合は、モールド工程に於いて、混成集積回路基板3
1が厚み方向に移動したことになる。以上のことによ
り、ホール42の底部を確認することによってモールド
工程が良好に行われたか否かを判断することが可能とな
る。
【0088】本発明の第6の工程は、図9に示す如く、
リードカットを行うことにある。
【0089】前工程であるトランスファーモールド工程
で金型44、45から漏れた樹脂は外部リード39に形
成された第2の連結部39cで堰き止められ、そのまま
硬化する。その結果、外部リード39の第2の連結部3
9cより樹脂封止体41側のリード間は流出樹脂50で
充填され、外部リード39の第2の連結部より先端側の
リード間には樹脂が充填されない。
【0090】そして、第2の連結部39cを打ち抜くこ
とで外部リード39の個々のリードを独立させ、そし
て、使用目的に応じて外部リード39の長さの調整する
が、例えば、点線51の位置で外部リード39をカット
する。この時同時に、流出樹脂50も除去する。
【0091】上記した工程により、図1に示した混成集
積回路装置が完成する。
【0092】上記したように、本発明の混成集積回路装
置の製造方法としては、トランスファーモールド工程で
は、押さえピンにより混成集積回路基板の外周部を押圧
することにより混成集積回路装置の金型内での位置固定
を行うことに特徴がある。そのことにより、本発明の混
成集積回路装置の製造方法では、従来の混成集積回路装
置の製造方法における支持部材の載置を省略することが
でき、更に、完成した混成集積回路装置の熱放散性を大
幅に向上させることができる。
【0093】本発明の混成集積回路装置およびその製造
方法は、フルモールド型の混成集積回路装置について説
明してきたが上記の実施の形態には限定されない。例え
ば、混成集積回路基板の裏面が全面露出した形態の混成
集積回路装置も形成することができる。この場合は、上
記した効果の他に、更に、熱放散性の効果を得ることが
できる。
【0094】更に、本実施例では、外部リードが基板の
1側面から導出される片側リードの場合について説明し
たがこの構造に限定されることはなく、両側リードや4
方向リードにおいても上記の効果の他に、更に、基板を
安定させた状態でトランスファーモールド工程を実現で
きる。その他、本発明の要旨を逸脱しない範囲で、種々
の変更が可能である。
【0095】
【発明の効果】以上、説明したように本発明の混成集積
回路装置およびその製造方法によれば、以下に示すよう
な優れた効果を奏し得る。
【0096】モールドの工程において金型に設けられた
押さえピンを用いて混成集積回路基板の外周部を押圧す
ることにより、金型のキャビティ内における混成集積回
路基板の位置を固定することができる。更に、混成集積
回路基板を一括してトランスファーモールドすることが
できるので、混成集積回路基板の裏面を一定の厚さで熱
伝導性に優れた熱硬化性樹脂で封止することができ、熱
放散性に優れた混成集積回路装置を作成することができ
る。尚、押さえピンを用いる事により混成集積回路基板
の導電パターンを設けていない外周部の一部は露出する
形になるが、混成集積回路基板は金属基板上に絶縁層が
形成されているので、このことによる混成集積回路装置
の耐湿性の低下は無い。
【0097】更にまた本発明では、押さえピンによって
形成されたホールの底部を確認することによって、混成
集積回路装置内部における混成集積回路基板の位置を確
認することができる。具体的には、ホールの底部に露出
する混成集積回路基板と熱硬化性樹脂の面積の割合を確
認することにより、混成集積回路基板の水平方向の位置
を確認することができる。また、ホールの底部に於い
て、混成集積回路基板の露出の有無を確認することによ
り、混成集積回路基板の厚み方向の位置を確認すること
ができる。
【図面の簡単な説明】
【図1】本発明の混成集積回路装置の(A)断面図、
(B)平面図を説明する図である。
【図2】本発明の混成集積回路装置の(A)平面図、
(B)断面図を説明する図である。
【図3】本発明の混成集積回路装置の製造方法のフロー
図である。
【図4】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図5】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図6】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図7】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図8】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図9】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図10】従来の混成集積回路装置の断面図である。
【図11】従来の混成集積回路装置の製造方法のフロー
図である。
【図12】従来の混成集積回路装置の製造方法を説明す
る図である。
【図13】従来の混成集積回路装置の製造方法を説明す
る図である。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成14年5月21日(2002.5.2
1)
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】図2
【補正方法】変更
【補正内容】
【図2】
フロントページの続き (72)発明者 小池 保広 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 西塔 秀史 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 Fターム(参考) 4M109 AA01 BA03 CA21 DA06 GA02 5F061 AA01 BA03 CA21 DA06 FA02

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 金属基板からなる混成集積回路基板と、 前記混成集積回路基板上に固着されたリードと、 前記基板および前記リードとをトランスファーモールド
    して成る樹脂封止体とを有し、 前記トランスファーモールドを行う際、前記基板を固定
    する押さえピンが押圧する部分を前記基板に設けること
    を特徴とした混成集積回路装置。
  2. 【請求項2】 前記押さえピンが押圧する部分は、前記
    基板の外周部に配置されることを特徴とした請求項1記
    載の混成集積回路装置。
  3. 【請求項3】 前記押さえピンにより形成されるホール
    の底部には、前記基板と熱硬化性樹脂とが露出している
    ことを特徴とした請求項1または請求項2記載の混成集
    積回路装置。
  4. 【請求項4】 前記ホールは、前記基板の両端部上の前
    記樹脂封止体に少なくとも2箇所形成されることを特徴
    とした請求項3記載の混成集積回路装置。
  5. 【請求項5】 前記熱硬化性樹脂は、エポキシ樹脂であ
    ることを特徴とした請求項3または請求項4記載の混成
    集積回路装置。
  6. 【請求項6】 回路素子が電気的に接続された混成集積
    回路基板を用意する工程と、 入力または出力端子となって外部へ延在される導電手段
    を所望の前記導電パターンに半田で固定する工程と、 モールドの金型で前記導電手段を狭持することにより、
    前記混成集積回路基板基板の水平方向の位置を固定する
    工程と、 金型内部において押さえ手段を用いることにより、前記
    混成集積回路基板の垂直方向の位置を固定する工程と、 熱硬化性樹脂を用いたトランスファーモールドにより前
    記混成集積回路を一括してモールドする工程を具備する
    ことを特徴とした混成集積回路装置の製造方法。
  7. 【請求項7】 前記導電手段はリードであり、前記リー
    ドは前記モールドの工程が終了するまでは枠体として保
    持されるリードフレームであることを特徴とした請求項
    6記載の混成集積回路装置の製造方法。
  8. 【請求項8】 前記リードフレームは前記導電パターン
    と電気的に接続される際に、前記混成集積回路基板に対
    して平行ではなく上向きに傾斜をつけて接続されること
    を特徴とした請求項6記載の混成集積回路装置の製造方
    法。
  9. 【請求項9】 前記押さえ手段は前記金型の内部に固定
    された少なくとも1つの押さえピンであることを特徴と
    した請求項6記載の混成集積回路装置の製造方法。
  10. 【請求項10】 前記押さえピンの下方向への押圧力と
    前記リードフレームの上方向の応力により前記混成集積
    回路基板の垂直方向の位置を固定することを特徴とした
    請求項9記載の混成集積回路装置の製造方法。
  11. 【請求項11】 前記押さえピンは前記混成集積回路基
    板の導電パターン及び前記回路素子が無い外周部を押圧
    することを特徴とした請求項9記載の混成集積回路装置
    の製造方法。
  12. 【請求項12】 前記押さえピンは、前記混成集積回路
    基板において絶縁性樹脂が形成された外周部を押圧する
    ことを特徴とした請求項9記載の混成集積回路装置の製
    造方法。
  13. 【請求項13】 前記トランスファーモールドにおい
    て、前記金型の側面から前記熱硬化性樹脂を封入し、前
    記熱硬化性樹脂の圧力による前記混成集積回路基板の移
    動を防止することを特徴とした請求項1記載の混成集積
    回路装置の製造方法。
  14. 【請求項14】 前記押さえピンにより前記集積回路装
    置にホールを形成することを特徴とした請求項9記載の
    混成集積回路装置の製造方法。
  15. 【請求項15】 前記ホールの底部に前記熱硬化性樹脂
    と前記混成集積回路基板の一部を露出させることを特徴
    とした請求項14記載の混成集積回路装置の製造方法。
  16. 【請求項16】 前記ホールの底部に露出した前記熱硬
    化性樹脂と前記混成集積回路基板の面積の割合を確認す
    ることにより、前記集積回路装置の位置を確認すること
    を特徴とした請求項14記載の混成集積回路装置の製造
    方法。
  17. 【請求項17】 前記ホールの底部に於いて、前記混成
    集積回路基板の露出の有無を確認することにより前記集
    積回路装置の位置を確認することを特徴とした請求項1
    4記載の混成集積回路装置の製造方法。
  18. 【請求項18】 前記集積回路装置が有する2つの前記
    ホールの底部を確認することによって、前記集積回路装
    置の位置を確認することを特徴とした請求項16および
    請求項17記載の混成集積回路装置の製造方法。
JP2001196984A 2001-06-28 2001-06-28 混成集積回路装置およびその製造方法 Expired - Lifetime JP4614584B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001196984A JP4614584B2 (ja) 2001-06-28 2001-06-28 混成集積回路装置およびその製造方法
TW91113330A TW546715B (en) 2001-06-28 2002-06-19 Hybrid integrated circuit device and manufacturing method therefor
US10/183,736 US6974727B2 (en) 2001-06-28 2002-06-27 Method of manufacturing a hybrid integrated circuit device
CNB021251436A CN100474582C (zh) 2001-06-28 2002-06-28 混合集成电路装置及其制造方法
US11/248,887 US20060033209A1 (en) 2001-06-28 2005-10-11 Hybrid integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001196984A JP4614584B2 (ja) 2001-06-28 2001-06-28 混成集積回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003017517A true JP2003017517A (ja) 2003-01-17
JP4614584B2 JP4614584B2 (ja) 2011-01-19

Family

ID=19034688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001196984A Expired - Lifetime JP4614584B2 (ja) 2001-06-28 2001-06-28 混成集積回路装置およびその製造方法

Country Status (4)

Country Link
US (2) US6974727B2 (ja)
JP (1) JP4614584B2 (ja)
CN (1) CN100474582C (ja)
TW (1) TW546715B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045903A (ja) * 2001-08-01 2003-02-14 Fujitsu Ten Ltd ダイボンド装置
JP3896029B2 (ja) 2002-04-24 2007-03-22 三洋電機株式会社 混成集積回路装置の製造方法
US20050000726A1 (en) * 2003-06-06 2005-01-06 Honda Motor Co., Ltd. Resin encapsulated electronic component unit and method of manufacturing the same
JP4334335B2 (ja) * 2003-12-24 2009-09-30 三洋電機株式会社 混成集積回路装置の製造方法
JP4413054B2 (ja) * 2004-03-29 2010-02-10 三洋電機株式会社 混成集積回路装置の製造方法
CN102034782A (zh) * 2009-09-30 2011-04-27 万国半导体有限公司 一种用于功率半导体器件的混合合金引线框架
JP2011100718A (ja) * 2009-10-05 2011-05-19 Yazaki Corp コネクタ
CN102117754B (zh) * 2011-01-05 2016-05-18 无锡市玉祁红光电子有限公司 晶体闸流管阳极安装隔离片的翻转模具装置
US8787003B2 (en) * 2011-10-12 2014-07-22 Infineon Technologies Ag Low inductance capacitor module and power system with low inductance capacitor module
JP2013153027A (ja) * 2012-01-24 2013-08-08 Fujitsu Ltd 半導体装置及び電源装置
CN103715106B (zh) * 2012-09-29 2016-08-17 广东美的制冷设备有限公司 一种智能功率模块的制造方法及智能功率模块
JP5734364B2 (ja) * 2012-11-22 2015-06-17 株式会社デンソー 電力変換装置
WO2015029219A1 (ja) * 2013-08-30 2015-03-05 新電元工業株式会社 電気機器およびその製造方法、並びに電気機器の設計方法
US20150373845A1 (en) * 2014-06-24 2015-12-24 Panasonic Intellectual Property Management Co., Ltd. Electronic component mounting structure and method of manufacturing electronic component mounting structure
CN108847409B (zh) * 2018-06-25 2020-04-17 乐清海创智能科技有限公司 一种智能功率模块及其制备方法
CN108878383B (zh) * 2018-06-26 2020-04-17 乐清海创智能科技有限公司 一种高性能ipm封装模块及其制备方法
CN108831838B (zh) * 2018-06-26 2020-04-24 乐清海创智能科技有限公司 一种ipm封装结构及其制备方法
TWI721648B (zh) * 2019-04-10 2021-03-11 欣興電子股份有限公司 封裝載板以及封裝結構
CN111816636B (zh) 2019-04-10 2022-05-31 欣兴电子股份有限公司 封装载板以及封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192351A (ja) * 1990-11-22 1992-07-10 Hitachi Ltd 半導体装置及びその形成方法
JPH06224241A (ja) * 1993-01-25 1994-08-12 Toyota Autom Loom Works Ltd 樹脂封止回路装置の成形方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62244139A (ja) * 1986-04-17 1987-10-24 Citizen Watch Co Ltd 樹脂封止型ピングリツドアレイ及びその製造方法
JPS63253653A (ja) * 1987-04-10 1988-10-20 Citizen Watch Co Ltd 樹脂封止型ピングリツドアレイ及びその製造方法
US4954308A (en) * 1988-03-04 1990-09-04 Citizen Watch Co., Ltd. Resin encapsulating method
JPH02171219A (ja) * 1988-12-24 1990-07-02 T & K Internatl Kenkyusho:Kk 電子部品の樹脂封止成形方法及び装置
JP3491481B2 (ja) * 1996-08-20 2004-01-26 株式会社日立製作所 半導体装置とその製造方法
US6495083B2 (en) * 1997-10-29 2002-12-17 Hestia Technologies, Inc. Method of underfilling an integrated circuit chip
TW424312B (en) * 1998-03-17 2001-03-01 Sanyo Electric Co Module for IC cards, method for making a module for IC cards, hybrid integrated circuit module and method for making same
JP2000294692A (ja) * 1999-04-06 2000-10-20 Hitachi Ltd 樹脂封止型電子装置及びその製造方法並びにそれを使用した内燃機関用点火コイル装置
US6365434B1 (en) * 2000-06-28 2002-04-02 Micron Technology, Inc. Method and apparatus for reduced flash encapsulation of microelectronic devices
US20020074652A1 (en) * 2000-12-15 2002-06-20 Pierce John L. Method, apparatus and system for multiple chip assemblies

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192351A (ja) * 1990-11-22 1992-07-10 Hitachi Ltd 半導体装置及びその形成方法
JPH06224241A (ja) * 1993-01-25 1994-08-12 Toyota Autom Loom Works Ltd 樹脂封止回路装置の成形方法

Also Published As

Publication number Publication date
US6974727B2 (en) 2005-12-13
US20060033209A1 (en) 2006-02-16
CN100474582C (zh) 2009-04-01
JP4614584B2 (ja) 2011-01-19
TW546715B (en) 2003-08-11
US20030001255A1 (en) 2003-01-02
CN1395309A (zh) 2003-02-05

Similar Documents

Publication Publication Date Title
US6593169B2 (en) Method of making hybrid integrated circuit device
US6486562B1 (en) Circuit device with bonding strength improved and method of manufacturing the same
JP3541491B2 (ja) 電子部品
JP2003017517A (ja) 混成集積回路装置およびその製造方法
US6975024B2 (en) Hybrid integrated circuit device and manufacturing method thereof
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2837355B2 (ja) 半導体icチップのパッケージ及びその製造方法並びにリード・フレーム
US6617200B2 (en) System and method for fabricating a semiconductor device
US7141868B2 (en) Flash preventing substrate and method for fabricating the same
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
KR20020070107A (ko) 표면에 장착 가능한 칩형 반도체 장치 및 그 제조 방법
JP3482888B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH08139218A (ja) 混成集積回路装置およびその製造方法
JP4623871B2 (ja) 混成集積回路装置
JP2000243875A (ja) 半導体装置
JP4614585B2 (ja) 混成集積回路装置の製造方法
JP2622862B2 (ja) リード付電子部品搭載用基板
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
JP4614579B2 (ja) 混成集積回路装置の製造方法
JP3398580B2 (ja) 半導体装置の製造方法及び基板フレーム
JPH077033A (ja) 電子部品搭載装置の製造方法
JPH08181168A (ja) 半導体装置
JP2002237545A (ja) 回路装置の製造方法
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
JPH0927583A (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101019

R151 Written notification of patent or utility model registration

Ref document number: 4614584

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term