JPH08221354A - ダイレクトメモリアクセスコントローラ、プリンタ、及びデータ転送方法 - Google Patents

Abstract

(57)【要約】 【課題】 メモリの費用の節約と、特に第三者ベンダー
からの既存の画像処理ソフトウェアを利用する能力を与
えることと、低性能で不経済なルックアップテーブルの
排除である。 【解決手段】 複数のフィールド値によって各々定義さ
れる複数のアドレス位置を有する記憶回路から出力装置
へ画像データを転送するためのダイレクトメモリアクセ
スコントローラが提供される。ダイレクトメモリアクセ
スコントローラは、複数のフィールド値のいずれかを各
々生成する複数のフィールド生成回路を具備する。コン
トローラは、複数のフィールド生成回路の各々に結合さ
れ、フィールド値を生成する複数のフィールド生成回路
のいずれかを選択する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、概括的にはメモリ
に格納されたデータの周辺装置への転送に関するもので
あり、更に詳しく言うと、出力画像を生成する装置と部
分幅アレイプリントバーの間をインタフェースするため
のスマートダイレクトメモリアクセスコントローラに関
するものである。

【０００２】

【従来の技術】部分幅アレイまたは全幅アレイプリント
バーでは、一本の画素線は、通常、線の一区分を各々が
印刷する何列かのノズルの噴射により印刷される。ノズ
ル列は、通常は順番に噴射され、一列中のノズルは同時
に噴射される。これらのプリントバーは、複数のプリン
トヘッドダイを具備し、各ダイは直線の一部分を印刷す
る。ダイ内部では、ノズル列が直線のその部分の区分を
印刷する。このようなプリントバーは、直線の最初の部
分の印刷から時間が遅れる直線の最後の部分の印刷が同
一線上の画素線となるように、処理方向に対して正確に
配向されなくてはならない。この種のプリントバーを使
用して許容される印刷を遂行するには、プリントバーは
処理方向に対して正確に垂直に合わせられるのではなく
て、処理方向に対して傾けられる。このことは、各ダイ
は異なる走査線の一部を印刷することを意味する。

【０００３】

【発明が解決しようとする課題】プリントバーは、ノズ
ル列の順次的な噴射を補正するために処理方向に対して
傾斜されるので、走査線に配列されたビットマップは、
印刷が生じる以前に処理されなくてはならない。この印
刷での非ラスタモードは、レーザ電子写真プリンタの印
刷と比べるとかなり複雑である。走査線に配列されたビ
ットマップは、ラスタ線一本ずつ印刷されることは不可
能であり、何らかの変換は経なくてはならない。従っ
て、適時に変換が実施されることが重要である。従来、
必要データの処理はソフトウェアで実施されていた。デ
ータがプリントバーに送られる前に、ソフトウェア処理
により変換がなされた。しかしながら、これらの処理
は、時間がかかり、あまり効率的ではなかった。プリン
トバーが情報を要求するまでのデータの一時格納にバッ
ファを使用することも可能であるが、不経済である。

【０００４】トムソン（Ｔｈｏｍｓｏｎ）による米国特
許第５，０１６，１９０号は、１ページ上に互いに独立
に配列された複数のセルを表すデータを、後続印刷用の
ラスタ走査順にデータに変換するための方法と装置を説
明している。個々のセルのセルデータは、セルが最初に
出現するラスタ走査線と、そのセルを表す最初のビット
のビット位置による順にフェッチされる。

【０００５】リブシン（Ｒｉｖｓｈｉｎ）による米国特
許第５，３０３，３４１号は、画像データ集合を入力装
置から出力装置に転送するためのビデオプロセッサを説
明している。ビデオプロセッサは、メモリならびに所定
バイト数を緩衝記憶する統合適応圧縮器と通信するダイ
レクトメモリアクセス装置を具備する。ダイレクトメモ
リアクセス回路は、メモリアクセスレジスタと制御論理
回路を含んでいる。メモリアクセスレジスタは、２対１
マルチプレクサによってアドレスバスに選択的に結合さ
れた、第一アドレスカウンタと第二アドレスカウンタを
具備する。

【０００６】フレイバーグ（Ｆｒｅｉｂｕｒｇ）他によ
る米国特許第５，３０７，４５８号は、第一および第二
画像データ集合を同時に処理する印刷機を説明してい
る。印刷機は、第一画像データ集合を処理できるビデオ
プロセッサ、第二画像データ集合を格納するように構成
されたシステムメモリ、および画像データとアドレスと
制御データを伝送するためのバスを具備している。

【０００７】

【課題を解決するための手段】本発明の一態様により、
複数のフィールド値によって各々定義される複数のアド
レス位置を有する記憶回路から出力装置へ画像データを
転送するためのダイレクトメモリアクセスコントローラ
が提供される。ダイレクトメモリアクセスコントローラ
は、複数のフィールド値のいずれかを各々生成する複数
のフィールド生成回路を具備する。コントローラは、複
数のフィールド生成回路の各々に結合され、フィールド
値を生成する複数のフィールド生成回路のいずれかを選
択する。

【０００８】本発明の別の態様により、複数部分を各々
含む複数の走査線を有するラスタ画像を印刷するプリン
タが提供される。プリンタは、バスと、バスに結合され
るプリントバーと、複数のアドレス指定可能な記憶場所
に組織され且つバスに結合される記憶回路とを具備す
る。複数のアドレス指定可能記憶場所の各々は、複数の
フィールドによって識別される。ダイレクトメモリアク
セスコントローラはバスに結合されており、バスを介し
て記憶回路からプリントバーに記憶ラスタ画像を転送す
る。ダイレクトメモリアクセスコントローラは複数のフ
ィールド生成回路を含んでおり、フィールド生成回路の
各々は複数のフィールドのいずれかを生成する。

【０００９】本発明の更に別の態様は、データを格納す
る複数の記憶アドレス位置を有するメモリからデータを
直に周辺装置へ転送する方法を提供する。各々の記憶ア
ドレス位置はアドレスによって識別される。この方法
は、記憶アドレス位置のいずれかを識別する複数のフィ
ールドより成る複数フィールドアドレスを生成するステ
ップと、生成された複数フィールドアドレスをメモリに
送るステップと、送られてきた複数フィールドアドレス
によって識別された記憶アドレス位置に格納されたデー
タを、周辺装置へ転送するステップとを含む。

【００１０】

【発明の実施の形態】図１は、サーマルインクジェット
印刷用の部分幅アレイプリントバーを複数個利用するプ
リンタの部分斜視図である。図２は、本発明を利用した
記録用紙の印刷の概略図である。図３は、本発明のスマ
ートダイレクトメモリアクセスコントローラを組込んだ
インクジェットプリンタ電子回路用のブロック図であ
る。図４は、本発明のアドレスジェネレータを具備する
スマートダイレクトメモリアクセスコントローラのブロ
ック図である。図５は、図４に記載のアドレスジェネレ
ータのブロック図である。図６は、部分幅アレイプリン
トバーへデータを送る場合に、本発明のダイレクトメモ
リアクセスコントローラが従う順序の概略図である。図
７は、ラスタ線一本ずつ情報を印刷するプリンタにデー
タを送る場合に、本発明のダイレクトメモリアクセスコ
ントローラが従う順序の概略図である。

【００１１】図１は、概括的に１０で示される印刷装置
の基本構成要素を示すものであり、印刷装置の外側カバ
ーすなわちケースならびに関連支持部品は分かりやすく
するために省いてある。印刷装置１０はモータ１２を具
備し、モータ１２は（図示されていない）適当な電源に
連結され、（図示されていない）ベアリングで回転する
ように支持された円筒ドラム１８の軸１６と平行な出力
シャフト１４と一緒に配置されている。プーリ２０によ
り出力シャフト１４を駆動ベルト２２に直接かみ合わせ
て、モータ１２でドラム１８を矢印Ａ方向に所定の回転
速度で連続回転駆動することが出来る。

【００１２】用紙または透明紙のような記録媒体２４
は、印刷前に、（図示されていない）ドラム１８の穴か
ら真空をかけるか、または静電気のような他の保持手段
による、ドラム外面への用紙付着を可能にするために、
前端２８が表面２６に付いた状態でドラム１８の外面２
６の上に置かれる。ドラム１８が回転すると、用紙２４
は、親ねじ３２によって支持されたプリントヘッドキャ
リッジ３０を通される。親ねじ３２は、ドラム１８の軸
１６と平行なその軸と一緒に配置され、キャリッジ３０
を軸方向に摺動可能に移動できるようにする（図示され
ていない）固定ベアリングによって支持されている。キ
ャリッジレール３４は、キャリッジが用紙２４の移動方
向と垂直に矢印３６の方向に移動するときに、更にキャ
リッジを支持する。コントローラ４０によって制御され
る第二モータ３８は、親ねじ３２を動かすために親ねじ
３２に取り付けられたクラッチ４４とクラッチ４６を連
結する第二ベルト４２により、親ねじを駆動する。

【００１３】プリントヘッドキャリッジ３０は、第一部
分幅アレイプリントバー５０Ａと、第二部分幅アレイプ
リントバー５０Ｂと、第三部分幅アレイプリントバー５
０Ｃと、第四部分幅アレイプリントバー５０Ｄを、矢印
３６方向に進めて、用紙２４上に印刷する。第一、第
二、および第三部分幅アレイプリントバー５０Ａ−Ｃ
は、各々、カラー印刷用の色のシアン、マゼンタ、イエ
ローのいずれかをそれぞれ印刷する。第四部分幅アレイ
プリントバー５０Ｄは、必要時に、特にシアンとマゼン
タとイエローから作られたプロセスブラックは黒インク
ほど好ましくないのでテキスト印刷時に、ブラックを印
刷する。

【００１４】個々のプリントバー５０Ａ−５０Ｄの各々
は、共に接合され、グラファイトまたは金属のような物
質から作成できる（図示されていない）基板上に取り付
けられた、第一プリントヘッドダイ６０Ａと第二プリン
トヘッドダイ６０Ｂを具備する。プリントヘッドダイ６
０Ａと６０Ｂの各々は、ノズル列順に噴射される数百個
以上のノズルを具備する。全部のプリントヘッドダイ
は、キャリッジ３０上の全部の部分幅アレイ５０の一回
のフルプリントで同時に噴射される。これは、処理方向
Ａと垂直に印刷される直線が、実際には直線の多くの部
分から構成されており、その終点で交わる各部分は同時
に印刷されることを意味する。部分幅アレイの各々も、
単一ダイの各ストロークによる脈動に要する時間を補正
するために、キャリッジ方向３６にわずかに傾斜または
傾けられている。

【００１５】図２は、アレイ５０Ｄのような部分幅アレ
イのいずれかを組込んだ走査キャリッジ３０で用紙２４
に印刷する例を示す。本発明では、一個のプリントヘッ
ドダイ６０は３８４個の画素印刷ノズルを具備してい
る。各々の印刷ヘッドダイは、ページの長辺に平行な帯
を印刷する。各々の帯が完成されるようにキャリッジ３
０にページを横切らせることによって、何本かの隣接す
る帯（この場合は１３）が次々と印刷されて完全ページ
を形成する。各々の帯は複数本の部分走査線から構成さ
れるが、部分走査線は、一個のプリントヘッドダイすな
わち３８４画素の長さと同じ長さである。各々の部分走
査線は、ドラム１８が回転しているがプリントヘッドキ
ャリッジ３０が動かずにいるときに、他の上になるよう
に印刷される。一本の小走査線を作成するために、デー
タは１６ビットワードのシーケンスとして送出される。
その結果、３８４画素を含むプリントヘッドダイは、一
本の情報の帯を印刷する一個のプリントヘッド内の２４
列のノズルを印刷する。図２に記載されているように、
各々の走査線が複数の帯に分けられ且つ各々の帯が多数
の列、この場合は２４列に分けられる場合に、記録紙２
４は、ページの幅方向に延びる複数本の走査線から成る
物理的境界として構成されていると考えることが出来
る。

【００１６】完璧な線が印刷されないので、走査線に配
置されたビットマップは、印刷用に変換されなくてはな
らない。このことは、プリントヘッドが非線形様式の印
刷情報を受信することを意味する。従って、アドレスが
データ空間内のデータワードの座標の連鎖体である非線
形すなわち多次元データ空間に、データ空間を組織でき
れば、非ラスタ様式で印刷する装置へのラスタ情報の高
速伝送が達成できる。この実施例についていうと、この
ことは、データ空間の軸が、ページ内の帯と、帯内の列
と、図２のアドレス７０として構成される個々の用紙の
走査線とであることを意味する。アドレス７０内の各フ
ィールド（帯または列または走査線）は、データ空間内
のデータ位置を定義する座標の一つである。対照的に、
既知のＤＭＡコントローラのアドレスは、アドレスの絶
対値が単調増加する、アドレス指定手段を増分する単一
フィールドである。しかしながら、本発明の非線形ダイ
レクトメモリアクセスコントローラでは、アドレスが増
分されて、実際にデータ空間のベクトルであるデータス
トリームを生じさせるときに、一個または複数個のフィ
ールドが増加する。

【００１７】図３は、本発明のスマートＤＭＡコントロ
ーラ７２を組込んだインクジェットプリンタの電子回路
のブロック図を示す。プリンタは、ホストコンピュータ
のような外部装置に連結されているインタフェース７８
に、アドレス／データバス７６を介して連結される中央
処理装置すなわちＣＰＵ７４を具備している。ホストコ
ンピュータは、ページ記述言語の形の情報を印刷のため
にプリンタに提供する。ＣＰＵ７４は、ＣＰＵ７４用の
操作プログラムを含んでいる読出し専用記憶素子（ＲＯ
Ｍ）８０にも連結されている。バス７６に連結されたラ
ンダムアクセスメモリ（ＲＡＭ）８２は、データを処理
し且つページ記述言語で書かれた受信画像からプリンタ
が生成するビットマップの形の印刷情報を格納するため
に、アクセス可能データ空間メモリとプリントバッファ
とメモリ制御論理とを具備している。この実施例の記憶
空間は三次元空間として構成されており、アドレス７０
の各フィールドは記憶空間内のＸまたはＹまたはＺ軸を
定義する。

【００１８】ＲＯＭ８０とＲＡＭ８２の他に、バス７６
には、当業者に知られている通り、用紙送りドライバ回
路を含んだ印刷装置の動作用の種々のプリンタ制御回路
８４も結合されている。ＤＭＡコントローラ７２は、Ｒ
ＡＭ８２に格納されたビットマップ情報を、バス７６を
介して、やはりバス７６に連結されているプリントヘッ
ド制御回路８６へ転送するのを容易にする。プリントヘ
ッド制御回路８６とプリントバー５０は、一般に、画像
出力部（ＩＯＴ）として知られている。ＤＭＡコントロ
ーラ７２は、ＣＰＵ８２が、ＲＡＭ８３からプリントバ
ー５０へのビット画像の転送に掛り合う必要を排する。

【００１９】図４は、要求ハンドラ回路９０と、タイミ
ング制御回路９２と、アドレスジェネレータ９４と、バ
スインタフェース回路９６とを含むＤＭＡコントローラ
のブロック図を示す。作動時、コントローラ７２は、バ
ス７６を介して転送される記憶アドレスと多数のワード
を、アドレスジェネレータ９４に連結されたデータバス
９８を介して送ることによって、ＤＭＡを初期化する。
データバス９８は、ＤＭＡによってプリントバー５０に
転送される多数のワードならびにメモリの転送を開始す
る記憶アドレス位置といったデータ情報を、アドレスジ
ェネレータ９４に搬送する。アドレスジェネレータ９４
により、ＤＭＡコントローラは非線形にＲＡＭの情報に
アクセスできるようになる。バス７６をアドレスジェネ
レータ９４にも結合するアドレスバス１００は、アドレ
ス位置の値をＲＡＭ８２に戻し、そこから情報にアクセ
スする。

【００２０】ＤＭＡインタフェース７２がＣＰＵ７４に
よって初期化されると、ＤＭＡコントローラ７２は、画
像出力部すなわちプリントバー制御回路８６によって生
成されて回線１０２を介して要求ハンドラ９０に伝送さ
れるＤＭＡ要求信号を待つ。要求ハンドラ９０は、回線
１０６を介してタイミング制御回路９２への要求未決信
号を発生し、次いでタイミング制御回路９２は、割込み
要求信号を回線１０８を介し、バス７６を介して、ＣＰ
Ｕ７４に渡す。ＣＰＵ７４の内部処理により管理された
時間の後、ＣＰＵ７４は、バス７６を介したＤＭＡコン
トローラ７２へのバスの使用を、割込み許可信号１１０
により許可する。その後、タイミング制御回路９２は回
線１０３を介して、要求ハンドラ９０とアドレスジェネ
レータ９４の両方にデータ転送信号を出す。データ転送
信号の場合、アドレスジェネレータ９４は、ＲＡＭ８２
内のデータの場所のアドレスをバスに置き、それにより
ＲＡＭ８２はデータをバス７６のデータバス部に置く。
同時に、要求ハンドラは、ＤＭＡ応答信号をプリンタ制
御回路８６に出し、ＲＡＭ８２からプリンタ制御回路８
６へ１ワードのデータ転送を実施する。１ワードのデー
タの転送を完了すると、アドレスジェネレータ９４は、
次のアドレスを増分することによって、次のデータワー
ド転送を準備する。

【００２１】図５に記載されているように、本発明は、
ＤＭＡコントローラ７２が、プリントバー５０で使用す
る非ラスタ様式でメモリ８２から情報を転送できるよう
にするアドレスジェネレータ９４を含む。本発明のアド
レスジェネレータ９４は、記憶空間８２を非線形または
多次元データ空間と見なし、アドレスを、多次元空間内
のデータワードの座標の連鎖体と見なすことによって、
周知のＤＭＡコントローラの限界を克服した。これは、
ＲＡＭ８２内の記憶場所のアドレスが、アドレスの絶対
値が単調増加するような一度に一個のアドレス値が増分
される単一フィールドである、既知のＤＭＡコントロー
ラとは異なる。しかしながら、本発明では、非線形ダイ
レクトメモリアクセスコントローラ７２は、アドレスが
アドレス内の一個または複数個のフィールドがアドレス
値を増分増加できる複数フィールドアドレスである多次
元アドレス指定機構を有する。

【００２２】この多次元アドレス指定機構を遂行するた
めに、アドレスジェネレータ９４は、単一アドレス指定
位置を作るフィールドの数に応じて、複数のフィールド
生成回路１２０Ａ−１２０Ｚ、あるいはそれより多くを
含む。特定実施例７０では、図２に記載されているよう
に、アドレスは、帯フィールド、列フィールド、走査線
フィールドという三種類のフィールドを含んでいる。従
って、説明されている実施例では、アドレスジェネレー
タ９４は、三個のフィールド生成回路１２０Ａ、１２０
Ｂ、１２０Ｃが必要である。スマートＤＭＡが多種の用
途に適用出来るように、アドレスジェネレータが特定実
施例で必要なものよりも多くのフィールド生成回路を具
備できるのは勿論である。フィールド生成回路１２０の
各々は、アドレスの対応フィールドの終端値を含むレジ
スタまたはバッファ１２２を具備する。フィールド生成
回路１２０の各々は、アドレス座標カウンタ１２４も具
備する。

【００２３】アドレスジェネレータ９４は、フィールド
生成回路１２０の以外に、コントローラ１２６とシーケ
ンサ１２８を具備する。コントローラ１２６は、データ
バス９８を介して受信されたデータ情報と、回線１１４
を介して受信されたストローブ信号と、レジスタ選択バ
ス１１６を介して受信されたレジスタ選択信号とを、入
力として受信する。受信されたデータに応じて、コント
ローラ１２６は、個別回線１３０Ａ〜１３０Ｚでバッフ
ァ１２２の各々に結合されているバス１３０を介して伝
送されるストローブ信号をそれぞれ利用し、各フィール
ド生成回路１２０を制御する。追加ストローブ回線１３
２は、コントローラ１２６を、伝送されるアドレス指定
情報のページ数を追跡するページアドレスレジスタ１３
４に結合する。

【００２４】シーケンサ１２８は、データの転送が発生
する都度、データ転送回線１０３を介してデータ転送信
号を受信する。シーケンサ１２８は、座標増分信号を適
当な座標カウンタ１２４に伝送する出力バス１３６を有
する。座標増分信号は、回線１３６Ａ−Ｚを介して、ア
ドレスカウンタ１２４Ａ−Ｚの各々に結合される。一般
的に、シーケンサ１２８は、固定ではあるが任意の順序
を実行するように「配線」される。

【００２５】各座標バッファ１２２は出力回線１４０を
具備し、各カウンタ１２４は出力回線１４２を具備して
いる。対応出力回線１４０と１４２の各々は、発生され
た信号を比較して記憶終端値と合致したか否かを判定す
る対応比較器１４４の入力に結合されている。合致する
と、比較器１４４は回線１４６を介して出力信号を発生
し、その各々は、ＡＮＤゲート１４８へ入力される。Ａ
ＮＤゲート１４８の出力は、ブロック転送がいつ完了し
たかを示す。

【００２６】ＤＭＡコントローラ７２は、非線形すなわ
ち多次元式にデータ空間にアクセスするその機能のため
に、サーマルインケジェットプリンタに、更に詳しく言
うと図１に記載のサーマルインクジェットプリンタに実
際に適用できる。図２について前述した通り、サーマル
インクジェットプリンタ１０は、二個のプリントヘッド
ダイより成る部分幅アレイを使用していることにより、
各印刷走査線の複数列の線分から成る情報の帯を印刷す
る。従って、物理的ページの個々の走査線についての印
刷に要する印刷情報は、個々のフィールドの帯、列、走
査線から成るアドレス７０を有すると考えることが出来
る。

【００２７】そこで、図６に、プリンタ１０のプリント
ヘッドキャリッジ３０で印刷するときの本発明の連鎖ア
ドレスの順番付けを示す。座標Ｄ１，Ｂ１，Ｌ１は、各
々、アドレス指定機構７０の帯，列，走査線に対応して
いる。これらアドレスのフィールドの各々は、走査線１
ならびに帯１と２より成る第一小走査線を印刷するため
に、図６に記載されているように線形に増分される。

【００２８】第一小走査線について記載されているよう
に、座標Ｌ１は１のままで、列座標Ｂは、各々の帯Ｄ１
とＤ２について、１から２４まで順番付けられる。対照
的に、線形アドレスを単調増加する単一フィールドとし
て記憶空間が編成されている場合、多次元アドレスの右
側に記載されている対応線形アドレスは、アドレスの順
番付けを示す。右側の縦欄で分かるように、アドレスＷ
４８で第一小操作線の完了が終わると、アドレス３１３
にジャンプすることによって第二小走査線が印刷され
る。しかしながら、本発明は、単に走査線の座標を１か
らＬ２に増分して、再び各帯フィールドＤ１とＤ２につ
いて、列座標を１から２４まで順番付けることによっ
て、小走査線を印刷する。三個のフィールドアドレスの
各フィールドは単調増加されるため、本発明では、次の
小走査線すなわち小走査線２のデータは、最後のアクセ
スデータと隣接しないラスタメモリ部から来るので、線
形アドレスがＷ４８からＷ３１３へジャンプするとき
に、従来のＤＭＡコントローラの場合のように、コント
ローラの再プログラミングを必要としない。一方、本発
明は、メモリの多次元性を認識するので、第二小走査線
の情報は、アドレス７０の走査線フィールドを増分する
だけでアクセスできる。

【００２９】第一走査線が印刷されると、キャリッジは
第二小走査線が印刷される第二位置に移動する。このと
き、帯座標が増分して、プロセスが繰り返される。

【００３０】この例は、本発明を利用して、データ様式
をどれほど非線形にできるかを示すものであり、走査線
の座標は帯内の再重要フィールドであり、帯座標はペー
ジ内の再重要フィールドである。本発明は、三種類のフ
ィールドアドレスを有するアドレス指定機構に限定され
るものではなく、アドレス内の任意数のフィールドを含
むことが出来る。このＤＭＡコントローラは、データを
再フォーマットするための余分なバッファリングをする
必要なく、従来のラスタ様式データバッファを、一般的
でない非ラスタ様式画像出力部に連結するためにも使用
できる。その利益は、メモリの費用の節約と、特に第三
者ベンダーからの既存の画像処理ソフトウェアを利用す
る能力と、低性能で不経済なルックアップテーブルの排
除である。また、本発明は、ラスタ情報を走査線一本ず
つロードすることが要求される画像出力部に利用でき
る。図７は、アドレス空間内の個々のフィールドの増分
を示すものであり、伝統的なＤＭＡコントローラが右側
縦欄に記載されているようにアドレス空間を単調アドレ
ス指定するように、本発明のＤＭＡコントローラがアド
レスを発生している。

【図面の簡単な説明】

【図１】 サーマルインクジェット印刷用の部分幅アレ
イプリントバーを複数個利用するプリンタの部分斜視図
である。

【図２】 本発明を利用した記録用紙の印刷の概略図で
ある。

【図３】 本発明のスマートダイレクトメモリアクセス
コントローラを組込んだインクジェットプリンタ用の電
子回路のブロック図である。

【図４】 本発明のアドレスジェネレータを具備するス
マートダイレクトメモリアクセスコントローラのブロッ
ク図である。

【図５】 図４に記載のアドレスジェネレータのブロッ
ク図である。

【図６】 部分幅アレイプリントバーへデータを送る場
合に、本発明のダイレクトメモリアクセスコントローラ
が従う順序の概略図である。

【図７】 ラスタ線一本ずつ情報を印刷するプリンタに
データを送る場合に、本発明のダイレクトメモリアクセ
スコントローラが従う順序の概略図である。

【符号の説明】

１０…印刷装置、１２…モータ、１４…出力シャフト、
１６…軸、１８…ドラム、２０…プーリ、２２…駆動ベ
ルト、２４…記録媒体（用紙）、２６…外面、２８…前
端、３０…プリントヘッドキャリッジ、３２…親ねじ、
３４…キャリッジレール、３６…矢印、３８…第二モー
タ、４０…コントローラ、４２…第二ベルト、４４，４
６…クラッチ、５０…プリントバー、６０…プリントヘ
ッドダイ、７０…アドレス、７２…スマートＤＭＡコン
トローラ、７４…ＣＰＵ、７６…アドレス／データバ
ス、７８…インタフェース、８０…ＲＯＭ、８２…ＲＡ
Ｍ、８４…プリンタ制御回路、８６…プリントヘッド制
御回路、９０…要求ハンドラ回路、９２…タイミング制
御回路、９４…アドレスジェネレータ、９６…バスイン
タフェース回路、９８…データバス、１００…アドレス
バス、１０２，１０３，１０６，１１４，１３０…回
線、１１０…割込み許可信号、１１６…レジスタ選択バ
ス、１２０…フィールド生成回路、１２２…バッファ、
１２４…アドレス座標カウンタ、１２６…コントロー
ラ、１２８…シーケンサ、１３２…追加ストローブ回
線、１３４…ページアドレスレジスタ、１３６…出力バ
ス、１４０，１４２…出力回線、１４４…比較器、１４
６…回線、１４８…ＡＮＤゲート

フロントページの続き (72)発明者 フレデリック・エイ・ドナヒュー アメリカ合衆国 ニューヨーク州 14568 ワルワース フォスディックロード 5176 (72)発明者 アンソニー・イー・アウディ アメリカ合衆国 ニューヨーク州 14625 ロチェスター フォールブルックサーク ル 14

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数のフィールド値によって各々定義さ
   れる複数のアドレス位置を有する記憶回路から出力装置
   へデータを転送するためのダイレクトメモリアクセスコ
   ントローラであって、 前記複数のフィールド値のいずれかを各々生成する複数
   のフィールド生成回路と、 前記複数のフィールド生成回路の各々に結合され、且
   つ、前記複数のフィールド生成回路のいずれかを選択し
   てフィールド値を生成するコントローラとを具備するダ
   イレクトメモリアクセスコントローラ。
2. 【請求項２】 複数部分を各々含む複数本の走査線を有
   するラスタ画像を印刷するプリンタであって、 バスと、 前記バスに結合されたプリントバーと、 前記バスに結合され、且つ、複数のフィールドによって
   各々識別される複数のアドレス指定可能記憶場所に編成
   される記憶回路と、 前記バスに結合され、且つ、記憶回路から前記バスを介
   してプリントバーへ記憶ラスタ画像を転送し、且つ、前
   記複数フィールドのいずれかを各々生成する複数のフィ
   ールド生成回路を含む、ダイレクトメモリアクセスコン
   トローラとを具備する前記プリンタ。
3. 【請求項３】 アドレスによって各々識別される複数の
   記憶アドレス位置を有するデータを格納するメモリから
   周辺装置へデータを直接転送する方法であって、 記憶アドレス位置のいずれかを識別する複数のフィール
   ドより成る複数フィールドアドレスを生成し、 生成された複数フィールドアドレスをメモリに送り、 送られた複数フィールドアドレスによって識別される記
   憶アドレス位置に格納されたデータを周辺装置に転送す
   るデータ転送方法。