JPH1024628A - データ処理方法及びそのデータ処理装置及びその装置を用いた記録装置 - Google Patents

Abstract

(57)【要約】 【課題】 １つのバッファを用いてＨＶ変換を行なわせ
ることが可能なデータ処理方法及びそのデータ処理装置
及びその装置を用いた記録装置を提供する。 【解決手段】 長さがＮ×Ｍ（＝Ｈ）ワード、幅がＮラ
インのデータバッファを用い、まずＨワード／ラインの
画像データをＮライン分書き込む。次に、バッファの幅
方向にＮ画素分長さ方向にＭワード分の画像データを読
みだし、その読み出された領域に、Ｍワード×Ｎ、即
ち、１ライン分のデータを書き込む。これをデータバッ
ファの全領域に関して行う（これをＡモードという）。
次に、バッファの長さ方向にＭワード間隔で１画素ずつ
データを読みだし、１ライン分のデータが読み出される
と、その領域に１ライン分のデータをバッファの長さ方
向に書き込む（これをＢモードという）。以降、Ａモー
ドとＢモードとを切替ながらデータ入出力動作を実行す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデータ処理方法及び
そのデータ処理装置及びその装置を用いた記録装置に関
し、特に、例えば、画像データの並びをデータ入出力時
に変換するデータ処理方法及びそのデータ処理装置及び
その装置を用いた記録装置に関するものである。

【０００２】

【従来の技術】従来のシリアルプリンタは、１度に記録
できるドット数を増やすことによりスループットの向上
を図ってきた。例えば、インクジェット方式に従って記
録を行う記録ヘッドを用いるプリンタでは、記録ヘッド
の走査方向（主走査方向）に垂直な方向（副走査方向）
にインクを吐出するノズルを並べ、１回の記録ヘッドの
走査で複数ラインを記録することによりスループットの
向上を図っている。一方、ホストコンピュータ（以下、
ホストという）からは通常主走査方向に画素が配列され
た画像データが１ラインずつ順次入力されるため、プリ
ンタ側では記録ヘッドの構成に合わせて入力された記録
データの並びを並び換える操作（以下、ＨＶ変換とい
う）が必要になる。

【０００３】さて、典型的なＨＶ変換の１つに、画像デ
ータの書き込み用及び読み出し用のバッファを別々に設
け、画像データの書き込み及び読み出し動作が終了した
時点で、書き込み用及び読み出し用のバッファを入れ替
えるダブルバッファ方式がある。図１０はダブルバッフ
ァ方式を用いて行うＨＶ変換の概念を示す図である。

【０００４】先ず、図１０（ａ）に示すように、バッフ
ァΑにホストから転送され記録ヘッドの主走査方向に配
列された画像データがライン毎に書き込まれる。バッフ
ァΑに所定のライン数（ノズル数）分の画像データが書
き込まれると、図１０（ｂ）に示すように、バッファＢ
に画像データがライン毎に書き込まれ、一方、バッファ
Αからは副走査方向に画像データが配列した形でカラム
毎に画像データを順次読み出す。さらに、バッファΑに
格納された画像データの読みだしが終了し、バッファＢ
に所定のライン数（ノズル数）分の画像データが書き込
まれると、図１０（ｃ）に示すように、バッファΑにホ
ストから転送され記録ヘッドの主走査方向に配列された
画像データがライン毎に書き込まれ、一方、バッファＢ
からは副走査方向に画像データが配列した形でカラム毎
に画像データを順次読み出す。さらに、バッファＢに格
納された画像データの読みだしが終了し、かつ、バッフ
ァΑに所定のライン数（ノズル数）分の画像データが書
き込まれると、再び、図１０（ｂ）に示すように、バッ
ファＢに画像データが書き込まれ、バッファΑからは画
像データが読み出される。

【０００５】以下、全画像データが記録用紙などの記録
媒体に記録されるまで、図１０（ｂ）及び図１０（ｃ）
に示したような動作が繰り返される。図１１は従来のダ
ブルバッファ方式を用いてＨＶ変換を実行するＨＶ変換
回路の構成を示すブロック図である。この例では、１つ
のＲＡＭを用いてＨＶ変換を実行するように回路を構成
している。即ち、１つのＲＡＭに、図１０で説明したバ
ッファＡとバッファＢとが確保されている。

【０００６】図１１に示す回路に従えば、インタフェー
ス（Ｉ／Ｆ）回路１０３は入力端子１０１より画像デー
タを受け取るとコントローラ１０４にリクエスト信号
（Ｒｅｑ）を出力する。コントローラ１０４はリクエス
ト信号を受信し、ＲＡＭ１０９へのデータ格納が可能で
あればアクノーリッジ信号（Ａｃｋ）をインタフェース
回路１０３に出力し、カウンタ１０５の値がＲＡＭ１０
９のアドレスバスに出力される様にセレクタ１０７を操
作し、ＲＡＭ１０９を書き込みモードにする。

【０００７】また、インタフェース回路１０３はアクノ
ーリッジ信号を受信し、データバス２０１に画像データ
を出力し、リクエスト信号の出力を停止する。コントロ
ーラ１０４はリクエスト信号が出力されなくなったこと
を確認し、ＲＡＭ１０９へのデータ格納を終了させ、カ
ウンタ１０５のカウント値をインクリメントする。セレ
クタ１０６はコントローラ１０４からのモード信号（Ｍ
ＯＤＥ）に従い、バッファΑに画像データを書き込む時
（バッファＡモード）は先頭アドレスΑを、バッファＢ
に画像データを書き込む時（バッファＢモード）は先頭
アドレスＢを、カウンタ１０５に出力する。カウンタ１
０５は画像データを書き込むバッファを切り替える時に
コントローラ１０４からのロード信号（Ｌｏａｄ）によ
りセレクタ１０６から出力される先頭アドレスをロード
する。従って、バッファΑに画像データを書き込む時は
先頭アドレスΑより画像データが格納され、バッファＢ
に画像データを書き込む時は先頭アドレスＢより画像デ
ータが格納される。

【０００８】一方、入力端子１０２から読み出しパルス
が入力されると、コントローラ１０４はＲＡＭ１０９が
書き込みモードでなければアドレス生成回路１０８の値
がＲＡＭ１０９のアドレスに出力される様にセレクタ１
０７を操作し、ＲＡＭ１０９に格納されたデータを読み
出し、その読み出したデータをデータバス２０１を介し
てビットプレーン読み出し回路１１１に格納し、カウン
タ１１２のカウント値をインクリメントする。カウンタ
１１２はカウント値がＮ回インクリメントされたとき、
キャリ信号（Ｃａｒｒｙ）を出力する構成をしている。
また、読み出しパルスの入力時、ＲＡＭ１０９が書き込
みモードにある時は、ＲＡＭ１０９への書き込みが終了
した後、上記動作を実行する。ビットプレーン読み出し
回路１１１は記録ヘッドのノズル数（Ｎ）×１ラインの
ワード長（Ｈ：１ラインのドット数をＲＡＭ１０９のワ
ード長で割ったもの）の容量を有するバッファを２つ備
えており（ダブルバッファ）、ワード内のＨＶ変換を実
行すると同時に、出力端子１１３よりクロックに同期し
てデータが出力されるように制御する。

【０００９】さらに、カウンタ１１０及びカウンタ１１
２は、バッファΑモードとバッファＢモードの切り替わ
り時に、コントローラ１０４からのロード信号（Ｌｏａ
ｄ）によりリセットされる。カウンタ１１２は、コント
ローラ１０４からのイネーブル信号（ＥＮ）により
“０”から“Ｎ−１”までカウント（即ち、Ｎ回）し、
カウント値が“Ｎ−１”のときにイネーブル信号が入力
されるとキャリ信号（Ｃａｒｒｙ）をカウンタ１１０に
出力し、カウンタ１１０をカウントアップする。アドレ
ス生成回路１０８はカウンタ１１０及びカウンタ１１２
のカウント値に基づいてＲＡＭ１０９へのアクセスアド
レス（Ａｄｒ）を生成し、セレクタ１０７へ出力する。
例えば、カウンタ１１０のカウント値を“ｘ”、カウン
タ１１２のカウント値を“ｙ”、１ラインのワード数を
“Ｈ”、バッファΑの先頭アドレスを“Α０”、バッフ
ァＢの先頭アドレスを“Ｂ０”とすると、ＲＡＭ１０９
のアドレス（Αｄｒ）は、以下のようになる。

【００１０】 Αｄｒ＝ｘ＋Ｈ・ｙ＋Α０ （バッファΑモード） Αｄｒ＝ｘ＋Ｈ・ｙ＋Ｂ０ （バッファＢモード） アドレス生成回路１０８は、以上の式に従って、カウン
タ１１０、１１２から得られるｘ、ｙの値よりΑｄｒを
演算し、セレクタ１０７へ出力する。コントローラ１０
４には、カウンタ１０５からのカウント出力及びアドレ
ス生成回路１０８からの出力が接続されており、所定の
アドレスと比較することにより、各バッファの処理状態
を検出し、両バッファでの処理が終了したとき、書き込
みと読み出しを行うバッファの切換を行う。即ち、画像
データの書き込みをバッファΑに対し、一方、画像デー
タの読み出しをバッファＢから行っていたとすると、い
ずれのバッファも最後のデータのアドレスをアクセスし
終えた時に、次の書き込み動作をバッファＢに対して、
一方、次の読み出し動作をバッファΑで行なうようにす
る。

【００１１】このように、書き込みと読み出しの動作を
２つバッファを交互に使用して、画像データの入出力処
理を並列化することによりデータが滞りなく円滑に処理
される。

【００１２】

【発明が解決しようとする課題】しかしながら上記従来
例では、画像データの書き込み用と読み出し用の２つバ
ッファが必要であるため、少なくとも、記録ヘッドが１
回走査して記録動作を行うときに必要とされる画像デー
タ容量の２倍のメモリ容量が必要であり、回路の大型化
やコストの上昇を招くという問題があった。

【００１３】本発明は上記問題点に鑑みてなされたもの
であり、１つのバッファを用いてＨＶ変換を行なわせる
ことが可能なデータ処理方法及びそのデータ処理装置及
びその装置を用いた記録装置を提供することを目的とす
る。

【００１４】

【課題を解決するための手段】上記目的を達成するため
本発明のデータ処理方法は、以下のような工程からな
る。即ち、第１の方向にＨ画素、第２の方向にＬライン
の長さを持ち、Ｈ画素×Ｌライン分の画像データを格納
するデータバッファへのデータ入出力処理を行うデータ
処理方法であって、前記第１の方向にそってＨ画素ずつ
画像データをＬライン分前記データバッファに格納する
初期書込工程と、前記データバッファから前記第２の方
向にそってＬ画素ずつ前記画像データを前記第１の方向
に所定の画素数分だけ読み出す第１読出工程と、前記第
１読出工程において読み出された前記データバッファの
領域に、前記第１の方向にそって前記所定の画素数分ず
つ画像データをＬライン分前記データバッファに格納す
る第１書込工程と、前記データバッファの全領域に関し
て、前記第１読出工程による読出動作と前記第１書込工
程による書込動作とが終了するまで、前記第１読出及び
書込工程を繰り返すよう制御する第１繰り返し制御工程
と、前記データバッファから前記第１の方向にそって前
記所定の画素数間隔で前記画像データを読み出す第２読
出工程と、前記第１の方向にそって画像データを１ライ
ン分前記データバッファに格納する第２書込工程と、前
記データバッファの全領域に関して、前記第２読出工程
による読出動作と前記第２書込工程による書込動作とが
終了するまで、前記第２読出及び書込工程を繰り返すよ
う制御する第２繰り返し制御工程とを有することを特徴
とするデータ処理方法を備える。

【００１５】また他の発明によれば、第１の方向にＨ画
素、第２の方向にＬラインの長さを持ち、Ｈ画素×Ｌラ
イン分の画像データを格納するデータバッファへのデー
タ入出力処理を行うデータ処理装置であって、前記第１
の方向にそってＨ画素ずつ画像データをＬライン分前記
データバッファに格納する初期書込手段と、前記データ
バッファから前記第２の方向にそってＬ画素ずつ前記画
像データを前記第１の方向に所定の画素数分だけ読み出
す第１読出手段と、前記第１読出手段によって読み出さ
れた前記データバッファの領域に、前記第１の方向にそ
って前記所定の画素数分ずつ画像データをＬライン分前
記データバッファに格納する第１書込手段と、前記デー
タバッファの全領域に関して、前記第１読出手段による
読出動作と前記第１書込手段による書込動作とが終了す
るまで、前記第１読出及び書込手段による動作を繰り返
すよう前記第１読出及び書込手段を制御する第１制御手
段と、前記データバッファから前記第１の方向にそって
前記所定の画素数間隔で前記画像データを読み出す第２
読出手段と、前記第１の方向にそって画像データを１ラ
イン分前記データバッファに格納する第２書込手段と、
前記データバッファの全領域に関して、前記第２読出手
段による読出動作と前記第２書込手段による書込動作と
が終了するまで、前記第２読出及び書込手段による動作
を繰り返すよう前記第２読出及び書込手段を制御する第
２制御手段とを有することを特徴とするデータ処理装置
を備える。

【００１６】また他の発明によれば、上記構成のデータ
処理装置を用いた記録装置であって、前記第１の方向に
各画素が配列した画像データを入力する入力手段と、前
記第２の方向に記録要素がＬ個配列された記録ヘッド
と、前記記録ヘッドを前記第１の方向に走査する走査手
段と、前記第２の方向に記録媒体を搬送する搬送手段
と、前記第１読出、及び、書込手段を動作させる第１モ
ードと、前記第２読出、及び、書込手段を動作させる第
２モードとを切り替える切替手段と、前記走査手段によ
る走査の度毎に、前記第１モードと前記第２モードとを
切り替えるよう前記切替手段を制御する切替制御手段と
を有することを特徴とする記録装置を備える。

【００１７】

【発明の実施の形態】以上の構成により本発明は、以下
のように動作する。即ち、第１の方向にＨ画素、第２の
方向にＬラインの長さを持ち、Ｈ画素×Ｌライン分の画
像データを格納するデータバッファへのデータ入出力処
理において、まず、第１の方向にそってＨ画素ずつ画像
データをＬライン分データバッファに格納しておく。次
に、第１読出工程ではデータバッファから第２の方向に
そってＬ画素ずつ画像データを第１の方向に所定の画素
数分だけ読み出し、第１書込工程ではその読み出された
データバッファの領域に、第１の方向にそって所定の画
素数分ずつ画像データをＬライン分ずつデータバッファ
に格納する。ここで、データバッファの全領域に関し
て、第１読出工程による読出動作と第１書込工程による
書込動作とが終了するまで、第１読出及び書込工程を繰
り返すよう制御する。さらに、第２読出工程では、デー
タバッファから第１の方向にそって所定の画素数間隔で
画像データを読み出し、第２書込工程では第１の方向に
そって画像データを１ライン分データバッファに格納す
る。ここで、データバッファの全領域に関して、第２読
出工程による読出動作と第２書込工程による書込動作と
が終了するまで、第２読出及び書込工程を繰り返すよう
制御する。

【００１８】さらに、所定量の画像データの入出力処理
が終了するまで、第１読出及び書込工程とその繰り返し
制御、及び、第２読出及び書込工程とその繰り返し制御
とを繰り返すよう制御しても良い。なお、上記の所定の
画素数は、Ｈ／Ｌの値をもつようにできる。また、第１
読出及び書込工程と、第２読出及び書込工程とにおける
データバッファへのアクセスのためのアドレス決定に、
複数のカウンタ、或は、ルックアップテーブルを用いて
も良い。

【００１９】さらに、第１及び第２書込工程におけるデ
ータバッファへの画像データの書き込み時に、画像デー
タに基づく継続する動作が必要ではない場合には、デー
タバッファの特定領域にブランクデータを書き込むよう
にしても良い。そして、第１及び第２読出工程では、そ
の画像データに基づく継続する動作が必要ではない場合
には、ダミー動作として、特定領域をアクセスすること
によりブランクデータを読み出すようにできる。

【００２０】さらにまた、前回と今回の画像データの書
込みアドレスの差分より今回の画像データの書込みアド
レスを生成し、さらに、前回と今回の画像データの読出
しアドレスの差分より今回の画像データの読出しアドレ
スを生成するようにしても良い。さらにまた、第１及び
第２読出工程において、画像データの読み出し画素数を
カウントするカウンタを用い、そのカウンタによるカウ
ント値をルックアップテーブルを用いてデータバッファ
の読み出しアドレスに変換するようにしても良い。

【００２１】また、以上の構成の方法を用いたデータ処
理装置を、第２の方向に記録要素がＬ個配列された記録
ヘッドを用いて記録を行う記録装置に用いると、第１読
出及び書込工程に対応した動作を行う第１モードと、第
２読出及び書込手段工程に対応した動作を行う第２モー
ドとを、記録ヘッドを第１の方向に走査する走査の度毎
に切り替えるよう制御がなされる。

【００２２】ここで、その記録ヘッドは、インクを吐出
して記録を行うインクジェット記録ヘッドでも良いし、
或は、熱エネルギーを利用してインクを吐出する記録ヘ
ッドであって、インクに与える熱エネルギーを発生する
ための熱エネルギー変換体を備えていても良い。以下添
付図面を参照して本発明の好適な実施形態について詳細
に説明する。

【００２３】＜装置本体の概略説明＞図１は、本発明の
代表的な実施の形態であるインクジェットプリンタＩＪ
ＲＡの構成の概要を示す外観斜視図である。図１におい
て、駆動モータ５０１３の正逆回転に連動して駆動力伝
達ギア５００９〜５０１１を介して回転するリードスク
リュー５００５の螺旋溝５００４に対して係合するキャ
リッジＨＣはピン（不図示）を有し、ガイドレール５０
０３に支持されて矢印ａ，ｂ方向を往復移動する。キャ
リッジＨＣには、記録ヘッドＩＪＨとインクタンクＩＴ
とを内蔵した一体型インクジェットカートリッジＩＪＣ
が搭載されている。５００２は紙押え板であり、キャリ
ッジＨＣの移動方向に亙って記録用紙Ｐをプラテン５０
００に対して押圧する。５００７，５００８はフォトカ
プラで、キャリッジのレバー５００６のこの域での存在
を確認して、モータ５０１３の回転方向切り換え等を行
うためのホームポジション検知器である。５０１６は記
録ヘッドＩＪＨの前面をキャップするキャップ部材５０
２２を支持する部材で、５０１５はこのキャップ内を吸
引する吸引器で、キャップ内開口５０２３を介して記録
ヘッドの吸引回復を行う。５０１７はクリーニングブレ
ードで、５０１９はこのブレードを前後方向に移動可能
にする部材であり、本体支持板５０１８にこれらが支持
されている。ブレードは、この形態でなく周知のクリー
ニングブレードが本例に適用できることは言うまでもな
い。又、５０２１は、吸引回復の吸引を開始するための
レバーで、キャリッジと係合するカム５０２０の移動に
伴って移動し、駆動モータからの駆動力がクラッチ切り
換え等の公知の伝達機構で移動制御される。

【００２４】これらのキャッピング、クリーニング、吸
引回復は、キャリッジがホームポジション側の領域に来
た時にリードスクリュー５００５の作用によってそれら
の対応位置で所望の処理が行えるように構成されている
が、周知のタイミングで所望の動作を行うようにすれ
ば、本例にはいずれも適用できる。また、記録ヘッドＩ
ＪＨには記録用紙の搬送方向にインクを吐出するＮ個の
記録要素が配列されているとする。

【００２５】＜制御構成の説明＞次に、上述した装置の
記録制御を実行するための制御構成について説明する。
図２はインクジェットプリンタＩＪＲＡの制御回路の構
成を示すブロック図である。制御回路を示す同図におい
て、図１１で説明したのと同じ構成要素には同じ参照番
号を付し、ここでの説明は省略する。１７０１はＭＰ
Ｕ、１７０２はＭＰＵ１７０１が実行する制御プログラ
ムを格納するＲＯＭ、１７０３は各種データ（入力画像
データや記録ヘッドＩＪＨに供給する画像データ等）を
一時的に保存したり、制御プログラム実行の作業領域と
して用いられるＲＡＭ、１７０４はＨＶ変換を行うＨＶ
変換回路である。１７１０は記録ヘッドＩＪＨを搬送す
るためのキャリアモータ、１７０９は記録用紙搬送のた
めの搬送モータである。１７０５は記録ヘッドＩＪＨを
駆動するヘッドドライバ、１７０６，１７０７はそれぞ
れ搬送モータ１７０９、キャリアモータ１７１０を駆動
するためのモータドライバである。

【００２６】また、ＲＡＭ１７０３には記録ヘッドＩＪ
Ｈの１走査によって記録される画像データに相当するデ
ータを格納するバッファが１個確保されている。このバ
ッファは、論理的には、記録ヘッドＩＪＨの走査方向に
相当記録可能な画像データの最大画素数（ＬＰ）をバッ
ファ長とし、記録ヘッドＩＪＨが記録用紙の搬送方向に
配列した記録要素数（ＷＰ）をバッファ幅とする、矩形
領域を画像データの格納領域として有している。

【００２７】上記制御構成の動作概要を説明すると、イ
ンタフェース１０３に画像データが入力されるとＭＰＵ
１７０１の指示によりＨＶ変換回路は入力画像データを
ＨＶ変換して、ヘッドドライバ１７０５にＨＶ変換され
た画像データを出力する。そして、モータドライバ１７
０６、１７０７が駆動されると共に、ヘッドドライバ１
７０５に送られた画像データに従って記録ヘッドＩＪＨ
が駆動され、記録が行われる。

【００２８】図３は、ＨＶ変換回路１７０４の詳細な構
成を示すブロック図である。図３において、図１１で説
明したのと同じ構成要素には同じ参照番号を付し、ここ
での説明は省略する。また、図２と比較すると分かるよ
うに、図３に示す構成要素の内、インタフェース（Ｉ／
Ｆ）１０３とＲＡＭ１７０３を除く構成要素が、ＨＶ変
換回路１７０４の構成要素である。

【００２９】図３において、１２、２５はカウンタ、１
３、２７はＮ回カウント値のインクリメントがあるとキ
ャリ信号（Ｃａｒｒｙ）を出力するカウンタ、１４、２
６はＭ回カウント値のインクリメントがあるとキャリ信
号（Ｃａｒｒｙ）を出力するカウンタ、１６、２３はマ
トリックススイッチ、１７はＲＡＭコントローラ、１
８、２１はアドレス生成回路、２０はアドレスコントロ
ーラである。

【００３０】なお、以下の説明において、従来技術で説
明したように、１ラインのワード数（バッファ長（Ｌ
Ｐ）をＲＡＭ１７０３のワード数で割ったもの）を
“Ｈ”、バッファに格納できる画像データのライン数を
“Ｎ”（これはバッファ幅（ＷＰ）に等しい）、ＨをＮ
で割った数（小数点以下切り上げ）を“Ｍ”とする。ま
た、１ラインのワード数（Ｈ）及び記録用紙１頁の搬送
方向に関する最大記録長の画素数（Ｖ）はバッファのラ
イン数（Ｎ）の整数倍であるものとする（即ち、Ｈ＝Ｎ
×Ｍ；Ｖ＝ｎ×Ｎ；Ｈ＝ｍ×Ｎ；ｍ、ｎ：自然数）。

【００３１】まず、インタフェース回路（Ｉ／Ｆ）１０
３は入力端子１０１より画像データを受信すると、ＲＡ
Ｍコントローラ１７にリクエスト信号（Ｒｅｑ）を出力
する。ＲＡＭコントローラ１７はリクエスト信号の受信
に応答して、ＲＡＭ１７０３のバッファへのデータ格納
が可能であればアクノーリッジ信号（Ａｃｋ）をインタ
フェース回路１０３に出力し、アドレス生成回路１８か
らの出力がＲＡＭ１７０３のアドレスバスに出力される
様にセレクタ１０７を操作し、ＲＡＭ１７０３を書き込
みモードにする。

【００３２】一方、インタフェース回路１５はアクノー
リッジ信号を受信すると、データバス２０１に画像デー
タを出力し、リクエスト信号の出力を停止する。ＲＡＭ
コントローラ１７はリクエスト信号の出力がなくなった
ことを確認し、ＲＡＭ１７０３へのデータ格納を終了さ
せ、カウンタ１４をインクリメントし、アクノーリッジ
信号の出力を停止する。

【００３３】さて、ＭＰＵ１７０１から入力端子１０２
を経て読み出しパルスが入力されると、ＲＡＭコントロ
ーラ１７はＲＡＭ１７０３が書き込みモードでなけれ
ば、アドレス生成回路２１からの出力がＲＡＭ１７０３
のアドレスバスに出力される様にセレクタ１９を操作
し、ＲＡＭ１７０３に格納された画像データを読み出
し、データバス２０１を介して、これをビットプレーン
読み出し回路１１１のバッファに格納するとともに、カ
ウンタ２７のカウント値をインクリメントする。一方、
ＲＡＭ１７０３が書き込みモードのときは、ＲＡＭ１７
０３への書き込み動作が終了した後、上記動作を実行す
る。ビットプレーン読み出し回路１１１は図１１で説明
したようなダブルバッファ構成をしており、１ワード内
のＨＶ変換を実行すると同時に出力端子１１３よりクロ
ックに同期して画像データを出力するように制御され
る。

【００３４】カウンタ１２、２５、カウンタ１３、２
７、及び、カウンタ１４、２６のカウント値はＡモード
とＢモード（夫々のモードの詳細は後述）の切り替わり
時に、アドレスコントローラ２０からのリセット信号
（Ｒｅｓｅｔ）によりリセットされる。カウンタ１４
は、ＲＡＭコントローラ１７からのイネーブル信号（Ｅ
Ｎ）により“０”から“Ｍ−１”までＭ回カウントし、
そのカウント値が“Ｍ−１”のときにイネーブル信号が
入力されるとキャリ信号（Ｃａｒｒｙ）をカウンタ１３
に出力し、カウンタ１３のカウント値をカウントアップ
する。カウンタ１３はカウンタ１４からのキャリ信号
（Ｃａｒｒｙ）により“０”から“Ｎ−１”までＮ回カ
ウントし、そのカウント値が“Ｎ−１”のときにキャリ
信号がカウンタ１４から入力されるとキャリ信号をカウ
ンタ１２に出力し、カウンタ１２をカウントアップす
る。

【００３５】カウンタ１２、カウンタ１３のカウント値
は、マトリックススイッチ１６を経てアドレス生成回路
１８に出力される。マトリックススイッチ１６は、カウ
ンタ１２とカウンタ１３のカウント値をモード毎に入れ
替えて出力する。例えば、Αモードのときは出力端子ｙ
からはカウンタ１３のカウント値を、出力端子ｚからは
カウンタ１２のカウント値を出力し、Ｂモードのときは
出力端子ｚからはカウンタ１３のカウント値を、出力端
子ｙからはカウンタ１２のカウント値を出力する。

【００３６】アドレス生成回路１８は、カウンタ１４の
カウント値（ｘ）及びマトリックススイッチ１６の出力
端子ｙ、ｚからの出力値（これらを夫々、ｙ、ｚとす
る）に基づいてＲＡＭ１７０３へのアクセスアドレスを
生成し、セレクタ１０７へ出力する。ここで、バッファ
の先頭アドレスをΑ０とすると、生成されるアドレス
（Αｄｒ）は、式（１）のようになる。

【００３７】 Αｄｒ＝ｘ＋Ｈ・ｙ＋Ｍ・ｚ＋Α０ ………（１） なお、Ｈ＝Ｎ×Ｍ、０≦ｘ≦Ｍ−１、０≦ｙ≦Ｎ−１で
あるから、Ｎ＝２ｎ、Ｍ＝２ｍでΑ０の下位（ｎ＋ｍ）
ビットがすべて“０”のときは、アドレス生成回路１８
はビットのマージ（即ち、配線のみ）で構成できる。ま
た、上記条件を満たさなくともＲＡＭ１７０３の容量に
余裕があれば、アドレス生成回路１８は、ビットのマー
ジで構成しても良い。この時、上記（１）式のＨ、Ｍは
２のべき乗に切り上げられる。また、アドレス生成回路
１８は、ルックアップテーブル（ＬＵＴ）や演算回路で
構成しても良い。

【００３８】さて、カウンタ２７はＲＡＭコントローラ
１７からのイネーブル信号（ＥＮ）により“０”から
“Ｎ−１”までＮ回カウントされ、そのカウント値がＮ
−１のときにイネーブル信号が入力されるとキャリ信号
（Ｃａｒｒｙ）をカウンタ２６に出力し、カウンタ２６
をカウントアップする。カウンタ２６はカウンタ２７か
らのキャリ信号により“０”から“Ｍ−１”までＭ回カ
ウントアップし、そのカウント値がＭ−１のときにカウ
ンタ２７からのキャリ信号が入力されるとキャリ信号
（Ｃａｒｒｙ）をカウンタ２５に出力し、カウンタ２５
をカウントアップする。カウンタ２５、カウンタ２７の
カウント値はマトリックススイッチ２３を経てアドレス
生成回路２１に出力される。マトリックススイッチ２３
はカウンタ２５とカウンタ２７のカウント値をモード毎
に入れ替える。例えば、Αモードのときは出力端子ｙか
らカウンタ２７のカウント値を、出力端子ｚからはカウ
ンタ２５のカウント値を出力し、一方、Ｂモードのとき
は出力端子ｚからカウンタ２７のカウント値を、出力端
子ｙからはカウンタ２５のカウント値を出力する。

【００３９】アドレス生成回路２１はカウンタ２６のカ
ウント値（ｘ）及びマトリックススイッチ２３の出力端
子ｙ、ｚからの出力（ｙ、ｚ）に基づいて、ＲＡＭ１７
０３へのアクセスアドレスを生成し、セレクタ１０７へ
出力する。なお、アドレス生成回路２１の構成はアドレ
ス生成回路１８のそれと同じである。アドレスコントロ
ーラ２０にはカウンタ１２、２５のカウント出力及びア
ドレス生成回路１８、２１の出力が接続されており、通
常は、カウンタ１２のカウント値がカウンタ２５のカウ
ント値と一致しないように制御する。即ち、両カウンタ
の値が一致したときにはＲＡＭコントローラ１７にビジ
ー信号（Ｂｕｓｙ）を出力し、ＲＡＭ１７０３への書き
込み動作をストップする。ＲＡＭ１７０３からの読み出
し動作が進行し、カウンタ２５がカウントアップされた
ら、ビジー信号を解除し、書き込みを再開する。一方、
アドレス生成回路２１の出力がバッファの最終アドレス
になったら、出力端子２９を経て、モータドライバ１７
０７にビジー信号（Ｂｕｓｙ）を出力し、キャリッジＨ
Ｃの次の走査動作の直前で待機するように指示する。な
お、この時は、カウンタ１２とカウンタ２５のカウント
値が一致してもＲＡＭコントローラ１７にビジー信号を
出力しない。次に、アドレス生成回路１８の出力がバッ
ファの最終アドレスになったら、モータドライバ１７０
７へのビジー信号を解除し、キャリッジＨＣによる次の
走査動作を開始するように指示し、カウンタ１２、２
５、カウンタ１３、２７、及び、カウンタ１４、２６を
リセットし、モードを切り換える。

【００４０】なお、以上説明したＲＡＭ１７０３に確保
されたバッファへの入出力アドレス制御をソフトウェア
で実現する場合には、カウンタ１２〜１４、２５〜２
７、アドレス生成回路１８、２１の代わりに、各々のカ
ウンタにセットされる初期値をＲＡＭ１７０３の所定の
領域にセットし、その初期値に増分を累積加算してアド
レスを生成しても良い。また、アドレス生成回路１８、
２１をＬＵＴで構成する場合、画像データが格納されて
いる領域以外では常に同一アドレスをアクセスするよう
にし、あらかじめＲＡＭ１７０３の対応アドレスに
“０”を格納するようにしても良い。

【００４１】次に、以上の構成の装置を用いたＨＶ変換
処理について、図４に示すＨＶ変換の概念図と、図５に
示すフローチャートとを参照して説明する。なお、ここ
では、上述の１つのバッファを２つのモード（Ａモード
とＢモード）を切り替えながらアクセスして用い、記録
用紙１頁分の記録動作を行う場合を考えることとする。
Ａモードとは、図４（ｂ）に示すように、記録ヘッドＩ
ＪＨの走査方向に配列した１ライン分の入力画像データ
をＭワード長毎に分割し、Ｍワード毎バッファ長方向
に、Ｎライン分バッファ幅方向に書き込み、バッファ幅
方向にＮワードずつデータを順次読み出すアクセスモー
ドである。一方、Ｂモードとは、図４（ｃ）に示すよう
に、記録ヘッドＩＪＨの走査方向に配列した入力画像デ
ータを１ライン毎に順次バッファに書き込み、バッファ
長方向にＭワード間隔で１ワードずつデータを読み出す
アクセスモードである。

【００４２】まず、ステップＳ１０では、回路やバッフ
ァを初期設定する。これによって、バッファ内部のデー
タは全てクリアされ、全て“０”になる。次に、ステッ
プＳ１５では、モードをＢモードにセットして、図４
（ａ）に示すように、Ｎライン分の画像データを書き込
む。この時点では、そのデータの読みだしは行われな
い。

【００４３】次に処理はステップＳ２０において、モー
ドをＢモードからＡモードに切り替え、さらに、図４
（ｂ）に示すように、ステップＳ２５ではバッファから
Ｎライン（バッファ幅方向）×１ワード（バッファ長方
向）分の画像データを読み出し、ビットプレーン回路１
１１を経て画像データを出力し、記録ヘッドＩＪＨによ
り記録動作を行なわせる。一方、１ライン（Ｎ×Ｍ）分
以上の画像データが読み出されると、ステップＳ３０で
は、その読み出しが終了した領域に、図４（ｂ）に示す
ように、１ライン分の画像データがＮ×Ｍのブロック状
に書き込まれる。

【００４４】さらに、ステップＳ３５では、モードが切
り替わる以前にバッファに格納された全画像データの読
みだし動作とそれに係わる記録動作、及び、モードが切
り替わった後のバッファの全領域（Ｈワード×Ｎライ
ン）への画像データの書き込み動作が終了したかどうか
を調べる。ここで、これらの動作全てが終了していない
と判断されたなら、処理はステップＳ２５に戻り、それ
らが終了したと判断されるなら処理はステップＳ４０に
進み、記録動作を終了するかどうかを調べる。ステップ
Ｓ４０の処理で記録動作を終了すると判断されたなら、
処理は終了するが、記録動作を続行すると判断されたな
ら、処理はステップＳ４５に進み、モードをＡモードか
らＢモードに切り替える。なお、これらの処理は同一バ
ッファへのデータ入出力と記録ヘッドＩＪＨの移動によ
る記録動作が伴うので、ステップＳ２５とステップＳ３
０の処理は同期がとられる。従って、たとえ、書き込み
が終了しても記録動作が終了していない場合には次の読
みだし動作が中断する場合もある。

【００４５】さて、モードがＢモードに切り替わると、
処理はステップＳ５０において、図４（ｃ）に示すよう
に、Ｍワード間隔で１ワードずつデータを読み出して、
ビットプレーン回路１１１を経て画像データを出力し、
記録ヘッドＩＪＨにより記録動作を行なわせる。一方、
１ライン（Ｎ×Ｍ）分以上の画像データが読み出される
と、ステップＳ５５では、その読み出しが終了した領域
に、図４（ｃ）に示すように、１ライン分の画像データ
を書き込む。さらに、ステップＳ６０では、モードが切
り替わる以前にバッファに格納された全画像データの読
みだし動作とそれに係わる記録動作、及び、モードが切
り替わった後のバッファの全領域（Ｈワード×Ｎライ
ン）への画像データの書き込み動作が終了したかどうか
を調べる。ここで、これらの動作全てが終了していない
と判断されたなら、処理はステップＳ５０に戻り、それ
らが終了したと判断されるなら処理はステップＳ６５に
進む。

【００４６】なお、ステップＳ５０とＳ５５の処理は、
ステップＳ２５とＳ３０の処理と同様に、同一バッファ
へのデータ入出力と記録ヘッドＩＪＨの移動による記録
動作が伴うので、これらの処理は同期がとられる。従っ
て、たとえ、書き込みが終了しても記録動作が終了して
いない場合には次の読みだし動作が中断する場合もあ
る。

【００４７】ステップＳ６５では、１頁分の記録動作が
終了したかどうかを調べる。ここで、その動作が未終了
であると判断されれば、処理はステップＳ２０に戻り、
モードを切り替えて処理を実行するが、動作終了と判断
されれば処理を終了する。また、通常、記録ヘッドＩＪ
Ｈによる１走査分の記録動作の終了から次の走査の記録
開始までには記録ヘッドＩＪＨがホームポジションに復
帰するための時間などを必要とするため、上記のような
処理でも記録動作の中断は殆ど発生しない。また、イン
タフェース回路１５に画像データ１ライン分以上のＦＩ
ＦＯバッファがあれば、読み出し開始時の１ライン分の
ウェイトがかかっても、ホストコンピュータが待たされ
ることは殆どない。

【００４８】以上説明したように、この実施形態に従え
ば、バッファへのアクセスモードを交互に切り換えるこ
とにより、１つバッファを用いながら、ＨＶ変換を行な
って記録動作を行うことができる。

【００４９】

【他の実施形態】本発明はＨＶ変換回路の構成によって
限定されるものではない。例えば、他の構成のＨＶ変換
回路を用いることもできる。以下、図６〜図９を参照し
て、ＨＶ変換回路の構成に関し、４つの実施形態につい
て説明する。なお、これらの図において、図３や図１１
で説明したのと同じ構成要素については、同じ参照番号
を付し、その説明を省略する。ここでは、夫々の実施形
態に関し、特徴的な部分についてのみ言及する。

【００５０】（第２の実施形態）図６は第２の実施形態
に従うＨＶ変換回路の構成を示すブロック図である。図
６において、３１はマスク回路、３２はコントローラ、
３３はＶカウンタ、３４はＨカウンタである。入力端子
１０１から画像データ転送コマンドが入力されると、イ
ンタフェース回路１０３は、コントローラ３２にコマン
ド／データ識別信号（Ｃ／Ｄ）及びリクエスト信号（Ｒ
ｅｑ）を出力する。コントローラ３２は、リクエスト信
号の受信に応答して、コマンド／データ識別信号（Ｃ／
Ｄ）を調べるとともに、データバス２０１にアクセス
し、インタフェース回路１０３が受信した情報が画像デ
ータ転送コマンドであれば、アクノーリッジ信号（Ａｃ
ｋ）をインタフェース回路１５に出力するとともに、イ
ンタフェース回路１０３より出力される記録ヘッドＩＪ
Ｈの走査方向（主走査方向）のワード数Ｈ１及び記録用
紙の搬送方向（副走査方向）のライン数Ｖ１が各々Ｈカ
ウンタ３４及びＶカウンタ３５にロードされるようにＨ
カウンタ３４及びＶカウンタ３３へロード信号（Ｌｏａ
ｄ）を供給する。

【００５１】次に、入力端子１０１から画像データが入
力されるとコントローラ３２はリクエスト信号と、アク
ノーリッジ信号とを用いて画像データをマスク回路３１
を経てＲＡＭ１７０３に格納するよう制御した後、Ｈカ
ウンタ３４のカウント値をデクリメントする。そして、
１ライン分の画像データがＲＡＭ１７０３に格納され、
Ｈカウンタ３４のカウント値が“０”になると、ボロー
信号（Ｂｏｒｒｏｗ）がＶカウンタ３３及びコントロー
ラ３２に出力され、Ｖカウンタ３３のカウント値がデク
リメントされ、Ｈカウンタ３４に主走査方向のワード数
Ｈ１がロードされる。

【００５２】コントローラ３２はボロー信号を受信する
と、マスク回路３１にマスク信号（Ｍａｓｋ）を出力
し、バッファの入力画像データが格納されていないアド
レス全てに“０”を格納するようにカウンタ１２、カウ
ンタ１３、カウンタ１４、セレクタ１０７、ＲＡＭ１７
０３を制御する。バッファの入力画像データが格納され
ていないアドレス全てに“０”を格納し終わるとマスク
信号を解除し、マスク回路３１をスルーにする。

【００５３】更に、全画像データのＲＡＭ１７０３への
格納が終了し、Ｖカウンタ３３のカウント値が“０”に
なると、ボロー信号（Ｂｏｒｒｏｗ）がコントローラ３
２に出力される。コントローラ３２はボロー信号を受信
するとマスク回路３１にマスク信号を出力し、バッファ
の画像データが格納されていないアドレス全てに“０”
を格納するようにカウンタ１２、カウンタ１３、カウン
タ１４、セレクタ１０７、ＲＡＭ１７０３を制御する。

【００５４】従って、以上説明したような構成によれ
ば、入力画像データの副走査方向の画素数Ｖがバッファ
のライン数（Ｎ）の整数倍でなかったり、バッファ１ラ
インのワード数（Ｈ）がバッファのライン数（Ｎ）の整
数倍でなかった場合でも、バッファの画像データが格納
されていないアドレスに“０”を格納できるので、転送
する画像データのサイズの制限がなくなり、より効率の
良い画像転送が可能となるという利点がある。

【００５５】（第３の実施形態）図７は第３の実施形態
に従うＨＶ変換回路の構成を示すブロック図である。図
７において、４２、４６はマスク回路、４３はコントロ
ーラ、４４は記録領域検出回路、４５はアドレスコント
ローラである。記録領域検出回路４４は、入力される画
像データ転送コマンドのヘッダの情報を解釈して画像デ
ータの記録領域をセットする。次に、入力端子１０２よ
り入力されるクロック（ＣＬＫ）に基づいて、画像デー
タの記録領域の判定を行ない、判定結果（ＲＳＴ）をマ
スク回路４２、４６へ出力する。マスク回路４２は、記
録領域検出回路４４からの判定結果に従い、記録領域外
でのクロックをマスクする。同様に、マスク回路４６
は、記録領域検出回路４４の判定結果に従い、記録領域
外のデータを全て“０”にし、ビットプレーン読み出し
回路１１１に出力する。

【００５６】Ｈカウンタ３４は１ライン分の画像データ
がＲＡＭ１７０３に格納されるとカウンタ１２のカウン
ト値をインクリメントし、カウンタ１３、カウンタ１４
のカウント値をリセットする。アドレスコントローラ４
５は、上述の実施形態で説明したように、アドレス生成
回路１８、２１のアドレスによりモードを切り換える
が、記録ヘッドＩＪＨによる最終走査時は、コントロー
ラ４３より出力されるデータ転送終了信号（Ｅｎｄ）に
よって最終走査の全データがＲＡＭ１７０３に格納され
たことを検知し、モードを切り換えを行なう。

【００５７】従って、以上説明したような構成によれ
ば、入力画像データによってなされる記録の領域を検出
し、その記録領域外にあるデータを全て“０”にするた
め、記録領域外のデータをＲＡＭに格納しなくて良いと
いう利点がある。従って、ＲＡＭに格納するデータ量は
最小となりメモリ利用効率及び画像転送効率が向上し、
メモリへのアクセスも少なくなって消費電力が削減され
る。

【００５８】（第４の実施形態）図８は第４の実施形態
に従うＨＶ変換回路の構成を示すブロック図である。図
８において、５１はＲＡＭコントローラ、５２〜５４、
６０〜６２はセレクタ、５５、５９は加算器、５６、５
８はレジスタ、５７はアドレスコントローラである。

【００５９】セレクタ５２〜５４はアドレスコントロー
ラ５７により制御され、次のアドレスの増分がセレクタ
５４より出力される。加算器５５はレジスタ５６に保持
されている前のデータのアドレスに増分を加算し、次の
データのアドレスを生成する。レジスタ５６はアドレス
コントローラ５７からのロード信号（Ｌｏａｄ）に従
い、モードの切り換え時にバッファの先頭アドレスΑ０
がロードされる。次に、画像データがＲＡＭ１７０３に
格納されるとＲＡＭコントローラ５１からの制御信号に
従い、そのレジスタ値を加算器５５の出力に更新する。

【００６０】ここで、ＲＡＭ１７０３のバッファでの１
ラインのデータ数をＨｍとする。セレクタ５４はＢモー
ドの時、セレクタ５２の出力を選択し、セレクタ５２は
各ラインの最後で（Ｈｍ−Ｈ）の値を出力し、それ以外
では“１”を出力する。従って、レジスタ５６の出力
は、Ｂモードの最初ではΑ０であり、次の画素のデータ
から１ラインの最後まで１ずつ増加し、次のラインの先
頭でΑ０＋Ｈｍとなる。従って、図４（ｃ）に示すよう
な順に画像データがＲＡＭ１７０３に格納される。

【００６１】同様にΑモードでは、セレクタ５４はセレ
クタ５３の出力を選択し、セレクタ５３は各ラインの最
後では−（Ｎ−１）・Ｈｍ＋１が、Ｍワード毎には（Ｈ
ｍ−Ｍ）の値が、それ以外では“１”が出力される。従
って、レジスタ５６の出力は、Αモードの最初ではΑ
０、次の画素データから（Ｍ−１）までは１ずつ増加
し、Ｍワード目で（Ｈｍ−Ｍ）だけ増加するため、ＲＡ
Ｍ１７０３のバッファではこれが次のラインのアドレス
となる。このようなアドレッシングのシーケンスが１ラ
インの最後まで続く。そして、１ラインの最後の画素の
データがＲＡＭ１７０３に格納されると、アドレス値と
して−（Ｎ−１）・Ｈｍ＋１が増加され、Α０＋Ｍとな
る。従って、図４（ｂ）に示すような順に画像データが
ＲＡＭ１７０３に格納される。

【００６２】一方、読み出し側においては、セレクタ６
０〜６２がアドレスコントローラ５７により制御され、
次のアドレスの増分がセレクタ６０より出力される。加
算器５９はレジスタ５８に保持されている前のデータの
アドレスにその増分を加算し、次のデータのアドレスを
生成する。レジスタ５８はアドレスコントローラ５７か
らのロード信号（Ｌｏａｄ）に従い、モードの切り換え
時にバッファの先頭アドレスΑ０がロードされる。次
に、画像データがＲＡＭ１７０３より読み出されるとＲ
ＡＭコントローラ５１からの制御信号に従い、そのレジ
スタ値を加算器５９の出力に更新する。

【００６３】セレクタ６０は、Αモードの時、セレクタ
６２の出力を選択する。セレクタ６２は、Ｍワード毎に
−（Ｎ−１）・Ｈｍ＋１を出力し、それ以外ではＨｍを
出力する。従って、レジスタ５８の出力はΑモードの最
初ではΑ０、次の画素のデータから（Ｍ−１）までＨｍ
ずつ増加するため、バッファ幅方向の走査が行なわれ
る。そして、Ｍワード目で−（Ｎ−１）・Ｈｍ＋１が加
算されるため、ＲＡＭ１７０３のバッファの先頭ライン
の次の画素のデータアドレス（Α０＋１）が生成され
る。従って、図４（ｂ）に示すような順に画像データが
ＲＡＭ１７０３より読み出される。

【００６４】同様にＢモードでは、セレクタ６０はセレ
クタ６１の出力を選択する。セレクタ６１は各ラインの
最後では（Ｈｍ−Ｈ）を、Ｎ毎に−Ｈ＋Ｍ＋１を、それ
以外ではＭを出力する。従って、レジスタ５８ではその
レジスタ値は、モードの最初ではΑ０に、次の画素デー
タからＮ−１まではＭずつ加算され、Ｎ個目で−Ｈ＋Ｍ
＋１が加算されるため、ＲＡＭ１７０３のバッファの先
頭ラインの次のデータのアドレス（Α０＋１）になる。
そして、このアドレッシングシーケンスが１ラインの最
後まで続く。そして、１ラインの最後のデータがＲＡＭ
１７０３より読み出されると（Ｈｍ−Ｈ）がレジスタ値
に加算され、ＲＡＭ１７０３のバッファの次のラインの
先頭アドレスＨｍとなる。従って、図４（ｃ）に示すよ
うな順で画像データがＲＡＭ１７０３より読み出され
る。

【００６５】従って、以上説明したような構成によれ
ば、レジスタと加算器とセレクタとの組み合わせによっ
てアドレス制御を行うこともできる。なお、バッファ内
のある特定のアドレスに“０”を格納しておき、レジス
タ５８とセレクタ１０７との間にさらに別のセレクタを
設け、インク吐出動作がない時に強制的にその特定アド
レスを選択するようにすればその記録画像領域外のマス
クの実行も可能となる。

【００６６】（第５の実施形態）図９は第５の実施形態
に従うＨＶ変換回路の構成を示すブロック図である。図
９において、７１、７５はカウンタ、７２、７４はＬＵ
Ｔ、７３はアドレスコントローラである。まず、画像デ
ータの書き込み時について説明する。

【００６７】カウンタ７１は、モードの切り換え時にリ
セットされ、ＲＡＭ１７０３にデータが格納されると、
ＲＡＭコントローラ１７からのイネーブル信号（ＥＮ）
によりカウントアップされ、そのカウント値をＬＵＴ７
２及びアドレスコントローラ７３に出力する。ＬＵＴ７
２には予めモード毎に対応したＲＡＭ１７０３のアドレ
スが格納されており、ＬＵＴ７２は、アドレスコントロ
ーラ７３からのモード信号（Ａ／Ｂ）とカウンタ７１か
らのカウント出力に基づいて、ＲＡＭ１７０３へのアク
セスアドレスを出力する。その出力アドレスは、セレク
タ１０７を経てＲＡＭ１７０３に出力され、そのアドレ
スに画像データが格納される。

【００６８】同様に、画像データの読み出し時について
説明する。カウンタ７５は、モードの切り換え時にリセ
ットされ、ＲＡＭ１７０３よりデータが読み出される
と、ＲＡＭコントローラ１７からのイネーブル信号（Ｅ
Ｎ）によりカウントアップされ、そのカウント値をＬＵ
Ｔ７４及びアドレスコントローラ７３に出力する。ＬＵ
Ｔ７４には予めモード毎に対応したＲＡＭ１７０３のア
ドレスが格納されており、ＬＵＴ７４は、アドレスコン
トローラ７３からのモード信号（Ａ／Ｂ）とカウンタ７
５からのカウント出力に基づいて、ＲＡＭ１７０３への
アクセスアドレスを出力する。その出力アドレスは、セ
レクタ１０７を経てＲＡＭ１７０３に出力され、そのア
ドレスの画像データが読み出される。

【００６９】さて、アドレスコントローラ７３はＲＡＭ
１７０３に記録ヘッドＩＪＨの１走査分に相当する画像
データが格納されるとモードを切り換える。また、アド
レスコントローラ７３は、記録用紙１頁への記録におい
て記録ヘッドＩＪＨの最初と最後の走査による記録動作
以外ではカウンタ７５の出力がカウンタ７１の出力より
１ライン分以上先行するように、ＲＡＭコントローラ１
７を制御する。そして、記録ヘッドＩＪＨの１走査分に
相当する画像データが読み出されると、アドレスコント
ローラ７３は出力端子２９よりモータドライバ１７０７
にビジー信号（Ｂｕｓｙ）を出力し、次の走査動作の直
前でキャリッジＨＣが待機するように指示する。そし
て、ＲＡＭ１７０３に記録ヘッドＩＪＨの１走査分に相
当する画像データが格納されるとモータドライバ１７０
７へのビジー信号を解除し、カウンタ７１、７５をリセ
ットし、モードを切り換える。

【００７０】従って、以上説明したような構成によれ
ば、ＲＡＭ１７０３へのアクセスアドレスの生成にＬＵ
Ｔを用いたので、ＬＵＴにアクセス順にアドレスを格納
しておけば、いかなるアドレスもリアルタイムで生成で
きるようになる。例えば、ＲＡＭ１７０３のある特定の
アドレスに“０”を格納しておき、記録ヘッドＩＪＨに
よってインク吐出の発生がないような記録領域外に相当
する画像データについては、その特定アドレスをアクセ
スするようにＬＵＴ７４を設定しておけば記録領域以外
のマスクの実行も可能になる。

【００７１】以上の実施形態は、特にインクジェット記
録方式の中でも、インク吐出を行わせるために利用され
るエネルギーとして熱エネルギーを発生する手段（例え
ば電気熱変換体やレーザ光等）を備え、前記熱エネルギ
ーによりインクの状態変化を生起させる方式を用いるこ
とにより記録の高密度化、高精細化が達成できる。その
代表的な構成や原理については、例えば、米国特許第４
７２３１２９号明細書、同第４７４０７９６号明細書に
開示されている基本的な原理を用いて行うものが好まし
い。この方式はいわゆるオンデマンド型、コンティニュ
アス型のいずれにも適用可能であるが、特に、オンデマ
ンド型の場合には、液体（インク）が保持されているシ
ートや液路に対応して配置されている電気熱変換体に、
記録情報に対応していて膜沸騰を越える急速な温度上昇
を与える少なくとも１つの駆動信号を印加することによ
って、電気熱変換体に熱エネルギーを発生せしめ、記録
ヘッドの熱作用面に膜沸騰を生じさせて、結果的にこの
駆動信号に１対１で対応した液体（インク）内の気泡を
形成できるので有効である。この気泡の成長、収縮によ
り吐出用開口を介して液体（インク）を吐出させて、少
なくとも１つの滴を形成する。この駆動信号をパルス形
状をすると、即時適切に気泡の成長収縮が行われるの
で、特に応答性に優れた液体（インク）の吐出が達成で
き、より好ましい。

【００７２】このパルス形状の駆動信号としては、米国
特許第４４６３３５９号明細書、同第４３４５２６２号
明細書に記載されているようなものが適している。な
お、上記熱作用面の温度上昇率に関する発明の米国特許
第４３１３１２４号明細書に記載されている条件を採用
すると、さらに優れた記録を行うことができる。記録ヘ
ッドの構成としては、上述の各明細書に開示されている
ような吐出口、液路、電気熱変換体の組み合わせ構成
（直線状液流路または直角液流路）の他に熱作用面が屈
曲する領域に配置されている構成を開示する米国特許第
４５５８３３３号明細書、米国特許第４４５９６００号
明細書を用いた構成も本発明に含まれるものである。加
えて、複数の電気熱変換体に対して、共通するスロット
を電気熱変換体の吐出部とする構成を開示する特開昭５
９−１２３６７０号公報や熱エネルギーの圧力波を吸収
する開口を吐出部に対応させる構成を開示する特開昭５
９−１３８４６１号公報に基づいた構成としても良い。

【００７３】さらに、記録装置が記録できる最大記録媒
体の幅に対応した長さを有するフルラインタイプの記録
ヘッドとしては、上述した明細書に開示されているよう
な複数記録ヘッドの組み合わせによってその長さを満た
す構成や、一体的に形成された１個の記録ヘッドとして
の構成のいずれでもよい。加えて、上記の実施形態で説
明した記録ヘッド自体に一体的にインクタンクが設けら
れたカートリッジタイプの記録ヘッドのみならず、装置
本体に装着されることで、装置本体との電気的な接続や
装置本体からのインクの供給が可能になる交換自在のチ
ップタイプの記録ヘッドを用いてもよい。

【００７４】また、以上説明した記録装置の構成に、記
録ヘッドに対する回復手段、予備的な手段等を付加する
ことは記録動作を一層安定にできるので好ましいもので
ある。これらを具体的に挙げれば、記録ヘッドに対して
のキャッピング手段、クリーニング手段、加圧あるいは
吸引手段、電気熱変換体あるいはこれとは別の加熱素子
あるいはこれらの組み合わせによる予備加熱手段などが
ある。また、記録とは別の吐出を行う予備吐出モードを
備えることも安定した記録を行うために有効である。

【００７５】さらに、記録装置の記録モードとしては黒
色等の主流色のみの記録モードだけではなく、記録ヘッ
ドを一体的に構成するか複数個の組み合わせによってで
も良いが、異なる色の複色カラー、または混色によるフ
ルカラーの少なくとも１つを備えた装置とすることもで
きる。以上説明した実施の形態においては、インクが液
体であることを前提として説明しているが、室温やそれ
以下で固化するインクであっても、室温で軟化もしくは
液化するものを用いても良く、あるいはインクジェット
方式ではインク自体を３０°Ｃ以上７０°Ｃ以下の範囲
内で温度調整を行ってインクの粘性を安定吐出範囲にあ
るように温度制御するものが一般的であるから、使用記
録信号付与時にインクが液状をなすものであればよい。

【００７６】加えて、積極的に熱エネルギーによる昇温
をインクの固形状態から液体状態への状態変化のエネル
ギーとして使用せしめることで積極的に防止するため、
またはインクの蒸発を防止するため、放置状態で固化し
加熱によって液化するインクを用いても良い。いずれに
しても熱エネルギーの記録信号に応じた付与によってイ
ンクが液化し、液状インクが吐出されるものや、記録媒
体に到達する時点では既に固化し始めるもの等のよう
な、熱エネルギーの付与によって初めて液化する性質の
インクを使用する場合も本発明は適用可能である。この
ような場合インクは、特開昭５４−５６８４７号公報あ
るいは特開昭６０−７１２６０号公報に記載されるよう
な、多孔質シート凹部または貫通孔に液状または固形物
として保持された状態で、電気熱変換体に対して対向す
るような形態としてもよい。本発明においては、上述し
た各インクに対して最も有効なものは、上述した膜沸騰
方式を実行するものである。

【００７７】さらに加えて、本発明に係る記録装置の形
態としては、コンピュータ等の情報処理機器の画像出力
端末として一体または別体に設けられるものの他、リー
ダ等と組み合わせた複写装置、さらには送受信機能を有
するファクシミリ装置の形態を取るものであっても良
い。

【００７８】

【発明の効果】以上説明したように本発明によれば、Ｈ
画素×Ｌライン分の画像データを格納するデータバッフ
ァだけを用いて、そのバッファ分の容量のデータ入出力
が発生する度毎に、そのデータバッファへの入出力の仕
方を２つのアクセスの仕方の間で相互に切り替えること
により、従来のダブルバッファ方式と同様のＨＶ変換を
行うことができる。

【００７９】これによって、より少ないバッファ容量で
のＨＶ変換が実現され、コスト削減や回路の小型化に貢
献できる。

【図面の簡単な説明】

【図１】本発明の代表的な実施の形態であるインクジェ
ットプリンタＩＪＲＡの構成の概要を示す外観斜視図で
ある。

【図２】インクジェットプリンタＩＪＲＡの制御回路の
構成を示すブロック図である。

【図３】ＨＶ変換回路の詳細な構成を示すブロック図で
ある。

【図４】図３に示したＨＶ変換回路がバッファにアクセ
スする様子を示す図である。

【図５】ＨＶ変換処理を示すフローチャートである。

【図６】第２の実施形態に従うＨＶ変換回路の構成を示
すブロック図である。

【図７】第３の実施形態に従うＨＶ変換回路の構成を示
すブロック図である。

【図８】第４の実施形態に従うＨＶ変換回路の構成を示
すブロック図である。

【図９】第５の実施形態に従うＨＶ変換回路の構成を示
すブロック図である。

【図１０】ダブルバッファ方式のＨＶ変換処理における
バッファアクセスの様子を示す図である。

【図１１】従来例のＨＶ変換回路の構成を示すブロック
図である。

【符号の説明】

１２〜１４、２５〜２７ カウンタ １６、２３ マトリクススイッチ １７ ＲＡＭコントローラ １８、２１ アドレス生成回路 ２０ アドレスコントローラ ３１ マスク回路 ３２ コントローラ ３３ Ｖカウンタ ３４ Ｈカウンタ ４２、４６ マスク回路 ４３ コントローラ ４４ 記録領域検出回路 ４５ アドレスコントローラ ５１ ＲＡＭコントローラ ５２〜５４、６０〜６２ セレクタ ５５、５９ 加算器 ５６、５８ レジスタ ５７ アドレスコントローラ ７１、７５ カウンタ ７２、７４ ＬＵＴ ７３ アドレスコントローラ １０３ インタフェース回路 １０７ セレクタ １１１ ビットマップ読み出し回路 １７０３ ＲＡＭ

Claims (16)

【特許請求の範囲】
1. 【請求項１】 第１の方向にＨ画素、第２の方向にＬラ
   インの長さを持ち、Ｈ画素×Ｌライン分の画像データを
   格納するデータバッファへのデータ入出力処理を行うデ
   ータ処理方法であって、 前記第１の方向にそってＨ画素ずつ画像データをＬライ
   ン分前記データバッファに格納する初期書込工程と、 前記データバッファから前記第２の方向にそってＬ画素
   ずつ前記画像データを前記第１の方向に所定の画素数分
   だけ読み出す第１読出工程と、 前記第１読出工程において読み出された前記データバッ
   ファの領域に、前記第１の方向にそって前記所定の画素
   数分ずつ画像データをＬライン分前記データバッファに
   格納する第１書込工程と、 前記データバッファの全領域に関して、前記第１読出工
   程による読出動作と前記第１書込工程による書込動作と
   が終了するまで、前記第１読出及び書込工程を繰り返す
   よう制御する第１繰り返し制御工程と、 前記データバッファから前記第１の方向にそって前記所
   定の画素数間隔で前記画像データを読み出す第２読出工
   程と、 前記第１の方向にそって画像データを１ライン分前記デ
   ータバッファに格納する第２書込工程と、 前記データバッファの全領域に関して、前記第２読出工
   程による読出動作と前記第２書込工程による書込動作と
   が終了するまで、前記第２読出及び書込工程を繰り返す
   よう制御する第２繰り返し制御工程とを有することを特
   徴とするデータ処理方法。
2. 【請求項２】 所定量の画像データの入出力処理が終了
   するまで、前記第１読出、書込、繰り返し制御、及び、
   第２読出、書込、繰り返し制御工程とを繰り返すよう制
   御する第３繰り返し制御工程をさらに有することを特徴
   とする請求項１に記載のデータ処理方法。
3. 【請求項３】 前記所定の画素数は、Ｈ／Ｌの値をもつ
   ことを特徴とする請求項１に記載のデータ処理方法。
4. 【請求項４】 第１の方向にＨ画素、第２の方向にＬラ
   インの長さを持ち、Ｈ画素×Ｌライン分の画像データを
   格納するデータバッファへのデータ入出力処理を行うデ
   ータ処理装置であって、 前記第１の方向にそってＨ画素ずつ画像データをＬライ
   ン分前記データバッファに格納する初期書込手段と、 前記データバッファから前記第２の方向にそってＬ画素
   ずつ前記画像データを前記第１の方向に所定の画素数分
   だけ読み出す第１読出手段と、 前記第１読出手段によって読み出された前記データバッ
   ファの領域に、前記第１の方向にそって前記所定の画素
   数分ずつ画像データをＬライン分前記データバッファに
   格納する第１書込手段と、 前記データバッファの全領域に関して、前記第１読出手
   段による読出動作と前記第１書込手段による書込動作と
   が終了するまで、前記第１読出及び書込手段による動作
   を繰り返すよう前記第１読出及び書込手段を制御する第
   １制御手段と、 前記データバッファから前記第１の方向にそって前記所
   定の画素数間隔で前記画像データを読み出す第２読出手
   段と、 前記第１の方向にそって画像データを１ライン分前記デ
   ータバッファに格納する第２書込手段と、 前記データバッファの全領域に関して、前記第２読出手
   段による読出動作と前記第２書込手段による書込動作と
   が終了するまで、前記第２読出及び書込手段による動作
   を繰り返すよう前記第２読出及び書込手段を制御する第
   ２制御手段とを有することを特徴とするデータ処理装
   置。
5. 【請求項５】 所定量の画像データの入出力処理が終了
   するまで、前記第１読出、書込、制御、及び、第２読
   出、書込、制御手段による動作を繰り返すよう制御する
   第３制御手段をさらに有することを特徴とする請求項４
   に記載のデータ処理装置。
6. 【請求項６】 前記所定の画素数は、Ｈ／Ｌの値をもつ
   ことを特徴とする請求項４に記載のデータ処理装置。
7. 【請求項７】 前記第１読出及び書込手段と、第２読出
   及び書込手段とによる前記データバッファへのアクセス
   のためのアドレス決定に、複数のカウンタを用いること
   を特徴とする請求項４に記載のデータ処理装置。
8. 【請求項８】 前記第１及び第２書込手段は、前記デー
   タバッファへの画像データの書き込み時に、前記画像デ
   ータに基づく継続する動作が必要ではない場合には、前
   記データバッファの特定領域にブランクデータを書き込
   むことを特徴とする請求項４に記載のデータ処理装置。
9. 【請求項９】 前記第１及び第２読出手段は、前記画像
   データに基づく継続する動作が必要ではない場合には、
   ダミー動作として、前記特定領域をアクセスすることに
   より前記ブランクデータを読み出すことを特徴とする請
   求項８に記載のデータ処理装置。
10. 【請求項１０】 前回と今回の画像データの書込みアド
    レスの差分を出力する第１差分出力手段をさらに有し、 前記差分より今回の画像データの書込みアドレスを生成
    することを特徴とする請求項４に記載のデータ処理装
    置。
11. 【請求項１１】 前回と今回の画像データの読出しアド
    レスの差分を出力する第２差分出力手段をさらに有し、 前記差分より今回の画像データの読出しアドレスを生成
    することを特徴とする請求項１０に記載のデータ処理装
    置。
12. 【請求項１２】 前記第１読出及び書込手段と、第２読
    出及び書込手段とによる前記データバッファへのアクセ
    スのためのアドレス決定に、複数のルックアップテーブ
    ルを用いることを特徴とする請求項４に記載のデータ処
    理装置。
13. 【請求項１３】 前記第１及び第２読出手段は、 画像データの読み出し画素数をカウントするカウンタ
    と、 前記カウンタによるカウント値を前記データバッファの
    読み出しアドレスに変換するルックアップテーブルとを
    有することを特徴とする請求項４に記載のデータ処理装
    置。
14. 【請求項１４】 請求項４に記載のデータ処理装置を用
    いた記録装置であって、 前記第１の方向に各画素が配列した画像データを入力す
    る入力手段と、 前記第２の方向に記録要素がＬ個配列された記録ヘッド
    と、 前記記録ヘッドを前記第１の方向に走査する走査手段
    と、 前記第２の方向に記録媒体を搬送する搬送手段と、 前記第１読出、及び、書込手段を動作させる第１モード
    と、前記第２読出、及び、書込手段を動作させる第２モ
    ードとを切り替える切替手段と、 前記走査手段による走査の度毎に、前記第１モードと前
    記第２モードとを切り替えるよう前記切替手段を制御す
    る切替制御手段とを有することを特徴とする記録装置。
15. 【請求項１５】 前記記録ヘッドは、インクを吐出して
    記録を行うインクジェット記録ヘッドであることを特徴
    とする請求項１４に記載の記録装置。
16. 【請求項１６】 前記記録ヘッドは、熱エネルギーを利
    用してインクを吐出する記録ヘッドであって、インクに
    与える熱エネルギーを発生するための熱エネルギー変換
    体を備えていることを特徴とする請求項１４に記載の記
    録装置。