JPH08179994A - コンピュータシステム - Google Patents
コンピュータシステムInfo
- Publication number
- JPH08179994A JPH08179994A JP6322617A JP32261794A JPH08179994A JP H08179994 A JPH08179994 A JP H08179994A JP 6322617 A JP6322617 A JP 6322617A JP 32261794 A JP32261794 A JP 32261794A JP H08179994 A JPH08179994 A JP H08179994A
- Authority
- JP
- Japan
- Prior art keywords
- main memory
- read
- error
- write
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【目的】 メインメモリの二重化によってコンピュータ
システム全体の信頼性を向上させる。 【構成】 メインメモリを二重化し、ＣＰＵが実行する
プログラムやデータを並行して同時にそれぞれのメイン
メモリに書き込み、両方のメインメモリが常に同一の内
容の情報を記憶しているようにする。そして、エラーチ
ェック機能部によってマスター側のメモリチェックを行
い、エラーが発生すれば直ちにメモリ切替え処理部によ
ってそれまでスレーブ側になっていたメインメモリをマ
スター側に切り替えて使用し、メインメモリのエラー発
生によってもシステムダウンすることなく演算を継続し
て実行し、システムの信頼性を向上させる。
システム全体の信頼性を向上させる。 【構成】 メインメモリを二重化し、ＣＰＵが実行する
プログラムやデータを並行して同時にそれぞれのメイン
メモリに書き込み、両方のメインメモリが常に同一の内
容の情報を記憶しているようにする。そして、エラーチ
ェック機能部によってマスター側のメモリチェックを行
い、エラーが発生すれば直ちにメモリ切替え処理部によ
ってそれまでスレーブ側になっていたメインメモリをマ
スター側に切り替えて使用し、メインメモリのエラー発
生によってもシステムダウンすることなく演算を継続し
て実行し、システムの信頼性を向上させる。
Description
【０００１】
【産業上の利用分野】この発明はコンピュータシステム
に関する。
に関する。
【０００２】
【従来の技術】従来一般に、コンピュータシステムでは
ＣＰＵが実行するプログラムや演算処理に必要なデータ
を補助記憶装置から読み出して記憶し、またＣＰＵの演
算処理結果のデータを一時的に書き込むメインメモリが
備えられている。
ＣＰＵが実行するプログラムや演算処理に必要なデータ
を補助記憶装置から読み出して記憶し、またＣＰＵの演
算処理結果のデータを一時的に書き込むメインメモリが
備えられている。
【０００３】
【発明が解決しようとする課題】このメインメモリはコ
ンピュータシステムにとって各種のプログラムの演算処
理の実行に重要な部分であるが、メインメモリとして広
く利用されているＤＲＡＭにはある確率でエラーが発生
することが避けられない。ところが、従来のコンピュー
タシステムではメインメモリエリアが１つしか備えられ
ていなかったので、エラーチェック機能でメインメモリ
にエラーが発生したことが検出された場合には直ちにシ
ステムダウンしなければならず、重要な計算を実行して
いる最中にこのようなエラー発生が起これば、システム
の再立上げ後に、その計算を最初からやり直さなければ
ならなくなる問題点があった。
ンピュータシステムにとって各種のプログラムの演算処
理の実行に重要な部分であるが、メインメモリとして広
く利用されているＤＲＡＭにはある確率でエラーが発生
することが避けられない。ところが、従来のコンピュー
タシステムではメインメモリエリアが１つしか備えられ
ていなかったので、エラーチェック機能でメインメモリ
にエラーが発生したことが検出された場合には直ちにシ
ステムダウンしなければならず、重要な計算を実行して
いる最中にこのようなエラー発生が起これば、システム
の再立上げ後に、その計算を最初からやり直さなければ
ならなくなる問題点があった。
【０００４】そこで、コンピュータシステムの信頼性を
向上させるために、従来からシステムの二重化を行い、
同じシステムを２系統設置しておき、同一の入力信号を
各システムに同時に入力し、それぞれの外部記憶装置か
ら必要なデータを読み込んで並行して演算を実行し、得
られた結果はそれぞれの外部記憶装置に記憶するが、シ
ステムの一方をマスター、他方をスレーブと決めておい
て、通常時にはマスター側のシステムの演算結果を主に
使用してディスプレイ表示、プラント制御、アラーム発
報などを行い、マスター側のシステムに異常が発生した
場合には、直ちにそれまでのスレーブ側のシステムをマ
スター側に切り替えて使用するようにして、信頼性を向
上させていた。
向上させるために、従来からシステムの二重化を行い、
同じシステムを２系統設置しておき、同一の入力信号を
各システムに同時に入力し、それぞれの外部記憶装置か
ら必要なデータを読み込んで並行して演算を実行し、得
られた結果はそれぞれの外部記憶装置に記憶するが、シ
ステムの一方をマスター、他方をスレーブと決めておい
て、通常時にはマスター側のシステムの演算結果を主に
使用してディスプレイ表示、プラント制御、アラーム発
報などを行い、マスター側のシステムに異常が発生した
場合には、直ちにそれまでのスレーブ側のシステムをマ
スター側に切り替えて使用するようにして、信頼性を向
上させていた。
【０００５】しかしながら、このような従来の二重化シ
ステムは、外部記憶装置やＣＰＵなどもすべて二重化す
るものであるために、機器自体を２台ずつ購入する必要
があってコストが高くなり、また機器の設置スペースが
ほぼ２倍必要となる問題点があった。
ステムは、外部記憶装置やＣＰＵなどもすべて二重化す
るものであるために、機器自体を２台ずつ購入する必要
があってコストが高くなり、また機器の設置スペースが
ほぼ２倍必要となる問題点があった。
【０００６】この発明はこのような従来の問題点に鑑み
てなされたもので、単にメインメモリを二重化し、それ
ぞれのエラーチェック機構を追加するだけの変更で低コ
ストで、信頼性の高いシステムを実現することができる
コンピュータシステムを提供することを目的とする。
てなされたもので、単にメインメモリを二重化し、それ
ぞれのエラーチェック機構を追加するだけの変更で低コ
ストで、信頼性の高いシステムを実現することができる
コンピュータシステムを提供することを目的とする。
【０００７】
【課題を解決するための手段】請求項１の発明のコンピ
ュータシステムは、二重化されたメインメモリと、ＣＰ
Ｕからの書込み命令に対して、同一情報を前記二重化さ
れたメインメモリそれぞれに並行して書き込む情報書込
み処理部と、二重のメインメモリそれぞれのエラーチェ
ックを行うエラーチェック部と、エラーチェック部が現
在マスターとして使用中のメインメモリのエラーを検出
したときに、スレーブ側となっているメインメモリをマ
スター側に切り替えて使用するメモリ切替え処理部とを
備えたものである。
ュータシステムは、二重化されたメインメモリと、ＣＰ
Ｕからの書込み命令に対して、同一情報を前記二重化さ
れたメインメモリそれぞれに並行して書き込む情報書込
み処理部と、二重のメインメモリそれぞれのエラーチェ
ックを行うエラーチェック部と、エラーチェック部が現
在マスターとして使用中のメインメモリのエラーを検出
したときに、スレーブ側となっているメインメモリをマ
スター側に切り替えて使用するメモリ切替え処理部とを
備えたものである。
【０００８】
【作用】請求項１の発明のコンピュータシステムでは、
メインメモリを二重化し、ＣＰＵが実行するプログラム
やデータを並行して同時にそれぞれのメインメモリに書
き込み、両方のメインメモリが常に同一の内容の情報を
記憶しているようにする。
メインメモリを二重化し、ＣＰＵが実行するプログラム
やデータを並行して同時にそれぞれのメインメモリに書
き込み、両方のメインメモリが常に同一の内容の情報を
記憶しているようにする。
【０００９】そして、エラーチェック機能部によってマ
スター側のメモリチェックを行い、エラーが発生すれば
直ちにメモリ切替え処理部によってそれまでスレーブ側
になっていたメインメモリをマスター側に切り替えて使
用し、メインメモリのエラー発生によってもシステムダ
ウンすることなく演算を継続して実行し、システムの信
頼性を向上させる。
スター側のメモリチェックを行い、エラーが発生すれば
直ちにメモリ切替え処理部によってそれまでスレーブ側
になっていたメインメモリをマスター側に切り替えて使
用し、メインメモリのエラー発生によってもシステムダ
ウンすることなく演算を継続して実行し、システムの信
頼性を向上させる。
【００１０】
【実施例】以下、この発明の実施例を図に基づいて詳説
する。図１はこの発明の一実施例のハードウェア構成を
示しており、二重化された二つのメインメモリＭ１，Ｍ
２と、外部記憶装置としてフロッピーディスクドライブ
装置（ＦＤＤ）１及びハードディスクドライブ装置（Ｈ
ＤＤ）２と、ＣＰＵ３が備える機構として、外部記憶装
置１，２からメインメモリＭ１，Ｍ２の同じアドレスエ
リアにファイルを転送する制御を行う外部データ書込み
処理部４、メインメモリＭ１，Ｍ２から１命令ごとに同
じアドレスのファイルデータを読み出すと共に、マスタ
ー側のファイルを実行する命令レジスタ５、読み出され
たファイルデータのパリティチェックを行うパリティチ
ェック処理部６、命令実行時にメインメモリＭ１，Ｍ２
の同じアドレスエリアのデータの比較を行う比較処理部
７、そしてパリティチェックで検出できないエラーを検
出するためにメインメモリＭ１，Ｍ２それぞれのリード
／ライトチェックを行うリード／ライトチェック処理部
８，９を備えている。
する。図１はこの発明の一実施例のハードウェア構成を
示しており、二重化された二つのメインメモリＭ１，Ｍ
２と、外部記憶装置としてフロッピーディスクドライブ
装置（ＦＤＤ）１及びハードディスクドライブ装置（Ｈ
ＤＤ）２と、ＣＰＵ３が備える機構として、外部記憶装
置１，２からメインメモリＭ１，Ｍ２の同じアドレスエ
リアにファイルを転送する制御を行う外部データ書込み
処理部４、メインメモリＭ１，Ｍ２から１命令ごとに同
じアドレスのファイルデータを読み出すと共に、マスタ
ー側のファイルを実行する命令レジスタ５、読み出され
たファイルデータのパリティチェックを行うパリティチ
ェック処理部６、命令実行時にメインメモリＭ１，Ｍ２
の同じアドレスエリアのデータの比較を行う比較処理部
７、そしてパリティチェックで検出できないエラーを検
出するためにメインメモリＭ１，Ｍ２それぞれのリード
／ライトチェックを行うリード／ライトチェック処理部
８，９を備えている。
【００１１】なお、実際の二重化に際しては、ＤＲＡＭ
のメモリエリアを２分割してそれぞれのメモリエリアを
メインメモリＭ１，Ｍ２のエリアとして割り当てること
になる。
のメモリエリアを２分割してそれぞれのメモリエリアを
メインメモリＭ１，Ｍ２のエリアとして割り当てること
になる。
【００１２】次に、上記構成のコンピュータシステムの
動作について図２のフローチャートに基づいて説明す
る。ＣＰＵ３では、最初に二重化されたメインメモリＭ
１，Ｍ２についていずれをマスター（Ｍ）側、スレーブ
（Ｓ）側とするかを決定しておく。ここでは説明の便宜
上、メインメモリＭ１をマスター側、メインメモリＭ２
をスレーブ側とする。
動作について図２のフローチャートに基づいて説明す
る。ＣＰＵ３では、最初に二重化されたメインメモリＭ
１，Ｍ２についていずれをマスター（Ｍ）側、スレーブ
（Ｓ）側とするかを決定しておく。ここでは説明の便宜
上、メインメモリＭ１をマスター側、メインメモリＭ２
をスレーブ側とする。
【００１３】そしてＣＰＵ３はまず外部データ書込み処
理部４によって外部記憶装置のＦＤＤ１あるいはＨＤＤ
２より所定のプログラムデータや数値データを読み込ま
せ、メインメモリＭ１，Ｍ２それぞれの同一のアドレス
エリアに書き込ませる。ここでは、ファイルＡ，Ｂ，Ｃ
がそれぞれ同じアドレスエリアに書き込まれているとす
る。
理部４によって外部記憶装置のＦＤＤ１あるいはＨＤＤ
２より所定のプログラムデータや数値データを読み込ま
せ、メインメモリＭ１，Ｍ２それぞれの同一のアドレス
エリアに書き込ませる。ここでは、ファイルＡ，Ｂ，Ｃ
がそれぞれ同じアドレスエリアに書き込まれているとす
る。
【００１４】命令を実行するに当たっては、命令レジス
タ５がメインメモリＭ１，Ｍ２から１命令ごとに同じア
ドレスのファイルデータを読み出すと共に、マスター側
のメインメモリＭ１から読み出したファイルをセットし
（ステップＳ１）、パリティチェック処理部６がパリテ
ィチェックし（ステップＳ２）、パリティエラーがなけ
れば比較処理部７において当該ファイルデータをスレー
ブ側のメインメモリＭ２の該当するデータと比較して一
致するかどうか確認し（ステップＳ３）、一致すればマ
スター側のファイルデータの命令を実行する（ステップ
Ｓ４）。なお、演算結果の書込みが必要であれば、メイ
ンメモリＭ１，Ｍ２それぞれの同じアドレスエリアを書
き込む。
タ５がメインメモリＭ１，Ｍ２から１命令ごとに同じア
ドレスのファイルデータを読み出すと共に、マスター側
のメインメモリＭ１から読み出したファイルをセットし
（ステップＳ１）、パリティチェック処理部６がパリテ
ィチェックし（ステップＳ２）、パリティエラーがなけ
れば比較処理部７において当該ファイルデータをスレー
ブ側のメインメモリＭ２の該当するデータと比較して一
致するかどうか確認し（ステップＳ３）、一致すればマ
スター側のファイルデータの命令を実行する（ステップ
Ｓ４）。なお、演算結果の書込みが必要であれば、メイ
ンメモリＭ１，Ｍ２それぞれの同じアドレスエリアを書
き込む。
【００１５】ステップＳ２のパリティチェックで、マス
ター側から読み出した命令データにパリティエラーが検
出されれば、スレーブ側のメインメモリＭ２から同じ命
令データを読み出してパリティチェックを行い（ステッ
プＳ５，Ｓ６）、パリティエラーがなければその命令を
実行する（ステップＳ７）。そしてこの場合にも、演算
結果の書込みが必要であれば、メインメモリＭ１，Ｍ２
それぞれの同じアドレスエリアを書き込む。
ター側から読み出した命令データにパリティエラーが検
出されれば、スレーブ側のメインメモリＭ２から同じ命
令データを読み出してパリティチェックを行い（ステッ
プＳ５，Ｓ６）、パリティエラーがなければその命令を
実行する（ステップＳ７）。そしてこの場合にも、演算
結果の書込みが必要であれば、メインメモリＭ１，Ｍ２
それぞれの同じアドレスエリアを書き込む。
【００１６】スレーブ側のメインメモリＭ２のパリティ
チェックでもエラー検出された場合には、システム全体
の異常としてシステム停止を行う（ステップＳ８）。
チェックでもエラー検出された場合には、システム全体
の異常としてシステム停止を行う（ステップＳ８）。
【００１７】上記のマスター側のメインメモリＭ１から
読み出した命令のパリティチェックでエラーが検出され
なかったものの、ステップＳ３において同じ命令をスレ
ーブ側のメインメモリＭ２から読み出して比較した結
果、不一致となった場合には、両方のメインメモリＭ
１，Ｍ２それぞれのリード／ライトチェック処理部８，
９でリード／ライトチェック処理を行い（ステップＳ
９）、いずれかのメインメモリのリード／ライトにエラ
ーが検出されれば、そのエラーが検出されない正常な側
のメインメモリＭ１又はＭ２の命令を実行する（ステッ
プＳ１０）。そしてこの場合にも、演算結果の書込みが
必要であれば、メインメモリＭ１，Ｍ２それぞれの同じ
アドレスエリアを書き込む。
読み出した命令のパリティチェックでエラーが検出され
なかったものの、ステップＳ３において同じ命令をスレ
ーブ側のメインメモリＭ２から読み出して比較した結
果、不一致となった場合には、両方のメインメモリＭ
１，Ｍ２それぞれのリード／ライトチェック処理部８，
９でリード／ライトチェック処理を行い（ステップＳ
９）、いずれかのメインメモリのリード／ライトにエラ
ーが検出されれば、そのエラーが検出されない正常な側
のメインメモリＭ１又はＭ２の命令を実行する（ステッ
プＳ１０）。そしてこの場合にも、演算結果の書込みが
必要であれば、メインメモリＭ１，Ｍ２それぞれの同じ
アドレスエリアを書き込む。
【００１８】ここでリード／ライトチェック処理は、次
による。すなわち、特定のアドレスを指定してそこに格
納されているデータをいったん待避させ、空いたメモリ
エリアに特定のデータを書き込み、その書き込んだデー
タをすぐに読み出し、読み出してデータが元の特定のデ
ータと一致するかどうか判断し、一致すればリード／ラ
イト機能が正常、不一致であればリード／ライト機能が
異常と判定する。そして正常であれば、いったん待避さ
せたデータを元のアドレスに書き込んでリード／ライト
チェック処理を終了する。
による。すなわち、特定のアドレスを指定してそこに格
納されているデータをいったん待避させ、空いたメモリ
エリアに特定のデータを書き込み、その書き込んだデー
タをすぐに読み出し、読み出してデータが元の特定のデ
ータと一致するかどうか判断し、一致すればリード／ラ
イト機能が正常、不一致であればリード／ライト機能が
異常と判定する。そして正常であれば、いったん待避さ
せたデータを元のアドレスに書き込んでリード／ライト
チェック処理を終了する。
【００１９】両メインメモリＭ１，Ｍ２のファイルデー
タが異なっているにもかかわらず、ステップＳ９のリー
ド／ライトチェックの結果、メインメモリにも異常がな
い場合、あるいは両方のメインメモリに共に異常が検出
される場合にはシステム全体の異常とみなし、システム
停止を行う（ステップＳ１１）。
タが異なっているにもかかわらず、ステップＳ９のリー
ド／ライトチェックの結果、メインメモリにも異常がな
い場合、あるいは両方のメインメモリに共に異常が検出
される場合にはシステム全体の異常とみなし、システム
停止を行う（ステップＳ１１）。
【００２０】このようにして、この実施例のコンピュー
タシステムでは、単にメインメモリを二重化し、ＣＰＵ
のメインメモリに対するリード／ライト処理に若干の変
更を加えるだけで、従来ではＤＲＡＭの性能上、システ
ムダウンを避けられなかったような状況でもシステムダ
ウンを避けることができ、ハードウェアとして全体を二
重化することなくシステム全体の信頼性を向上させるこ
とができることになる。
タシステムでは、単にメインメモリを二重化し、ＣＰＵ
のメインメモリに対するリード／ライト処理に若干の変
更を加えるだけで、従来ではＤＲＡＭの性能上、システ
ムダウンを避けられなかったような状況でもシステムダ
ウンを避けることができ、ハードウェアとして全体を二
重化することなくシステム全体の信頼性を向上させるこ
とができることになる。
【００２１】
【発明の効果】以上のように請求項１の発明によれば、
メインメモリを二重化し、ＣＰＵが実行するプログラム
やデータを並行して同時にそれぞれのメインメモリに書
き込み、両方のメインメモリが常に同一の内容の情報を
記憶しているようにし、エラーチェック機能部によって
マスター側のメモリチェックを行い、エラーが発生すれ
ば直ちにメモリ切替え処理部によってそれまでスレーブ
側になっていたメインメモリをマスター側に切り替えて
使用するようにしているので、いずれかのメインメモリ
にエラーが発生してもシステムダウンすることなく演算
を継続して実行することができ、システムの信頼性を向
上させることができ、しかもシステムの信頼性の向上に
ハードウェア全体の二重化を行う必要がないために設置
スペースの拡大やコストの増加を抑えることができる。
メインメモリを二重化し、ＣＰＵが実行するプログラム
やデータを並行して同時にそれぞれのメインメモリに書
き込み、両方のメインメモリが常に同一の内容の情報を
記憶しているようにし、エラーチェック機能部によって
マスター側のメモリチェックを行い、エラーが発生すれ
ば直ちにメモリ切替え処理部によってそれまでスレーブ
側になっていたメインメモリをマスター側に切り替えて
使用するようにしているので、いずれかのメインメモリ
にエラーが発生してもシステムダウンすることなく演算
を継続して実行することができ、システムの信頼性を向
上させることができ、しかもシステムの信頼性の向上に
ハードウェア全体の二重化を行う必要がないために設置
スペースの拡大やコストの増加を抑えることができる。
【図１】請求項１の発明の一実施例のハードウェア構成
を示すブロック図。
を示すブロック図。
【図２】上記実施例のメインメモリのエラーチェック動
作を示すフローチャート。
作を示すフローチャート。
【符号の説明】 １ フロッピーディスクドライブ装置 ２ ハードディスクドライブ装置 ３ ＣＰＵ ４ 外部データ書込み処理部 ５ 命令レジスタ ６ パリティチェック処理部 ７ 比較処理部 ８ リード／ライトチェック処理部 ９ リード／ライトチェック処理部 Ｍ１，Ｍ２ メインメモリ
Claims (1)
- 【請求項１】 二重化されたメインメモリと、 ＣＰＵからの書込み命令に対して、同一情報を前記二重
化されたメインメモリそれぞれに並行して書き込む情報
書込み処理部と、前記二重のメインメモリそれぞれのエ
ラーチェックを行うエラーチェック部と、 前記エラーチェック部が現在マスターとして使用中のメ
インメモリのエラーを検出したときに、スレーブ側とな
っているメインメモリをマスター側に切り替えて使用す
るメモリ切替え処理部とを備えて成るコンピュータシス
テム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6322617A JPH08179994A (ja) | 1994-12-26 | 1994-12-26 | コンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6322617A JPH08179994A (ja) | 1994-12-26 | 1994-12-26 | コンピュータシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08179994A true JPH08179994A (ja) | 1996-07-12 |
Family
ID=18145721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6322617A Pending JPH08179994A (ja) | 1994-12-26 | 1994-12-26 | コンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08179994A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100422929B1 (ko) * | 2001-12-29 | 2004-03-12 | 엘지전자 주식회사 | 레이드 이중화 방법 |
| JP2007233568A (ja) * | 2006-02-28 | 2007-09-13 | Toshiba Corp | 記憶装置およびディジタル制御装置 |
| JP2012238376A (ja) * | 2005-09-02 | 2012-12-06 | Metallum Inc | Ｄｒａｍをスタックする方法及び装置 |
| JP2015022450A (ja) * | 2013-07-18 | 2015-02-02 | 富士通株式会社 | 書き込み制御プログラム及び方法 |
-
1994
- 1994-12-26 JP JP6322617A patent/JPH08179994A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100422929B1 (ko) * | 2001-12-29 | 2004-03-12 | 엘지전자 주식회사 | 레이드 이중화 방법 |
| JP2012238376A (ja) * | 2005-09-02 | 2012-12-06 | Metallum Inc | Ｄｒａｍをスタックする方法及び装置 |
| JP2007233568A (ja) * | 2006-02-28 | 2007-09-13 | Toshiba Corp | 記憶装置およびディジタル制御装置 |
| JP2015022450A (ja) * | 2013-07-18 | 2015-02-02 | 富士通株式会社 | 書き込み制御プログラム及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950000550B1 (ko) | 반도체기억장치 | |
| US8275959B2 (en) | Failover control of dual controllers in a redundant data storage system | |
| JPH11272427A (ja) | データ退避方法および外部記憶装置 | |
| JPH07271403A (ja) | 非運用系メモリ更新方式 | |
| JP2710195B2 (ja) | 記憶装置コントローラ | |
| JPH05233162A (ja) | データ退避方式および保守機能を備えたデータ処理システム | |
| JPH08179994A (ja) | コンピュータシステム | |
| JP4483876B2 (ja) | 二重化システムにおける記憶装置の制御方法 | |
| JPS6119061B2 (ja) | ||
| JPH01118921A (ja) | 二重化デイスク制御方法 | |
| JP3021955B2 (ja) | 二重化ファイルシステム運用方法 | |
| KR100204576B1 (ko) | 공통 블럭 레지스터 내장 메모리의 구조와 이를 이용한 그림자 페이지 회복 구조 및 회복 기법 | |
| JPH083807B2 (ja) | ２重化磁気デイスク装置の自動切換装置 | |
| JPS641809B2 (ja) | ||
| JP2716571B2 (ja) | 二重化データ保全装置 | |
| JP2904117B2 (ja) | 装置記憶部の冗長化方法及び装置 | |
| JPS6119060B2 (ja) | ||
| JPH07168673A (ja) | 二重化システム装置 | |
| JP2817458B2 (ja) | ディスクキャッシュの再オンライン化システム | |
| JP2810265B2 (ja) | データ蓄積装置及び情報処理システム | |
| JPH02110723A (ja) | ディスク装置のミラー化継続方式 | |
| JPH03259346A (ja) | 二重化ディスクシステムの制御方法 | |
| JPH06259199A (ja) | ディスク切換制御装置 | |
| JPS608962A (ja) | 記憶情報一時障害検出方式 | |
| JPH09259047A (ja) | 二重化ディスクのリカバリ装置 |