[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0817730A - 半導体装置の多結晶薄膜およびその製造方法 - Google Patents

半導体装置の多結晶薄膜およびその製造方法

Info

Publication number
JPH0817730A
JPH0817730A JP15117094A JP15117094A JPH0817730A JP H0817730 A JPH0817730 A JP H0817730A JP 15117094 A JP15117094 A JP 15117094A JP 15117094 A JP15117094 A JP 15117094A JP H0817730 A JPH0817730 A JP H0817730A
Authority
JP
Japan
Prior art keywords
thin film
amorphous
amorphous thin
film
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP15117094A
Other languages
English (en)
Inventor
Yoshiki Nakatani
喜紀 中谷
Atsushi Tanaka
淳 田中
Masahiro Fujiwara
正弘 藤原
Eizo Ono
栄三 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP15117094A priority Critical patent/JPH0817730A/ja
Publication of JPH0817730A publication Critical patent/JPH0817730A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【構成】 固相成長前の非晶質薄膜の2層構造として、
最上層は目的とする特性をもつ多結晶薄膜を得るための
母材としての非晶質薄膜3を所定堆積温度条件で作成
し、その下層は上層に比べて結晶核発生密度が高くなる
堆積温度条件で非晶質薄膜2を絶縁層としてのガラス基
板1と界面を接するように作成し、これら上層と下層の
非晶質薄膜2,3に熱を加えてガラス基板1と非晶質薄
膜2の界面から固相成長させて多結晶膜を得る。 【効果】 結晶核の発生密度は下層となる非晶質薄膜2
の堆積温度形成条件により制御し、固相成長後の多結晶
薄膜の特性は上層の非晶質薄膜3の堆積温度条件により
制御する。これにより、低温度下で目的とする良好な膜
特性を有する多結晶薄膜を短時間で得ることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、イメージセンサや液晶
ディスプレイなどに用いられ、石英またはガラス製の絶
縁性基板上の活性層部分に用いられる半導体装置の多結
晶薄膜およびその製造方法に関する。
【0002】
【従来の技術】従来、石英またはガラス製の絶縁性基板
上の活性層部分に用いる半導体装置の多結晶薄膜は、イ
メージセンサや液晶ディスプレイなどにおけるトランジ
スタや抵抗などに用いられている。この多結晶薄膜を形
成する方法として、非晶質薄膜をスパッタ法、LPCV
D法およびプラズマCVD法などの薄膜形成法により形
成し、これに熱、光、X線などのエネルギーを加えるこ
とにより固相での結晶成長を行う固相成長法により、多
結晶薄膜を形成する方法が広く行われている。特に、半
導体材料として広く用いられている、シリコンを主材料
とした多結晶シリコン薄膜の場合、固相成長法として
は、真空または窒素などの不活性ガス雰囲気中の加熱炉
で、580℃以上の温度に加熱して多結晶化させる方法
が用いられている。
【0003】
【発明が解決しようとする課題】しかしながら、近年、
絶縁性基板として、歪点640℃の安価な高歪点ガラス
基板を用いることが望まれているが、このガラス基板を
用いた場合、その変質および変形などの問題から、処理
に要する温度をせいぜい600℃程度またはそれ以下に
する必要がある。
【0004】一方、固相成長法では、結晶化に要する固
相成長時間、および、固相成長後の多結晶薄膜の特性
は、主に、非晶質膜の形成条件と固相成長の処理温度で
決定される。まず、固相成長の処理温度に関しては、処
理温度を高くするにしたがって、固相成長時間は短くな
り、結晶粒内の欠陥も少なくなり、固相成長後の多結晶
薄膜の特性も良くなるが、上記ガラス基板を用いた場
合、上記のように最高温度は600℃程度にしなければ
ならない。次に、非晶質膜の形成条件に関しては、固相
成長時間と固相成長後の多結晶薄膜の特性とは相反する
関係にあり、現在のところ両方を満たす成膜方法および
条件は見いだされておらず、上記600℃程度の低い処
理温度で、かつ固相成長後の多結晶薄膜の特性を満足さ
せる条件で多結晶薄膜を形成した場合、8時間程度の処
理時間を要しており、時間がかかりすぎるという問題を
有していた。
【0005】即ち、600℃程度の低い処理温度、多結
晶薄膜の特性、および製造時間の短縮の3つの条件は相
互に関連しており、この3条件を満足させることは難し
いという問題を有していた。
【0006】本発明は、上記従来の問題を解決するもの
で、多結晶薄膜の特性を維持しつつ、低温で固相成長時
間を短縮することができる半導体装置の多結晶薄膜およ
びその製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明の半導体装置の多
結晶薄膜は、絶縁層と第1の薄膜、および、第2の薄膜
に比べて結晶核の発生密度の高い該第1の薄膜と第2の
薄膜がそれぞれ界面を接するように設けられ、かつ該第
1の薄膜および第2の薄膜が非晶質から多結晶化されて
いるものであり、そのことにより上記目的が達成され
る。また、本発明の半導体装置の多結晶薄膜は、絶縁性
基板上に、絶縁層と第1の薄膜、および、第2の薄膜に
比べて結晶核の発生密度の高い該第1の薄膜と第2の薄
膜がそれぞれ界面を接するように設けられ、かつ該第1
の薄膜および第2の薄膜が非晶質から多結晶化されてい
るものであり、そのことにより上記目的が達成される。
【0008】ここで、絶縁層と第1の非晶質薄膜と第2
の非晶質薄膜とが下層からこの順に積層されて設けられ
ていても良いし、逆に、第2の非晶質薄膜と第1の非晶
質薄膜と絶縁層とが下層から順次積層されて設けられて
いても良い。
【0009】さらに、好ましくは、本発明の半導体装置
における第1の薄膜および第2の薄膜は同一材料の非晶
質から多結晶化されている。また、好ましくは、本発明
の半導体装置における多結晶化されている第1の薄膜お
よび第2の薄膜は多結晶シリコン膜で構成されている。
さらに、好ましくは、本発明の半導体装置における請求
項1の絶縁層はガラス基板で構成される。さらに、本発
明の半導体装置における多結晶薄膜はトランジスタのチ
ャネル部を構成してもよい。
【0010】また、本発明の半導体装置の多結晶薄膜製
造方法は、絶縁層と第1の非晶質薄膜、および、第2の
非晶質薄膜に比べて結晶核の発生密度の高い第1の非晶
質薄膜と該第2の非晶質薄膜がそれぞれ界面を接するよ
うに堆積し、少なくとも該第1の非晶質薄膜および第2
の非晶質薄膜にエネルギーを加えて多結晶化させて多結
晶薄膜とするものであり、そのことにより上記目的が達
成される。また、本発明の半導体装置の多結晶薄膜製造
方法は、絶縁性基板上に、絶縁層と第1の非晶質薄膜、
および、第2の非晶質薄膜に比べて結晶核の発生密度の
高い第1の非晶質薄膜と該第2の非晶質薄膜がそれぞれ
界面を接するように堆積し、少なくとも該第1の非晶質
薄膜および第2の非晶質薄膜にエネルギーを加えて多結
晶化させて多結晶薄膜とするものであり、そのことによ
り上記目的が達成される。
【0011】ここで、絶縁層と第1の非晶質薄膜と第2
の非晶質薄膜とがこの順に積層されても良いし、逆に、
第2の非晶質薄膜と第1の非晶質薄膜と絶縁層とが順次
積層されても良い。
【0012】さらに、好ましくは、本発明の半導体装置
の多結晶薄膜製造方法において、第1の非晶質薄膜にお
ける結晶核の発生密度は、該第1の非晶質薄膜の堆積温
度、成膜圧力、原料ガス流量およびプラズマ電力のうち
少なくともいずれかにより制御される。さらに、好まし
くは、本発明の半導体装置の多結晶薄膜製造方法におけ
る第1の非晶質薄膜の堆積温度を500〜570℃に設
定し、多結晶化させる温度を580℃〜640℃に設定
する。
【0013】
【作用】非晶質薄膜が固相成長により結晶化する場合、
固相成長中に結晶粒の種となる結晶核の発生する密度
(結晶核発生密度)と各結晶粒の成長する速度(結晶成
長速度)の2つの要素により、結晶粒径や結晶成長に要
する時間が決定されるが、本発明者等は、絶縁層に界面
が接する非晶質薄膜の形成条件としての堆積温度や成膜
圧力などに対する結晶核発生密度の変化が、結晶成長速
度の変化に比べて大きいことから、結晶核発生密度が重
要な要素になっていることを発見した。この結晶核発生
密度が大きくなれば、固相成長後の結晶粒径は小さくな
るが、結晶成長に要する時間は短くなる。
【0014】一方、非晶質薄膜が固相成長により結晶化
する過程において、結晶の種となる結晶核は絶縁層と非
晶質薄膜の界面から発生する特性を有している。そこ
で、結晶核の発生密度は絶縁層と接する側の非晶質薄膜
の堆積温度や成膜圧力などの形成条件により制御するこ
とで、目的とする多結晶薄膜を得る母材としての非晶質
薄膜よりも結晶核の発生密度が高い非晶質薄膜となるよ
うな非晶質薄膜を形成する。このように、結晶核の発生
密度は絶縁層と接する側の非晶質薄膜の堆積温度や成膜
圧力などの形成条件により制御し、固相成長後の多結晶
薄膜の特性は、目的とする多結晶薄膜を得る母材として
の非晶質薄膜の堆積温度条件により制御する。これらの
非晶質薄膜に熱などのエネルギーを加えて固相成長させ
るので、低温度処理の下でも、固相成長時間は短縮さ
れ、使用目的とする部分の多結晶薄膜の特性も良好なも
のとなる。
【0015】また、これら非晶質薄膜が同一の非晶質材
料であれば、成膜条件だけを変えて一連の工程で簡便に
2層構造の非晶質薄膜を成膜可能となる。
【0016】さらに、これら多結晶薄膜が多結晶シリコ
ン膜の場合には、上記効果が容易に確実に得られる。
【0017】さらに、低温度で処理可能であるので、安
価なガラス基板を変質および変形なく用いられる。
【0018】さらに、上記多結晶薄膜をトランジスタの
チャネル部に用いると、低温度処理の下、移動度や閾値
電圧などのトランジスタ特性を維持しつつ、固相成長時
間を短縮することができる。
【0019】さらに、第1の非晶質薄膜における結晶核
の発生密度は、第1の非晶質薄膜の堆積温度、成膜圧
力、原料ガス流量またはプラズマ電力により制御され、
これら制御ファクターを複数用いるとより一層容易に制
御可能となる。
【0020】さらに、絶縁層と接する側の非晶質薄膜の
堆積温度を500〜570℃に設定し、多結晶化させる
温度を580℃〜640℃に設定すれば、低温度処理の
下、固相成長時間の短縮、および多結晶薄膜の特性がよ
り良好なものとなる。
【0021】
【実施例】以下、本発明の実施例について説明する。
【0022】図1は本発明の一実施例を示す半導体装置
の多結晶膜製造工程における一部断面図である。図1に
おいて、絶縁層としてのガラス基板1上に非晶質薄膜2
が設けられ、この非晶質薄膜2上に非晶質薄膜3が設け
られている。これら非晶質薄膜2と非晶質薄膜3は同一
非晶質材料からなり、非晶質薄膜3に比べて結晶核の発
生密度が高くなるように、非晶質薄膜2の堆積温度また
は成膜圧力などの成膜条件を制御する。これらの非晶質
薄膜2および非晶質薄膜3が、例えば非晶質シリコン膜
の場合は、多結晶化されて多結晶シリコン膜となる。
【0023】この場合、絶縁層としてのガラス基板1と
非晶質薄膜2の界面から主たる結晶核が成長するが、結
晶核発生層として絶縁層が良く、例えば、SiO2、S
xy、TiNなどの金属窒化物、TiO2などの金属
酸化物などを用いることができる。
【0024】上記構成の多結晶薄膜の製造工程について
具体的に説明する。
【0025】絶縁性基板として、歪み温度が約640℃
の高歪点ガラス基板1を用いる。このガラス基板1上に
界面が接するように、下層の非晶質薄膜2として、純ジ
シランガスを原料として基板温度450〜600℃、圧
力0.1〜0.4Torrの減圧気相化学成長(略して
LPCVD)法により、膜厚20nm堆積する。続い
て、非晶質薄膜2上に界面が接するように、上層の非晶
質薄膜3として、同じく、純ジシランガスを原料として
圧力0.4Torr、基板温度450℃のLPCVD法
により、膜厚100nm堆積し、2層構造の非晶質薄膜
とする。ただし、下層の堆積温度が600℃の場合には
堆積時に多結晶薄膜となるため、多結晶−非晶質の2層
構造になる。
【0026】次に、上記したように製造された多結晶薄
膜をチャネルの活性層に用いたトランジスタの製造工程
について具体的に説明する。
【0027】図2は図1の多結晶薄膜を用いた薄膜トラ
ンジスタ製造工程における一部断面図である。図2aの
状態は、上記したように、ガラス基板1上に堆積した上
下層の非晶質薄膜2,3に熱を加えて固相成長させ多結
晶化し、多結晶薄膜2’,3’が形成された状態であ
る。図2bに示すように、この多結晶薄膜2’,3’を
パターニングして所定形状にし、所定形状の多結晶薄膜
2’,3’およびガラス基板1上に、450℃でAPC
VD法によりSiO2からなるゲート酸化膜4を堆積さ
せる。さらに、図2cに示すように、この多結晶薄膜
2’,3’上のゲート酸化膜4の中央部にアルミニウム
(Al)からなるゲート電極5を形成し、このゲート電
極5をマスクとして多結晶薄膜2’,3’にゲート酸化
膜4を介して、p型不純物としてボロン(B+)、n型
不純物としてリン(P+)をイオンドーピングし、トラ
ンジスタのソースSおよびドレインDを多結晶薄膜
2’,3’内に作る。さらに、図2dに示すように、ゲ
ート酸化膜4およびゲート電極5上に絶縁膜6を形成
し、ソースSおよびドレインD上をそれぞれ開口する。
この絶縁膜6上に開口部を介してソースSに接するよう
にアルミニウム配線7を形成するとともに、絶縁膜6上
に開口部を介してドレインDに接するようにアルミニウ
ム配線8を形成する。以上によりトップゲート構造の薄
膜トランジスタ9が形成され、ソースSとドレインD間
の多結晶薄膜2’,3’はトランジスタのチャネルとし
て用いられることになる。
【0028】上記構成により、以下、その作用を説明す
る。
【0029】まず、熱処理して固相成長させると、核発
生層である絶縁層としてのガラス基板1と非晶質薄膜2
との界面から主たる核発生が始まり、非晶質薄膜3の方
向へと核の成長が引き継がれていく。そして、この非晶
質薄膜3は非晶質薄膜2の結晶成長を引き継いで結晶成
長を行う。
【0030】このとき、非晶質薄膜2は非晶質薄膜3よ
り核発生密度が大きいので、同じ厚さの非晶質薄膜3が
単独であるのと比較して非晶質薄膜3の結晶成長時間は
短くなる。こうして得られる非晶質薄膜3が結晶化して
得られた多結晶薄膜3’の結晶粒径は、非晶質薄膜2の
影響を受けて単独の場合に比べて小さくなる。このよう
に、結晶粒径が小さくなることから非晶質薄膜3から得
られる多結晶薄膜3’の特性も非晶質薄膜2の影響を受
けて同様に非晶質薄膜3単独の場合とは異なると考えら
れる。例えば、移動度などのトランジスタ特性を考えた
場合、結晶粒径が小さくなると、移動度などのトランジ
スタ特性も小さくなると考えられる。
【0031】しかしながら、本発明で得られる非晶質薄
膜3からの多結晶薄膜3’の特性は粒径が小さくなるに
もかかわらず、その特性は変化しない。即ち、非晶質薄
膜2は成長時間を短縮させる働きをし、しかも、この非
晶質薄膜2は非晶質薄膜3の特性に影響を与えず、非晶
質薄膜3の特性はその成膜条件で処理することができ
る。
【0032】ここで、具体的に具体例と比較例を挙げて
詳しく説明する。
【0033】上記実施例に対する比較例として、上記下
層の非晶質薄膜2と同じ成膜条件で、膜厚120nm堆
積した1層構造の非晶質薄膜を得る。ただし、この場合
にも堆積温度が600℃の場合は堆積時に多結晶薄膜と
なる。
【0034】これら上記実施例の2層構造の非晶質薄膜
と、比較例の1層構造の非晶質薄膜を、純窒素ガス雰囲
気中で600℃に加熱し、固相成長による結晶化を行う
ことにより多結晶薄膜とする。これらの実施例および比
較例の多結晶薄膜について、透過電子顕微鏡(TEM)
による観察により固相成長途中の結晶の比率の変化、固
相成長後の結晶の粒径や結晶性、および固相成長完了時
間を調べ、また、実施例および比較例の多結晶薄膜がチ
ャンネル部となる薄膜トランジスタ(TFT)を作成し
て、電界効果移動度や閾値電圧としての電気的特性を調
べた。これらの実施例および比較例の結果を表1に示し
ている。このとき、結晶密度は、透過電子顕微鏡(TE
M)による観察により、所定面積中に発生する結晶粒の
数を数えて密度を出している。
【0035】
【表1】
【0036】ここで、まず、本実施例における2層構造
膜の固相成長時間に対する結晶化の割合の変化を図3に
示す。図3に示すように、下層の非晶質薄膜2の堆積温
度の条件により結晶核の発生密度を制御してやることに
より、結晶化の完了時間が変化しており、下層の非晶質
薄膜2の堆積温度が高いほど固相成長による結晶化時間
を短くすることができる。ここで、結晶体積比率とは単
位体積当りの結晶の占める率である。
【0037】次に、下層の非晶質薄膜2の堆積温度の違
いにより結晶化後の多結晶薄膜3’の結晶粒径が変化す
ることを示すため、表1における下層の非晶質薄膜2の
堆積温度と結晶粒径との関係を図4に示しており、本発
明の2層構造の非晶質薄膜2,3を結晶化した場合を●
印で示し、比較例の1層構造の非晶質薄膜を結晶化した
場合を▲印で示している。図4に示すように、本実施例
の2層構造の場合には、上層の非晶質薄膜3も含めて結
晶化が起こるため、比較例の下層の非晶質薄膜単独で結
晶化した多結晶薄膜の結晶粒径よりも本実施例の多結晶
薄膜3’の結晶粒径の方がやや大きくなっているが、こ
れは下層の非晶質薄膜2の堆積温度条件により多結晶薄
膜3’の結晶粒径が制御されていることを示している。
【0038】この原因を明らかにするため、非晶質薄膜
2,3の固相成長による結晶化の過程を透過電子顕微鏡
(TEM)による詳細な観察、特に膜断面方向の観察、
および、高倍率での観察を行った結果、非晶質薄膜2,
3の形成条件により結晶粒の種となる結晶核の発生密度
が上層と下層で異なっていること、および、下層の非晶
質薄膜2の結晶化を引き継ぎ、上層の非晶質薄膜3の結
晶化が進行していることが明らかになった。したがっ
て、比較例よりも本実施例の多結晶薄膜3’の結晶粒径
の方がやや大きくなるわけである。また、本実施例の2
層構造による多結晶薄膜2’,3’の観察より、下層の
核発生密度の方が上層よりも大きく、その下層の核発生
密度に合わせて上層の非晶質薄膜3が結晶成長すること
により、上層の非晶質薄膜3が単独で結晶成長した場合
よりも結晶の粒径が小さくなるが、このことが逆に、無
理な結晶成長を抑え結晶の粒内の双晶などの欠陥を少な
くしていることが明らかになった。
【0039】なお、図4に示すように、下層の非晶質薄
膜2の堆積温度が600℃の場合の結果において、▲印
で示される比較例の単層の場合と、●印で示される本実
施例の2層構造の場合とで結晶の粒径が大きく異なって
いるが、これは、堆積温度が600℃の場合、堆積した
時点で多結晶薄膜になるため、上層の非晶質薄膜3単独
で固相による結晶化が起こったためである。このことに
より、本実施例では、下層および上層ともに同一材料の
非晶質薄膜であることが重要となる。
【0040】さらに、下層の非晶質薄膜2の堆積温度の
違いによるトランジスタ特性としてのNチャネル移動度
(cm2/V・s)の変化を図5に示している。図5に
示すように、比較例の1層構造の場合、非晶質薄膜の堆
積温度が470℃以上では、堆積温度の上昇とともに、
Nチャネル移動度(cm2/V・s)は低下している。
これにより、比較例の1層構造の場合、堆積温度が高い
ほど固相成長時間が短縮できたとしても、電界効果移動
度(cm2/V・s)や閾値電圧のトランジスタ特性が
低下することを示している。
【0041】一方、本実施例の2層構造の場合、下層の
非晶質薄膜2の堆積温度が高い場合でも、比較例の1層
構造の堆積温度450℃の場合と、ほぼ同じトランジス
タ特性を示している。これは、薄膜トランジスタ(TF
T)ではチャネル部として動作する活性層部分は多結晶
薄膜の表面の数10nmの部分であり、電気的には、上
層の非晶質薄膜3を結晶化した多結晶薄膜3’の特性を
引き継いでいることを示しているとともに、上記理由に
より、結晶粒内の欠陥も少なくなっているための結果で
ある。
【0042】以上により本実施例の具体例1〜8によれ
ば、純ジシランガスを原料として、LPCVD法によ
り、非晶質薄膜2,3を堆積し、非晶質薄膜2,3を安
価なガラス基板1が変質なく使える低温熱処理の600
℃で固相成長させて多結晶薄膜2’,3’とする場合、
下層の非晶質薄膜2の堆積温度を500〜570℃、上
層の非晶質薄膜3の堆積温度を450℃とすることによ
り、固相成長時間を従来8時間であったものを6時間以
下に短縮することができ、併せて、トランジスタなどの
電気的特性が良好な多結晶薄膜2’,3’を得ることが
できる。
【0043】次に、成膜圧力により結晶核の発生密度を
制御する場合について説明する。
【0044】図6は結晶核発生速度(×106/cm2
h)と結晶粒成長速度(μm/h)の成膜圧力(TOR
R)依存性を示すグラフである。図6において、○印は
結晶核発生速度の成膜圧力依存性を示しており、□印は
結晶粒成長速度の成膜圧力依存性を示している。結晶核
発生速度による結晶核発生密度は成膜圧力が高くなるに
したがって急激に低下するが、結晶粒成長速度は成膜圧
力が高くなっても殆ど一定である。これにより、成膜圧
力を変化させることで結晶核の発生密度を制御して上層
の非晶質薄膜3に比べて結晶核の発生密度の高い下層の
非晶質薄膜2を堆積させることができる。
【0045】したがって、結晶核発生密度の制御パラメ
ータが堆積温度と成膜圧力の違いはあるが、本実施例の
具体例1〜8と同様に、固相成長前の非晶質薄膜2,3
の2層構造として、最上層は目的とする特性をもつ多結
晶薄膜3’を得るための母材としての非晶質薄膜3を所
定成膜圧力条件で作成し、その下層は上層に比べて結晶
核発生密度が高くなる成膜圧力条件で非晶質薄膜2を絶
縁層としてのガラス基板1と界面を接するように作成
し、これら上層と下層の非晶質薄膜2,3に熱を加えて
絶縁層としてのガラス基板1と非晶質薄膜2の界面から
固相成長させて多結晶膜2’,3’を得る。これによ
り、本実施例の具体例1〜8と同様に、結晶核の発生密
度は下層となる非晶質薄膜2の成膜圧力条件により制御
し、固相成長後の多結晶薄膜2’,3’の特性は上層の
非晶質薄膜3の成膜圧力条件により制御することにな
り、目的とする良好な膜特性を有する多結晶薄膜3’を
短時間で得ることができる。
【0046】ここで、図7に結晶粒径(μm)の成膜圧
力(TORR)依存性を示しており、シミュレーション
による結晶化完了時の平均粒径と最大粒径を示してい
る。図7において、■印は最大粒径を示し、◆印は平均
粒径を示しているが、成膜圧力が大きくなるにしたがっ
て、特に最大粒径において、結晶粒径が大きくなること
がわかる。
【0047】なお、本実施例の具体例1〜8では、絶縁
層としてのガラス基板1上に非晶質薄膜2,3を設けた
2層構造について説明したが、次の表2の具体例9,1
0のように非晶質薄膜の層構造を3層構造または4層構
造としてもよく、この場合、各層において段階的に堆積
温度条件を順次変化させる。
【0048】
【表2】
【0049】例えば、具体例9において、最下層が堆積
温度550℃と第3層が堆積温度450℃であり、その
間に堆積温度510℃の第2層を設けて、段階的に堆積
温度条件を順次変化させている。この場合、2層構造の
上記実施例の下層の非晶質薄膜2の堆積温度550℃の
場合の結果とほぼ同じ結果を示す。このように、非晶質
薄膜の構造を多層構造とし、段階的に堆積温度条件を順
次変化させても上記実施例と同じ効果が得られる。ま
た、段階的に堆積温度条件を順次変化させるのではなく
連続的に変化させた構造においても上記実施例と同じ効
果を得ることができる。
【0050】このことは、結晶核の発生密度に関して
は、ガラス基板に対して直上の非晶質薄膜の形成条件に
より決まり、また、トランジスタ特性に関しては最上層
の非晶質薄膜の形成条件により決まることを示してい
る。したがって、上層の非晶質薄膜に比べてその下の非
晶質薄膜の結晶核の発生密度が段階的または連続的に高
くなるように積層された非晶質薄膜を固相成長させるこ
とにより、600℃程度の低温の熱処理で、固相による
結晶化時間を短縮でき、かつ電気的に良好な特性をもつ
多結晶薄膜を得ることができる。
【0051】このように、段階的または連続的に堆積温
度条件を順次変化させた場合には、多層構造の非晶質薄
膜は同一材料であるので、上記効果に付け加えて、一連
の成膜工程で行うことができ、製造工程を単純化するこ
とができるという効果を得ることができる。つまり、多
層構造の非晶質薄膜を堆積温度条件を変化させて成膜す
る場合、堆積温度に差が有ればあるほど半導体装置を入
れるチャンバーの温度を冷やす必要があり、その冷却時
間もかかるが、堆積温度に差があまり無いか、または、
堆積温度が一連に変化する場合には、シーケンサーなど
によって温度制御すれば、多層構造の非晶質薄膜の成膜
が一連の製造工程とすることができる。
【0052】また、本実施例では、絶縁層としてのガラ
ス基板1の表面から結晶核を発生させる場合について示
したが、多層構造の非晶質薄膜の上層に酸化膜や窒化膜
などの絶縁層としての絶縁性膜を形成した後に固相成長
させる場合、多層構造の非晶質薄膜とその上部の絶縁性
膜と界面から結晶核が発生する特性を有していることか
ら、絶縁性膜を非晶質薄膜の上部に設ける場合、結晶核
発生密度の高い膜を多層構造の非晶質薄膜のうち上層膜
とすることにより、本実施例と同様の効果が得られ、逆
スタガー構造の薄膜トランジスタなどに応用することが
できる。
【0053】例えば、図8に本発明の他の実施例の上記
薄膜トランジスタに用いる多結晶薄膜の製造工程におけ
る断面図を示している。図8に示すように、ガラス基板
21上の中央部にTaまたはAlからなるゲート電極2
2が設けられ、このゲート電極22上にTa25または
Al25からなるゲート酸化膜23が設けられる。この
ゲート酸化膜23およびガラス基板21上にSiO2
たはSiNxからなるゲート絶縁膜24が設けられる。
さらに、ゲート絶縁膜24上に非晶質薄膜25を所定堆
積温度条件にて設け、非晶質薄膜25上に、非晶質薄膜
25よりも核発生密度の高い堆積温度条件にて非晶質薄
膜26を設ける。さらに、非晶質薄膜26上に界面を接
するように、SiO2またはSiNxからなる結晶核発生
層としての絶縁層27が設けられる。この基板部を熱処
理することにより、上記絶縁層27と非晶質薄膜26の
界面から固相成長させて非晶質薄膜26,25を多結晶
化する。即ち、上下両面に結晶核を発生させる界面が存
在するが、この場合、絶縁層27と非晶質薄膜26の界
面における結晶核発生密度が、ゲート絶縁膜24と非晶
質薄膜25の界面よりも高くなって優先的に結晶化が進
む。以上によりボトムゲート構成の薄膜トランジスタの
多結晶薄膜が形成されることになる。
【0054】この場合は、図1の実施例におけるガラス
基板1、第1の非晶質薄膜2および第2の非晶質薄膜3
の構成と上下が逆になっているだけであり、結晶核の発
生密度は上層となる非晶質薄膜26の堆積温度形成条件
により制御し、固相成長後の多結晶薄膜の特性は下層の
非晶質薄膜25の堆積温度条件により制御する。これに
より、600℃程度の固相成長の熱処理温度下で目的と
する良好な膜特性を有する多結晶薄膜を短時間で得るこ
とができる。
【0055】なお、上記各実施例では、上下層の非晶質
薄膜の成膜は、純ジシランガスを原料としてLPCVD
法にて行ったが、プラズマCVD法、常圧APCVD
法、スパッタ法または蒸着電子ビーム法によっても上下
層の非晶質薄膜の成膜をすることができ、また、純ジシ
ランガスの代わりにモノシランガスまたはトリシランガ
スを原料とすることもできる。
【0056】また、上記各実施例では、多結晶薄膜
2’,3’をトランジスタのチャネル、ソースSおよび
ドレインDなどのチャネル部として用いたが、半導体装
置における抵抗体およびフローティングゲート部(キャ
パシタ電極)などとして用いることも可能である。
【0057】さらに、上記各実施例では、絶縁層に接す
る側の非晶質薄膜における結晶核発生密度の制御は、こ
の非晶質薄膜の堆積温度および成膜圧力のいずれかによ
り行ったが、堆積温度および成膜圧力を同時に制御して
所定の結晶核発生密度としてもよい。また、この結晶核
発生密度の制御は、絶縁層に接する側の非晶質薄膜の堆
積温度および成膜圧力のいずれかにより行ったが、堆積
温度および成膜圧力の他に原料ガス流量やプラズマ電力
などを可変することにより行うことができる。
【0058】
【発明の効果】以上のように本発明によれば、第2の非
晶質薄膜に比べて結晶核の発生密度が高い第1の非晶質
薄膜と第2の非晶質薄膜を界面が接するように設け、か
つ絶縁層と界面が接する第1の非晶質薄膜を設け、この
第1の非晶質薄膜を出発材料として固相成長させること
により、低い熱処理温度下であっても電気的に良好な多
結晶薄膜の特性を維持しつつ、固相による結晶化時間を
短縮することができる。
【0059】これら非晶質薄膜は同一の非晶質材料であ
るため、成膜条件だけを変えて一連の工程で簡便に行う
ことができ。
【0060】さらに、これら多結晶薄膜が多結晶シリコ
ン膜であれば、上記効果を容易に確実に得ることができ
る。
【0061】さらに、安価なガラス基板を用いることが
できる600℃程度の低温度で処理可能であるので、ガ
ラス基板の変質および変形なく行うことができる。
【0062】さらに、上記多結晶薄膜をトランジスタの
チャネル部に用いると、低温度処理の下、移動度や閾値
電圧などのトランジスタ特性を維持しつつ、固相成長時
間を短縮することができる。
【0063】さらに、絶縁層と接する側の非晶質薄膜の
堆積温度を500〜570℃に設定し、多結晶化させる
温度を580℃〜640℃に設定すれば、低温度処理の
下、固相成長時間の短縮、および多結晶薄膜の特性をよ
り良好なものとすることができる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す半導体装置の多結晶膜
製造工程における一部断面図である。
【図2】図1の多結晶薄膜を用いたトランジスタ製造工
程における一部断面図である。
【図3】図1における2層構造膜の熱処理時間に対する
結晶化の割合の変化を示すグラフである。
【図4】図1の下層の非晶質薄膜2の堆積温度と結晶粒
径との関係を示すグラフである。
【図5】図1の下層の非晶質薄膜2の堆積温度とトラン
ジスタ特性としてのNチャネル移動度との関係を示すグ
ラフである。
【図6】結晶核発生速度と結晶粒成長速度の成膜圧力依
存性を示すグラフである。
【図7】結晶粒径の成膜圧力依存性を示すグラフであ
る。
【図8】本発明の他の実施例を示す薄膜トランジスタに
用いる多結晶薄膜の製造工程における断面図である。
【符号の説明】
1 絶縁性基板 2,3,25,26 非晶質薄膜 2’,3’ 多結晶薄膜 9 薄膜トランジスタ 27 結晶核発生層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/336 (72)発明者 大野 栄三 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 絶縁層と第1の薄膜、および、第2の薄
    膜に比べて結晶核の発生密度の高い該第1の薄膜と第2
    の薄膜がそれぞれ界面を接するように設けられ、かつ該
    第1の薄膜および第2の薄膜が非晶質から多結晶化され
    ている半導体装置の多結晶薄膜。
  2. 【請求項2】 前記第1の薄膜および第2の薄膜は同一
    材料の非晶質から多結晶化されている請求項1記載の半
    導体装置の多結晶薄膜。
  3. 【請求項3】 前記多結晶化されている第1の薄膜およ
    び第2の薄膜は多結晶シリコン膜で構成されている請求
    項1記載の半導体装置の多結晶薄膜。
  4. 【請求項4】 前記多結晶化されている多結晶薄膜はト
    ランジスタのチャネル部を構成している請求項1記載の
    半導体装置の多結晶薄膜。
  5. 【請求項5】 絶縁層と第1の非晶質薄膜、および、第
    2の非晶質薄膜に比べて結晶核の発生密度の高い第1の
    非晶質薄膜と該第2の非晶質薄膜がそれぞれ界面を接す
    るように堆積し、少なくとも該第1の非晶質薄膜および
    第2の非晶質薄膜にエネルギーを加えて多結晶化させて
    多結晶薄膜とする半導体装置の多結晶薄膜製造方法。
  6. 【請求項6】 前記第1の非晶質薄膜における結晶核の
    発生密度は、該第1の非晶質薄膜の堆積温度、成膜圧
    力、原料ガス流量およびプラズマ電力のうち少なくとも
    いずれかにより制御される請求項5記載の半導体装置の
    多結晶薄膜製造方法。
  7. 【請求項7】 前記第1の非晶質薄膜の堆積温度を50
    0〜570℃に設定し、前記多結晶化させる温度を58
    0℃〜640℃に設定する請求項5記載の半導体装置の
    多結晶薄膜製造方法。
JP15117094A 1994-07-01 1994-07-01 半導体装置の多結晶薄膜およびその製造方法 Withdrawn JPH0817730A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15117094A JPH0817730A (ja) 1994-07-01 1994-07-01 半導体装置の多結晶薄膜およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15117094A JPH0817730A (ja) 1994-07-01 1994-07-01 半導体装置の多結晶薄膜およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0817730A true JPH0817730A (ja) 1996-01-19

Family

ID=15512851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15117094A Withdrawn JPH0817730A (ja) 1994-07-01 1994-07-01 半導体装置の多結晶薄膜およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0817730A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006528427A (ja) * 2003-07-18 2006-12-14 コーニング インコーポレイテッド 自己組織化単分子層を用いるシリコン結晶化
WO2011142443A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline silicon film, manufacturing method thereof, semiconductor device, and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006528427A (ja) * 2003-07-18 2006-12-14 コーニング インコーポレイテッド 自己組織化単分子層を用いるシリコン結晶化
WO2011142443A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline silicon film, manufacturing method thereof, semiconductor device, and manufacturing method thereof
US8884297B2 (en) 2010-05-14 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline silicon film, manufacturing method thereof, semiconductor device, and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US7361578B2 (en) Method to form large grain size polysilicon films by nuclei-induced solid phase crystallization
JPH02140915A (ja) 半導体装置の製造方法
JP2689935B2 (ja) 半導体薄膜形成方法
KR970006723B1 (ko) 입자 크기가 큰 다결정 규소 박막의 제조방법
US6326226B1 (en) Method of crystallizing an amorphous film
JP3965215B2 (ja) 半導体基材の製造方法
JP2505736B2 (ja) 半導体装置の製造方法
JPH06283422A (ja) 多結晶半導体膜およびこれを用いた薄膜トランジスタ並びに多結晶半導体膜の製造方法
JPH0817730A (ja) 半導体装置の多結晶薄膜およびその製造方法
JP4527090B2 (ja) 半導体基材の製造方法
JPH07249574A (ja) 半導体作製方法および薄膜トランジスタ作製方法
JP3006396B2 (ja) 半導体薄膜の形成方法
JP2720473B2 (ja) 薄膜トランジスタ及びその製造方法
JPH04127519A (ja) 半導体装置およびその製造方法
JP2822394B2 (ja) 半導体装置の製造方法
JP2007165921A (ja) 半導体基材及びその製造方法
JPH10214790A (ja) シリコン系半導体薄膜の製造方法
JP2876598B2 (ja) 半導体装置の製造方法
JP2993665B2 (ja) 配線形成方法
JPH01276616A (ja) 半導体装置の製造方法
JPH02191321A (ja) 結晶の形成方法
JPH05259458A (ja) 半導体装置の製法
JP2699578B2 (ja) 半導体薄膜の製造方法およびこれを用いた薄膜トランジスタの製造方法
JPH11274080A (ja) 多結晶半導体薄膜の製造方法
KR100275195B1 (ko) 핵생성 억제층을 포함하는 실리콘 박막의 고상결정화를 이용한 다결정 실리콘 박막의 제조방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010904