KR970006723B1 - 입자 크기가 큰 다결정 규소 박막의 제조방법 - Google Patents
입자 크기가 큰 다결정 규소 박막의 제조방법 Download PDFInfo
- Publication number
- KR970006723B1 KR970006723B1 KR1019930017870A KR930017870A KR970006723B1 KR 970006723 B1 KR970006723 B1 KR 970006723B1 KR 1019930017870 A KR1019930017870 A KR 1019930017870A KR 930017870 A KR930017870 A KR 930017870A KR 970006723 B1 KR970006723 B1 KR 970006723B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- silicon thin
- polycrystalline silicon
- substrate
- gas
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 75
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 46
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000002245 particle Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 239000011521 glass Substances 0.000 claims abstract description 12
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims abstract description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims description 15
- 230000008021 deposition Effects 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 238000002425 crystallisation Methods 0.000 claims description 6
- 230000008025 crystallization Effects 0.000 claims description 6
- 239000007790 solid phase Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 239000010453 quartz Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 3
- 239000002994 raw material Substances 0.000 claims description 2
- 238000010790 dilution Methods 0.000 claims 1
- 239000012895 dilution Substances 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- 238000000137 annealing Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 3
- 229920005591 polysilicon Polymers 0.000 abstract description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 2
- 238000007865 diluting Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 4
- 238000001953 recrystallisation Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 210000004027 cell Anatomy 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 210000001787 dendrite Anatomy 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000000879 optical micrograph Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
내용없음.
Description
제1도는 본 발명의 다결정 규소 박막 제조 방법의 제조 공정을 도시한 흐름도.
제2도는 본 발명의 방법으로 제조된 다결정 규소 박막의 증착 온도에 따른 입자 크기를 나타내는 그래프.
제3도는 종래의 방법으로 제조된 다결정 규소 박막의 증착 온도에 따른 입자 크기를 나타내는 그래프.
제4a도는 본 발명의 방법으로 제조된 다결정 규소 박막(두께 약 1,000Å)의 사진.
제4b도는 종래의 방법으로 제조된 다결정 규소 박막(두께 약 1,000Å)의 사진.
본 발명은 비정질 규소 박막을 고상 결정화시켜 입자 크기가 큰 다결정 규소 박막을 제조하는 방법에 관한 것이다. 더욱 상세히 설명하자면, 본 발명은 플라즈마 기상 화학 증착 방법을 사용하여 비정질 규소 박막을 제조한 후, 이를 특정 압력 범위하에 저온에서 열처리함으로써 고상 결정화 시켜 입자 크기가 큰 다결정 규소 박막을 제조하는 방법에 관한 것이다.
LCD(Liquid Crystal Display)용 다결정 박막 트랜지스터(TET), SRAM(Static Random Access Memory)용 TFT, 태양전지, SOI(Silicon On Insulator) 등에 다결정 규소 박막이 사용됨에 따라 입자 크기가 큰 다결정 규소 박막에 대한 요구가 급격히 증가하였으며, 따라서 이러한 요구를 충족시킬 수 있는 다결정 규소 박막의 제조 방법이 다수 제안되었다.
일본국 특허 공개 제04-144, 122호 및 일본국 특허 공개 제03-256333호에는 저압 화학 증착법(Low Pressure Chemical Vapor Deposition : LPCVD)에 의하여 비정질 규소 박막을 유리 등의 비정질 기판 위에 증착하고, 이를 약 600℃에서 결정화하여 다결정 규소 박막을 얻는 방법이 제시 되어 있다[나까자와(Kenji Nakazawa)의 문헌(J. Appl. Phys., 69(3), p1730, 1991) 및 보트새스(A. T. Voutsas) 등의 문헌(J. Electrochem. Soc., 140, 871, 1993)참조]. 그러나, 이들 방법에 의해 얻어진 다결정 규소의 최대 입자 크기는 약 5$$이며, 이 방법에서는 고가의 Si2H6가스가 사용되고, 결정을 성장시키기 위해 고온(600℃ 이상)의 어닐링(annealing) 방법이 사용된다.
또한, 인버슨(R. B. Inverson) 등의 문헌[J. Appl. Phys., 1675(1987)]에는 LPCVD법 또는 기타 박막 제조 방법으로 다결정 규소 박막을 증착한 후, 이식(implantation)시켜 비정질화하고, 이어서, 약 600℃에서 열처리함으로써 결정화시키는 방법이 기재되어 있다. 이 방법에 의해 얻어진 다결정 규소 박막의 입자 크기는 최대 약 2㎛ 정도인 것으로 알려져 있으며, 이온 주입, 고온(600℃∼)어닐링, Si2H6가스 등을 사용하여 고상 결정화시킬 경우, 입자 크기를 증가시킬 수 있다고 기재되어 있다.
나까자와 등의 문헌[J. Appl. Phys., 68(3), p1029(1990)]에는 플라즈마 화학 증착법(Plasma Enhanced Chemical Vapor Deposition : PECVD)을 사용하여 비정질 실리콘 박막을 증착시킨 후 이를 약 600℃에서 결정화시켜 다결정 규소 박막을 제조하는 방법이 기재되어 있는데, 이 방법에 따라 얻어진 박막의 최대 입자 크기는 약 3㎛ 정도인 것으로 알려져 있다.
전술한 바와 같이, 이들 종래의 방법으로 제조한 다결정 규소 박막은 최대 입자 크기가 약 5㎛ 정도로 작고, 열처리 공정의 온도가 600℃ 정도로서 너무 높아 유리 기판을 사용하기 어렵다는 문제점이 있다.
본 발명자들은 유리와 같은 보다 값싼 기판을 사용하여 입자 크기가 큰 다결정 규소 박막을 제조 하기 위하여 예의 연구를 거듭한 결과, 통상의 증착 방법으로 비정질 규소 박막을 제조한 후, 이를 특정 압력 범위 하에서 고상 결정화시킬 경우 저온에서 결정화시키더라도 입자 크기가 150㎛ 이상인 다결정 규소 박막을 얻을 수 있다는 사실을 발견하여 본 발명을 완성하기에 이르렀다.
따라서, 본 발명의 목적은 입자 크기가 매우 큰 다결정 규소 박막을 제조할 수 있는 방법을 제공하고자 함에 있다.
본 발명의 또 다른 목적은 낮은 온도에서도 입자 크기가 큰 규소 박막을 제공함으로써 유리 기판 등의 저가 재료를 사용하는 것이 가능하고 경제적으로 유리한 다결정 규소 박막의 제조 방법을 제공하기 위한 것이다.
이러한 본 발명의 목적은, PECVD, LPCVD 등의 공지된 증착 방법에 의하여 비정질 규소 박막을 제조하고, 이어서 이를 10-9 내지 103 토르(Torr)의 압력 범위하에 종래의 방법에서보다 약 200℃ 이상 낮은 300∼600℃의 온도 범위에서 열처리함으로써 고상 결정화시켜 입자 크기가 150㎛ 이상으로 매우 큰 다결정 규소 박막을 제조하는 방법에 의해 달성될 수 있다.
이하, 첨부된 도면을 참고로 하여 본 발명을 더욱 상세히 설명한다.
제1도에 도시한 바와 같이, 본 발명의 방법에서는 먼저 기판을 세척액으로 초음파 세척하고, PECVD 챔버에 넣어 기판을 예열한 다음 비정질 규소 박막을 증착시키고, 이어서 증착된 규소 박막을 세척한 다음 특정 압력하에 열처리하여 고상 결정화시킴으로써 결정 크기가 매우 큰 다결정 규소 박막을 제조한다.
기판으로는 유리판, 석영판, Si웨이퍼(wafer), 비정질(SiO2, 질화 규소, 실리콘 옥시-니트라이드, 산화 탄탈)이 입혀진 유리판, 비정질(SiO2, 질화 규소, 실리콘 옥시-니트라이드, 산화 탄탈)이 입혀진 석영판, 비정질(SiO2, 질화 규소, 실리콘 옥시-니트라이드, 산화 탄탈)이 입혀진 Si 웨이퍼 등이 사용된다.
비정질 규소 박막의 증착시에는 SiH4, Si2H6또는 이들 기체를 Ar, He, H2또는 N2가스로 희석시킨 것을 원료 기체로 사용한다. 증착시 기판의 온도 범위는 상온 내지 600℃이며, 증착된 막의 두께는 수십 Å 내지 수 ㎛이고, 유속(flow rate)은 1 내지 500 sccm이며, 고주파 전력(RF power)은 1 내지 600W이다.
증착된 규소 박막의 고상 결정화는 300 내지 600℃의 온도에서 N2또는 Ar 기체 분위기 하에서 장시간 열처리 함으로써 수행되며, 이 때 압력 범위는 10-9 내지 103 토르(Torr)이다.
이하, 본 발명을 실시예에 의하여 구체적으로 설명한다. 그러나, 이들 실시예는 예시의 목적으로 제공된 것으로서, 본 발명의 범위를 제한하고자 하는 것은 아니다.
[실시예 1]
유리 기판 및 SiO2가 입혀진 Si웨이퍼를 초음파 세척하고, PECVD 챔버에 넣어 400℃의 온도에서 약 12시간 가열하여 탈기시켰다. 이어서, SiH4가스(SiH4: 20%, Ar : 80%) 분위기를 사용하고 증착 온도 100∼400℃로 각 100℃간격으로 변화시키고, 증착 압력 0.4torr, RF 전력 10W, 유속 150sccm의 증착 조건하에서 비정질 규속 박막을 두께 약 0.1㎛로 증착시켰다.
증착된 박막을 초음파 세척한 후 열처리로에 넣고 10-2torr의 압력하에서 약 500℃의 온도에서 열처리하여 고상 결정화시켜 다결정 규소 박막을 얻었다.
본 실시예에서 제조한 다결정 규소 박막의 입자 크기를 제2도에 나타내었다.
[비교예 1]
상기 실시예 1과 동일한 방법으로 비정질 규소 박막을 증착시켰다. 이어서, 증착된 막을 초음파 세척한 후 열처리로에서 1 기압의 N2분위기하에 600℃의 온도로 열처리하여 고상 결정화시켜 다결정 규소 박막을 얻었다.
본 비교예에서 제조한 다결정 규소 박막의 입자 크기를 제3도에 나타내었다.
제2도에서 보는 바와 같이, 본 발명의 방법에 따라 낮은 온도에서 규소 박막을 결정화시키면, 입자 크기가 150∼250㎛로 제3도에 나타낸 종래의 방법으로 결정화된 규소 박막의 입자 크리 약 2㎛보다 약 100배 이상 크다.
[실시예 2]
유리 기판 및 SiO2가 입혀진 Si 웨이퍼를 초음파 세척하고, LPCVD 챔버에 넣어 400℃의 온도에서 약 12시간 가열하여 탈기시켰다. 이어서, 증착 온도 550℃, 증착 압력 0.6torr, 유속 25sccm의 증착 조건하에서 비정질 규소 박막을 증착시켰다. 이어서, Si 이온을 1020/㎤으로 주입시켜 불규칙성을 증가시킨 다음, 이를 초음파 세척한 후 열처리로에 넣고 10-2torr의 압력하에 약 500℃의 온도에서 열처리하여 고상 결정화시켜 다결정 규소 박막을 얻었다.
본 실시예에서 제조한 다결정 규소 박막의 광학 현미경 사진을 제4a도에 나타내었다.
[비교예 2]
상기 실시예 2와 동일한 방법으로 비정질 규소 박막을 증착시켰다. 이어서, 증착된 막을 초음파 세척한 후 열처리로에서 1 기압의 N2분위기하에 600℃의 온도로 열처리하여 고상 결정화시켜 다결정 규소 박막을 얻었다.
제4a도 및 4b도는 각각 상기 실시예 및 비교예의 방법으로 얻은 규소 박막의 재결정 초기 단계의 사진이다. 완전히 재결정화한 후에는 100% 다결정이므로 사진으로 결정의 모양이나 크기를 관찰하기 어렵기 때문에 결정의 모양 및 크기의 구별이 용이한 재결정화 초기 단계의 박막을 가지고 입자 크기를 비교하였다.
제4b도에서 검게 보이는 부분들이 재결정화에 의해 생성되고 있는 결정 입자들로서 그 크기는 약 2㎛ 정도 이다.
제4a도에서 보는 바와 같이, 본 발명의 방법에 따라 낮은 온도에서 규소 박막을 결정화시키면, 결정화 초기 상태에는 덴드라이트(dendrite) 구조로 결정 입자가 성장하고, 시간이 경과하면 입자와 입자끼리 접촉이 일어 나면서 입자 크기가 완전히 결정되게 된다. 이에 따라 얻어진 다결정 규소 박막의 입자 크기는 150㎛ 이상으로서 이는 종래의 방법으로 제조한 다결정 규소 박막의 입자 크기보다 약 30배 이상 큰 것이다.
전술한 바와 같이, 본 발명의 방법은 입자 크기가 150㎛ 이상되는 다결정 박막을 제공함으로써, 다결정 규소 박막의 전자 및 정공의 이동도(mobility)를 단결정 수준으로 향상시켜 현재 세계 각 기업체에서 지대한 관심을 갖고 있으나, 기술적으로 어려움을 겪고 있는 LCD용 다결정 규소 TFT나 SRAM용 다결정 규소 TFT등 고성능 SOI 소자 개발을 획기적으로 진전시킬 수 있다.
또한, 본 발명의 방법은 고가의 Si2H6가스 대신 일반적으로 많이 사용되며 박막의 균질성도 더 좋은 SiH4가스를 사용하고, 결정 성장 온도를 약 200℃ 가량 낮춤으로써 석영(quartz) 등의 고가의 기판 대신 값싼 유리기판 등의 저렴한 기판을 사용할 수 있게 되어 다결정 규소 박막의 생산 단가를 크게 낮출 수 있다.
Claims (6)
- 기판상에 비정질 규소 박막을 PECVD, LPCVD 등의 공지 방법으로 증착시킨 후, 10-9 내지 103 토르의 압력 범위하에 300 내지 600℃의 온도 범위에서 열처리함으로써 고상 결정화시키는 것을 특징으로 하는 입자 크기가 큰 다결정 규소 박막의 제조 방법.
- 제1항에 있어서, 상기 기판이 유리판, 석영판, Si 웨이퍼, 또는 비정질(SiO2, 질화 규소, 실리콘 옥시-니트라이드, 산화 탄탈)이 입혀진 유리판, 석영판 또는 Si 웨이퍼인 것인 다결정 규소 박막의 제조 방법.
- 제1항에 있어서, 상기 규소 박막의 증착시에 SiH4, 또는 이 기체를 Ar, He, H2또는 N2가스로 희석시킨 것을 원료 기체로 사용하는 것인 다결정 규소 박막의 제조 방법.
- 제1항에 있어서, 증착된 규소 박막이 10-2 토르의 압력에서 N2또는 Ar 기체 분위기 하에 500℃에서 열처리하여 고상 결정화되는 것인 다결정 규소 박막의 제조 방법.
- 제1항 기재의 방법에 따라 제조한, 입자 크기가 150㎛ 이상인 다결정 규소 박막.
- 제5항에 있어서, 상기 다결정 규소 박막이 SOI, TFT, 태양 전지 등의 제조에 사용되는 것인 다결정 규소 박막.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930017870A KR970006723B1 (ko) | 1993-09-07 | 1993-09-07 | 입자 크기가 큰 다결정 규소 박막의 제조방법 |
| US08/282,643 US5470619A (en) | 1993-09-07 | 1994-07-29 | Method of the production of polycrystalline silicon thin films |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930017870A KR970006723B1 (ko) | 1993-09-07 | 1993-09-07 | 입자 크기가 큰 다결정 규소 박막의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950009904A KR950009904A (ko) | 1995-04-26 |
| KR970006723B1 true KR970006723B1 (ko) | 1997-04-29 |
Family
ID=19363019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930017870A KR970006723B1 (ko) | 1993-09-07 | 1993-09-07 | 입자 크기가 큰 다결정 규소 박막의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5470619A (ko) |
| KR (1) | KR970006723B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100658235B1 (ko) * | 1998-03-03 | 2006-12-14 | 에이케이티 가부시키가이샤 | 대형 유리판의 코팅 및 어닐링 방법 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2900229B2 (ja) | 1994-12-27 | 1999-06-02 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法および電気光学装置 |
| US5834327A (en) | 1995-03-18 | 1998-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing display device |
| JP3174486B2 (ja) * | 1995-09-08 | 2001-06-11 | シャープ株式会社 | 太陽電池およびその製造方法 |
| US6165875A (en) * | 1996-04-10 | 2000-12-26 | The Penn State Research Foundation | Methods for modifying solid phase crystallization kinetics for A-Si films |
| US5834068A (en) * | 1996-07-12 | 1998-11-10 | Applied Materials, Inc. | Wafer surface temperature control for deposition of thin films |
| US5773329A (en) * | 1996-07-24 | 1998-06-30 | International Business Machines Corporation | Polysilicon grown by pulsed rapid thermal annealing |
| US5707895A (en) * | 1996-10-21 | 1998-01-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thin film transistor performance enhancement by water plasma treatment |
| US5908307A (en) * | 1997-01-31 | 1999-06-01 | Ultratech Stepper, Inc. | Fabrication method for reduced-dimension FET devices |
| JP3027968B2 (ja) * | 1998-01-29 | 2000-04-04 | 日新電機株式会社 | 成膜装置 |
| US6197669B1 (en) * | 1999-04-15 | 2001-03-06 | Taiwan Semicondcutor Manufacturing Company | Reduction of surface defects on amorphous silicon grown by a low-temperature, high pressure LPCVD process |
| DE19935046C2 (de) | 1999-07-26 | 2001-07-12 | Schott Glas | Plasma-CVD-Verfahren und Vorrichtung zur Herstellung einer mikrokristallinen Si:H-Schicht auf einem Substrat sowie deren Verwendung |
| JP3806751B2 (ja) * | 2000-05-23 | 2006-08-09 | 独立行政法人科学技術振興機構 | 量子サイズ効果型微小電子銃の製造方法 |
| US6726955B1 (en) * | 2000-06-27 | 2004-04-27 | Applied Materials, Inc. | Method of controlling the crystal structure of polycrystalline silicon |
| KR100578105B1 (ko) * | 2003-12-30 | 2006-05-10 | 한국과학기술원 | 알루미늄 할로겐 화합물과 이종 금속 화합물의 혼합분위기를 이용한 다결정 규소박막의 제조방법 |
| FR2950082B1 (fr) * | 2009-09-14 | 2011-10-14 | Commissariat Energie Atomique | Procede de recristallisation d'une couche |
| CN111834207B (zh) * | 2019-04-22 | 2023-06-16 | 上海新微技术研发中心有限公司 | 一种沉积多晶硅薄膜的方法 |
| CN113913791B (zh) * | 2021-09-29 | 2024-03-01 | 湖南红太阳光电科技有限公司 | 一种多层非晶硅薄膜的制备方法及太阳能电池 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4406709A (en) * | 1981-06-24 | 1983-09-27 | Bell Telephone Laboratories, Incorporated | Method of increasing the grain size of polycrystalline materials by directed energy-beams |
| EP0307109A1 (en) * | 1987-08-24 | 1989-03-15 | Canon Kabushiki Kaisha | Method for forming semiconductor crystal and semiconductor crystal article obtained by said method |
| US5116811A (en) * | 1988-09-28 | 1992-05-26 | Oki Electric Industry Co., Ltd. | Cvd method for the formation of bi-containing superconducting thin films |
| JPH03256333A (ja) * | 1990-03-07 | 1991-11-15 | Hitachi Ltd | 半導体装置の製造方法 |
| US5318919A (en) * | 1990-07-31 | 1994-06-07 | Sanyo Electric Co., Ltd. | Manufacturing method of thin film transistor |
| JP2856533B2 (ja) * | 1990-10-05 | 1999-02-10 | 株式会社東芝 | 多結晶シリコン薄膜の製造方法 |
| JPH05343316A (ja) * | 1991-09-30 | 1993-12-24 | Nec Corp | 半導体装置の製造方法 |
-
1993
- 1993-09-07 KR KR1019930017870A patent/KR970006723B1/ko not_active IP Right Cessation
-
1994
- 1994-07-29 US US08/282,643 patent/US5470619A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100658235B1 (ko) * | 1998-03-03 | 2006-12-14 | 에이케이티 가부시키가이샤 | 대형 유리판의 코팅 및 어닐링 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5470619A (en) | 1995-11-28 |
| KR950009904A (ko) | 1995-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970006723B1 (ko) | 입자 크기가 큰 다결정 규소 박막의 제조방법 | |
| US5242855A (en) | Method of fabricating a polycrystalline silicon film having a reduced resistivity | |
| TW399227B (en) | Method of manufacturing a crystalline semiconductor | |
| US6329269B1 (en) | Semiconductor device manufacturing with amorphous film cyrstallization using wet oxygen | |
| US5177578A (en) | Polycrystalline silicon thin film and transistor using the same | |
| US6309951B1 (en) | Method for crystallizing amorphous silicon | |
| US5893949A (en) | Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates | |
| JPH08264440A (ja) | 半導体基材の製造方法 | |
| US5707744A (en) | Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates | |
| JPH0738118A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08250421A (ja) | 半導体基板の製造方法および半導体基板 | |
| KR100222913B1 (ko) | 다결성 규소박막의 제조방법 | |
| JPH04180617A (ja) | 大結晶粒径の多結晶シリコンを製造する方法およびそれを使用した薄膜半導体 | |
| JPH0888172A (ja) | 多結晶シリコン膜の作製方法 | |
| JP3707287B2 (ja) | 半導体装置の製造方法 | |
| JPH08250423A (ja) | 多結晶シリコンの製造方法 | |
| JP4214989B2 (ja) | 半導体装置の製造方法 | |
| JP3105310B2 (ja) | 多結晶半導体膜および薄膜トランジスタ作製方法 | |
| JPH04318921A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07263342A (ja) | 半導体装置の製造方法 | |
| JPH0547660A (ja) | 半導体薄膜の固相成長方法 | |
| JPH11274080A (ja) | 多結晶半導体薄膜の製造方法 | |
| JP2737152B2 (ja) | Ｓｏｉ形成方法 | |
| KR100275195B1 (ko) | 핵생성 억제층을 포함하는 실리콘 박막의 고상결정화를 이용한 다결정 실리콘 박막의 제조방법 | |
| JPS63307776A (ja) | 薄膜半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020628 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |