[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH08129439A - バスドライバ - Google Patents

バスドライバ

Info

Publication number
JPH08129439A
JPH08129439A JP6267013A JP26701394A JPH08129439A JP H08129439 A JPH08129439 A JP H08129439A JP 6267013 A JP6267013 A JP 6267013A JP 26701394 A JP26701394 A JP 26701394A JP H08129439 A JPH08129439 A JP H08129439A
Authority
JP
Japan
Prior art keywords
output
circuit
input
waveform
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6267013A
Other languages
English (en)
Other versions
JP2590758B2 (ja
Inventor
Hiroshi Kamiya
浩 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6267013A priority Critical patent/JP2590758B2/ja
Priority to US08/544,581 priority patent/US5576634A/en
Publication of JPH08129439A publication Critical patent/JPH08129439A/ja
Application granted granted Critical
Publication of JP2590758B2 publication Critical patent/JP2590758B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K6/00—Manipulating pulses having a finite slope and not covered by one of the other main groups of this subclass
    • H03K6/04—Modifying slopes of pulses, e.g. S-correction

Landscapes

  • Logic Circuits (AREA)

Abstract

(57)【要約】 【目的】 低消費電力でかつ適切なスルーレートの調節
を行うことのできるバスドライバの提供する。 【構成】 入力部が前記入力端子に接続され出力部が容
量２を介して前記出力端子に接続された第１のバッファ
手段１と、入力部が前記入力端子に接続され出力部が前
記出力端子に接続された第２のバッファ手段４とを具備
する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はバスドライバに関し、特
にＬＳＩパッケージ間のデータ伝送に用いられるバスド
ライバに関する。
【０００２】
【従来の技術】計算機内の複数の論理ブロック間、例え
ばＬＳＩチップ間で相互にデータ伝送を行う際に、接続
線の本数をなるべく少なくするために、バス回路が広く
用いられている。バス回路は信号が時分割に流れるバス
とそれに接続されたバスドライバおよびバスレシーバに
よって構成される。バスドライバはバスの電圧を論理ハ
イレベルまたは論理ローレベルに制御することにより信
号をバスに送り出す機能を有し、一方、バスレシーバは
バスの電圧を検知して信号を取り出す機能を有する。
【０００３】公知のように、バス回路においてはスルー
プットの向上のために信号の立ち上がり速度が大きいこ
とが望まれ、バスドライバは線長の長いバス線の容量、
バスに接続されたドライバ・レシーバの容量等を高速に
駆動できるように、大電流を供給できる能力が要求され
る。そこで複数の出力バッファを並列に並べて１つのバ
スドライバとして構成することが広く行われている。
【０００４】しかしバスドライバの出力が増大すると電
圧の変化率（スルーレート）およびバスに流れる電流の
変化率も増大するために、バス終端における反射などの
影響によりバスドライバの出力電圧の波形歪みが大きく
なり、かえって信号の高速伝送が困難となる。実際のバ
ス回路においては、バス線上やドライバ内に容量および
抵抗が存在するため、反射の影響は振動しながら減衰す
るノイズとして現れる。そして大きな波形歪みが存在す
ると波形の安定に比較的長い時間を要するために、スル
ープットを上げることの障害となる。
【０００５】そこで、複数の出力バッファのいくつかに
遅延回路などを設けて、時間差を付けた出力波形を重ね
る技術が考えられている。例えば特願平５―２６６８２
１号には、２つの出力バッファを並列に接続しその一方
の入力側に遅延回路を設けることにより、２つの時間差
のある出力波形を重ね合わせることで、適切な立ち上が
りおよび立ち下がり波形を出力するバスドライバが記載
されている。
【０００６】
【発明が解決しようとする課題】しかしこの従来技術に
は、複数の出力バッファの出力を直接バスに接続してい
るために、消費電力が必要以上に大きくなるという問題
点がある。
【０００７】本発明の目的は、適切なスルーレートの調
節を行うことのできるバスドライバを提供することにあ
る。
【０００８】また本発明の他の目的は、電力消費が少な
く、適切な立ち上がりおよび立ち下がり波形を有する信
号を出力するバスドライバを提供することにある。
【０００９】さらに本発明の他の目的は、理論的に予想
される回路特性が実現されていない場合において、製造
後にその微調整を簡易に行うことのできるバスドライバ
を提供することにある。
【００１０】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明のバスドライバは、信号が入力される入力
端子と、バスを駆動する出力端子と、入力部が前記入力
端子に接続され出力部が容量を介して前記出力端子に接
続された第１のバッファ手段と、入力部が前記入力端子
に接続され出力部が前記出力端子に接続された第２のバ
ッファ手段とを具備することを特徴としている。
【００１１】また、本発明の他のバスドライバは、信号
が入力される入力端子と、バスを駆動する出力端子と、
入力部が前記入力端子に接続され出力部が容量を介して
前記出力端子に接続された第１のバッファ手段と、入力
部が前記入力端子に接続され出力部が前記出力端子に接
続された第２のバッファ手段とを具備し、前記第１のバ
ッファ手段と前記第２のバッファ手段のいずれかまたは
双方がトライステート回路であることを特徴としてい
る。
【００１２】また、本発明の他のバスドライバは、信号
が入力される入力端子と、バスを駆動する出力端子と、
入力部が前記入力端子に接続され出力部が容量を介して
前記出力端子に接続された第１のバッファ手段と、入力
部が前記入力端子に接続され出力部が前記出力端子に接
続された第２のバッファ手段とを具備し、前記容量がＭ
ＯＳ容量であることを特徴としている。
【００１３】また、本発明の他のバスドライバは、信号
が入力される入力端子と、バスを駆動する出力端子と、
入力部が前記入力端子に接続され出力部が容量を介して
前記出力端子に接続された第１のバッファ手段と、入力
部が前記入力端子に接続され出力部が前記出力端子に接
続された第２のバッファ手段とを具備し、この第２のバ
ッファ手段は第１のバッファ手段より遅延時間が大きい
ことを特徴としている。
【００１４】また、本発明の他のバスドライバは、信号
が入力される入力端子と、バスを駆動する出力端子と、
入力部が前記入力端子に接続され出力部が容量を介して
前記出力端子に接続された第１のバッファ手段と、入力
部が前記入力端子に接続された遅延手段と、入力部がこ
の遅延手段の出力部に接続され出力部が前記出力端子に
接続された第２のバッファ手段とを具備することを特徴
としている。
【００１５】また、本発明の他のバスドライバは、信号
が入力される入力端子と、バスを駆動する出力端子と、
入力部が前記入力端子に接続され出力部が容量を介して
前記出力端子に接続された第１のバッファ手段と、入力
部が前記入力端子に接続された遅延手段と、入力部がこ
の遅延手段の出力部に接続され出力部が前記出力端子に
接続された第２のバッファ手段とを具備し、前記遅延手
段はＴＴＬゲートであることを特徴としている。
【００１６】また、本発明の他のバスドライバは、信号
が入力される入力端子と、バスを駆動する出力端子と、
入力部が前記入力端子に接続され出力部が容量を介して
前記出力端子に接続された第１のバッファ手段と、入力
部が前記入力端子に接続された遅延手段と、入力部がこ
の遅延手段の出力部に接続され出力部が前記出力端子に
接続された第２のバッファ手段とを具備し、前記遅延手
段の遅延時間を可変にしたことを特徴としている。
【００１７】また、本発明の他のバスドライバは、信号
が入力される入力端子と、バスを駆動する出力端子と、
入力部が前記入力端子に接続され出力部が容量を介して
前記出力端子に接続された第１のバッファ手段と、入力
部が前記入力端子に接続された遅延手段と、入力部がこ
の遅延手段の出力部に接続され出力部が前記出力端子に
接続された第２のバッファ手段とを具備し、前記遅延手
段は、遅延回路と、この遅延回路のバイパス回路と、前
記遅延回路及び前記バイパス回路の出力を選択する選択
回路とを具備することを特徴としている。
【００１８】また、本発明の他のバスドライバは、信号
が入力される入力端子と、バスを駆動する出力端子と、
入力部が前記入力端子に接続され出力部が容量を介して
前記出力端子に接続された第１のバッファ手段と、入力
部が前記入力端子に接続された遅延手段と、入力部がこ
の遅延手段の出力部に接続され出力部が前記出力端子に
接続された第２のバッファ手段とを具備し、前記遅延手
段は、第１の遅延回路と、この第１の遅延回路のバイパ
ス回路と、前記第１の遅延回路及び前記第１のバイパス
回路の出力を選択する第１の選択回路と、前記第１の選
択回路に接続された第２の遅延回路と、この第２の遅延
回路のバイパス回路と、前記第２の遅延回路及び前記第
２のバイパス回路の出力を選択する第２の選択回路とを
具備することを特徴としている。
【００１９】また、本発明の他のバスドライバは、信号
が入力される入力端子と、バスを駆動する出力端子と、
入力部が前記入力端子に接続され出力部が容量を介して
前記出力端子に接続された第１のバッファ手段と、入力
部が前記入力端子に接続された遅延手段と、入力部がこ
の遅延手段の出力部に接続され出力部が前記出力端子に
接続された第２のバッファ手段とを具備し、前記遅延手
段は、第１の遅延回路と、この第１の遅延回路のバイパ
ス回路と、前記第１の遅延回路及び前記第１のバイパス
回路の出力を選択する第１の選択回路と、前記第１の選
択回路に接続された第２の遅延回路と、この第２の遅延
回路のバイパス回路と、前記第２の遅延回路及び前記第
２のバイパス回路の出力を選択する第２の選択回路とを
具備し、前記第２の遅延回路の遅延時間は、前記第１の
遅延回路の遅延時間の２倍であることを特徴としてい
る。
【００２０】また、本発明の他のバスドライバは、信号
が入力される入力端子と、バスを駆動する出力端子と、
入力部が前記入力端子に接続され出力部が容量を介して
前記出力端子に接続された第１のバッファ手段と、入力
部が前記入力端子に接続され出力部が前記出力端子に接
続された第２のバッファ手段とを具備し、前記容量を可
変にしたことを特徴としている。
【００２１】また、本発明の他のバスドライバは、信号
が入力される入力端子と、バスを駆動する出力端子と、
入力部が前記入力端子に接続され出力部が容量を介して
前記出力端子に接続された第１のバッファ手段と、入力
部が前記入力端子に接続され出力部が前記出力端子に接
続された第２のバッファ手段とを具備し、前記容量は、
前記第１のバッファ手段の出力部に接続された第１の容
量と、この第１の容量に接続された第２の容量と、この
第２の容量のバイパス回路と、前記第２の容量及び前記
バイパス回路の出力を選択する選択回路とを具備したこ
とを特徴としている。
【００２２】また、本発明の他のバスドライバは、信号
が入力される入力端子と、バスを駆動する出力端子と、
入力部が前記入力端子に接続され出力部が容量を介して
前記出力端子に接続された第１のバッファ手段と、入力
部が前記入力端子に接続され出力部が前記出力端子に接
続された第２のバッファ手段とを具備し、この第２のバ
ッファ手段の出力を可変にしたことを特徴としている。
【００２３】また、本発明の他のバスドライバは、信号
が入力される入力端子と、バスを駆動する出力端子と、
入力部が前記入力端子に接続され出力部が容量を介して
前記出力端子に接続された第１のバッファ手段と、入力
部が前記入力端子に接続され出力部が前記出力端子に接
続された第２のバッファ手段とを具備し、前記第１のバ
ッファ手段の出力を可変にしたことを特徴としている。
【００２４】また、本発明の他のバスドライバは、信号
が入力される入力端子と、バスを駆動する出力端子と、
入力部が前記入力端子に接続され出力部が容量を介して
前記出力端子に接続された第１のバッファ手段と、入力
部が前記入力端子に接続され出力部が前記出力端子に接
続された第２のバッファ手段とを具備し、この第２のバ
ッファ手段は並列に接続された複数のバッファ回路を有
し、イネーブル信号によって前記複数のバッファ回路の
動作・非動作を制御することを特徴としている。
【００２５】また、本発明の他のバスドライバは、信号
が入力される入力端子と、バスを駆動する出力端子と、
入力部が前記入力端子に接続され出力部が容量を介して
前記出力端子に接続された第１のバッファ手段と、入力
部が前記入力端子に接続され出力部が前記出力端子に接
続された第２のバッファ手段とを具備し、前記第１のバ
ッファ手段は並列に接続された複数のバッファ回路を有
し、イネーブル信号によって前記複数のバッファ回路の
動作・非動作を制御することを特徴としている。
【００２６】
【実施例】次に、本発明の一実施例を図面を参照して詳
細に説明する。
【００２７】図１を参照すると、本発明の第１の実施例
において、入力端子５はＬＳＩ内部からの出力データ線
に接続され、出力端子６はバスに接続されている。そし
て信号入力端子５は、第１のバッファ回路１の入力部と
遅延回路３の入力部に接続されている。第１のバッファ
回路１の出力部は容量性部品２の一方の端子に接続さ
れ、遅延回路３の出力部は第２のバッファ回路４の入力
部に接続されている。容量性部品２の他方の端子と第２
のバッファ回路４の出力部はともに信号出力端子６に接
続されている。ここでバッファ回路１および４は一般的
なトライステート回路やオープンコレクタ回路でよい。
容量性部品は記憶メモリのセルなどで適宜実現されてい
るＭＯＳ容量、あるいはｐｎ容量等でよい。大容量が必
要な場合等にはＩＣの外付部品を用いてもよい。また、
遅延回路はＴＴＬのＮＡＮＤゲート等が遅延時間の点か
ら見て適当であるが、他の回路、例えばＭＯＳＦＥＴに
よるゲートや一般のバッファ回路もしくはＭＯＳインバ
ータ等を利用することもできる。
【００２８】本発明は、第１のバッファ回路の出力部に
容量性部品を備えることで、第１のバッファ回路からの
電流量を調整して、電力消費を節減し、かつ、信号の波
形を適切に調節できるものである。
【００２９】次に本発明の第１の実施例の動作を図面を
参照して詳細に説明する。
【００３０】図１の回路における信号の波形について図
２を用いて概念的な説明を行う。図２は入力波形に対す
る応答を示したタイムチャートである。ここで、第１の
バッファ回路１と第２のバッファ回路４のゲート遅延時
間が等しく「Ｔg」と仮定し、これらのバッファ回路か
らの出力波形の立ち下がり時間が等しく「Ｔf」と仮定
し、また、これらのバッファ回路からの出力波形の立ち
上がり時間が等しく「Ｔr」と仮定し、遅延回路３の遅
延時間を「Ｔd」と仮定し、その他の信号の遅延はない
ものとする。
【００３１】このとき、入力端子５における波形が、図
２のａに示すようにハイレベルから「Ｔf」の時間で立
ち下がり、ローレベルから「Ｔr」の時間で立ち上がる
波形であるとすると、この波形が第１のバッファ回路１
と遅延回路３に入力され、第１のバッファ回路１の出力
部においては、図２のｂに示すような波形となり、入力
端子５における波形に比べて「Ｔg」だけ遅れている。
また、遅延回路３の出力部においては、図２のｃに示す
ような波形となり、入力端子における波形に比べて「Ｔ
d」だけ遅れている。第１のバッファ回路１から出力さ
れた波形は容量性部品２の一方の端子に入力される。容
量性部品２の他方の端子側にはバス上の抵抗など抵抗性
成分が存在するから、容量性部品２はこの抵抗性成分と
あわせて微分回路を構成しており、容量性部品２の他方
の端子から出力される波形は図２のｄのような波形にな
る。すなわち、信号の立ち下がり時においては、容量性
部品２は瞬時には充電されないために、他方の端子にお
ける電圧も一方の端子の電圧低下にともなって低下し、
やがて容量が充電されるに従って再び元の電圧に戻る。
この波形の形状は第１のバッファ回路１の出力波形、容
量性部品の容量、バスやそれに接続されているバスドラ
イバ・レシーバの抵抗・容量などによって複雑に決定さ
れる。図では簡単のため、入力信号の変化時点から「Ｔ
f」の間は入力信号と同一の方向へ電圧が変化し、その
後は元のレベルに戻るとしている。信号の立ち上がり時
もこれと同様にして、容量性部品の他方の端子からは三
角状の信号波形が出力される。このときは入力信号の変
化時点から「Ｔr」の間は入力信号と同一の方向へ電圧
が変化し、その後は元のレベルに戻るとしている。ま
た、遅延回路３から出力された波形は第２のバッファ回
路４に入力され、このとき、第２のバッファ回路４から
出力される波形は、図２のｅの様な波形となる。
【００３２】ここで、出力端子６において観測される波
形は、容量性部品２の他方の端子から出力される波形と
第２のバッファ回路４から出力された波形を合成したも
のになるので、ここで観測される波形は図２のｆのよう
になる。すなわち、信号の立ち下がり時においては、ま
ず容量性部品２からの小さな電圧低下が現れ、これより
「Ｔd」だけ遅れて第２のバッファ回路４による大きな
低下波形が現れる。そして第２のバッファ回路４の信号
が完全に立ち下がる前に容量性部品２の他方の端子から
の波形が上昇し始めるように調節することにより、第２
のバッファ回路４の信号が完全に低レベルになる際のス
ロープの変化を緩和させることができる。
【００３３】このように適切な信号の立ち下がり波形を
実現することで、バス伝送路におけるノイズの発生を防
ぎ、高速なバスを実現できる。また、入力信号の立ち上
がり時においても同様の回路動作により適切な出力波形
が発生される。信号の立ち下がりおよび立ち上がり波形
の調節は前述のような回路の特性、とくに容量性部品２
の容量、遅延回路３の遅延時間および第２のバッファ回
路４の出力波形などを適切に設定することにより行われ
る。
【００３４】なお、ここでは入力信号の立ち上がり時
間、立ち下がり時間と第１、第２のインバータの出力の
それらとが同一であるとしているが、これに限られない
ことは当然である。
【００３５】以上のように、本実施例では容量性部品か
らの出力波形を第２のバッファ回路の出力より前に出力
することにより、適切な信号の立ち上がりおよび立ち下
がり波形を実現できる。また、容量性部品には電流がほ
とんど流れないので、第１のバッファ回路１における消
費電力が抑えられるという効果がある。
【００３６】実際のバスドライバにおいては、製造工程
におけるさまざまな要因により、理論的に予想される回
路特性が実現されていないことがしばしばある。このよ
うな場合においては製造後に微調整を行えることが望ま
しい。
【００３７】前述のように出力信号の立ち上がりおよび
立ち下がり波形の調整は遅延回路の遅延時間に依存する
から、信号の波形の調整を変更したいときには、遅延回
路の遅延時間を変更すればよい。これを簡便に行うこと
を可能にした第２の実施例を次に説明する。
【００３８】この第２の実施例の特徴は、遅延回路の遅
延時間を選択回路により変化させることができるように
した点に存する。これにより、実際に製造されたバスド
ライバが理論的な予想と異なる特性を有する場合にも柔
軟に対応して、適切な信号の立ち上がりおよび立ち下が
り波形を実現することができる。図３は、本発明の第２
の実施例の構成を示す回路図である。図において、図１
と同等の構成は同一番号を付与してある。入力端子５は
ＬＳＩ内部からの出力データ線に接続され、出力端子６
はバスに接続されている。そして信号入力端子５は、第
１のバッファ回路１の入力部と第１の遅延回路１０の入
力部と第１の選択回路１１の第１の入力端子に接続され
ている。第１のバッファ回路１の出力部は容量性部品２
の一方の端子に接続され、容量性部品２の他方の端子は
出力端子６に接続されている。第１の遅延回路１０の出
力部は第１の選択回路１１の第２の入力端子に接続され
ている。第１の選択回路の出力部は第２の遅延回路１２
の入力部と第２の選択回路１４の第１の入力端子に接続
され、第２の遅延回路１２の出力部は第３の遅延回路１
３の入力部に接続され、第３の遅延回路１３の出力部は
第２の選択回路１４の第２の入力端子に接続されてい
る。第２の選択回路１４の出力部は第２のバッファ回路
４の入力部に接続され、第２のバッファ回路４の出力部
は出力端子６に接続されている。第１の選択回路１１お
よび第２の選択回路１４は、外部からの第１の選択信号
Ｓ１および第２の選択信号Ｓ２により第１の入力端子と
第２の入力端子のいずれかを入力として選択する機能を
有し、ともに、選択信号が高電圧（Ｈ）のとき第１の入
力端子を、選択信号が低電圧（Ｌ）のとき第２の入力端
子を選択する。選択回路はトランジスタその他適当な回
路によって実現される。
【００３９】次に本発明の第２の実施例の動作を図４を
参照しながら詳細に説明する。
【００４０】第１のバッファ回路のゲート遅延時間を
「Ｔp」、第２のバッファ回路のゲート遅延時間を「Ｔ
g」、これらのバッファ回路からの出力波形の立ち下が
り時間を等しく「Ｔf」、立ち上がり時間を「Ｔr」、選
択回路１１および１４による信号の遅延時間をともに
「Ｔs」、遅延回路１０、１２および１３の遅延時間を
等しく「Ｔd」とし、その他の信号の遅延はないものと
する。
【００４１】このとき、信号入力端子５における波形が
図４のａに示すような波形であったとすると、この波形
が第１のバッファ回路１と、第１の遅延回路１０と、第
１の選択回路１１の第１の入力端子に入力され、第１の
バッファ回路１の出力部においては、図４のｂに示すよ
うな波形となり、信号入力端子５における波形に比べて
「Ｔp」だけ遅れている。このとき、容量性部品２の他
方の端子から出力される波形は、図４のｃのような波形
となる。これは第１の実施例の場合と同様である。ま
た、第１の選択信号Ｓ１をＨとして第１の選択回路１１
において第１の入力端子を選択すると、第１の選択回路
１１の出力部には図４のｄに示すような波形が現れ、入
力波形に比べて「Ｔs」だけ遅れている。一方、第１の
選択信号Ｓ１をＬとして第１の選択回路１１において第
２の入力端子を選択すると、第１の選択回路１１の出力
部には図４のｅに示すように、入力波形に比べて「Ｔd
＋Ｔs」だけ遅れた波形が現れる。
【００４２】次に、第１の選択回路１１において第１の
選択信号Ｓ１をＨとして第１の入力端子を選択し、第２
の選択回路１４において第２の選択信号Ｓ２をＨとして
第１の入力端子を選択すると、第２の選択回路１４の出
力部には図４のｆに示す波形が現れ、入力波形に比べて
「２Ｔs」だけ遅れている。また、第１の選択回路１１
において第１の選択信号Ｓ１をＬとして第２の入力端子
を選択し、第２の選択回路１４において第２の選択信号
Ｓ２をＨとして第１の入力端子を選択すると、第２の選
択回路１４の出力部においては図４のｇに示すような波
形となり、入力波形に比べて「Ｔd＋２Ｔs」だけ遅れて
いる。更に、第１の選択回路１１において第１の選択信
号Ｓ１をＨとして第１の入力端子を選択し、第２の選択
回路１４において第２の選択信号Ｓ２をＬとして第２の
入力端子を選択すると、第２の選択回路１４の出力部に
おいては図４のｈに示すような波形となり、入力波形に
比べて「２Ｔd＋２Ｔs」だけ遅れている。そして、第１
の選択回路１１において第１の選択信号Ｓ１をＬとして
第２の入力端子を選択し、第２の選択回路１４において
第２の選択信号Ｓ２もＬとして第２の入力端子を選択す
ると、第２の選択回路１４の出力部においては図４のｉ
に示すような波形となり、入力波形に比べて「３Ｔd＋
２Ｔs」だけ遅れている。
【００４３】第２の選択回路１４の出力部から出力され
た波形は、第２のバッファ回路４に入力され、このとき
第２のバッファ回路４から出力される波形は、第１、第
２の選択信号Ｓ１、Ｓ２の組み合わせによって、図４の
ｊ、ｋ、ｌおよびｍのような波形になる。これらの波形
は入力波形に比べてそれぞれ「２Ｔs＋Ｔg」、「Ｔd＋
２Ｔs＋Ｔg」、「２Ｔd＋２Ｔs＋Ｔg」および「３Ｔd＋
２Ｔs＋Ｔg」だけ遅れており、それぞれＳ１＝ＨかつＳ
２＝Ｈ、Ｓ１＝ＬかつＳ２＝Ｈ、Ｓ１＝ＨかつＳ２＝
Ｌ、Ｓ１＝ＬかつＳ２＝Ｌに対応する。
【００４４】ここで出力端子６において観測される波形
は、容量性部品２の他方の端子から出力される波形と、
第２のバッファ回路４から出力された波形を合成したも
のになるので、ここで観測される波形は第１の選択信号
と第２の選択信号の組み合わせによって、図４のｎ、
ｏ、ｐおよびｑのような波形となる。それぞれＳ１＝Ｈ
かつＳ２＝Ｈ、Ｓ１＝ＬかつＳ２＝Ｈ、Ｓ１＝ＨかつＳ
２＝Ｌ、Ｓ１＝ＬかつＳ２＝Ｌに対応する。
【００４５】実際に製造されたバスドライバが所望の特
性と異なる場合には、Ｓ１、Ｓ２の値を適宜選択するこ
とで、比較的適切な信号の立ち上がりおよび立ち下がり
波形を実現することができる。実際の使用の際には、接
続されるバスの状況や使用目的、さらに、バッファ回路
の特性などを考慮しつつ、選択回路においていずれの入
力端子を入力とするかが決定される。
【００４６】このように第１の選択信号と第２の選択信
号の組み合わせによって、第２のバッファ回路４に入力
される信号の遅延時間を柔軟に設定できることにより、
製造後において出力端子における波形の立ち上がり時間
および立ち下がり波形を適切に調節することによって、
バス伝送路におけるノイズの発生を防ぎ、高速なバスシ
ステムを実現できる。
【００４７】前述のように出力信号の立ち上がりおよび
立ち下がり波形の調整は容量性部品の容量にも依存する
から、信号の波形の調整を変更したいときには、容量性
部品の容量の変更を行うこともできる。これを簡便に行
うことを可能にした第３の実施例を次に説明する。
【００４８】この第３の実施例の特徴は、容量性部品の
容量を選択回路により変化させることができるようにし
た点に存する。これにより、実際に製造されたバスドラ
イバが理論的な予想と異なる特性を有する場合にも柔軟
に対応して、適切な信号の立ち上がりおよび立ち下がり
波形を実現することができる。図５は、本発明の第３の
実施例の構成を示す回路図である。図において、図１と
同等の構成は同一番号を付与してある。入力端子５はＬ
ＳＩ内部からの出力データ線に接続され、出力端子６は
バスに接続されている。そして信号入力端子５は、第１
のバッファ回路１の入力部と遅延回路３の入力部に接続
されている。遅延回路３の出力部は第２のバッファ回路
４の入力部に接続されている。第１のバッファ回路１の
出力部は第１の容量性部品２０の一方の端子に接続さ
れ、第１の容量性部品２０の他方の端子は選択回路２１
の第１の入力端子と第２の容量性部品２１の一方の端子
に接続され、第２の容量性部品２１の他方の端子は選択
回路２２の第２の入力端子に接続されている。選択回路
２２の出力部と第２のバッファ回路４の出力部はともに
出力端子６に接続されている。選択回路２２は、外部か
らの選択信号Ｓにより第１の入力端子と第２の入力端子
のいずれかを入力として選択する機能を有し、Ｓが高電
圧（Ｈ）のとき第１の入力端子を、Ｓが低電圧（Ｌ）の
とき第２の入力端子を選択する。
【００４９】次に本発明の第３の実施例の動作を図６を
参照しながら詳細に説明する。
【００５０】ここで、第１のバッファ回路１と第２のバ
ッファ回路４のゲート遅延時間が等しく「Ｔg」、これ
らのバッファ回路からの出力波形の立ち下がり時間を等
しく「Ｔf」、立ち上がり時間を「Ｔr」、遅延回路３に
よる遅延時間を「Ｔd」、選択回路２２による信号の遅
延時間を「Ｔs」とし、その他の信号の遅延はないもの
とする。
【００５１】このとき、入力端子５の波形が、図６のａ
に示すような波形であったとすると、この波形が第１の
バッファ回路１と遅延回路３に入力され、第１のバッフ
ァ回路１の出力部においては、図６のｂに示すような波
形となり、入力端子の波形に比べて「Ｔg」だけ遅れて
いる。また、遅延回路３の出力部においては、図６のｃ
に示すような波形となり、入力端子の波形に比べて「Ｔ
d」だけ遅れている。第１のバッファ回路１から出力さ
れた波形は、第１の容量性部品の２０の一方の端子に入
力される。このとき、第１の容量性部品２０の他方の端
子から出力される波形は、図６のｄのような波形にな
る。ここで選択信号ＳをＨにすることで選択回路２２の
第１の入力端子を選択するとき、選択回路２２の出力部
には図６のｅのような波形が観測される。逆に、選択信
号ＳをＬとすることで選択回路２２の第２の入力端子を
選択するとき、選択回路２２の出力部には、図６のｆの
ような波形が観測される。ｆの波形がｅより小さいの
は、２つの容量性部品２０と２１が直列に接続されると
実効的な容量が減少するためにより速く充電が行われて
波形が小さくなるためである。
【００５２】ところで、遅延回路３から出力された波形
は第２のバッファ回路４に入力され、第２のバッファ回
路４から出力される波形は図６のｇのような波形にな
る。すなわち、入力端子５における波形に比べて「Ｔd
＋Ｔg」だけ遅れている。
【００５３】よって出力端子６において観測される波形
は、選択回路２２の出力部から出力される波形と、第２
のバッファ回路４から出力される波形を合成したものに
なるので、ここで観測される波形は、選択信号ＳをＨと
することで選択回路２２の第１の入力端子を選択すると
き、図６のｈのような波形が観測され、また、選択信号
ＳをＬとすることで選択回路２２の第２の入力端子を選
択するとき、図６のｉのような波形が観測される。
【００５４】実際に製造されたバスドライバが所望の特
性と異なる場合には、Ｓの値を適当に選択することで、
比較的適切な信号の立ち上がりおよび立ち下がり波形を
実現することができる。実際の使用の際には、接続され
るバスの状況や使用目的、さらに、バッファ回路の特性
などを考慮しつつ、選択回路においていずれの入力端子
を入力とするかが決定される。
【００５５】このように選択信号によって、第１のバッ
ファ回路の出力部に接続された容量性部品の容量を柔軟
に設定できることにより、製造後において出力端子にお
ける波形の立ち上がり時間および立ち下がり波形を適切
に調節することによって、バス伝送路におけるノイズの
発生を防ぎ、高速なバスシステムを実現できる。
【００５６】前述のように出力信号の立ち上がりおよび
立ち下がり波形の調整は第２のバッファ回路の出力にも
依存するから、信号の波形の調整を変更したいときに
は、第２のバッファ回路の出力を変化させればよい。こ
れを簡便に行うことを可能にした第４の実施例を次に説
明する。
【００５７】この第４の実施例の特徴は、イネーブル信
号Ｅにより第３のバッファ回路の動作・非動作状態を切
り替えることができるようにした点に存する。これによ
り、実際に製造されたバスドライバが理論的な予想と異
なる特性を有する場合にも柔軟に対応して、適切な信号
の立ち上がりおよび立ち下がり波形を実現することがで
きる。図７は、本発明の第４の実施例の構成を示す回路
図である。図において、図１と同等の構成は同一番号を
付与してある。入力端子５はＬＳＩ内部からの出力デー
タ線に接続され、出力端子６はバスに接続されている。
そして入力端子５は、第１のバッファ回路１の入力部と
遅延回路３の入力部に接続されている。遅延回路３の出
力部は第２のバッファ回路４の入力部と第３のバッファ
回路３０の入力部に接続されている。第１のバッファ回
路１の出力部は容量性部品２の一方の端子に接続され、
容量性部品２の他方の端子は出力端子６に接続されてい
る。第２のバッファ回路４の出力部と第３のバッファ回
路３０の出力部はともに出力端子６に接続されている。
第３のバッファ回路３０はイネーブル信号線Ｅが高電圧
（Ｈ）であると動作状態となり、イネーブル信号線Ｅが
低電圧（Ｌ）であると非動作状態となる。
【００５８】次に本発明の第４の実施例の動作を図８を
参照しながら詳細に説明する。
【００５９】ここで、第１のバッファ回路１と第２のバ
ッファ回路４と第３のバッファ回路３０のゲート遅延時
間を等しく「Ｔg」、これらのバッファ回路からの出力
波形の立ち下がり時間を等しく「Ｔf」、立ち上がり時
間を「Ｔr」、遅延回路３の遅延時間を「Ｔd」と仮定
し、その他の信号の遅延はないものとする。
【００６０】このとき、入力端子５の波形が、図８のａ
に示すような波形であったとすると、この波形が第１の
バッファ回路１に入力され、また、遅延回路３に入力さ
れる。第１のバッファ回路１の出力波形は図８のｂに示
すような波形となり、入力端子５の波形に比べて「Ｔ
g」だけ遅れている。また、遅延回路３の出力部におい
ては図８のｃに示すような波形となり、入力端子の波形
に比べて「Ｔd」だけ遅れている。第１のバッファ回路
１から出力された波形は、容量性部品２の一方の端子に
入力される。このとき、容量性部品２の他方の端子から
出力される波形は、図８のｄのような波形になる。第２
のバッファ回路４の出力部からは図８のｅのような波形
が出力され、この波形は入力端子の波形に比べて「Ｔd
＋Ｔg」だけ遅れている。
【００６１】第３のバッファ回路３０にはイネーブル信
号Ｅが入力されるが、このイネーブル信号ＥがＬのとき
には、第３のバッファ回路３０は非動作状態となり、第
３のバッファ回路３０からは波形が出力されない。この
とき、信号出力端子６において観測される波形は、容量
性部品２からの波形と第２のバッファ回路４からの波形
とが合成され、図８のｈのような波形が得られる。
【００６２】一方、イネーブル信号ＥがＨのときは第３
のバッファ回路３０は動作状態となり、第３のバッファ
回路３０の出力部には、図８のｆのような波形が出力さ
れる。この波形は第２のバッファ回路４の出力部におけ
る波形と同じものである。このとき、第２のバッファ回
路４と第３のバッファ回路３０を合わせた出力波形は、
図８のｇのように、信号の立ち下がり時間は「Ｔf」よ
り短い「Ｔh」、信号の立ち上がり時間は「Ｔr」より短
い「Ｔi」となる。そして、出力端子６において観測さ
れる波形は、容量性部品２からの波形と第２のバッファ
回路４と第３のバッファ回路３０からの波形とが合成さ
れ、図８のｉのような波形が得られる。
【００６３】実際に製造されたバスドライバが所望の特
性と異なる場合には、イネーブル信号Ｅの値を適当に選
択することで、比較的適切な信号の立ち上がりおよび立
ち下がり波形を実現することができる。実際の使用の際
には、接続されるバスの状況や使用目的、さらに、バッ
ファ回路の特性などを考慮しつつ、選択回路においてい
ずれの入力端子を入力とするかが決定される。
【００６４】このようにイネーブル信号Ｅによって、第
２のバッファ回路の実効的な出力を柔軟に設定できるこ
とにより、製造後において出力端子における波形の立ち
上がり波形および立ち下がり時間を適切に調節すること
によって、バス伝送路におけるノイズの発生を防ぎ、高
速なバスシステムを実現できる。
【００６５】なお、本実施例では第２のバッファ回路の
出力を調節できるようにしたが、第１のバッファ回路に
ついて本実施例の構成を適用することも可能である。
【００６６】
【発明の効果】以上のように本発明では、第１のバッフ
ァ回路の出力部に容量性部品を備えることにより、第１
のバッファ回路からの不必要な信号出力を抑えて低消費
電力で動作でき、かつ、適切なスルーレートおよび適切
な立ち上がり・立ち下がり波形を有する出力波形を出力
するバスドライバが実現でき、もってバス伝送路におけ
るノイズの発生を防ぎ、高速なバスシステムを実現でき
る。
【００６７】さらに、本発明において、遅延回路の遅延
時間、容量性部品の容量、第２のバッファ回路の出力を
調節することにより、実際に製造されたバスドライバが
理論的な予想と異なる特性を有する場合にもこれに柔軟
に対応して、適切な信号の立ち上がりおよび立ち下がり
波形を実現することができる。
【図面の簡単な説明】
【図１】本発明のバスドライバの第１の実施例の構成を
示す図である。
【図２】本発明の第１の実施例における入力波形への応
答を示したタイムチャートである。
【図３】本発明のバスドライバの第２の実施例の構成を
示す図である。
【図４】本発明の第２の実施例における入力波形への応
答を示したタイムチャートである。
【図５】本発明のバスドライバの第３の実施例の構成を
示す図である。
【図６】本発明の第３の実施例における入力波形への応
答を示したタイムチャートである。
【図７】本発明のバスドライバの第４の実施例の構成を
示す図である。
【図８】本発明の第４の実施例における入力波形への応
答を示したタイムチャートである。
【符号の説明】
１ 第１のバッファ回路 ２ 容量性部品 ３ 遅延回路 ４ 第２のバッファ回路 ５ 入力端子 ６ 出力端子 １０ 第１の遅延回路 １１ 第１の選択回路 １２ 第２の遅延回路 １３ 第３の遅延回路 １４ 第２の選択回路 ２０ 第１の容量性部品 ２１ 第２の容量性部品 ２２ 選択回路 ３０ 第３のバッファ回路

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 信号が入力される入力端子と、バスを駆
    動する出力端子と、入力部が前記入力端子に接続され出
    力部が容量を介して前記出力端子に接続された第１のバ
    ッファ手段と、入力部が前記入力端子に接続され出力部
    が前記出力端子に接続された第２のバッファ手段とを具
    備することを特徴とするバスドライバ。
  2. 【請求項２】 前記入力端子と前記第２のバッファ手段
    の入力部との間に遅延手段を具備することを特徴とする
    請求項１記載のバスドライバ。
  3. 【請求項３】 前記遅延手段の遅延時間を可変にしたこ
    とを特徴とする請求項２記載のバスドライバ。
  4. 【請求項４】 前記容量を可変にしたことを特徴とする
    請求項１記載のバスドライバ。
  5. 【請求項５】 前記第２のバッファ手段の出力を可変に
    したことを特徴とする請求項１記載のバスドライバ。
JP6267013A 1994-10-31 1994-10-31 バスドライバ Expired - Fee Related JP2590758B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6267013A JP2590758B2 (ja) 1994-10-31 1994-10-31 バスドライバ
US08/544,581 US5576634A (en) 1994-10-31 1995-10-18 Bus driver for high-speed data transmission with waveform adjusting means

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6267013A JP2590758B2 (ja) 1994-10-31 1994-10-31 バスドライバ

Publications (2)

Publication Number Publication Date
JPH08129439A true JPH08129439A (ja) 1996-05-21
JP2590758B2 JP2590758B2 (ja) 1997-03-12

Family

ID=17438852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6267013A Expired - Fee Related JP2590758B2 (ja) 1994-10-31 1994-10-31 バスドライバ

Country Status (2)

Country Link
US (1) US5576634A (ja)
JP (1) JP2590758B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011016154A1 (ja) * 2009-08-07 2011-02-10 パナソニック株式会社 外部バスインタフェース、ｌｓｉおよびシステム
CN112327347A (zh) * 2020-10-29 2021-02-05 中广核久源（成都）科技有限公司 曲率可调的数字化核脉冲成形系统
US11750182B2 (en) 2021-11-09 2023-09-05 Fuji Electric Co., Ltd. Integrated circuit

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2692637B2 (ja) * 1995-02-28 1997-12-17 日本電気株式会社 バスドライバ
KR100219559B1 (ko) 1996-10-09 1999-09-01 윤종용 신호라인 구동회로 및 이를 구비하는 반도체장치
US6005438A (en) * 1997-12-10 1999-12-21 National Semiconductor Corporation Output high voltage clamped circuit for low voltage differential swing applications in the case of overload
DE19919140B4 (de) 1998-04-29 2011-03-31 National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara Niederspannungs-Differenzsignaltreiber mit Vorverstärkerschaltung
US6111431A (en) * 1998-05-14 2000-08-29 National Semiconductor Corporation LVDS driver for backplane applications
EP1014583A1 (en) * 1998-12-17 2000-06-28 United Memories, Inc. Multi-stage data anticipation driver and method for an integrated circuit device
JP4327504B2 (ja) * 2003-05-29 2009-09-09 Ｎｅｃエレクトロニクス株式会社 トランスミッタ回路、伝送回路及び駆動装置
US7202710B2 (en) * 2004-04-30 2007-04-10 Texas Instruments Incorporated Apparatus and method for handling interdevice signaling
US7342420B2 (en) * 2004-09-24 2008-03-11 Integrated Device Technology, Inc. Low power output driver
US8009763B2 (en) * 2008-04-02 2011-08-30 Oracle America, Inc. Method and apparatus for equalizing a high speed serial data link
US7867852B2 (en) * 2008-08-08 2011-01-11 Alpha And Omega Semiconductor Incorporated Super-self-aligned trench-dmos structure and method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5878221A (ja) * 1981-11-04 1983-05-11 Toshiba Corp バス制御システム
JPS5949020A (ja) * 1982-09-13 1984-03-21 Toshiba Corp 論理回路
JPH0720060B2 (ja) * 1985-08-14 1995-03-06 株式会社東芝 出力回路装置
JPH04132309A (ja) * 1990-09-22 1992-05-06 Mitsubishi Electric Corp 出力バッファ回路
US5493232A (en) * 1992-03-11 1996-02-20 Vlsi Technology, Inc. Disturbance immune output buffer with switch and hold stages
US5483188A (en) * 1994-09-27 1996-01-09 Intel Corporation Gil edge rate control circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011016154A1 (ja) * 2009-08-07 2011-02-10 パナソニック株式会社 外部バスインタフェース、ｌｓｉおよびシステム
CN112327347A (zh) * 2020-10-29 2021-02-05 中广核久源（成都）科技有限公司 曲率可调的数字化核脉冲成形系统
US11750182B2 (en) 2021-11-09 2023-09-05 Fuji Electric Co., Ltd. Integrated circuit

Also Published As

Publication number Publication date
US5576634A (en) 1996-11-19
JP2590758B2 (ja) 1997-03-12

Similar Documents

Publication Publication Date Title
JP2590758B2 (ja) バスドライバ
US5528166A (en) Pulse controlled impedance compensated output buffer
US5063308A (en) Output driver with static and transient parts
JP3478033B2 (ja) フリップフロップ回路
US5410262A (en) Data output buffer of a semiconductor integrated circuit
US6617881B2 (en) Semiconductor integrated circuit
US4761572A (en) Semiconductor large scale integrated circuit with noise cut circuit
US20020140453A1 (en) Dynamic impedance controlled driver for improved slew rate and glitch termination
JP3962455B2 (ja) クロック機構
US20120200159A1 (en) Semiconductor device
JPH08330935A (ja) 入出力バッファ回路、出力バッファ回路及びそれらを用いた電子機器
US6909307B2 (en) Bidirectional bus driver and bidirectional bus circuit
US5541528A (en) CMOS buffer circuit having increased speed
JP3618424B2 (ja) 低消費電力論理回路
US6307414B1 (en) Slew rate/propagation delay selection circuit
JP3590361B2 (ja) 集積回路装置
JP3717606B2 (ja) 制御可能な入力バッファ、それを含む集積回路、および論理装置のセットアップおよびホールド時間を調整するための方法
JP4384792B2 (ja) 入出力回路
JP3654484B2 (ja) 出力バッファ回路
JP3188679B2 (ja) スキュー抑制機能を有する出力バッファ回路
JP3137036B2 (ja) エミュレーション用マイクロコンピュータ及びインサーキットエミュレータ
KR19990068057A (ko) 스큐 억제 기능을 갖는 출력 버퍼회로
US6294931B1 (en) Systems and methods for maintaining board signal integrity
JP2811744B2 (ja) 半導体集積回路
WO2006004705A2 (en) Dynamic-to-static logic converter

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19961022

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071219

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees