JPH0713984B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0713984B2 JPH0713984B2 JP16792989A JP16792989A JPH0713984B2 JP H0713984 B2 JPH0713984 B2 JP H0713984B2 JP 16792989 A JP16792989 A JP 16792989A JP 16792989 A JP16792989 A JP 16792989A JP H0713984 B2 JPH0713984 B2 JP H0713984B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- control element
- heat
- sealing material
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、制御素子と電力素子とを組み合わせた複合素
子を有する電力半導体装置の製造方法に関する。
子を有する電力半導体装置の製造方法に関する。
〈従来技術〉 従来、集積回路（以下、ICという）を含む半導体制御素
子と半導体電力素子とを組み合わせた複合素子を有する
電力半導体装置は、第３図の如く、基板１に制御素子２
と電力素子（ヒートスプレツター３、パワーチツプ４）
とを組み合わせた複合素子を搭載し、これらをトランス
フアーモールド、粉体塗装、キヤステイング法あるいは
ポツテイング法を用いてシリカおよびアルミナ等の熱伝
導媒体（フイラー）６を含有する高熱伝導性の絶縁封止
材（エポキシ樹脂）５を注入することにより絶縁封止さ
れている。
子と半導体電力素子とを組み合わせた複合素子を有する
電力半導体装置は、第３図の如く、基板１に制御素子２
と電力素子（ヒートスプレツター３、パワーチツプ４）
とを組み合わせた複合素子を搭載し、これらをトランス
フアーモールド、粉体塗装、キヤステイング法あるいは
ポツテイング法を用いてシリカおよびアルミナ等の熱伝
導媒体（フイラー）６を含有する高熱伝導性の絶縁封止
材（エポキシ樹脂）５を注入することにより絶縁封止さ
れている。
なお、図中、７はアルミニウム線等のボンデイングワイ
ヤー、８は半導体受動素子、９はリード端子である 〈発明が解決しようとする問題点〉 しかし、このようなICを含む制御素子と電力素子とを組
み合わせた複合素子を有する電力半導体装置の絶縁封止
法は、トランスフアーモールド、粉体塗装、キヤステイ
ング法、ポツテイング法があり、いずれの方法において
も電力素子の熱放散性を主眼としているため、高熱伝導
性のエポキシ樹脂が使用される。
ヤー、８は半導体受動素子、９はリード端子である 〈発明が解決しようとする問題点〉 しかし、このようなICを含む制御素子と電力素子とを組
み合わせた複合素子を有する電力半導体装置の絶縁封止
法は、トランスフアーモールド、粉体塗装、キヤステイ
ング法、ポツテイング法があり、いずれの方法において
も電力素子の熱放散性を主眼としているため、高熱伝導
性のエポキシ樹脂が使用される。
ここで、トランスフアーモールド、粉体塗装ではゲル化
時間が非常に短いため、樹脂硬化後、熱伝導媒体は、第
３図の如く、樹脂全体に一様に分布し熱伝導性が均一と
なる。この場合、ICを含む制御素子と電力素子との許容
接合温度は、制御素子の方が低く、複合素子である半導
体装置としての使用温度範囲は制御素子側で規制されて
しまう。
時間が非常に短いため、樹脂硬化後、熱伝導媒体は、第
３図の如く、樹脂全体に一様に分布し熱伝導性が均一と
なる。この場合、ICを含む制御素子と電力素子との許容
接合温度は、制御素子の方が低く、複合素子である半導
体装置としての使用温度範囲は制御素子側で規制されて
しまう。
また、均一の熱伝導を持つ材料で封止された場合、電力
素子の許容接合温度が制御素子の許容接合温度に等しく
なり、半導体装置としての使用温度範囲が狭くなる。
素子の許容接合温度が制御素子の許容接合温度に等しく
なり、半導体装置としての使用温度範囲が狭くなる。
上記に対応する手段として、キヤステイング法あるいは
ポツテイング法により制御素子と電力素子とを組み合わ
せた複合素子を絶縁封止材で一体的で封止する際に、絶
縁封止材は電力素子の周辺に高熱伝導部が形成されると
共に制御素子の周辺に低熱伝導部を形成するような方法
の提案もある。
ポツテイング法により制御素子と電力素子とを組み合わ
せた複合素子を絶縁封止材で一体的で封止する際に、絶
縁封止材は電力素子の周辺に高熱伝導部が形成されると
共に制御素子の周辺に低熱伝導部を形成するような方法
の提案もある。
しかし、この方法においても、絶縁封止材はシリカおよ
びアルミナ等の熱伝導媒体を含有するもので、ゲル化時
間の長いエポキシ樹脂を使用するか、もしくは熱伝導媒
体を含まないエポキシ樹脂を併用する必要があり、工程
数が増える。
びアルミナ等の熱伝導媒体を含有するもので、ゲル化時
間の長いエポキシ樹脂を使用するか、もしくは熱伝導媒
体を含まないエポキシ樹脂を併用する必要があり、工程
数が増える。
そこで、本発明は、上記課題に鑑み、一工程で電力素子
（高熱伝導部）と制御素子（低熱伝導部）との熱分離が
有効に行い得、使用温度を広範囲とし得る半導体装置の
製造方法の提供を目的とする。
（高熱伝導部）と制御素子（低熱伝導部）との熱分離が
有効に行い得、使用温度を広範囲とし得る半導体装置の
製造方法の提供を目的とする。
〈課題を解決するための手段〉 本発明による課題解決手段は、第1,2図の如く、基板11
上に制御素子12と電力素子13,14とを組み合わせた複合
素子を搭載し、これらを熱伝導媒体16を含有する絶縁封
止材15で一体的に封止する半導体装置の製造方法におい
て、絶縁封止材15の注型作業前に前処理として絶縁封止
材15を高温で連続的に撹拌し、注型作業途中においても
絶縁封止材15を高温保持してその粘度を低下させること
により熱伝導媒体16の沈降速度を大にし、電力素子13,1
4の周辺に高熱伝導部17を形成すると共に制御素子12の
周辺に低熱伝導部18を形成して高熱伝導部17と低熱伝導
部18との二層に分離するものである。
上に制御素子12と電力素子13,14とを組み合わせた複合
素子を搭載し、これらを熱伝導媒体16を含有する絶縁封
止材15で一体的に封止する半導体装置の製造方法におい
て、絶縁封止材15の注型作業前に前処理として絶縁封止
材15を高温で連続的に撹拌し、注型作業途中においても
絶縁封止材15を高温保持してその粘度を低下させること
により熱伝導媒体16の沈降速度を大にし、電力素子13,1
4の周辺に高熱伝導部17を形成すると共に制御素子12の
周辺に低熱伝導部18を形成して高熱伝導部17と低熱伝導
部18との二層に分離するものである。
〈作用〉 上記課題解決手段において、絶縁封止材15の注型作業前
に前処理として絶縁封止材15を高温で連続的に撹拌し、
注型作業途中においても絶縁封止材15を高温保持してそ
の粘度を低下させることにより熱伝導媒体16の沈降速度
を大にしているので、一工程で電力素子13,14を封止す
る高熱伝導部17と、制御素子12を封止する低熱伝導部18
との熱分離が有効に行い得る。
に前処理として絶縁封止材15を高温で連続的に撹拌し、
注型作業途中においても絶縁封止材15を高温保持してそ
の粘度を低下させることにより熱伝導媒体16の沈降速度
を大にしているので、一工程で電力素子13,14を封止す
る高熱伝導部17と、制御素子12を封止する低熱伝導部18
との熱分離が有効に行い得る。
また、これにより、同一パツケージ内に熱匂配をもたせ
ることができ、電子素子13,14の発熱する熱が制御素子1
2に伝達しにくくなり、半導体装置としては使用温度範
囲の設定を電子素子13,14側の許容接合温度範囲内で使
用できる様になるので、使用温度範囲の広い半導体装置
を提供できる。
ることができ、電子素子13,14の発熱する熱が制御素子1
2に伝達しにくくなり、半導体装置としては使用温度範
囲の設定を電子素子13,14側の許容接合温度範囲内で使
用できる様になるので、使用温度範囲の広い半導体装置
を提供できる。
〈実施例〉 以下、本発明の一実施例を第１図に基づいて詳述する。
第１図は本発明の一実施例を示すポツテイング法で絶縁
封止された半導体装置の断面図である。
第１図は本発明の一実施例を示すポツテイング法で絶縁
封止された半導体装置の断面図である。
図示の如く、本実施例の半導体装置は、基板11上にICを
含む制御素子12と電力素子（ヒートスプレツター13,パ
ワーチツプ14）とを組み合わせた複合素子が搭載され、
該複合素子が熱伝導媒体（フイラー）16が含有された絶
縁封止材15でポツテイング法により一体的に封止され、
前記電力素子13,14の周辺に熱伝導媒体16が凝集する高
熱伝導部17と、前記制御素子12の周辺に熱伝導媒体16を
ほとんど分布させない低熱伝導部18が形成されたもので
ある。
含む制御素子12と電力素子（ヒートスプレツター13,パ
ワーチツプ14）とを組み合わせた複合素子が搭載され、
該複合素子が熱伝導媒体（フイラー）16が含有された絶
縁封止材15でポツテイング法により一体的に封止され、
前記電力素子13,14の周辺に熱伝導媒体16が凝集する高
熱伝導部17と、前記制御素子12の周辺に熱伝導媒体16を
ほとんど分布させない低熱伝導部18が形成されたもので
ある。
前記制御素子12は、基板11の一側部に搭載されており、
該制御素子12の両端には、半導体受動素子20（例えば、
コンデンサーや抵抗等）が対向するように載置されてい
る。
該制御素子12の両端には、半導体受動素子20（例えば、
コンデンサーや抵抗等）が対向するように載置されてい
る。
前記電力素子13,14は、基板11の他側部に搭載されてい
る。該パワーチツプ14は、ヒートスプレツタ13上に載置
されており、その上面よりアルミニウム線等のボンデイ
ングワイヤー21にて基板11に接続されている。
る。該パワーチツプ14は、ヒートスプレツタ13上に載置
されており、その上面よりアルミニウム線等のボンデイ
ングワイヤー21にて基板11に接続されている。
前記基板11の一側部には、リード端子22が取り付けられ
ており、該リード端子22の一部が絶縁封止材15から突出
している。
ており、該リード端子22の一部が絶縁封止材15から突出
している。
前記絶縁封止材15は、熱伝導媒体16の沈降を防止するた
め超微粉シリカおよびアルミナ等を含有する熱硬化タイ
プの２液混合型エポキシ樹脂が使用されている。該制御
素子12および電力素子13,14が一体となるよう箱状（パ
ツケージ）に形成されている。
め超微粉シリカおよびアルミナ等を含有する熱硬化タイ
プの２液混合型エポキシ樹脂が使用されている。該制御
素子12および電力素子13,14が一体となるよう箱状（パ
ツケージ）に形成されている。
次に、上記半導体装置の製造方法について説明する。
まず、電力素子13,14の発熱量は高いので、電力素子13,
14をリード端子22から離れた位置で基板11に搭載し、制
御素子12の発熱量は電力素子13,14に比べて低いので、
制御素子12をリード端子22側に搭載する。そして、リー
ド端子22を上側にして熱伝導媒体16を含有する絶縁封止
材15を用いてポツテイング法で絶縁封止する。
14をリード端子22から離れた位置で基板11に搭載し、制
御素子12の発熱量は電力素子13,14に比べて低いので、
制御素子12をリード端子22側に搭載する。そして、リー
ド端子22を上側にして熱伝導媒体16を含有する絶縁封止
材15を用いてポツテイング法で絶縁封止する。
このとき使用する絶縁封止材15は、主剤と硬化剤とが別
々になつている２液混合熱硬化タイプのエポキシ樹脂で
あり、主剤および硬化剤に夫々熱伝導媒体16を含有して
おく。そして、主剤と硬化剤とを夫々別々に、その樹脂
が硬化することなく粘度が最小となる温度（例えば、80
℃）で１時間放置する。次に、主剤と硬化剤とを60℃に
保温された別々の撹拌用ステンレス製容器に移し連続的
に撹拌を続ける。この攪拌を続けながら、その一方で一
台の半導体装置の注入充填に必要な量を取り出し主剤と
硬化剤とを混合し、箱（ケース）23内に注入する。この
とき、箱23も40〜60℃に加熱保温しておく。注入後は、
そのエポキシ樹脂の所定の硬化温度で加熱し硬化させ
る。
々になつている２液混合熱硬化タイプのエポキシ樹脂で
あり、主剤および硬化剤に夫々熱伝導媒体16を含有して
おく。そして、主剤と硬化剤とを夫々別々に、その樹脂
が硬化することなく粘度が最小となる温度（例えば、80
℃）で１時間放置する。次に、主剤と硬化剤とを60℃に
保温された別々の撹拌用ステンレス製容器に移し連続的
に撹拌を続ける。この攪拌を続けながら、その一方で一
台の半導体装置の注入充填に必要な量を取り出し主剤と
硬化剤とを混合し、箱（ケース）23内に注入する。この
とき、箱23も40〜60℃に加熱保温しておく。注入後は、
そのエポキシ樹脂の所定の硬化温度で加熱し硬化させ
る。
このようにすると、そのエポキシ樹脂に対する所定の時
間条件内で、熱伝導媒体16をエポキシ層の下部に沈降さ
せることができ、電力素子13,14の周辺に高熱伝導部17
と制御素子12の周辺に低熱伝導部18との２層を一工程で
形成することができる。
間条件内で、熱伝導媒体16をエポキシ層の下部に沈降さ
せることができ、電力素子13,14の周辺に高熱伝導部17
と制御素子12の周辺に低熱伝導部18との２層を一工程で
形成することができる。
ここで、熱伝導媒体16の沈降について説明する。
液状エポキシ樹脂は非ニユートン流体であるが、高温に
して粘度を下げた状態では、ニユートン流体に対するス
トークスの法則を適用できると考える。すなわち、沈降
速度は、熱伝導媒体16の粒子半径の２乗に正比例し、粒
子と液体の密度差とに比例し、液体の粘度に逆比例す
る。
して粘度を下げた状態では、ニユートン流体に対するス
トークスの法則を適用できると考える。すなわち、沈降
速度は、熱伝導媒体16の粒子半径の２乗に正比例し、粒
子と液体の密度差とに比例し、液体の粘度に逆比例す
る。
したがつて、樹脂を高温にして粘度を下げれば熱伝導媒
体16の沈降は大きくなる。
体16の沈降は大きくなる。
また、エポキシ樹脂には熱伝導媒体16の沈降を防止する
ため超微粒シリカを含有している。この超微粒シリカ
は、多くのSi-OH基を有しており、シラノール基と水素
結合を起こして３次元の網の目構造を形成し熱伝導媒体
16の沈降を防止している。したがつて、絶縁封止材15を
高温で連続的に撹拌することによつて、この３次元の網
の目構造を分断し熱伝導媒体16を容易に沈降させること
になる。
ため超微粒シリカを含有している。この超微粒シリカ
は、多くのSi-OH基を有しており、シラノール基と水素
結合を起こして３次元の網の目構造を形成し熱伝導媒体
16の沈降を防止している。したがつて、絶縁封止材15を
高温で連続的に撹拌することによつて、この３次元の網
の目構造を分断し熱伝導媒体16を容易に沈降させること
になる。
以上のように、構成部品が一体となつた同一パツケージ
内において、絶縁封止材15の注型作業前に前処理として
絶縁封止材15を高温で連続的に撹拌し、注型作業途中に
おいても絶縁封止材15を高温保持してその粘度を低下さ
せることにより熱伝導媒体16の沈降速度を大にしている
ので、一工程で電力素子13,14を封止する高熱伝導部17
と、制御素子12を封止する低熱伝導部18との熱分離が有
効に行い得る。
内において、絶縁封止材15の注型作業前に前処理として
絶縁封止材15を高温で連続的に撹拌し、注型作業途中に
おいても絶縁封止材15を高温保持してその粘度を低下さ
せることにより熱伝導媒体16の沈降速度を大にしている
ので、一工程で電力素子13,14を封止する高熱伝導部17
と、制御素子12を封止する低熱伝導部18との熱分離が有
効に行い得る。
また、これにより、同一パツケージ内に熱匂配をもたせ
ることができ、電子素子13,14の発熱する熱が制御素子1
2に伝達しにくくなり、半導体装置としては使用温度範
囲の設定を電力素子13,14側の許容接合温度範囲内で使
用できる様になるので、使用温度範囲の広い半導体装置
を提供できる。
ることができ、電子素子13,14の発熱する熱が制御素子1
2に伝達しにくくなり、半導体装置としては使用温度範
囲の設定を電力素子13,14側の許容接合温度範囲内で使
用できる様になるので、使用温度範囲の広い半導体装置
を提供できる。
なお、本発明は、上記実施例に限定されるものではな
く、本発明の範囲内で上記実施例に多くの修正および変
更を加え得ることは勿論である。
く、本発明の範囲内で上記実施例に多くの修正および変
更を加え得ることは勿論である。
例えば、エポキシ樹脂の初期加熱速度、混合時の保温温
度を調整することにより熱伝導媒体の密度分布を変える
ことができるので、内蔵される半導体素子の許容温度に
最適の絶縁封止をつくることができる。
度を調整することにより熱伝導媒体の密度分布を変える
ことができるので、内蔵される半導体素子の許容温度に
最適の絶縁封止をつくることができる。
また、上記実施例ではポツテイング法で説明したが、第
２図に示すようにキヤステイング法でも同様な効果を得
ることができる。
２図に示すようにキヤステイング法でも同様な効果を得
ることができる。
〈発明の効果〉 以上の説明から明らかな通り、本発明によると、絶縁封
止材の注型作業前に前処理として絶縁封止材を高温で連
続的に撹拌し、注型作業途中においても絶縁封止材を高
温保持してその粘度を低下させることにより熱伝導媒体
の沈降速度を大にしているので、一工程で電力素子を封
止する高熱伝導部と、制御素子を封止する低熱伝導部と
の熱分離が有効に行い得る。
止材の注型作業前に前処理として絶縁封止材を高温で連
続的に撹拌し、注型作業途中においても絶縁封止材を高
温保持してその粘度を低下させることにより熱伝導媒体
の沈降速度を大にしているので、一工程で電力素子を封
止する高熱伝導部と、制御素子を封止する低熱伝導部と
の熱分離が有効に行い得る。
また、これにより、同一パツケージ内に熱匂配をもたせ
ることができ、電子素子の発熱する熱が制御素子に伝達
しにくくなり、半導体装置としては使用温度範囲の設定
を電力素子側の許容接合温度範囲内で使用できる様にな
るので、使用温度範囲の広い半導体装置を提供できる。
ることができ、電子素子の発熱する熱が制御素子に伝達
しにくくなり、半導体装置としては使用温度範囲の設定
を電力素子側の許容接合温度範囲内で使用できる様にな
るので、使用温度範囲の広い半導体装置を提供できる。
第１図は本発明の一実施例を示すポツテイング法で絶縁
封止された半導体装置の断面図、第２図は本発明の他の
実施例を示すキヤステイング法で絶縁封止された場合の
半導体装置の断面図、第３図は従来の半導体装置の断面
図である。 11:基板、12:制御素子、13,14:電力素子、15:絶縁封止
材、16:熱伝導媒体（フイラー）、17:高熱伝導部、18:
低熱伝導部。
封止された半導体装置の断面図、第２図は本発明の他の
実施例を示すキヤステイング法で絶縁封止された場合の
半導体装置の断面図、第３図は従来の半導体装置の断面
図である。 11:基板、12:制御素子、13,14:電力素子、15:絶縁封止
材、16:熱伝導媒体（フイラー）、17:高熱伝導部、18:
低熱伝導部。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/31 25/04 25/16 Ａ 25/18
Claims (1)
- 【請求項１】基板上に制御素子と電力素子とを組み合わ
せた複合素子を搭載し、これらを熱伝導媒体を含有する
絶縁封止材で一体的に封止する半導体装置の製造方法に
おいて、絶縁封止材の注型作業前に前処理として絶縁封
止材を高温で連続的に撹拌し、注型作業途中においても
絶縁封止材を高温保持してその粘度を低下させることに
より熱伝導媒体の沈降速度を大にし、電力素子の周辺に
高熱伝導部を形成すると共に制御素子の周辺に低熱伝導
部を形成して高熱伝導部と低熱伝導部との二層に分離す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16792989A JPH0713984B2 (ja) | 1989-06-28 | 1989-06-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16792989A JPH0713984B2 (ja) | 1989-06-28 | 1989-06-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0332032A JPH0332032A (ja) | 1991-02-12 |
| JPH0713984B2 true JPH0713984B2 (ja) | 1995-02-15 |
Family
ID=15858676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16792989A Expired - Fee Related JPH0713984B2 (ja) | 1989-06-28 | 1989-06-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0713984B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998024122A1 (fr) * | 1996-11-28 | 1998-06-04 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semi-conducteur |
| JP2010199152A (ja) * | 2009-02-23 | 2010-09-09 | Denso Corp | 電子部品の成形封止方法及びそれによる電子部品 |
-
1989
- 1989-06-28 JP JP16792989A patent/JPH0713984B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0332032A (ja) | 1991-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7672132B2 (en) | Electronic packaging apparatus and method | |
| US6201301B1 (en) | Low cost thermally enhanced flip chip BGA | |
| CN102348332B (zh) | 电路装置及其制造方法 | |
| CN106415820A (zh) | 具有覆盖至少一个半导体组件的包封物质的半导体模块 | |
| US6331737B1 (en) | Method of encapsulating thin semiconductor chip-scale packages | |
| EP0933809A3 (en) | Method for mounting flip-chip semiconductor devices | |
| US6544816B1 (en) | Method of encapsulating thin semiconductor chip-scale packages | |
| US4888634A (en) | High thermal resistance bonding material and semiconductor structures using same | |
| JPH0713984B2 (ja) | 半導体装置の製造方法 | |
| JPH07106468A (ja) | 液体を含有する微小電子デバイス・パッケージとその方法 | |
| JP2511979Y2 (ja) | 半導体装置 | |
| JP2007066960A (ja) | 半導体パッケージ及び回路基板並びに半導体パッケージの製造方法 | |
| JP2017092250A (ja) | 半導体装置及びその製造方法 | |
| JPS6191243A (ja) | 半導体封止用樹脂組成物 | |
| EP2545584B1 (en) | Package having spaced apart heat sink | |
| EP0114000B1 (en) | Thermally conducting filler for enclosing electrical components | |
| JP3820674B2 (ja) | 樹脂封止型電子装置及びその製造方法 | |
| JP5308107B2 (ja) | 回路装置の製造方法 | |
| JPH0434958A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH1126641A (ja) | 半導体装置及びその製造方法 | |
| JP2724079B2 (ja) | 半導体素子収納用パッケージ | |
| JPH09260433A (ja) | 半導体装置の製法およびそれによって得られた半導体装置 | |
| JPS6151427B2 (ja) | ||
| KR101316273B1 (ko) | 회로 장치 | |
| US20240071853A1 (en) | Power Semiconductor Module Comprising a First and a Second Compartment and Method for Fabricating the Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080215 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20090215 |
|
| LAPS | Cancellation because of no payment of annual fees |