[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0332032A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0332032A
JPH0332032A JP16792989A JP16792989A JPH0332032A JP H0332032 A JPH0332032 A JP H0332032A JP 16792989 A JP16792989 A JP 16792989A JP 16792989 A JP16792989 A JP 16792989A JP H0332032 A JPH0332032 A JP H0332032A
Authority
JP
Japan
Prior art keywords
control element
semiconductor device
high temperature
temperature range
sealing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16792989A
Other languages
English (en)
Other versions
JPH0713984B2 (ja
Inventor
Hideyuki Imanaka
今中 秀行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP16792989A priority Critical patent/JPH0713984B2/ja
Publication of JPH0332032A publication Critical patent/JPH0332032A/ja
Publication of JPH0713984B2 publication Critical patent/JPH0713984B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、制御素子と電力素子とを組み合わせた複合素
子を有する電力半導体装置の製造方法に関する。
く従来技術〉 従来、集積回路(以下、ICという)を含む半導体制御
素子と半導体電力素子とを組み合わせた複合素子を有す
る電力半導体装置は、第3図の如く、基板1に制御素子
2と電力素子(ヒートスプレツタ−3、パワーチップ4
)とを組み合わせた複合素子を搭載し、これらをトラン
スファーモールド、粉体塗装、キャスティング法あるい
はボッティング法を用いてシリカおよびアルミナ等の熱
伝導媒体(フィラー)6を含有する高熱伝導性の絶縁封
止材(エポキシ樹脂)5を注入することにより絶縁封止
されている。
なお、図中、マはアルミニウム線等のボンディングワイ
ヤー、8は半導体受動素子、9はリード端子である く 発明が解決しようとする問題点 〉しかし、このよ
うなICを含む制御素子と電力素子とを組み合わせた複
合素子を有する電力半導体装置の絶縁封止法は、トラン
スファーモールド、粉体塗装、キャスティング法、ボッ
ティング法があり、いずれの方法においても電力素子の
熱放散性を主眼としているため、高熱伝導性のエポキシ
樹脂が使用される。
ここで、トランスファーモールド、粉体塗装ではデル化
時間が非常に短いため、樹脂硬化後、熱伝導媒体は、第
3図の如く、樹脂全体に一様に分布し熱伝導性が均一と
なる。この場合、ICを含む制御素子と電力素子との許
容接合温度は、制御素子の方が低く、複合素子である半
導体装置としての使用温度範囲は制御素子側で規制され
てしまう。
また、均一の熱伝導を持つ材料で封止された場合、電力
素子の許容接合温度が制御素子の許容接合温度に等しく
なり、半導体装置としての使用温度範囲が狭くなる。
上記に対応する手段として、キャスティング法あるいは
ボッティング法により制御素子と電力素子とを組み合わ
せた複合素子を絶縁封止材で一体的で封止する際に、絶
縁封止材は電力素子の周辺に高熱伝導部が形成されると
共に制御素子の周辺に低熱伝導部を形成するような方法
の提案もある。
しかし、この方法においても、絶縁封止材はシリカおよ
びアルミナ等の熱伝導媒体を含有するもので、ゲル化時
間の長いエポキシ樹脂t脂を使用するか、もしくは熱伝
導媒体を含まないエポキシ樹脂を併用する必要があり、
工程数が増える。
そこで、本発明は、上記課題に鑑み、−工程で電力素子
(高熱伝導部)と制御素子(低熱伝導部)との熱分離が
有効に行い得、使用温度を広範囲とし得る半導体装置の
製造方法の提供を目的とする。
く 課題を解決するための手段 〉 本発明による課題解決手段は、第1.2図の如く、基板
11上に制御素子12と電力素子13゜14とを組み合
わせた複合素子を搭載し、これらを熱伝導媒体16を含
有する絶縁封止材15で一体的に封止する半導体装置の
製造方法において、絶縁封止材15の注型作業前に前処
理として絶縁封止材15を高温で連続的に攪拌し、注型
作業途中においても絶縁封止材15を高温保持してその
粘度を低下させることにより熱伝導媒体16の沈降速度
を大にし、電力素子13.14の周辺に高熱伝導部17
を形成すると共に制御素子12の周辺に低熱伝導部18
を形成して高熱伝導部17と低熱伝導部18との二層に
分離するものである。
〈作用〉 上記課題解決手段において、絶縁封止材15の注型作業
前に前処理として絶縁封止材15を高温で連続的に攪拌
し、注型作業途中においても絶縁封止材15を高温保持
してその粘度を低下させることにより熱伝導媒体16の
沈降速度を大にしているので、−工程で電力素子13.
14を封止する高熱伝導部17と、制御素子12を封止
する低熱伝導部18との熱分離が有効に行い得る。
また、これにより、同一パッケージ内に熱匂配をもたせ
ることができ、電子素子13.14の発熱する熱が制御
素子12に伝達しにくくなり、半導体装置としては使用
温度範囲の設定を電力素子。
13.14i111の許容接合温度範囲内で使用できる
様になるので、使用温度範囲の広い半導体装置を提供で
きる。
〈実施例〉 以下、本発明の一実施例を第1図に基づいて詳述する。
第1図は本発明の一実施例を示すボッティング法で絶縁
封止された半導体装置の断面図である。
図示の如く、本実施例の半導体装置は、基板11上にI
Cを含む制御素子12と電力素子(ヒートスプレツタ−
13,パワーチップ14)とを組み合わせた複合素子が
搭載され、該複合素子が熱伝導媒体(フィラー)16が
含有された絶縁封止材15でポツティング法により一体
的に封止され、前記電力素子13.14の周辺に熱伝導
媒体16が凝集する高熱伝導部17と、前記制御素子1
2の周辺に熱伝導媒体・16をほとんど分布させない低
熱伝導部18が形r&されたものである。
前記制御素子12は、基板11の一側部に搭載されてお
り、該制御素子12の両端には、半導体受動素子20(
例えば、コンデンサーや抵抗等)が対向するように載置
されている。
前記電力素子13.14は、基板11の他側部に搭載さ
れている。該パワーチップ14は、ヒートスプレツタ1
3上に載置されており、その上面よりアルミニウム線等
のボンディングワイヤー21にて基板11に接続されて
いる。
前記基板11の一側部には、リード端子22が取り付け
られており、該リード端子22の一部が絶縁封止材15
から突出している。
前記絶縁封止材15は、熱伝導媒体16の沈降を防止す
るため超微粉シリカおよびアルミナ等を含有する熱硬化
タイプの2液温合型エポキシ!I脂が使用されている。
該制御素子12および電力素子13.14が一体となる
よう箱状(パッケージ)に形成されている。
次に、上記半導体装置の製造方法について説明する。
まず、電力素子13.14の発熱量は高いので、電力素
子13.14をリード端子22から離れた位置で基板1
1に搭載し、制御素子12の発熱量は電力素子13.1
4に比べて低いので、制御素子12をリード端子22側
に搭載する。そして、リード端子22を上側にして熱伝
導媒体16を含有する絶縁封止材15を用いてポツティ
ング法で絶縁封止する。
このとき使用する絶縁封止材15は、主剤と硬化剤とが
別々になっている2液温合熱硬化タイプのエポキシ樹脂
であり、主剤および硬化剤に夫々熱伝導媒体16を含有
しておく、そして、主剤と硬化剤とを夫々別々に、その
樹脂が硬化することなく粘度が最小となる温度(例えば
、80℃)で1時間放置する8次に、主剤と硬化剤とを
60℃に保温された別々の攪拌用ステンレス製容器に移
し連続的に攪拌を続ける。この攪拌を続けながら、その
一方で一台の半導体装置の注入充填に必要な量を取り出
し主剤と硬化剤とを混合し、箱(ケース)23内に注入
する。このとき、箱23も40〜60°Cに加熱保温し
ておく。注入後は、そのエポキシ樹脂の所定の硬化温度
で加熱し硬化させる。
このようにすると、そのエポキシ樹脂に対する所定の時
間条件内で、熱伝導媒体16をエポキシ層の下部に沈降
させることができ、電力素子13゜14の周辺に高熱伝
導部17と制御素子12の周辺に低熱伝導部18との2
層を一工程で形成することができる。
ここで、熱伝導媒体16の沈降について説明する。
液状エポキシ樹脂は非ニユートン流体であるが、高温に
して粘度を下げた状態では、ニュートン流体に対するス
トークスの法則を適用できると考える。すなわち、沈降
速度は、熱伝導媒体16の粒子半径の2乗に正比例し、
粒子と液体の密度差とに比例し、液体の粘度に逆比例す
る。
したがって、樹脂を高温にして粘度を下げれば熱伝導媒
体16の沈降は大きくなる。
また、エポキシ樹脂には熱伝導媒体16の沈降を防止す
るため超微粒シリカを含有している。この超微粒シリカ
は、多くのSi  OH基を有しており、シラノール基
と水素結合を起こして3次元の網の目構造を形威し熱伝
導媒体16の沈降を防止している。したがって、絶縁封
止材15を高温で連続的に攪拌することによって、この
3次元の網の目構造を分断し熱伝導媒体16を容易に沈
降させることになる。
以上のように、構成部品が一体となった同一パッケージ
内において、絶縁封止材15の注型作業前に前処理とし
て絶縁封止材15を高温で連続的に攪拌し、注型作業途
中においても絶縁封止材15を高温保持してその粘度を
低下させることにより熱伝導媒体16の沈降速度を大に
しているので、−工程で電力素子13.14を封止する
高熱伝導部17と、制御素子12を封止する低熱伝導部
18との熱分離が有効に行い得る。
また、これにより、同一パッケージ内に熱匂配をもたせ
ることができ、電子素子13.14の発熱する熱が制御
素子12に伝達しにくくなり、半導体装置としては使用
温度範囲の設定を電力素子13.149111の許容接
合温度範囲内で使用できる様になるので、使用温度範囲
の広い半導体装置を提供できる。
なお、本発明は、上記実施例に限定されるものではなく
、本発明の範囲内で上記実施例に多くの修正および変更
を加え得ることは勿論である。
例えば、エポキシ樹脂の初期加熱速度、混合時の保温温
度を調整することにより熱伝導媒体の密度分布を変える
ことができるので、内蔵される半導体素子の許容温度に
最適の絶縁封止をつくることができる。
また、上記実施例ではポツティング法で説明したが、第
2図に示すようにキャスティング法でも同様な効果を得
ることができる。
〈発明の効果〉 以上の説明から明らかな通り、本発明によると、絶縁封
止材の注型作業前に前処理として絶縁封止材を高温で連
続的に攪拌し、注型作業途中においても絶縁封止材を高
温保持してその粘度を低下させることにより熱伝導媒体
の沈降速度を大にしているので、−工程で電力素子を封
止する高熱伝導部と、制御素子を封止する低熱伝導部と
の熱分離が有効に行い得る。
また、これにより、同一パッケージ内に熱匂配をもたせ
ることができ、電子素子の発熱する熱が制御素子に伝達
しにくくなり、半導体装置としては使用温度範囲の設定
を電力素子側の許容接合温度範囲内で使用できる様にな
るので、使用温度範囲の広い半導体装置を提供できる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すポツティング法で絶縁
封止された半導体装置の断面図、第2図は本発明の他の
実施例を示すキャスティング法で絶縁封止された場合の
半導体装置の断面図、第3図は従来の半導体装置の断面
図である。 11:基板、12:制御素子、13.14:電力素子、
15:絶縁封止材、16:熱伝導媒体(フィラー)、1
7:高熱伝導部、18:低熱伝導部。 出 願 人 シャープ株式会社 代 理 人 中 村恒久 第2図 第3図 第 11:基板 12:制’4P系ケ D、!4−:東〃本テ /り:比♂を封止材

Claims (1)

    【特許請求の範囲】
  1. 基板上に制御素子と電力素子とを組み合わせた複合素子
    を搭載し、これらを熱伝導媒体を含有する絶縁封止材で
    一体的に封止する半導体装置の製造方法において、絶縁
    封止材の注型作業前に前処理として絶縁封止材を高温で
    連続的に攪拌し、注型作業途中においても絶縁封止材を
    高温保持してその粘度を低下させることにより熱伝導媒
    体の沈降速度を大にし、電力素子の周辺に高熱伝導部を
    形成すると共に制御素子の周辺に低熱伝導部を形成して
    高熱伝導部と低熱伝導部との二層に分離することを特徴
    とする半導体装置の製造方法。
JP16792989A 1989-06-28 1989-06-28 半導体装置の製造方法 Expired - Fee Related JPH0713984B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16792989A JPH0713984B2 (ja) 1989-06-28 1989-06-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16792989A JPH0713984B2 (ja) 1989-06-28 1989-06-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0332032A true JPH0332032A (ja) 1991-02-12
JPH0713984B2 JPH0713984B2 (ja) 1995-02-15

Family

ID=15858676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16792989A Expired - Fee Related JPH0713984B2 (ja) 1989-06-28 1989-06-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0713984B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998024122A1 (fr) * 1996-11-28 1998-06-04 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur
JP2010199152A (ja) * 2009-02-23 2010-09-09 Denso Corp 電子部品の成形封止方法及びそれによる電子部品

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998024122A1 (fr) * 1996-11-28 1998-06-04 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur
US6002166A (en) * 1996-11-28 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2010199152A (ja) * 2009-02-23 2010-09-09 Denso Corp 電子部品の成形封止方法及びそれによる電子部品

Also Published As

Publication number Publication date
JPH0713984B2 (ja) 1995-02-15

Similar Documents

Publication Publication Date Title
KR100208039B1 (ko) 고 전류 부하용의 열 소산 집적 회로 패키지
US7672132B2 (en) Electronic packaging apparatus and method
US20050228097A1 (en) Thermally conductive compositions and methods of making thereof
CN106415820A (zh) 具有覆盖至少一个半导体组件的包封物质的半导体模块
EP1460684B1 (en) No-flow underfill process and material therefor
CN101511942A (zh) 可固化的硅氧烷组合物和电子元件
CN103949613A (zh) 大功率模块用铝碳化硅高导热基板材料的制备方法
CN107004656B (zh) 电子装置
CN111262351B (zh) 一种电机定子结构及其灌封方法
US10832995B2 (en) Power module
CN108140621A (zh) 半导体装置和其制造方法
US4923908A (en) Epoxy compositions, and method of making same
JPH0332032A (ja) 半導体装置の製造方法
CN103146139A (zh) 电子部件封装用环氧树脂组合物和使用其的配备有电子部件的装置
JPS6191243A (ja) 半導体封止用樹脂組成物
EP1647052B1 (en) Underfill and mold compounds including siloxane-based aromatic diamines
CN108164753B (zh) 高导热绝缘氧化锌晶须及其制备方法和用途
CN219321128U (zh) 一种低成本高导热性能的灌封产品
EP0114000A1 (en) Thermally conducting filler for enclosing electrical components
CN110055020A (zh) 一种高导热系数的环氧灌封胶及制备方法
JPH1041435A (ja) 基板製造用配線体、基板およびこれらの製造方法
JPH10294404A (ja) 樹脂封止型電子装置及びその製造方法
JPH01271455A (ja) 注型樹脂
CN115762966A (zh) 一种低成本高导热性能的灌封产品及其灌封方法
CN212676959U (zh) 一种电机定子结构

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080215

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090215

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees