JPS63236142A

JPS63236142A - ソフトウエア監視装置

Info

Publication number: JPS63236142A
Application number: JP62070077A
Authority: JP
Inventors: Toshiro Tomita; 俊郎富田; Takashi Kadowaki; 隆門脇
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1987-03-24
Filing date: 1987-03-24
Publication date: 1988-10-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は、マルチ・レベルで設定されたマルチ・タスク
・プログラムが実行されるシｌｎ機システム内部で、指
定したタスク・プログラムについてシングル・ステップ
動作を行なうソフトウェア監視装置に関するものである
。

〈従来の技術〉最近、複数のタスク・プログラム（通信プログラム、表
示プログラム、印字プログラム等）にその優先レベルを
定め、１つのタスク・プログラム実行中に、優先レベル
が高く処理時間が短い別のタスク・プログラムの割り込
みがなされるマルチ・レベル、マルチ・タスク環境の計
鋒機システムが出現している。

一方、従来、計算機システムに６Ｇプるプログラムの進
行を監視するソフトウェア監視装置として、ロジック開
発システム、ロジック開発アナライザ等が挙げられるが
、これらの装置をリアルタイム・Ａベレーティング・シ
ステム上でのマルチ・タスク、マルチ・レベル環境の計
算機システムに用いようとしても、ブレイク条件、トリ
が条件が不足しているため、デバッグを行なう対染のタ
スク・プログラムを意図通りにシングル・ステップ動作
さ往ることができなかった。

即ら、停止さゼるタスク・プログラムのステップの１つ
前のステップにおいて、このタスク・プログラムより優
先レベルが高いタスク・プログラムが割り込んだ場合、
この優先レベルが高いタスク・プログラム内のあるステ
ップを機械語にＩＩした際にこの機械語命令に対応する
プログラム・メモリ・アドレスが、前述した停止させる
タスク・プログラムのステップに対応するプログラム・
メモリ・アドレスと偶然一致ザることがあり、従来のソ
フトウェア［？Ｊｅ　ｌ　ｉｌｌはこの時点でプログラ
ム進行を停止させる。このため、所望の停止位置でない
箇所、優先レベルが高いタスク・プログラム中で停止す
るので、デバッグが困難であった。

〈発明が解決しようとする問題点〉本発明が解決しようとする問題は、マルチ・タスク、マ
ルチ・レベルの環境下にある計算機システムにおいて、
指定したタスク・プログラムより優先レベルの高いタス
ク・プ〔１グラムが割り込んだ場合でも影響がなくシン
グル・ステップ動作を行なえるようにすることであり、
デバッグが容易なソフトウェア監視装置を構成すること
を目的とする。

〈問題を解決するための手段〉以上の問題を解決した本発明は、マルチ・レベルで設定
されたマルチ・タスク・プログラムが実行される計算機
システム内部で、指定したタスク・プログラムについて
シングル・ステップ動作を行なうソフトウェア監視！装
置において、１つ先のタイミングで実行されるステップ
を１ｉｆｔ　訳して生じるプログラム・メモリ・アドレ
スをハードウェア・ブレイク・ポイントとして中央処理
装置を停止させるハードウェア・ブレイク手段と、現在
実行されているステップから生じるプログラム・メモリ
・アドレスと前記ハードウェア・ブレイク・ポイントと
を比較して一致した場合に前記ハードウェア・ブレイク
手段からブレイク信号を出力するように一致信舅を与え
るアドレス比較手段と、ハードウェア・ブレイク時点で
以前のタスク・レベル及びタスク番号と現在のタスク・
レベル及びタスク番号とを確認するタスク認識手段と、
ハードウェア・ブレイク時点でタスク・レベル及びタス
ク番号に変化があれば前記ハードウェア・ブレイク・ポ
イントをそのままとして前記中央処理装置を再起動させ
変化がなければ前記中央処理装置を停止させる処理制御
部とを備えるソフトウェア監視装置である。

〈作用〉本発明のソフトウェア監視装置は、１つ先のタイミング
で実行するタスク・プログラム・ステップに対応するプ
ログラム・メモリ・アドレスをハードウェア・ブレイク
・ポイントとして保持し、現在実行中のステップを翻訳
して生じるプログラム・メモリ・アドレスと一致した場
合に中央処理装置を一旦停止させる。そして、この時点
でのタスク・レベル及びタスクｔＳと以前のタスク・レ
ベル及びタスク番号とを確認し、変化があればハードウ
ェア・ブレイク・ポイントをそのままとして中央処理装
置を再起動させ、変化がなければ中央処理装置を停＋Ｌ
させる。

く実／７１！例〉第１図は本発明のソフトウェア監視装置を実現する機能
ブロック図である。

この図において、１は中央処理装置ＣＰＵ２のプログラ
ム・カウンタより得られる１つ先のタイミングで実行さ
れるタスク・プログラムのステップを機械語に翻訳した
際に生じるプログラム・メモリ・アドレスをハードウェ
ア・ブレーク・ポイントとして保持し、ターゲットとな
る中央処理装ｆｆ１ｃＰＬＪ２にハードウェア・ブレイ
ク信号（ＣＰＵ停止信号）を与えるハードウェア・ブレ
イク手段、３は現在実行中のタスク・プログラムのステ
ップを機械類に翻訳した際にバスＢから与えられるプロ
グラム・メモリ・アドレスと前述のハードウェア・ブレ
イク・ポイントとを比較して一致信号を出力するアドレ
ス比較手段であり、この構成は通常のソフトウェア監視
装置が有する機能と同等である。

そして、４は指定したタスク・プログラムのタスク・レ
ベルが設定され、現在実行しているタスク・プログラム
のタスク・レベルと設定されているタスク・レベルとの
一致を検出するタスク・レベル認識手段、５は指定した
タスク・プログラムのタスク番号が設定され、現在実行
しているタスク・プログラムのタスク番号と設定されて
いるタスク番号との一致を検出するタスク番号認識手段
である。ここで、タスク・レベルは複数のタスク・プロ
グラムの処理の優先順位を表わし、タスク番号は同じタ
スク・レベル内のプログラムを構成している各々のプロ
グラムを識別するものである。

更に、６はＲＯＭよりなり本発明の装置の動作手順をソ
フトウェア・アルゴリズムとして格納する処理制御部で
ある。

さて、以上のような本発明装置の動作を処１！ｌ！　１
ｔｉｉ御部６のアルゴリズムに従って、第１図と、第２
図の動作アルゴリズムを用いて説明づる。

装置の動作が開始すると、指定したタスク・プログラム
のタスク・レベルがタスク・レベル認識手段４に、タス
ク番号がタスク番号認識手段５に設定される。

そして、ＣＰＵ２のプログラム・カウンタより得られる
次のタイミングで実行されるプログラム・ステップを機
械工ｎに翻訳した際に生じるプログラム・メモリ・アド
レスをハードウェア・ブレイク手段１にハードウェア・
ブレイク・ポイントとして保持する。

一方、現在実行しているプログラム・ステップに対応す
るプログラム・メモリ・アドレスがパスＢ上より与えら
れ、アドレス比較手段３はこのメモリ・アドレスとハー
ドウェア・ブレイク・ポイントとを比較する。

もし一致すれば一致信号をハードウェア・ブレイク手段
１へ与え、ハードウェア・ブレイク手段１はＣＰＵ２を
この時点で停止させる。

この時点において、正常にＣＰＵ２がブレイクしたのか
、タスク・レベルのハードウェア割り込みあるいはタス
ク・レベルのソフトウェア割り込みによってＣＰＵ２が
ブレイクしたのか判別するため、タスク・レベル認識手
段４は、設定されているタスク・レベル値と現在実行し
ているプログラム・ステップのタスク・レベル値を比較
する。

更に、タスクＭ月認識手段５は、設定されているタスク
番号値と現在実行しているプログラム・ステップのタス
ク番号値とを比較する。

もしタスク・レベル、タスク１１号のどちらかに変化が
あった場合はハードウェア・ブレーク・ポイントをその
ままとして、タスク・レベル、タスク１１号が一致する
箇所までＣＰＵ２を走らゼ、タスク・レベル、タスク番
号比較動作を繰り返す。

タスク・レベル、タスク１１号とも変化がない場合は、
正常にＣＰ　ＬＪ　２が停止したものとみなす。

第３図に本発明装置の動作の例をタイムチャートとして
表わす。

この図においては、シングル・ステップ動作を行なう目
的のタスク・プログラムを５ＷＩ３（へ）とする。

タスク・プログラムＳＷ３が起動すると、上位のタスク
・レベルのハードウェア割り込みＨＷ［１，２，３及び
ソフトウェア割り込み５Ｗ１１゜２（（イ）、（ロ）、
（ハ）、（ニ）、（ホ））が発生する。これらの割り込
みステップを割り込む順にａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ
とする。

通常は、■−＋　６−＋■−）ｉ）　−＋　Ｃ−＋　ｄ
−１６−＋　ｆ　−＋　ｇ→■→■の順でステップが進
行する。

本発明によれば、タスク・プログラム５ＷＩ３が進行中
に上記ステップａ、ｂ、ｃ、ｄ、ｅ、ｆ。

９の割り込みがありハードウェア・ブレイク手段により
ＣＰＵ動作が停止した場合でも、タスク・レベル、タス
ク番号を確認し、タスク・レベル、タスク１号が一致す
るまでＣＰＵを走行させる。

このような動作により、割り込みステップａ。

ｂ、ｃ、ｄ、ｅ、ｆ、ｇを無視してタスク・プログラム
ＳＷ３のシングル・ステップ動作（■→■→■→０）が
可能である。

このように本発明の装置は、所定のタスク・プログラム
実行中に優先し、ベルが上位のυＪり込みがあっても、
これに影響されることなくシングル・ステップ動作を行
なうことができる。

〈発明の効果〉本発明のソフトウェア監視装置は、１つ先のタイミング
で実行するタスク・プログラム・ステップに対応するプ
ログラム・メモリ・アドレスをハードウェア・ブレイク
・ポイントとして保持し、現在実行中のステップを翻訳
して生じるプログラム・メモリ・アドレスと一致した場
合に中央処理装置を一旦停止させ、この時点でのタスク
・レベル及びタスク番号と以前のタスク・レベル及びタ
スク番号とを確認し、変化があればハードウェア・ブレ
イク・ポイントをそのままとして中央・処理装置を再起
動させ、変化がなければ中央処理装置を停止させる作用
により、次の効果が得られる。

即ち、マルチ・タスク、マルチ・レベルの環境下にある
計算機システムにおいて、指定したタスク・プログラム
より優先レベルの高いタスク・プログラムが割り込んだ
場合でも影響されることなくシングル・ステップ動作を
行なうことができ、デバッグが容易なソフトウェア監視
装置を構成することができる。

【図面の簡単な説明】

第１図は本発明を実施した装置を実現する機能ブロック
図、第２図は本発明装置の動作を表わすアルゴリズム、
第３図は本発明装置の動作を表わすタイムチャートであ
る。１・・・ハードウェア・ブレイク手段、２・・・中央処
理装置ＣＰＬＪ、３・・・アドレス比較手段、４・・・
タスク・レベル認識手段、５・・・タスク番号認識手段、６・・・処理制御部ＲＯ
Ｍ。箆１図

Claims

【特許請求の範囲】

マルチ・レベルで設定されたマルチ・タスク・プログラ
ムが実行される計算機システム内部で、指定したタスク
・プログラムについてシングル・ステップ動作を行なう
ソフトウェア監視装置において、１つ先のタイミングで
実行されるステップを翻訳して生じるプログラム・メモ
リ・アドレスをハードウェア．ブレイク・ポイントとし
て中央処理装置を停止させるハードウェア・ブレイク手
段と、現在実行されているステップから生じるプログラ
ム・メモリ・アドレスと前記ハードウェア・ブレイク・
ポイントとを比較して一致した場合に前記ハードウェア
・ブレイク手段からブレイク信号を出力するように一致
信号を与えるアドレス比較手段と、ハードウェア・ブレ
イク時点で以前のタスク・レベル及びタスク番号と現在
のタスク・レベル及びタスク番号とを確認するタスク認
識手段と、ハードウェア・ブレーク時点でタスク・レベ
ル及びタスク番号に変化があれば前記ハードウェア・ブ
レイク・ポイントをそのままとして前記中央処理装置を
再起動させ変化がなければ前記中央処理装置を停止させ
る処理制御部とを備えるソフトウェア監視装置。