JPH063903B2 - クロツク再生回路 - Google Patents
クロツク再生回路Info
- Publication number
- JPH063903B2 JPH063903B2 JP3032885A JP3032885A JPH063903B2 JP H063903 B2 JPH063903 B2 JP H063903B2 JP 3032885 A JP3032885 A JP 3032885A JP 3032885 A JP3032885 A JP 3032885A JP H063903 B2 JPH063903 B2 JP H063903B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- phase
- signal
- burst signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Television Receiver Circuits (AREA)
- Television Systems (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は時分割多重された衛星通信などバースト状の変
調信号からクロックを再生する回路に係り、特に２系統
以上のクロック再生用の位相検出が可能な２系統以上の
信号を時分割多重された変調信号からクロックを安定に
再生するに好適なクロック再生回路に関する。
調信号からクロックを再生する回路に係り、特に２系統
以上のクロック再生用の位相検出が可能な２系統以上の
信号を時分割多重された変調信号からクロックを安定に
再生するに好適なクロック再生回路に関する。
従来のバースト状の変調信号からクロックを再生するた
めのクロック再生回路は、特開昭55-49056号に記載され
ているように、対雑音、特性のすぐれたＰＬＬとバース
ト先頭で立上りの早い広帯域の共振回路とを切替ること
によりバースト先頭で過渡応答が早く、過渡時以後は雑
音の少ないクロック信号を再生することができるように
なっていた。しかし、バースト先頭付近での過渡時に再
生されたクロック信号の雑音を少なくする点については
配慮されていなかった。
めのクロック再生回路は、特開昭55-49056号に記載され
ているように、対雑音、特性のすぐれたＰＬＬとバース
ト先頭で立上りの早い広帯域の共振回路とを切替ること
によりバースト先頭で過渡応答が早く、過渡時以後は雑
音の少ないクロック信号を再生することができるように
なっていた。しかし、バースト先頭付近での過渡時に再
生されたクロック信号の雑音を少なくする点については
配慮されていなかった。
ＭＵＳＥ方式は、ハイビジョン放送を実施することを目
的に開発されたテレビジョン信号の帯域圧縮伝送方式で
あるが、このＭＵＳＥ方式と関連して、音声信号がディ
ジタル符号化され、ＦＭ変調後の映像信号の垂直ブラン
キング期間に、同一の搬送波周波数を直接ＱＰＳＫ変調
して該音声信号を時分割多重して伝送するＲＦ−ＴＤＭ
（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ−Ｔｉｍｅ Ｄｉｖ
ｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘ）方式が提案されてい
る。
的に開発されたテレビジョン信号の帯域圧縮伝送方式で
あるが、このＭＵＳＥ方式と関連して、音声信号がディ
ジタル符号化され、ＦＭ変調後の映像信号の垂直ブラン
キング期間に、同一の搬送波周波数を直接ＱＰＳＫ変調
して該音声信号を時分割多重して伝送するＲＦ−ＴＤＭ
（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ−Ｔｉｍｅ Ｄｉｖ
ｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘ）方式が提案されてい
る。
即ち、この場合、音声信号と映像信号のそれぞれが、そ
れ単独で見るとバースト状の変調信号ということになる
わけである。
れ単独で見るとバースト状の変調信号ということになる
わけである。
かかるバースト状の変調信号を復調するに際して、映像
信号（バースト）の復調に用いていたクロックでは、復
調対象が音声信号（バースト）に変わったとき（特にそ
の変わった頭初では）、音声信号復調用のクロックとし
ては、適切な位相でなく、位相ずれが起きているのが普
通であるが（この位相ずれの起きていることに対し、ク
ロック信号の雑音という呼び方をここではしている）、
従来はこの位相ずれを修正することには配慮が払われて
いなかったわけである。
信号（バースト）の復調に用いていたクロックでは、復
調対象が音声信号（バースト）に変わったとき（特にそ
の変わった頭初では）、音声信号復調用のクロックとし
ては、適切な位相でなく、位相ずれが起きているのが普
通であるが（この位相ずれの起きていることに対し、ク
ロック信号の雑音という呼び方をここではしている）、
従来はこの位相ずれを修正することには配慮が払われて
いなかったわけである。
本発明の目的は、第１のバースト信号と第２のバースト
信号との変調方式が異なりクロック速度が同一あるいは
整数倍の伝送方式を受信する場合において、バースト状
に時分割多重された変調信号からクロックを再生する際
に、バースト先頭付近でも雑音の少ないクロックを再生
するクロック再生回路を提供することにある。
信号との変調方式が異なりクロック速度が同一あるいは
整数倍の伝送方式を受信する場合において、バースト状
に時分割多重された変調信号からクロックを再生する際
に、バースト先頭付近でも雑音の少ないクロックを再生
するクロック再生回路を提供することにある。
本発明の要点は、第１のバースト信号と第２のバースト
信号との変調方式が異なりクロック速度が同一あるいは
整数倍の伝送方式を受信する場合において、２系統以上
の時分割多重された変調信号をおのおの復調し、安定な
クロック再生回路出力のクロックを可変遅延回路を通過
させ、他の系のクロックとして用いるためにその出力と
他の系の復調回路から得た復調信号のクロック位相との
差を検出しその出力で可変遅延回路の遅延時間を制御す
ることで、安定な雑音の少ないクロックを得ることにあ
る。
信号との変調方式が異なりクロック速度が同一あるいは
整数倍の伝送方式を受信する場合において、２系統以上
の時分割多重された変調信号をおのおの復調し、安定な
クロック再生回路出力のクロックを可変遅延回路を通過
させ、他の系のクロックとして用いるためにその出力と
他の系の復調回路から得た復調信号のクロック位相との
差を検出しその出力で可変遅延回路の遅延時間を制御す
ることで、安定な雑音の少ないクロックを得ることにあ
る。
以下、本発明の一実施例を第１図により説明する。１は
入力端子、２，３は復調回路、４はクロック再生回路、
５はクロック再生回路４を構成する位相検波器、６はク
ロック再生回路４を構成するループフィルタ、７はクロ
ック再生回路４を構成する電圧制御形発振器、８は電圧
制御形可変遅延回路、９は位相検波器、10はタイミング
発生回路、11はサンプルホールド回路、12は切替回路、
13はループフィルタ、14はクロック再生回路４が正常に
クロックを発生しているかの位相同期検出回路、15は電
圧発生回路である。
入力端子、２，３は復調回路、４はクロック再生回路、
５はクロック再生回路４を構成する位相検波器、６はク
ロック再生回路４を構成するループフィルタ、７はクロ
ック再生回路４を構成する電圧制御形発振器、８は電圧
制御形可変遅延回路、９は位相検波器、10はタイミング
発生回路、11はサンプルホールド回路、12は切替回路、
13はループフィルタ、14はクロック再生回路４が正常に
クロックを発生しているかの位相同期検出回路、15は電
圧発生回路である。
入力端子１に入力する時分割多重された変調信号を復調
回路２および復調回路３で復調する。いま、時分割多重
された信号がたとえば復調回路２の出力が復調回路３の
出力より長時間の復調信号を得られているような信号で
あり、復調回路２の出力からクロックを再生した方が、
復調回路３の出力からクロックを再生するよりも安定度
の高いクロックを再生できる場合とし、復調回路２の出
力と復調回路３の出力とのクロック周波数が同一とす
る。復調回路２の出力から位相検波器５、ループフィル
タ６および電圧制御形発振器７でＰＬＬ構成されたクロ
ック再生回路４でクロックを再生する。このクロック再
生回路４で再生したクロックは安定度が高く周波数が復
調回路３の出力から再生されるクロックと同一なので、
電圧制御形可変遅延回路８を介したクロック信号と復調
回路３の出力とを位相検波器９で位相比較してその出力
をサンプルホールド回路11、切替回路12およびループフ
ィルタ13を介して電圧制御形可変遅延回路８に負帰還す
ることで、復調回路３の出力に位相を合せたクロックを
再生する。このように安定したクロックを可変遅延回路
を介して位相比較し、可変遅延回路に負帰還して復調回
路３の出力に適した位相を合せるため、バーストの先頭
においても安定でかつ復調回路２あるいは３の遅延時間
差が変化しても復調回路３の出力に適した位相のクロッ
クを得ることができる効果がある。
回路２および復調回路３で復調する。いま、時分割多重
された信号がたとえば復調回路２の出力が復調回路３の
出力より長時間の復調信号を得られているような信号で
あり、復調回路２の出力からクロックを再生した方が、
復調回路３の出力からクロックを再生するよりも安定度
の高いクロックを再生できる場合とし、復調回路２の出
力と復調回路３の出力とのクロック周波数が同一とす
る。復調回路２の出力から位相検波器５、ループフィル
タ６および電圧制御形発振器７でＰＬＬ構成されたクロ
ック再生回路４でクロックを再生する。このクロック再
生回路４で再生したクロックは安定度が高く周波数が復
調回路３の出力から再生されるクロックと同一なので、
電圧制御形可変遅延回路８を介したクロック信号と復調
回路３の出力とを位相検波器９で位相比較してその出力
をサンプルホールド回路11、切替回路12およびループフ
ィルタ13を介して電圧制御形可変遅延回路８に負帰還す
ることで、復調回路３の出力に位相を合せたクロックを
再生する。このように安定したクロックを可変遅延回路
を介して位相比較し、可変遅延回路に負帰還して復調回
路３の出力に適した位相を合せるため、バーストの先頭
においても安定でかつ復調回路２あるいは３の遅延時間
差が変化しても復調回路３の出力に適した位相のクロッ
クを得ることができる効果がある。
サンプル・ホールド回路11およびタイミング発生回路10
は時分割多重された変調信号のうち復調回路３が正常に
復調出力を得る期間のみ導通させ、それ以外の期間をホ
ールドすることで時分割多重された信号を効率良く復調
するためのものである。また位相同期検出回路14と切替
回路12および電圧発生回路15はクロック再生回路４が正
常なクロック再生をしていない間は電圧制御形可変遅延
回路８の制御電圧を一定として負帰還ループを開いてお
き、クロック再生回路４が正常にクロック再生をして始
めて負帰還ループを閉じることで、誤動作を防止するた
めにある。
は時分割多重された変調信号のうち復調回路３が正常に
復調出力を得る期間のみ導通させ、それ以外の期間をホ
ールドすることで時分割多重された信号を効率良く復調
するためのものである。また位相同期検出回路14と切替
回路12および電圧発生回路15はクロック再生回路４が正
常なクロック再生をしていない間は電圧制御形可変遅延
回路８の制御電圧を一定として負帰還ループを開いてお
き、クロック再生回路４が正常にクロック再生をして始
めて負帰還ループを閉じることで、誤動作を防止するた
めにある。
次に本発明をある衛星放送方式に用いた場合の一実施例
を示す。ある衛星放送方式とは、昭和59年７月のＮＨＫ
技研月報第27巻の19頁から30頁に記載されている「高品
位テレビの新しい伝送方式〜ＭＵＳＥ〜」である。第27
頁の音声多重方式に記載されているように、映像のリサ
ンプルクロックを周波数と位相が一致された音声クロッ
クで変調されて伝送された音声信号を復調する場合の本
発明の一実施例を第２図に示す。即ちＭＵＳＥ方式で
は、映像信号はアナログ形式で送られてくるので、これ
をＡ／Ｄ変換してディジタル処理するわけであるが、こ
のＡ／Ｄ変換に際し用いるサンプリングクロックがリサ
ンプルクロックである。一方ＱＰＳＫで変調され送られ
てきた音声信号のサンプルクロックは、ＭＵＳＥ方式で
は、前記映像信号のリサンプルクロックと同一周波数、
同一位相で本来送られてくるわけであるが、伝送の途中
で遅延時間差があったり、温度ドリフトがあったりで、
映像信号用のリサンプルクロックを、そのまま音声信号
用のサンプルクロックに用いるのは適当でなく、これを
修正する必要がある。このような場合に適用した実施例
を第２図に示す。16は信号入力端子、17は映像系復調回
路、18はＦＭ復調回路、19はクロック再生回路、20は映
像系信号処理回路、21は映像出力、22はアナログ・ディ
ジタル変換回路、23はディジタル位相比較器、24はディ
ジタルのループフィルタ、25はディジタル・アナログ変
換回路、26は電圧制御形発振器、27は位相同期検出回
路、28はタイミング発生回路、29はミクサ、30は局部発
振器、31は４相位相検波器、32,33はデータストローブ
回路、34,35は乗算器、36,37はアナログの位相検波器、
38は加算器、39はサンプル・ホールド回路、40は電圧発
生回路、41は切替回路、42はループフィルタ、43は電圧
制御形可変遅延回路、44はディジタル信号処理回路、45
はディジタル・アナログ変換回路、46はしゃ断回路、47
は音声出力である。
を示す。ある衛星放送方式とは、昭和59年７月のＮＨＫ
技研月報第27巻の19頁から30頁に記載されている「高品
位テレビの新しい伝送方式〜ＭＵＳＥ〜」である。第27
頁の音声多重方式に記載されているように、映像のリサ
ンプルクロックを周波数と位相が一致された音声クロッ
クで変調されて伝送された音声信号を復調する場合の本
発明の一実施例を第２図に示す。即ちＭＵＳＥ方式で
は、映像信号はアナログ形式で送られてくるので、これ
をＡ／Ｄ変換してディジタル処理するわけであるが、こ
のＡ／Ｄ変換に際し用いるサンプリングクロックがリサ
ンプルクロックである。一方ＱＰＳＫで変調され送られ
てきた音声信号のサンプルクロックは、ＭＵＳＥ方式で
は、前記映像信号のリサンプルクロックと同一周波数、
同一位相で本来送られてくるわけであるが、伝送の途中
で遅延時間差があったり、温度ドリフトがあったりで、
映像信号用のリサンプルクロックを、そのまま音声信号
用のサンプルクロックに用いるのは適当でなく、これを
修正する必要がある。このような場合に適用した実施例
を第２図に示す。16は信号入力端子、17は映像系復調回
路、18はＦＭ復調回路、19はクロック再生回路、20は映
像系信号処理回路、21は映像出力、22はアナログ・ディ
ジタル変換回路、23はディジタル位相比較器、24はディ
ジタルのループフィルタ、25はディジタル・アナログ変
換回路、26は電圧制御形発振器、27は位相同期検出回
路、28はタイミング発生回路、29はミクサ、30は局部発
振器、31は４相位相検波器、32,33はデータストローブ
回路、34,35は乗算器、36,37はアナログの位相検波器、
38は加算器、39はサンプル・ホールド回路、40は電圧発
生回路、41は切替回路、42はループフィルタ、43は電圧
制御形可変遅延回路、44はディジタル信号処理回路、45
はディジタル・アナログ変換回路、46はしゃ断回路、47
は音声出力である。
信号入力端子16に変調された信号が入力し映像系復調回
路17で映像系の復調をして映像出力21に映像の出力を得
る。入力信号をＦＭ復調回路18でＦＭ復調し、アナログ
・ディジタル変換回路22でアナログ・ディジタル変換
し、映像系信号処理回路20でディジタル的に信号処理し
て内蔵しているディジタル・アナログ変換回路にて変換
して映像出力として映像出力21に得る。映像系信号処理
回路20および29〜47に示す音声系の復調回路に用いるク
ロックはアナログ・ディジタル変換した出力のディジタ
ル信号をディジタル位相比較器23で位相比較し、ループ
フィルタ24を介してディジタル・アナログ変換回路25で
アナログ信号にして電圧制御形発振器26を制御する。そ
の電圧制御形発振器をアナログ・ディジタル変換回路の
変換タイミング・クロックとして帰還することで変調さ
れた信号に同期したクロックを再生する。
路17で映像系の復調をして映像出力21に映像の出力を得
る。入力信号をＦＭ復調回路18でＦＭ復調し、アナログ
・ディジタル変換回路22でアナログ・ディジタル変換
し、映像系信号処理回路20でディジタル的に信号処理し
て内蔵しているディジタル・アナログ変換回路にて変換
して映像出力として映像出力21に得る。映像系信号処理
回路20および29〜47に示す音声系の復調回路に用いるク
ロックはアナログ・ディジタル変換した出力のディジタ
ル信号をディジタル位相比較器23で位相比較し、ループ
フィルタ24を介してディジタル・アナログ変換回路25で
アナログ信号にして電圧制御形発振器26を制御する。そ
の電圧制御形発振器をアナログ・ディジタル変換回路の
変換タイミング・クロックとして帰還することで変調さ
れた信号に同期したクロックを再生する。
一方、変調された信号をミクサ29、局部発振器30で周波
数変換し、４相位相検波器31で４相位相検波してベース
バンドの伝送波形いわゆるＩとＱのアイパターンを得
る。それぞれの波形を乗算器34および35で自乗して伝送
クロック周波数成分を抽出し、その抽出されたクロック
周波数成分と映像系復調回路17で得られ電圧制御形可変
遅延回路43で遅延したクロックとアナログ位相検波器36
および37で位相比較し、その誤差信号を加算器38で加算
し、サンプル・ホールド回路39、切替回路41およびルー
プフィルタ42を介して電圧制御形可変遅延回路43の制御
電圧として帰還することで伝送クロック周波数成分で伝
送波形に位相の合ったクロックを得ることができる。こ
のクロックをデータストローブ回路32および33のストロ
ーブクロックとして用い、その出力をディジタル信号処
理回路44、ディジタル・アナログ変換回路45で伝送され
た音声のディジタル信号をアナログ信号に変換し、しゃ
断回路46を介して音声出力47に音声信号を得る。サンプ
ルホールド回路39およびタイミング発生回路28は時分割
多重された変調信号のうち音声系の信号を受けている期
間は導通（サンプル）させ、映像系の信号を受けている
期間は前の値をホールドする回路であり、映像系の信号
による外乱を防いだり導通期間にすみやかに所望値に収
束させたり効率良く復調するためである。位相同期検出
回路27、切替回路41、電圧発生回路40およびしゃ断回路
46はクロック発生回路19が正常なクロック再生をしてい
ない場合に帰還ループを開いて誤動作を防止したり、音
声出力をしゃ断して異常音を防止するためにある。
数変換し、４相位相検波器31で４相位相検波してベース
バンドの伝送波形いわゆるＩとＱのアイパターンを得
る。それぞれの波形を乗算器34および35で自乗して伝送
クロック周波数成分を抽出し、その抽出されたクロック
周波数成分と映像系復調回路17で得られ電圧制御形可変
遅延回路43で遅延したクロックとアナログ位相検波器36
および37で位相比較し、その誤差信号を加算器38で加算
し、サンプル・ホールド回路39、切替回路41およびルー
プフィルタ42を介して電圧制御形可変遅延回路43の制御
電圧として帰還することで伝送クロック周波数成分で伝
送波形に位相の合ったクロックを得ることができる。こ
のクロックをデータストローブ回路32および33のストロ
ーブクロックとして用い、その出力をディジタル信号処
理回路44、ディジタル・アナログ変換回路45で伝送され
た音声のディジタル信号をアナログ信号に変換し、しゃ
断回路46を介して音声出力47に音声信号を得る。サンプ
ルホールド回路39およびタイミング発生回路28は時分割
多重された変調信号のうち音声系の信号を受けている期
間は導通（サンプル）させ、映像系の信号を受けている
期間は前の値をホールドする回路であり、映像系の信号
による外乱を防いだり導通期間にすみやかに所望値に収
束させたり効率良く復調するためである。位相同期検出
回路27、切替回路41、電圧発生回路40およびしゃ断回路
46はクロック発生回路19が正常なクロック再生をしてい
ない場合に帰還ループを開いて誤動作を防止したり、音
声出力をしゃ断して異常音を防止するためにある。
ミクサ29、局部発振器30での周波数変換は、ＦＭ復調回
路18と４位相検波器31の動作の適当な周波数が異なるた
めに用いるが、同一周波数でそれらの復調、検波が可能
な場合には無くても良い。また、乗算器34と35アナログ
位相検波器36と37および加算器38は４相位相、検出出力
のＩとＱの波形の両方からクロックの位相検出し、加算
器38で平均して帰還ループを構成しているが、Ｉあるい
はＱの一方のみでも動作する場合には乗算器34、アナロ
グ位相検波器36および加算器38を削除し、アナログ位相
検波器37の出力をサンプルホールド回路39の入力に接続
するかあるいは乗算器35、アナログ位相検波器37および
加算器38を削除し、アナログ位相検波器36の出力をサン
プルホールド回路39の入力に接続するかしてもよい。
路18と４位相検波器31の動作の適当な周波数が異なるた
めに用いるが、同一周波数でそれらの復調、検波が可能
な場合には無くても良い。また、乗算器34と35アナログ
位相検波器36と37および加算器38は４相位相、検出出力
のＩとＱの波形の両方からクロックの位相検出し、加算
器38で平均して帰還ループを構成しているが、Ｉあるい
はＱの一方のみでも動作する場合には乗算器34、アナロ
グ位相検波器36および加算器38を削除し、アナログ位相
検波器37の出力をサンプルホールド回路39の入力に接続
するかあるいは乗算器35、アナログ位相検波器37および
加算器38を削除し、アナログ位相検波器36の出力をサン
プルホールド回路39の入力に接続するかしてもよい。
なお、第１図、第２図の本発明の一実施例においては、
２系統のクロック再生が可能で位相関係が固定された同
一周波数のクロックで説明したが、２系統のクロック再
生が可能であり位相関係が固定されてかつ整数比であれ
ば２系統のクロックの間におのおの整数分の１の分周器
をもつＰＬＬで位相ロックした後に用いれば良い。
２系統のクロック再生が可能で位相関係が固定された同
一周波数のクロックで説明したが、２系統のクロック再
生が可能であり位相関係が固定されてかつ整数比であれ
ば２系統のクロックの間におのおの整数分の１の分周器
をもつＰＬＬで位相ロックした後に用いれば良い。
次に電圧制御形可変遅延回路の具体的回路を、第３図、
第４図に示す。48は入力端子、49は出力端子、50は電圧
制御入力端子、51,52,53はコイル、54,55,56はバリキャ
ップ、57は抵抗、58は容量、59〜64はインバータ、65,6
6,67は抵抗、68,69,70はバリキャップである。ともに電
圧制御入力端子50の電圧変化にともなってバリキャップ
の容量が変化することを利用している。
第４図に示す。48は入力端子、49は出力端子、50は電圧
制御入力端子、51,52,53はコイル、54,55,56はバリキャ
ップ、57は抵抗、58は容量、59〜64はインバータ、65,6
6,67は抵抗、68,69,70はバリキャップである。ともに電
圧制御入力端子50の電圧変化にともなってバリキャップ
の容量が変化することを利用している。
次に電圧制御形可変遅延回路の可変遅延量の変化幅の多
い例を第５図に示す。71は入力端子、72〜75は固定の遅
延量を有した遅延回路、76は切替回路、77は第３図ある
いは第４図に示すような電圧制御形可変遅延回路、78,7
9はコンパレータ、80,81はコンパレータ78,79の比較電
圧用電圧源、82は切替回路76を制御する制御回路であ
る。固定の遅延回路を直列に72〜75と４個設け、その途
中からの出力を切替回路76で切替え固定の遅延回路の遅
延量を電圧制御形可変遅延回路で微小に可変することで
可変量を大きくする。まず初めに切替回路76は中央（73
と74の接続点）に接続され、電圧制御入力端子50で電圧
制御形可変遅延回路77を制御するが、遅延時間が少なく
電圧制御入力端子50の電圧がたとえば上昇してある。値
になるとコンパレータ78が反転し制御回路82を介して切
替回路を切替え74と75の接続点に切替えると遅延時間が
多くなりさらに電圧制御形可変遅延回路77を制御しなが
ら最適な遅延時間とできる。また逆に切替回路76の接続
が74と75の接続点にあり、遅延時間が多すぎると電圧制
御入力端子50の電圧が下降してある値になるとコンパレ
ータ79が反転するので制御回路82を介して切替回路76を
73と74の接続点に切替る。このようにして制御電圧が電
圧制御形可変遅延回路77の制御範囲からはずれようとす
るとコンパレータ78と79で検出して固定遅延量を切替え
て行くことで可変遅延量を多くとるものである。
い例を第５図に示す。71は入力端子、72〜75は固定の遅
延量を有した遅延回路、76は切替回路、77は第３図ある
いは第４図に示すような電圧制御形可変遅延回路、78,7
9はコンパレータ、80,81はコンパレータ78,79の比較電
圧用電圧源、82は切替回路76を制御する制御回路であ
る。固定の遅延回路を直列に72〜75と４個設け、その途
中からの出力を切替回路76で切替え固定の遅延回路の遅
延量を電圧制御形可変遅延回路で微小に可変することで
可変量を大きくする。まず初めに切替回路76は中央（73
と74の接続点）に接続され、電圧制御入力端子50で電圧
制御形可変遅延回路77を制御するが、遅延時間が少なく
電圧制御入力端子50の電圧がたとえば上昇してある。値
になるとコンパレータ78が反転し制御回路82を介して切
替回路を切替え74と75の接続点に切替えると遅延時間が
多くなりさらに電圧制御形可変遅延回路77を制御しなが
ら最適な遅延時間とできる。また逆に切替回路76の接続
が74と75の接続点にあり、遅延時間が多すぎると電圧制
御入力端子50の電圧が下降してある値になるとコンパレ
ータ79が反転するので制御回路82を介して切替回路76を
73と74の接続点に切替る。このようにして制御電圧が電
圧制御形可変遅延回路77の制御範囲からはずれようとす
るとコンパレータ78と79で検出して固定遅延量を切替え
て行くことで可変遅延量を多くとるものである。
次に第５図に示すような可変遅延回路を用いた場合の本
発明の一実施例を第６図に示す。83は制御回路であり、
第２図と同一符号のものは同一機能を示す。切替回路76
を切替る場合に音声出力に異常音が発生するおそれのあ
る場合に、位相同期検出回路27の出力と制御回路82の出
力とのＯＲなどをとって、位相同期検出回路27の出力が
位相同期していない場合でも、制御回路82の出力で切替
回路76を切替る場合でも音声出力をしゃ断するものであ
る。
発明の一実施例を第６図に示す。83は制御回路であり、
第２図と同一符号のものは同一機能を示す。切替回路76
を切替る場合に音声出力に異常音が発生するおそれのあ
る場合に、位相同期検出回路27の出力と制御回路82の出
力とのＯＲなどをとって、位相同期検出回路27の出力が
位相同期していない場合でも、制御回路82の出力で切替
回路76を切替る場合でも音声出力をしゃ断するものであ
る。
この制御回路83の具体的例を第７図に示す。85は位相同
期検出回路27の出力に接続される入力端子、86はディジ
タル・アナログ変換回路45の出力に接続される入力端
子、87,88はＯＲ回路、89,90はコンパレータ、91,92は
コンパレータ89,90の比較電圧用電圧源である。切替回
路76を切替る場合には制御電圧が変化するためコンパレ
ータ89あるいは90のどちらかが反転するどちらかが反転
すればＯＲ回路87の出力に信号がでるためＯＲ回路88を
介してしゃ断回路46をしゃ断状態として音声出力を切
る。一方位相同期検出回路27が同期していないことを検
出すると入力端子85およびＯＲ回路88を介してしゃ断回
路46をしゃ断する。
期検出回路27の出力に接続される入力端子、86はディジ
タル・アナログ変換回路45の出力に接続される入力端
子、87,88はＯＲ回路、89,90はコンパレータ、91,92は
コンパレータ89,90の比較電圧用電圧源である。切替回
路76を切替る場合には制御電圧が変化するためコンパレ
ータ89あるいは90のどちらかが反転するどちらかが反転
すればＯＲ回路87の出力に信号がでるためＯＲ回路88を
介してしゃ断回路46をしゃ断状態として音声出力を切
る。一方位相同期検出回路27が同期していないことを検
出すると入力端子85およびＯＲ回路88を介してしゃ断回
路46をしゃ断する。
本発明によれば、第１のバースト信号と第２のバースト
信号との変調方式が異なりクロック速度が同一あるいは
整数倍の伝送方式を受信する場合であり、本来、第１の
バースト信号のクロックを第２のバースト信号のクロッ
クに使用できる伝送方式を受信するにあたり、復調系の
遅延時間差や温度変化による変動を吸収するために、安
定にクロック再生した第１のバースト信号と第２のバー
スト信号のどちらかの系のクロックを可変遅延回路で遅
延させて他の再生系で位相比較して遅延量を制御するの
で、周波数が異なる場合と違い応答を速くする必要がな
く、ループフィルタを十分にきかせることができ、第２
のバースト信号の先頭にクロックインのためのプリアン
ブル期間がない場合でもバースト先頭付近でも雑音の少
ないクロックを再生できる効果がある。
信号との変調方式が異なりクロック速度が同一あるいは
整数倍の伝送方式を受信する場合であり、本来、第１の
バースト信号のクロックを第２のバースト信号のクロッ
クに使用できる伝送方式を受信するにあたり、復調系の
遅延時間差や温度変化による変動を吸収するために、安
定にクロック再生した第１のバースト信号と第２のバー
スト信号のどちらかの系のクロックを可変遅延回路で遅
延させて他の再生系で位相比較して遅延量を制御するの
で、周波数が異なる場合と違い応答を速くする必要がな
く、ループフィルタを十分にきかせることができ、第２
のバースト信号の先頭にクロックインのためのプリアン
ブル期間がない場合でもバースト先頭付近でも雑音の少
ないクロックを再生できる効果がある。
第１図は本発明の一実施例の回路図、第２図は本発明の
他の実施例の回路図、第３図は電圧制御形可変遅延回路
の一具体例回路図、第４図は電圧制御形可変遅延回路の
他の具体例回路図、第５図は電圧制御形可変遅延回路の
さらに他の具体例回路図、第６図は本発明のさらに他の
実施例の回路図、第７図は音声出力しゃ断回路の制御回
路の一具体例回路図である。 ２，３…復調回路、 ４，19…クロック再生回路、 ８，43,77…電圧制御形可変遅延回路、 ９，36,37…位相検波器、 11,39…サンプル・ホールド回路、 12,41…切替回路、 14,27…位相同期検出回路、 46…しゃ断回路。
他の実施例の回路図、第３図は電圧制御形可変遅延回路
の一具体例回路図、第４図は電圧制御形可変遅延回路の
他の具体例回路図、第５図は電圧制御形可変遅延回路の
さらに他の具体例回路図、第６図は本発明のさらに他の
実施例の回路図、第７図は音声出力しゃ断回路の制御回
路の一具体例回路図である。 ２，３…復調回路、 ４，19…クロック再生回路、 ８，43,77…電圧制御形可変遅延回路、 ９，36,37…位相検波器、 11,39…サンプル・ホールド回路、 12,41…切替回路、 14,27…位相同期検出回路、 46…しゃ断回路。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 7/00 Ａ 9070−5Ｃ
Claims (6)
- 【請求項１】時系列的に伝送されてくる第１のバースト
信号と第２のバースト信号の、それぞれについて施され
ている変調方式が異なり、それぞれについてのクロック
速度が同一あるいは整数倍の関係にある、かかる第１の
バースト信号と第２のバースト信号からなる伝送信号を
受信し、クロックを抽出するクロック再生回路におい
て、 受信した前記第１のバースト信号と第２のバースト信号
のうち、どちらか一方のバースト信号からクロックを抽
出、再生するクロック再生手段と、 該クロック再生手段により抽出されたクロックを入力さ
れ遅延させて出力する電圧制御形可変遅延手段と、 前記第１のバースト信号と第２のバースト信号のうち、
他方のバースト信号を取込み、その位相と前記電圧制御
形可変遅延手段により遅延された前記クロックの位相と
を比較し、その位相差を検出して出力する位相比較手段
と、 該位相比較手段からの位相差出力を入力され帯域制限し
て出力するフィルタ手段と、 前記フィルタ手段の出力を前記電圧制御形可変遅延手段
に負帰還して前記位相比較手段で検出される位相差が零
になるように前記電圧制御形可変遅延手段を制御する制
御手段と、 を備え、前記電圧制御形可変遅延手段の出力であるクロ
ックを前記他方のバースト信号用のクロックとすること
を特徴とするクロック再生回路。 - 【請求項２】特許請求の範囲第１項記載のクロック再生
回路において、前記位相比較手段の入力あるいは出力を
しゃ断するしゃ断手段を設けたことを特徴とするクロッ
ク再生回路。 - 【請求項３】特許請求の範囲第１項記載のクロック再生
回路において、前記位相比較手段の出力に導通と前置保
持とをする標本化保持手段を設けたことを特徴とするク
ロック再生回路。 - 【請求項４】特許請求の範囲第１項から第３項までの各
項のいずれかに記載のクロック再生回路において、前記
クロック再生手段の出力が安定したかどうかの検出を行
なう位相同期検出手段と、前記位相比較手段の出力に前
記位相同期検出手段で制御されて前記位相比較手段の出
力と一定電圧値とを切替えて前記電圧制御形可変遅延手
段に導通させる切替手段を設けたことを特徴とするクロ
ック再生回路。 - 【請求項５】特許請求の範囲第１項から第４項までの各
項のいずれかに記載のクロック再生回路において、 前記第１のバースト信号は周波数変調された映像信号で
あり、 前記第２のバースト信号は位相変調されたディジタル情
報信号であり、 前記クロック再生手段は前記映像信号の水平同期信号に
位相同期したクロックを出力することを特徴とするクロ
ック再生回路。 - 【請求項６】特許請求の範囲第５項に記載のクロック再
生回路において、 前記ディジタル情報信号はパルス符号変調によりアナロ
グ−ディジタル変換した音声信号であることを特徴とす
るクロック再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3032885A JPH063903B2 (ja) | 1985-02-20 | 1985-02-20 | クロツク再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3032885A JPH063903B2 (ja) | 1985-02-20 | 1985-02-20 | クロツク再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61191137A JPS61191137A (ja) | 1986-08-25 |
| JPH063903B2 true JPH063903B2 (ja) | 1994-01-12 |
Family
ID=12300739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3032885A Expired - Lifetime JPH063903B2 (ja) | 1985-02-20 | 1985-02-20 | クロツク再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH063903B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3839212B2 (ja) * | 2000-02-04 | 2006-11-01 | 三菱電機株式会社 | タイミング再生装置および復調器 |
-
1985
- 1985-02-20 JP JP3032885A patent/JPH063903B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61191137A (ja) | 1986-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0159795B2 (ja) | ||
| JP3366032B2 (ja) | キャリア同期用ｐｌｌ回路 | |
| JPS6121660A (ja) | 搬送波再生回路 | |
| USRE34809E (en) | Color video signal synthesizer | |
| US5231507A (en) | Information signal recording/reproducing apparatus with time base correction facility | |
| JPH063903B2 (ja) | クロツク再生回路 | |
| US4977445A (en) | Sync-signal reproducing circuit for use in television receiver | |
| JPH0831835B2 (ja) | クロツク再生回路 | |
| JP2720189B2 (ja) | 文字放送信号発生装置および文字放送信号受信機 | |
| JPH0648806B2 (ja) | 信号多重装置 | |
| JPS62142442A (ja) | バ−ストｐｓｋの搬送波再生装置 | |
| JP2574266B2 (ja) | 自動リンギング除去回路 | |
| JP2788795B2 (ja) | 搬送波再生回路 | |
| JPH0652220U (ja) | Ｐｌｌ回路 | |
| JP2883194B2 (ja) | 位相再生回路 | |
| JP2772004B2 (ja) | テレビジョン信号位相同期回路 | |
| JP2654044B2 (ja) | キャリア再生回路 | |
| JPH05189888A (ja) | ディジタル信号再生装置 | |
| JPS59182660A (ja) | 搬送波再生回路 | |
| JPS61125262A (ja) | ４相位相復調回路 | |
| JPH04262649A (ja) | 最小偏位変調波復調回路 | |
| JPH0822051B2 (ja) | 時間軸誤差補正装置 | |
| JPH0666771B2 (ja) | 位相同期回路 | |
| JPS62183062A (ja) | Ｐｃｍ記録再生装置における位相同期回路 | |
| JPH04323991A (ja) | 映像信号伝送方式 |