JPH0159795B2 - - Google Patents
Info
- Publication number
- JPH0159795B2 JPH0159795B2 JP57117553A JP11755382A JPH0159795B2 JP H0159795 B2 JPH0159795 B2 JP H0159795B2 JP 57117553 A JP57117553 A JP 57117553A JP 11755382 A JP11755382 A JP 11755382A JP H0159795 B2 JPH0159795 B2 JP H0159795B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- detection
- signal
- amplitude
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 69
- 238000005070 sampling Methods 0.000 claims description 42
- 238000009432 framing Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
- H04N7/0352—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for regeneration of the clock signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
- H04N7/0355—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for discrimination of the binary level of the digital data, e.g. amplitude slicers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
- H04N7/087—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only
- H04N7/088—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital
- H04N7/0882—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital for the transmission of character code signals, e.g. for teletext
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Television Systems (AREA)
Description
【発明の詳細な説明】
本発明は文字多重放送の受信装置に関し、弱電
界において誤りを少なくし、また環境条件の変化
に対しても安定な高品位の画像の再出も可能にで
きる文字多重受信装置を提供することを目的とす
る。
界において誤りを少なくし、また環境条件の変化
に対しても安定な高品位の画像の再出も可能にで
きる文字多重受信装置を提供することを目的とす
る。
文字多重放送はテレテキスト放送という名です
でにイギリスにおいて放送されており、我国にお
いても昭和56年３月にパターン伝送方式による文
字多重放送が電波技術審議会より答申された。ま
た続いてコード伝送方式についても現在検討が進
められている。これらの各方式の画像データはい
ずれも２値NRZ信号で、１水平走査期間（1H）
を単位とするデータパケツト形式で映像信号垂直
帰線期間に重畳される。第１図は重畳された文字
信号の波形図を示す。第１図において、文字信号
のヘツダー部と情報データからなり、ヘツダー部
はクロツクランイン信号（以下CRと略す）とフ
レーミングコード信号（以下FCと略す）を含ん
でいる。
でにイギリスにおいて放送されており、我国にお
いても昭和56年３月にパターン伝送方式による文
字多重放送が電波技術審議会より答申された。ま
た続いてコード伝送方式についても現在検討が進
められている。これらの各方式の画像データはい
ずれも２値NRZ信号で、１水平走査期間（1H）
を単位とするデータパケツト形式で映像信号垂直
帰線期間に重畳される。第１図は重畳された文字
信号の波形図を示す。第１図において、文字信号
のヘツダー部と情報データからなり、ヘツダー部
はクロツクランイン信号（以下CRと略す）とフ
レーミングコード信号（以下FCと略す）を含ん
でいる。
イギリスのテレテキスト放送でも伝送ビツトレ
ートは異なる（日本が5.73Mb／Ｓに対しイギリ
スは69.4Mb／Ｓ）が、CRおよびFCの２値のパ
ターンは同じである。CRはデータサンプリング
クロツクを再生するための同期信号であり、FC
はデータパケツトの同期をとるための信号であ
る。文字多重放送受信機ではFCの検出より以後
のデータが正確に受信再生できる。従つて、デー
タ読み込み用サンプリングクロツクをCRに同期
させるとともに、FCを正規の定められたタイミ
ングで安定に検出できることが受信性能上非常に
大切である。FCが正規のタイミングに検出され
なかつたり、不正規のタイミングに検出されると
誤つて信号を受信し、でたらめな画像が表示され
ることになる。FCは上記の如く重要な信号であ
る為、受信機の設計においては１ビツトの誤り訂
正機能をもたせ、弱電界ノイズ等によつて１ビツ
トの誤りが発生してもFCを正しく検出するでき
るようにしている。
ートは異なる（日本が5.73Mb／Ｓに対しイギリ
スは69.4Mb／Ｓ）が、CRおよびFCの２値のパ
ターンは同じである。CRはデータサンプリング
クロツクを再生するための同期信号であり、FC
はデータパケツトの同期をとるための信号であ
る。文字多重放送受信機ではFCの検出より以後
のデータが正確に受信再生できる。従つて、デー
タ読み込み用サンプリングクロツクをCRに同期
させるとともに、FCを正規の定められたタイミ
ングで安定に検出できることが受信性能上非常に
大切である。FCが正規のタイミングに検出され
なかつたり、不正規のタイミングに検出されると
誤つて信号を受信し、でたらめな画像が表示され
ることになる。FCは上記の如く重要な信号であ
る為、受信機の設計においては１ビツトの誤り訂
正機能をもたせ、弱電界ノイズ等によつて１ビツ
トの誤りが発生してもFCを正しく検出するでき
るようにしている。
第２図は受信機にデイジタルデータ信号がCR
から逐次到着する各段階とそのときの比較バイト
との一致ビツト数を示すFC検出の説明図である。
第２図で、１〜７はCRが比較される段階、８は
FCの最初の１ビツトが到着した段階、以下クロ
ツクごとの各段階を示す。１５は到着ビツトが比
較バイトと全部一致した時点であり、このとき
FC検出パルスを発生する。段階１５以前の一致
ビツト数はいずれも５以下であり、受信機で一致
ビツト数が７以上のときFC検出パルスを発生す
るようにしておけば結果的に１ビツトの誤り訂正
機能が生じる。
から逐次到着する各段階とそのときの比較バイト
との一致ビツト数を示すFC検出の説明図である。
第２図で、１〜７はCRが比較される段階、８は
FCの最初の１ビツトが到着した段階、以下クロ
ツクごとの各段階を示す。１５は到着ビツトが比
較バイトと全部一致した時点であり、このとき
FC検出パルスを発生する。段階１５以前の一致
ビツト数はいずれも５以下であり、受信機で一致
ビツト数が７以上のときFC検出パルスを発生す
るようにしておけば結果的に１ビツトの誤り訂正
機能が生じる。
ところで、実際の受信機において、FC検出の
為には、映像信号に重畳されている文字信号の振
幅のセンター部分をスライスし整形されたスライ
スデータ信号と、CRと位相同期のとれたサンプ
リングクロツクが必要である。文字信号のスライ
ス点は文字信号の振幅や直流レベル放送局間差や
受信機の性能差によつて異つても、正しくセンタ
ー部分でスライスされることが必要である。一般
にスライサ回路はCRの期間で適当な時定数をも
つてそのセンターレベルを検出し、以後一定の範
囲内の値に保たれるような工夫がなされている。
従つてCRの近辺のスライスデータ信号は特に前
半は受信信号とは異なることがある。どこから正
規のデータとなるかは上記スライサ回路の追随性
で決まるが対雑音特性を良好にする為には、あま
り早くすることもできない。サンプリングクロツ
ク再生も同様であり、CRと位相同期をとつて正
規の位相となるが、正規の位相に引きこむ時間が
必要であり、CRの前半部のクロツクの位相は不
正規である。さらに弱電界時には雑音の為、上記
スライスデータ信号とサンプリングクロツクのジ
ツターが大きくなる。FC検出回路は一般に１ビ
ツトの誤り訂正機能を有すると前述したが、これ
は反面、第２図の一致ビツト数が５のタイミング
では誤つてFCを検出しやすく、特にCRの前半部
で誤つてFCを検出する確率が高い。
為には、映像信号に重畳されている文字信号の振
幅のセンター部分をスライスし整形されたスライ
スデータ信号と、CRと位相同期のとれたサンプ
リングクロツクが必要である。文字信号のスライ
ス点は文字信号の振幅や直流レベル放送局間差や
受信機の性能差によつて異つても、正しくセンタ
ー部分でスライスされることが必要である。一般
にスライサ回路はCRの期間で適当な時定数をも
つてそのセンターレベルを検出し、以後一定の範
囲内の値に保たれるような工夫がなされている。
従つてCRの近辺のスライスデータ信号は特に前
半は受信信号とは異なることがある。どこから正
規のデータとなるかは上記スライサ回路の追随性
で決まるが対雑音特性を良好にする為には、あま
り早くすることもできない。サンプリングクロツ
ク再生も同様であり、CRと位相同期をとつて正
規の位相となるが、正規の位相に引きこむ時間が
必要であり、CRの前半部のクロツクの位相は不
正規である。さらに弱電界時には雑音の為、上記
スライスデータ信号とサンプリングクロツクのジ
ツターが大きくなる。FC検出回路は一般に１ビ
ツトの誤り訂正機能を有すると前述したが、これ
は反面、第２図の一致ビツト数が５のタイミング
では誤つてFCを検出しやすく、特にCRの前半部
で誤つてFCを検出する確率が高い。
従来この問題を解決する一手段として、水平同
期信号を基準とし、これからゲートパルス（以下
FCゲートパルスと略す）をつくり、正しいタイ
ミングのFC検出パルスのみを通す方法がある。
昭和56年３月の文字多重放送の技術答申によれば
水平同期信号の前縁よりCRの最初のビツトまで
の時間は第１図に示す如く（0.154±0.005）Ｈと
なつており、これはデータ１ビツトの伝送時間を
1Tc（≒175ns）とすれば（56±２）Tcである。
すなわち、文字信号の多重される場所は水平同期
信号の前縁を基準にして4Tcの動きがある。また
基準となる水平同期信号は耐雑音ジツターを少な
くする為、テレビジヨン信号の同期信号と水平
AFCをかけた発振出力が用いられるが、垂直帰
線期間の等化パルスによる水平AFCの乱れ、水
平AFCの調整点のズレ及び温特による歩き等を
考慮を入れると、５〜10Tcの動きが考えられる。
更に水平同期信号前縁から上記FCゲートパルス
の前縁を決める遅延回路の温特、調整精度等によ
る動きを考えるとFCゲートパルスの動きは更に
大きくなり、誤つたFC検出パルスの発生を完全
に抑えることができない。
期信号を基準とし、これからゲートパルス（以下
FCゲートパルスと略す）をつくり、正しいタイ
ミングのFC検出パルスのみを通す方法がある。
昭和56年３月の文字多重放送の技術答申によれば
水平同期信号の前縁よりCRの最初のビツトまで
の時間は第１図に示す如く（0.154±0.005）Ｈと
なつており、これはデータ１ビツトの伝送時間を
1Tc（≒175ns）とすれば（56±２）Tcである。
すなわち、文字信号の多重される場所は水平同期
信号の前縁を基準にして4Tcの動きがある。また
基準となる水平同期信号は耐雑音ジツターを少な
くする為、テレビジヨン信号の同期信号と水平
AFCをかけた発振出力が用いられるが、垂直帰
線期間の等化パルスによる水平AFCの乱れ、水
平AFCの調整点のズレ及び温特による歩き等を
考慮を入れると、５〜10Tcの動きが考えられる。
更に水平同期信号前縁から上記FCゲートパルス
の前縁を決める遅延回路の温特、調整精度等によ
る動きを考えるとFCゲートパルスの動きは更に
大きくなり、誤つたFC検出パルスの発生を完全
に抑えることができない。
本発明は、文字信号のCRを選択するバンドパ
スフイルタ、CR近辺を通すゲート回路、CRの包
絡線を検出する振幅検出回路を設け、CRの振幅
を検出して検出パルスを発生することにより、水
平同期信号を基準にすることなく、また雑音の影
響が少なく正確にCRの重畳位置を検出し、検出
パルスを適当時間遅延してそれ以降においてFC
検出回路を働かせる、あるいはFCゲートをひら
き、それより前に発生したFC検出パルスは阻止
するかして正しいFC検出パルスのみ発生し、も
つて誤りの少い文字多重受信機を得ようとするも
のである。
スフイルタ、CR近辺を通すゲート回路、CRの包
絡線を検出する振幅検出回路を設け、CRの振幅
を検出して検出パルスを発生することにより、水
平同期信号を基準にすることなく、また雑音の影
響が少なく正確にCRの重畳位置を検出し、検出
パルスを適当時間遅延してそれ以降においてFC
検出回路を働かせる、あるいはFCゲートをひら
き、それより前に発生したFC検出パルスは阻止
するかして正しいFC検出パルスのみ発生し、も
つて誤りの少い文字多重受信機を得ようとするも
のである。
以下本発明の一実施例を図面に基づいて説明す
る。第３図は文字放送受信機の全体の構成を示
す。１は受信アンテナ、２は映像受信部、３は輝
度増幅及び色復調部、４は文字放送のデコーダ
部、５は受信したい番組を指定するキーボード、
６は受信しているテレビジヨン映像と復調された
文字像の切換えを行う映像切換え部、７は切換え
られた映像を表示するCRTである。
る。第３図は文字放送受信機の全体の構成を示
す。１は受信アンテナ、２は映像受信部、３は輝
度増幅及び色復調部、４は文字放送のデコーダ
部、５は受信したい番組を指定するキーボード、
６は受信しているテレビジヨン映像と復調された
文字像の切換えを行う映像切換え部、７は切換え
られた映像を表示するCRTである。
第４図は第３図のデコーダ部４のさらに詳細な
構成図である。第４図において、８は映像受信部
２で検波された複合映像信号が供給される入力端
子、９はキーボード５からの指令パルスが供給さ
れる入力端子、１０はデコーダ部４で復調された
文字画像を出力する出力端子で、映像切換え部６
へ接続される。１１は入力端子８から供給された
複合映像信号のうち文字信号からスライスデータ
信号を発生するスライス回路、１２は同期分離回
路（必要に応じて水平AFC、水平発振回路を含
む）及び各種のゲートパルスを発生するパルス発
生回路である。１３は特に本発明にかかわる重要
なブロツクで、後述する機能を有する信号検出回
路である。すなわち、信号検出回路１３は、文字
信号のCRを選択通過するバンドパスフイルタ、
CR近辺を通過させるゲート回路、前記ゲート回
路の出力信号を２逓倍する２逓倍回路、前記２逓
倍回路出力の包絡線を検出する振幅検出回路、必
要に応じて前記振幅検出回路の出力信号を設計上
許せるだけFCの前縁近くまで遅延する遅延回路
などを含む。
構成図である。第４図において、８は映像受信部
２で検波された複合映像信号が供給される入力端
子、９はキーボード５からの指令パルスが供給さ
れる入力端子、１０はデコーダ部４で復調された
文字画像を出力する出力端子で、映像切換え部６
へ接続される。１１は入力端子８から供給された
複合映像信号のうち文字信号からスライスデータ
信号を発生するスライス回路、１２は同期分離回
路（必要に応じて水平AFC、水平発振回路を含
む）及び各種のゲートパルスを発生するパルス発
生回路である。１３は特に本発明にかかわる重要
なブロツクで、後述する機能を有する信号検出回
路である。すなわち、信号検出回路１３は、文字
信号のCRを選択通過するバンドパスフイルタ、
CR近辺を通過させるゲート回路、前記ゲート回
路の出力信号を２逓倍する２逓倍回路、前記２逓
倍回路出力の包絡線を検出する振幅検出回路、必
要に応じて前記振幅検出回路の出力信号を設計上
許せるだけFCの前縁近くまで遅延する遅延回路
などを含む。
１４は信号検出回路１３から供給されるCRを
２逓倍した信号に同期してスライスデータ信号を
サンプリングするサンプリングクロツクを発生す
るサンプリングクロツク発生回路である。１５は
サンプリングクロツクゲート回路であつて、信号
検出回路１３出力でセツトされ、パルス発生回路
１２より供給される水平同期信号またはこれに類
似した信号でリセツトされるフリツプフロツプ
と、このフリツプフロツプ出力で制御されてサン
プリングクロツク発生回路１４の出力をゲートす
るゲート回路を含む。
２逓倍した信号に同期してスライスデータ信号を
サンプリングするサンプリングクロツクを発生す
るサンプリングクロツク発生回路である。１５は
サンプリングクロツクゲート回路であつて、信号
検出回路１３出力でセツトされ、パルス発生回路
１２より供給される水平同期信号またはこれに類
似した信号でリセツトされるフリツプフロツプ
と、このフリツプフロツプ出力で制御されてサン
プリングクロツク発生回路１４の出力をゲートす
るゲート回路を含む。
１６はスライス回路１１からのスライスデータ
信号と、サンプリングクロツクゲート回路１５か
らのサンプリングクロツクとからFCを検出して
FC検出パルスを発生するFC検出回路である。信
号検出回路１３でCRの振幅を検出し、FCにでき
るだけ近い時間でサンプリングクロツクゲート回
路１５を開く。この時間には、サンプリングクロ
ツク発生回路１４の出力の位相やスライス回路１
１の出力は十分に所望のレベルとなるよう各回路
の時定数を選べば弱電界時受信のようにＳ／Ｎの
悪い信号でも正規のFCの検出点のみでFCが検出
される確率が非常に高くなる。文字信号の重畳さ
れていない所（例えば水平同期信号からCRの間）
で弱電界によるノイズがデータとしてスライスさ
れても信号検出回路１３はCRを抜きとる時バン
ドパスフイルタでノイズ成分を除去しているので
誤動作しにくく、サンプリングクロツクがサンプ
リングクロツクゲート回路１５で阻止されている
限り、誤つたFCの検出はしない。１７はスライ
スデータ信号からのFC検出以降に検出再生され
た情報信号をメモリに蓄え、CRTに表示できる
信号として出力する文字信号処理回路である。
信号と、サンプリングクロツクゲート回路１５か
らのサンプリングクロツクとからFCを検出して
FC検出パルスを発生するFC検出回路である。信
号検出回路１３でCRの振幅を検出し、FCにでき
るだけ近い時間でサンプリングクロツクゲート回
路１５を開く。この時間には、サンプリングクロ
ツク発生回路１４の出力の位相やスライス回路１
１の出力は十分に所望のレベルとなるよう各回路
の時定数を選べば弱電界時受信のようにＳ／Ｎの
悪い信号でも正規のFCの検出点のみでFCが検出
される確率が非常に高くなる。文字信号の重畳さ
れていない所（例えば水平同期信号からCRの間）
で弱電界によるノイズがデータとしてスライスさ
れても信号検出回路１３はCRを抜きとる時バン
ドパスフイルタでノイズ成分を除去しているので
誤動作しにくく、サンプリングクロツクがサンプ
リングクロツクゲート回路１５で阻止されている
限り、誤つたFCの検出はしない。１７はスライ
スデータ信号からのFC検出以降に検出再生され
た情報信号をメモリに蓄え、CRTに表示できる
信号として出力する文字信号処理回路である。
第５図は第４図信号検出回路の具体回路であ
り、第６図はその動作を説明する波形図である。
第５図において、１８は映像信号の入力端子であ
る。垂直帰線期間中の特定の水平走査帰間に第６
図イに示す如き文字信号が重畳されている。この
信号は入力端子１８を介してコンデンサ１９，２
０及びトランス２１で構成されるバンドパスフイ
ルタ（中心同波数はCRの基本周波数で日本では
2.86MHzに供給され文字信号中の2.86MHz成分の
みが通過する。２２はパルス発生回路１２からの
ゲート信号の入力端子であり、第６図ロに示す如
きゲートパルスが入力される。このゲートパルス
でトランジスタ２３，２４，２５，２６を動作さ
せることにより、そのコレクタには、第６図ハの
如く上記2.86MHzバンドパスフイルタで抜きとら
れた信号のうちCR及びFC部分がゲート及び増幅
されて出力される。なお第６図ロのパルスの前縁
はカラーバーストとCRの間にあればよく、後縁
はFCより後であれば少し広くても大きな問題は
ない。従つてラフな設計のものでよい。そして第
５図のａ，ｂ，ｃ，ｄの各点とも第６図ハの如き
波形が現れるが、ａ点とｂ点の位相は逆相であ
る。同様にｃ点とｄ点の位相も互いに逆相であ
る。トランジスタ２３，２６は差動アンプとなつ
ており、ａ〜ｄ点のそれぞれの振幅は抵抗２７，
２８（２７，２８の抵抗値は等しい）と抵抗２
９，３０（２９と３０の抵抗値は等しい）及び抵
抗３１，３２（３１と３２の抵抗値は等しい）と
の比で決定される。ａ〜ｄ点の各出力はトランジ
スタ３３，３４，３５，３６，３７，３８で構成
されるダブルバランスの差動アンプに入力され、
この回路で掛算されるが、ａ点とｃ点及びｂ点と
ｄ点の信号は振幅は異なるが同一信号である為、
トランジスタ３５，３７のコレクタ及び３６，３
８のコレクタにはそれぞれ2.86MHzの２逓倍され
た信号が得られる。トランジスタ３６，３８のコ
レクタの出力はコンデンサ３９、コイル４０より
なる5.73MHz（2.86MHzの２倍の周波数）同調回
路を通り、CR検出出力端子４１よりサンプリン
グクロツク発生回路１４に入力される。この信号
はCR自身から作られた信号であるから、これに
サンプリングクロツク発生回路１４で発生させた
クロツク源を位相同期させることでサンプリング
クロツク発生回路１４の出力としてCRと位相同
期のとれたサンプリングクロツクが得られる。一
方、トランジスタ３５，３７のコレクタ出力には
5.73MHzの同調回路は無いので、第６図ニに示す
如き2.86MHzの全波整流された波形が現れる。こ
れをエミツタホロアを形成するトランジスタ４２
のバツフアを通した後、抵抗４３、コンデンサ４
４からなるローパスフイルタを通すことによりそ
の包絡線が検波され、同時に抵抗４３、コンデン
サ４４の時定数で遅延され、その出力には第６図
ホの如き信号が得られる。この信号をトランジス
タ４４のベースに入力し、これと差動となるトラ
ンジスタ４５のベースには第６図ホの一点鎖線で
示す比較レベルを与えて振幅比較し、トランジス
タ４４の負荷抵抗４６の出力をトランジスタ４７
で反転するとそのコレクタは第６図ヘに示す如き
パルスが得られる。この出力を抵抗４８，４９で
分割して振幅検出出力端子５０を通してサンプリ
ングクロツクゲート回路１５の中のフリツプフロ
ツプ５１をセツトし、リセツトは第６図トに示す
如き同期分離回路１２からのHD出力でかけるこ
とにより、フリツプフロツプ５１のＱ出力には第
６図チに示す如きサンプリングクロツクゲートが
得られる。このゲート信号でサンプリングクロツ
ク発生回路１４の出力をANDゲート５２でゲー
トすることにより、その出力には第６図リに示す
如き5.73MHzでCRと位相同期のとれたサンプリ
ングクロツクをFCの直前のタイミングより得る
ことができる。サンプリングクロツクの立上りは
FCの直前であればある程誤つたFCの検出は少な
いが、FCの検出には“11100101”の８ビツトか
らなるデータを読み込む必要があるので、上記サ
ンプリングクロツクの立上りはFCの8Tc（1Tcは
データ１ビツトの伝送時間）手間以降であれば、
誤つたFCの発生する確率は非常に少なくなる。
従つて前記振幅検出回路の設計裕度との兼ね合い
で、FCの直前から8Tc手前の間でサンプリング
クロツクゲートの立上りのタイミングを決めてや
ればよい。
り、第６図はその動作を説明する波形図である。
第５図において、１８は映像信号の入力端子であ
る。垂直帰線期間中の特定の水平走査帰間に第６
図イに示す如き文字信号が重畳されている。この
信号は入力端子１８を介してコンデンサ１９，２
０及びトランス２１で構成されるバンドパスフイ
ルタ（中心同波数はCRの基本周波数で日本では
2.86MHzに供給され文字信号中の2.86MHz成分の
みが通過する。２２はパルス発生回路１２からの
ゲート信号の入力端子であり、第６図ロに示す如
きゲートパルスが入力される。このゲートパルス
でトランジスタ２３，２４，２５，２６を動作さ
せることにより、そのコレクタには、第６図ハの
如く上記2.86MHzバンドパスフイルタで抜きとら
れた信号のうちCR及びFC部分がゲート及び増幅
されて出力される。なお第６図ロのパルスの前縁
はカラーバーストとCRの間にあればよく、後縁
はFCより後であれば少し広くても大きな問題は
ない。従つてラフな設計のものでよい。そして第
５図のａ，ｂ，ｃ，ｄの各点とも第６図ハの如き
波形が現れるが、ａ点とｂ点の位相は逆相であ
る。同様にｃ点とｄ点の位相も互いに逆相であ
る。トランジスタ２３，２６は差動アンプとなつ
ており、ａ〜ｄ点のそれぞれの振幅は抵抗２７，
２８（２７，２８の抵抗値は等しい）と抵抗２
９，３０（２９と３０の抵抗値は等しい）及び抵
抗３１，３２（３１と３２の抵抗値は等しい）と
の比で決定される。ａ〜ｄ点の各出力はトランジ
スタ３３，３４，３５，３６，３７，３８で構成
されるダブルバランスの差動アンプに入力され、
この回路で掛算されるが、ａ点とｃ点及びｂ点と
ｄ点の信号は振幅は異なるが同一信号である為、
トランジスタ３５，３７のコレクタ及び３６，３
８のコレクタにはそれぞれ2.86MHzの２逓倍され
た信号が得られる。トランジスタ３６，３８のコ
レクタの出力はコンデンサ３９、コイル４０より
なる5.73MHz（2.86MHzの２倍の周波数）同調回
路を通り、CR検出出力端子４１よりサンプリン
グクロツク発生回路１４に入力される。この信号
はCR自身から作られた信号であるから、これに
サンプリングクロツク発生回路１４で発生させた
クロツク源を位相同期させることでサンプリング
クロツク発生回路１４の出力としてCRと位相同
期のとれたサンプリングクロツクが得られる。一
方、トランジスタ３５，３７のコレクタ出力には
5.73MHzの同調回路は無いので、第６図ニに示す
如き2.86MHzの全波整流された波形が現れる。こ
れをエミツタホロアを形成するトランジスタ４２
のバツフアを通した後、抵抗４３、コンデンサ４
４からなるローパスフイルタを通すことによりそ
の包絡線が検波され、同時に抵抗４３、コンデン
サ４４の時定数で遅延され、その出力には第６図
ホの如き信号が得られる。この信号をトランジス
タ４４のベースに入力し、これと差動となるトラ
ンジスタ４５のベースには第６図ホの一点鎖線で
示す比較レベルを与えて振幅比較し、トランジス
タ４４の負荷抵抗４６の出力をトランジスタ４７
で反転するとそのコレクタは第６図ヘに示す如き
パルスが得られる。この出力を抵抗４８，４９で
分割して振幅検出出力端子５０を通してサンプリ
ングクロツクゲート回路１５の中のフリツプフロ
ツプ５１をセツトし、リセツトは第６図トに示す
如き同期分離回路１２からのHD出力でかけるこ
とにより、フリツプフロツプ５１のＱ出力には第
６図チに示す如きサンプリングクロツクゲートが
得られる。このゲート信号でサンプリングクロツ
ク発生回路１４の出力をANDゲート５２でゲー
トすることにより、その出力には第６図リに示す
如き5.73MHzでCRと位相同期のとれたサンプリ
ングクロツクをFCの直前のタイミングより得る
ことができる。サンプリングクロツクの立上りは
FCの直前であればある程誤つたFCの検出は少な
いが、FCの検出には“11100101”の８ビツトか
らなるデータを読み込む必要があるので、上記サ
ンプリングクロツクの立上りはFCの8Tc（1Tcは
データ１ビツトの伝送時間）手間以降であれば、
誤つたFCの発生する確率は非常に少なくなる。
従つて前記振幅検出回路の設計裕度との兼ね合い
で、FCの直前から8Tc手前の間でサンプリング
クロツクゲートの立上りのタイミングを決めてや
ればよい。
なお、第５図において、抵抗５３，５４，５
５，５６，５７，５８及びトランジスタ５９，６
０よりなる回路はバイアス回路で、各点へのDC
バイアスを供給している。トランジスタ６１，６
２，６３，６４，６５，６６はエミツタホロア、
抵抗６７はトランジスタ６１，６２のエミツタ電
流を決める抵抗である。抵抗６８，６９はそれぞ
れトランジスタ２３，２６のベース抵抗で、バラ
ンスを良くする為等しい値に選ばれる。コンデン
サ７０はカツプリングコンデンサ、トランジスタ
７１，７２，７３，７４，７５は電流源で、抵抗
７６，７７，７８，７９，８０はそれぞれの電流
値を決めている抵抗である。ダイオード８１、抵
抗８２，８３、トランジスタ８４、抵抗８５，８
６は振幅検出のDC比較レベルを決めている回路
であり、最終比較レベルはトランジスタ４５のベ
ースに入る。一方、トランジスタ４４のベースの
DCバイアスはトランジスタ８７，８７、抵抗８
８，８９及びそれらに流れるDC電流、トランジ
スタ４２、抵抗９０で構成されるエミツタホロ
ア、トランジスタ４４のベース抵抗４３で決る。
ところで、電流源７３，７４，７５はトランジス
タ５９とカレントミラーを構成しており、これら
のトランジスタの特性をそろえ、抵抗７８，７
９，８０の抵抗値を等しくすることにより、ダイ
オード８１、抵抗８２，８３に流れる電流と、ト
ランジスタ８７、抵抗８８，８９に流れる電流を
等しくすることができ、ダイオード８１とトラン
ジスタ８７、トランジスタ８４と４２、抵抗８５
と９０、抵抗８６と４３をそれぞれ等しいトラン
ジスタ及び抵抗で構成することにより、トランジ
スタ４５と４４のベース電圧の相対的な動きは電
源変動に対して非常に安定したものが得られる。
またCR信号の振幅変動に対してはコンデンサ７
０を通して得られる信号に対してあるレベル以上
はリミツタがかかるように抵抗２７，２８の抵抗
値及び電流源７１の電流値を決めてやれば、振幅
検出位相の振幅変動による歩きも抑えられる。更
にコンデンサ１９，２０及びトランス２１で構成
される2.86MHzフイルタのＱを上げることにより
雑音による振幅変動が抑えられるので、雑音にも
強い振幅検出回路が実現できる。
５，５６，５７，５８及びトランジスタ５９，６
０よりなる回路はバイアス回路で、各点へのDC
バイアスを供給している。トランジスタ６１，６
２，６３，６４，６５，６６はエミツタホロア、
抵抗６７はトランジスタ６１，６２のエミツタ電
流を決める抵抗である。抵抗６８，６９はそれぞ
れトランジスタ２３，２６のベース抵抗で、バラ
ンスを良くする為等しい値に選ばれる。コンデン
サ７０はカツプリングコンデンサ、トランジスタ
７１，７２，７３，７４，７５は電流源で、抵抗
７６，７７，７８，７９，８０はそれぞれの電流
値を決めている抵抗である。ダイオード８１、抵
抗８２，８３、トランジスタ８４、抵抗８５，８
６は振幅検出のDC比較レベルを決めている回路
であり、最終比較レベルはトランジスタ４５のベ
ースに入る。一方、トランジスタ４４のベースの
DCバイアスはトランジスタ８７，８７、抵抗８
８，８９及びそれらに流れるDC電流、トランジ
スタ４２、抵抗９０で構成されるエミツタホロ
ア、トランジスタ４４のベース抵抗４３で決る。
ところで、電流源７３，７４，７５はトランジス
タ５９とカレントミラーを構成しており、これら
のトランジスタの特性をそろえ、抵抗７８，７
９，８０の抵抗値を等しくすることにより、ダイ
オード８１、抵抗８２，８３に流れる電流と、ト
ランジスタ８７、抵抗８８，８９に流れる電流を
等しくすることができ、ダイオード８１とトラン
ジスタ８７、トランジスタ８４と４２、抵抗８５
と９０、抵抗８６と４３をそれぞれ等しいトラン
ジスタ及び抵抗で構成することにより、トランジ
スタ４５と４４のベース電圧の相対的な動きは電
源変動に対して非常に安定したものが得られる。
またCR信号の振幅変動に対してはコンデンサ７
０を通して得られる信号に対してあるレベル以上
はリミツタがかかるように抵抗２７，２８の抵抗
値及び電流源７１の電流値を決めてやれば、振幅
検出位相の振幅変動による歩きも抑えられる。更
にコンデンサ１９，２０及びトランス２１で構成
される2.86MHzフイルタのＱを上げることにより
雑音による振幅変動が抑えられるので、雑音にも
強い振幅検出回路が実現できる。
上記の如き回路によれば、電源変動、温度変
化、信号の振幅変化、雑音に対して非常に安定し
たCRの振幅検出が実現でき、この回路をFC検出
のサンプリングクロツクのゲートの立上りを決め
るのに使うことによつてFC検出の誤りの少い文
字多重信機を実現できるものである。
化、信号の振幅変化、雑音に対して非常に安定し
たCRの振幅検出が実現でき、この回路をFC検出
のサンプリングクロツクのゲートの立上りを決め
るのに使うことによつてFC検出の誤りの少い文
字多重信機を実現できるものである。
なお、トランジスタ９１、抵抗９２はトランジ
スタ３６，３８の能動負荷であり、先に述べたよ
うにトランジスタ９１のコレクタにコンデンサ３
９、コイル４０よりなる同調回路を接続すること
により、サンプリングクロツク発生の位相基準を
サンプリングクロツク発生回路１４に供給してい
る。コンデンサ９３は次段回路のDC電圧を保持
し、トランジスタ９１のコレクタ電位を決めてい
る。
スタ３６，３８の能動負荷であり、先に述べたよ
うにトランジスタ９１のコレクタにコンデンサ３
９、コイル４０よりなる同調回路を接続すること
により、サンプリングクロツク発生の位相基準を
サンプリングクロツク発生回路１４に供給してい
る。コンデンサ９３は次段回路のDC電圧を保持
し、トランジスタ９１のコレクタ電位を決めてい
る。
振幅検出回路に供給される信号はトランジスタ
３５，３７のコレクタ出力を利用して行われるも
のであり、CR抜きとりから２逓信の回路までは
サンプリングクロツク発生回路と共用される構成
であること、また出力自身がすでに全波整流され
た形であり、検波効率が高く更に増幅する必要が
ないことなどトータルシステムとして特に大きな
回路を必要としておらず、コスト面でのメリツト
も大きいものである。
３５，３７のコレクタ出力を利用して行われるも
のであり、CR抜きとりから２逓信の回路までは
サンプリングクロツク発生回路と共用される構成
であること、また出力自身がすでに全波整流され
た形であり、検波効率が高く更に増幅する必要が
ないことなどトータルシステムとして特に大きな
回路を必要としておらず、コスト面でのメリツト
も大きいものである。
以上はCRの振幅を検出してサンプリングクロ
ツクをゲートする方法について述べたが、第７図
はCRの振幅を検出した信号でスライスデータ信
号をゲートすることにより、本発明の目的を達成
する為の第３図のデコーダ部４の内部構成図であ
る。第４図と同じ機能を有するブロツクには同じ
番号を付してある。第４図と第７図の違いは、サ
ンプリングクロツクゲート回路１５と同じ回路構
成を有するスライスデータゲート回路９４がデー
タスライス回路１１の出力をゲートするよう設置
されている。他の部分は全く同様であり、その動
作はこれまでの説明から明らかである。前述の如
くFC検出はスライスデータとサンプリングクロ
ツクがあつてはじめてなされるので、このように
スライスデータの方をCRの振幅検出がなされる
まで阻止することによつても本発明の目的は達せ
られる。
ツクをゲートする方法について述べたが、第７図
はCRの振幅を検出した信号でスライスデータ信
号をゲートすることにより、本発明の目的を達成
する為の第３図のデコーダ部４の内部構成図であ
る。第４図と同じ機能を有するブロツクには同じ
番号を付してある。第４図と第７図の違いは、サ
ンプリングクロツクゲート回路１５と同じ回路構
成を有するスライスデータゲート回路９４がデー
タスライス回路１１の出力をゲートするよう設置
されている。他の部分は全く同様であり、その動
作はこれまでの説明から明らかである。前述の如
くFC検出はスライスデータとサンプリングクロ
ツクがあつてはじめてなされるので、このように
スライスデータの方をCRの振幅検出がなされる
まで阻止することによつても本発明の目的は達せ
られる。
次に、第８図はスライスデータにもサンプリン
グクロツクにもゲートをかけず、CRの振幅検出
した後で発生した正規のFC検出信号のみを通す
ようなFCゲートを追加した場合の第３図のデコ
ーダ部４の内部構成図である。やはり第４図と同
じブロツクには同じ番号を付してある。第８図の
９５がそのためのFC検出パルスゲート回路であ
り、その詳細な回路を第９図に示す。本実施例で
は、フリツプフロツプ９６はクリア端子を有し、
パルス発生回路１２からのHD出力の前縁でクリ
アをかけ、信号検出回路１３からの振幅検出パル
スの前縁でフリツプフロツプ９６をセツトし、Ｑ
出力をハイレベルとしてANDゲート回路９７を
開く。FC検出回路１６からのFC検出パルスは
ANDゲート回路９７を介して文字信号処理回路
１７へ供給される。ANDゲート回路９７の出力
であるFC検出パルスの後縁でフリツプフロツプ
９６をリセツトし、ANDゲート回路９７のゲー
トを閉じる。ANDゲート回路９７はCRの振幅が
検出される迄は閉じているので、誤つたFC検出
があつても阻止され、ANDゲート回路９７が開
いた後は正規のFCが検出され、その検出パルス
の後縁でANDゲート回路９７は閉じるので、正
規のタイミングのFC検出パルスのみが文字信号
処理回路１７へ供給される。
グクロツクにもゲートをかけず、CRの振幅検出
した後で発生した正規のFC検出信号のみを通す
ようなFCゲートを追加した場合の第３図のデコ
ーダ部４の内部構成図である。やはり第４図と同
じブロツクには同じ番号を付してある。第８図の
９５がそのためのFC検出パルスゲート回路であ
り、その詳細な回路を第９図に示す。本実施例で
は、フリツプフロツプ９６はクリア端子を有し、
パルス発生回路１２からのHD出力の前縁でクリ
アをかけ、信号検出回路１３からの振幅検出パル
スの前縁でフリツプフロツプ９６をセツトし、Ｑ
出力をハイレベルとしてANDゲート回路９７を
開く。FC検出回路１６からのFC検出パルスは
ANDゲート回路９７を介して文字信号処理回路
１７へ供給される。ANDゲート回路９７の出力
であるFC検出パルスの後縁でフリツプフロツプ
９６をリセツトし、ANDゲート回路９７のゲー
トを閉じる。ANDゲート回路９７はCRの振幅が
検出される迄は閉じているので、誤つたFC検出
があつても阻止され、ANDゲート回路９７が開
いた後は正規のFCが検出され、その検出パルス
の後縁でANDゲート回路９７は閉じるので、正
規のタイミングのFC検出パルスのみが文字信号
処理回路１７へ供給される。
以上本発明によれば、文字信号のCRを選択バ
ンドパスフイルタとCR近辺を通すゲート回路を
介して抜取つたCRの振幅を検出してCRの重畳位
置を検出し、検出タイミング以前はFC検出を阻
止するので正しいFC検出パルスのみを得られ、
従つて誤りの少い文字多重受信機が得られるに至
つたものである。
ンドパスフイルタとCR近辺を通すゲート回路を
介して抜取つたCRの振幅を検出してCRの重畳位
置を検出し、検出タイミング以前はFC検出を阻
止するので正しいFC検出パルスのみを得られ、
従つて誤りの少い文字多重受信機が得られるに至
つたものである。
第１図は文字信号の波形図、第２図はフレーミ
ングコード検出の説明図、第３図は本発明の文字
多重放送受信機の全体の構成図、第４図は本発明
のデコーダ部の一実施例の構成図、第５図は第４
図の信号検出回路の具体回路図、第６図は第５図
の動作波形図、第７図および第８図はそれぞれデ
コーダ部の他の実施例の構成図、第９図は第８図
のFC検出パルスゲート回路の具体回路図である。 ２……映像受信部、４……デコーダ部、６……
映像切換え部、１１……スライス回路、１２……
パルス発生回路、１３……信号検出回路、１４…
…サンプリングクロツク発生回路、１５……サン
プリングクロツクゲート回路、１６……FC検出
回路、１７……文字信号処理回路、４１……CR
検出出力端子、５０……振幅検出出力端子、９４
……スライスデータゲート回路、９５……FC検
出パルスゲート回路。
ングコード検出の説明図、第３図は本発明の文字
多重放送受信機の全体の構成図、第４図は本発明
のデコーダ部の一実施例の構成図、第５図は第４
図の信号検出回路の具体回路図、第６図は第５図
の動作波形図、第７図および第８図はそれぞれデ
コーダ部の他の実施例の構成図、第９図は第８図
のFC検出パルスゲート回路の具体回路図である。 ２……映像受信部、４……デコーダ部、６……
映像切換え部、１１……スライス回路、１２……
パルス発生回路、１３……信号検出回路、１４…
…サンプリングクロツク発生回路、１５……サン
プリングクロツクゲート回路、１６……FC検出
回路、１７……文字信号処理回路、４１……CR
検出出力端子、５０……振幅検出出力端子、９４
……スライスデータゲート回路、９５……FC検
出パルスゲート回路。
Claims (1)
- 【特許請求の範囲】 １ パケツトのクロツクランインを通過させるバ
ンドパスフイルタと、クロツクランイン近辺を通
過させるゲート回路を含むクロツクランイン抜取
り回路と、この抜取り回路の出力の振幅を検出す
る振幅検出回路と、この振幅検出回路の検出タイ
ミング以前はフレーム同期の検出を阻止する機能
を有する回路とを具備した文字多重放送受信機。 ２ フレーム同期の検出を阻止する回路を、振幅
検出回路に接続されて、サンプリングクロツクを
ゲートするサンプリングクロツクゲート回路で構
成したことを特徴とする特許請求の範囲第１項記
載の文字多重放送受信機。 ３ フレーム同期の検出を阻止する回路を、振幅
検出回路に接続されて、スライスデータ信号をゲ
ートするスライスデータゲート回路で構成したこ
とを特徴とする特許請求の範囲第１項記載の文字
多重放送受信機。 ４ フレーム同期の検出を阻止する回路を、振幅
検出回路に接続されて、フレーミングコード検出
信号をゲートするFC検出パルスゲート回路で構
成したことを特徴とする特許請求の範囲第１項記
載の文字多重放送受信機。 ５ 抜きとられたクロツクランイン近辺の信号を
ダブルバランスの差動増幅器で全波整流し、前記
差動増幅器の１つの出力はサンプリングクロツク
発生回路に接続し、他の出力は振幅検出回路に接
続したことを特徴とする特許請求の範囲第１項記
載の文字多重放送受信機。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57117553A JPS598485A (ja) | 1982-07-05 | 1982-07-05 | 文字多重放送受信機 |
| GB08318129A GB2126459B (en) | 1982-07-05 | 1983-07-05 | Teletext decoder |
| GB08527361A GB2164812B (en) | 1982-07-05 | 1983-07-05 | Teletext decoder with slicing circuit |
| US06/511,086 US4667235A (en) | 1982-07-05 | 1983-07-05 | Teletext decoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57117553A JPS598485A (ja) | 1982-07-05 | 1982-07-05 | 文字多重放送受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS598485A JPS598485A (ja) | 1984-01-17 |
| JPH0159795B2 true JPH0159795B2 (ja) | 1989-12-19 |
Family
ID=14714656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57117553A Granted JPS598485A (ja) | 1982-07-05 | 1982-07-05 | 文字多重放送受信機 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4667235A (ja) |
| JP (1) | JPS598485A (ja) |
| GB (1) | GB2126459B (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59151586A (ja) * | 1983-02-09 | 1984-08-30 | Toshiba Corp | 文字多重信号検出回路 |
| GB2233192A (en) * | 1989-06-16 | 1991-01-02 | Philips Electronic Associated | Teletext decoders |
| FR2652697A1 (fr) * | 1989-10-03 | 1991-04-05 | Sgs Thomson Microelectronics | Extracteur de donnees numeriques dans un signal video. |
| GB9013434D0 (en) * | 1990-06-15 | 1990-08-08 | Ferguson Ltd | Television device with processing of teletext signals |
| US5223930A (en) * | 1991-10-18 | 1993-06-29 | Zenith Electronics Corporation | Data recovery system using dot clock counting |
| US5301023A (en) * | 1991-10-18 | 1994-04-05 | Zenith Electronics Corp. | Data slicing system |
| US5249050A (en) * | 1991-10-18 | 1993-09-28 | Zenith Electronics Corporation | Closed captioned data line detection system |
| JPH081761Y2 (ja) * | 1992-02-13 | 1996-01-24 | 日立精機株式会社 | 主軸内蔵型ワークストッパ装置を備えた工作機械 |
| US5404172A (en) * | 1992-03-02 | 1995-04-04 | Eeg Enterprises, Inc. | Video signal data and composite synchronization extraction circuit for on-screen display |
| KR100290203B1 (ko) * | 1992-03-11 | 2001-05-15 | 크리트먼 어윈 엠 | 보조 비디오 데이타 슬라이서 |
| US5371545A (en) * | 1992-03-11 | 1994-12-06 | Thomson Consumer Electronics, Inc. | Auxiliary video data slicer with adjustable window for detecting the run in clock |
| EP0572740B1 (en) * | 1992-06-01 | 1998-09-09 | THOMSON multimedia | Auxiliary video data slicer |
| KR960004813B1 (ko) * | 1992-10-06 | 1996-04-13 | 엘지전자주식회사 | 향기 발생용 티브이(tv) 방송 송수신 장치 |
| US5483289A (en) * | 1993-12-22 | 1996-01-09 | Matsushita Electric Industrial Co., Ltd. | Data slicing circuit and method |
| JP3257259B2 (ja) * | 1994-07-01 | 2002-02-18 | ソニー株式会社 | データ抽出装置 |
| GB9508209D0 (en) * | 1995-04-22 | 1995-06-07 | Philips Electronics Uk Ltd | Data slicer |
| US5926491A (en) * | 1996-06-26 | 1999-07-20 | Intel Corporation | Noise tolerant run-in clock recovery method and apparatus |
| US5953065A (en) * | 1996-06-26 | 1999-09-14 | Intel Corporation | Method and apparatus for common vertical blanking interval scan line decoding |
| US5812217A (en) * | 1996-06-26 | 1998-09-22 | Intel Corporation | Automatically adjusting anti-ghosting filter coefficients when the coefficients exceed particular values |
| US5838382A (en) * | 1996-06-26 | 1998-11-17 | Intel Corporation | Method and apparatus for optimizing starting point for run-in clock recovery |
| US6377308B1 (en) * | 1996-06-26 | 2002-04-23 | Intel Corporation | Method and apparatus for line-specific decoding of VBI scan lines |
| US5812207A (en) * | 1996-12-20 | 1998-09-22 | Intel Corporation | Method and apparatus for supporting variable oversampling ratios when decoding vertical blanking interval data |
| US6072532A (en) * | 1997-02-18 | 2000-06-06 | Scientific-Atlanta, Inc. | Method and apparatus for generic insertion of data in vertical blanking intervals |
| DE19820909A1 (de) * | 1998-05-09 | 1999-11-25 | Thomson Brandt Gmbh | Datenaufbereitungseinrichtung |
| US6573943B1 (en) * | 1999-09-17 | 2003-06-03 | Elantec Semiconductor, Inc. | Alternative video sync detector |
| JP2002158975A (ja) * | 2000-11-22 | 2002-05-31 | Mitsubishi Electric Corp | スライス回路 |
| JP2002300542A (ja) * | 2001-04-03 | 2002-10-11 | Mitsubishi Electric Corp | データスライサ回路 |
| JP2004088623A (ja) * | 2002-08-28 | 2004-03-18 | Renesas Technology Corp | 文字放送データ抜き取り装置 |
| TWI240491B (en) * | 2005-01-11 | 2005-09-21 | Richwave Technology Corp | Data slicer with source degradation structure |
| US7423694B2 (en) * | 2005-06-15 | 2008-09-09 | Intersil Americas Inc. | Self-calibrating timing circuits for use in a sync separator |
| TWI279139B (en) * | 2005-09-16 | 2007-04-11 | Realtek Semiconductor Corp | Data recovery device and method |
| US7796193B2 (en) * | 2006-06-29 | 2010-09-14 | Mediatek Inc. | Method of adaptive slicing signal |
| US8471960B2 (en) | 2008-11-24 | 2013-06-25 | Mediatek Inc. | Method capable of avoiding data error from incorrect sampling points |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS532032A (en) * | 1976-06-29 | 1978-01-10 | Sony Corp | Phase extraction circuit of burst signal |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1523307A (en) * | 1975-12-09 | 1978-08-31 | Aston Electronic Dev | Data slicing apparatus and method |
| US4202012A (en) * | 1977-03-15 | 1980-05-06 | Matsushita Electric Industrial Co., Ltd. | Sampling clock reproducing device |
| US4222073A (en) * | 1977-10-19 | 1980-09-09 | Matsushita Electric Industrial Co., Ltd. | Multiplexed information signal receiving system |
| JPS55162679A (en) * | 1979-06-06 | 1980-12-18 | Matsushita Electric Ind Co Ltd | Sampling clock reproducing unit |
| FR2462073A1 (fr) * | 1979-07-17 | 1981-02-06 | Thomson Csf | Procede et dispositif pour l'extraction de donnees numeriques en presence de bruit et de distorsions |
| JPS56169974A (en) * | 1980-06-02 | 1981-12-26 | Hitachi Ltd | Receiver for multiplex information signal |
-
1982
- 1982-07-05 JP JP57117553A patent/JPS598485A/ja active Granted
-
1983
- 1983-07-05 US US06/511,086 patent/US4667235A/en not_active Expired - Lifetime
- 1983-07-05 GB GB08318129A patent/GB2126459B/en not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS532032A (en) * | 1976-06-29 | 1978-01-10 | Sony Corp | Phase extraction circuit of burst signal |
Also Published As
| Publication number | Publication date |
|---|---|
| GB8318129D0 (en) | 1983-08-03 |
| US4667235A (en) | 1987-05-19 |
| GB2126459A (en) | 1984-03-21 |
| GB2126459B (en) | 1986-12-10 |
| JPS598485A (ja) | 1984-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0159795B2 (ja) | ||
| US5760844A (en) | Video signal data and composite synchronization extraction circuit for on-screen display | |
| US4963969A (en) | Automatic gain control device | |
| EP0056649B1 (en) | Digital signal receiver | |
| US4461002A (en) | Digital signal receiver | |
| JPS6348471B2 (ja) | ||
| US4561100A (en) | Digital signal receiver | |
| US6741291B1 (en) | Synchronous signal detection with noise rejection | |
| EP0472326B1 (en) | Horizontal synchronizing signal separation circuit | |
| JPH0528849Y2 (ja) | ||
| JPS6014584A (ja) | 文字多重放送受信機 | |
| KR20000044159A (ko) | 비동기식 타이밍 복원회로를 갖는 디지털 텔레비젼 신호 수신장치 | |
| JPH08275023A (ja) | 同期信号検出回路 | |
| JPH0218613Y2 (ja) | ||
| JPH05336458A (ja) | テレビジョン受信機およびテレビジョン受信チューナ | |
| KR20000044160A (ko) | 디지털 텔레비젼 수신장치의 타이밍 복원회로 | |
| KR20000044161A (ko) | 디지털 텔레비젼 수신장치의 타이밍 복원회로 | |
| JPS60134580A (ja) | 文字多重受像装置 | |
| JPS6244473B2 (ja) | ||
| JPS59151586A (ja) | 文字多重信号検出回路 | |
| JPH01256886A (ja) | 文字信号重畳装置 | |
| JPH063903B2 (ja) | クロツク再生回路 | |
| JPS6258597B2 (ja) | ||
| JPH0226121A (ja) | Ａｆｃ回路 | |
| JPS59182660A (ja) | 搬送波再生回路 |