JPH0637618A - 固体素子リレー - Google Patents
固体素子リレーInfo
- Publication number
- JPH0637618A JPH0637618A JP4185478A JP18547892A JPH0637618A JP H0637618 A JPH0637618 A JP H0637618A JP 4185478 A JP4185478 A JP 4185478A JP 18547892 A JP18547892 A JP 18547892A JP H0637618 A JPH0637618 A JP H0637618A
- Authority
- JP
- Japan
- Prior art keywords
- solid
- photodiode array
- gate
- npn
- state element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 オフ時のスイッチング遅延を改善するととも
に、ＭＯＳトランジスタのオン、オフにより発生される
スイッチングノイズの影響を受けない固体素子リレーを
提供する。 【構成】 フォトダイオードアレイ（ＰＤＡ）に発生さ
れる起電力によりオン、オフして出力信号を発生するＭ
ＯＳトランジスタ（２０）を具備する固体素子リレーに
おいて、コレクタが上記ＭＯＳトランジスタ（２０）の
ゲートに接続されるとともに上記フォトダイオードアレ
イ（ＰＤＡ）のアノード側に接続され、エミッタが上記
ＭＯＳトランジスタ（２０）のソースに接続されるとと
もにダイオード（３０）を介して上記フォトダイオード
アレイ（ＰＤＡ）のカソード側に接続されるＮＰＮトラ
ンジスタ（３１）を設け、上記ＮＰＮトランジスタ（３
１）を上記フォトダイオードアレイ（ＰＤＡ）と一体に
チップ化する。
に、ＭＯＳトランジスタのオン、オフにより発生される
スイッチングノイズの影響を受けない固体素子リレーを
提供する。 【構成】 フォトダイオードアレイ（ＰＤＡ）に発生さ
れる起電力によりオン、オフして出力信号を発生するＭ
ＯＳトランジスタ（２０）を具備する固体素子リレーに
おいて、コレクタが上記ＭＯＳトランジスタ（２０）の
ゲートに接続されるとともに上記フォトダイオードアレ
イ（ＰＤＡ）のアノード側に接続され、エミッタが上記
ＭＯＳトランジスタ（２０）のソースに接続されるとと
もにダイオード（３０）を介して上記フォトダイオード
アレイ（ＰＤＡ）のカソード側に接続されるＮＰＮトラ
ンジスタ（３１）を設け、上記ＮＰＮトランジスタ（３
１）を上記フォトダイオードアレイ（ＰＤＡ）と一体に
チップ化する。
Description
【０００１】
【産業上の利用分野】この発明は、光信号によって動作
する固体素子リレーに関し、特にＭＯＳトランジスタの
ゲート−ソース間容量に起因するスイッチング遅延を改
善した固体素子リレーに関する。
する固体素子リレーに関し、特にＭＯＳトランジスタの
ゲート−ソース間容量に起因するスイッチング遅延を改
善した固体素子リレーに関する。
【０００２】
【従来の技術】従来、光信号によって動作する固体素子
リレーとしては図５に示す回路が知られている。この固
体素子リレーは、スイッチング信号Ｉi を入力端子Ｔ1
1、Ｔ12に加えることにより発光ダイオードＬＥＤを発
光させ、この発光ダイオードＬＥＤからの光信号を複数
のフォトダイードを直列接続して構成されるフォトダイ
オードアレイＰＤＡにより受光し、このフォトダイオー
ドアレイＰＤＡに発生される起電力をＭＯＳトランジス
スタ２０に加えることによりＭＯＳトランジスタ２０を
オンにして、出力端子Ｔ21、Ｔ22から出力信号ＩO を出
力するものである。ここで点線で囲んだ部分は１チップ
に一体化される部分を示す。
リレーとしては図５に示す回路が知られている。この固
体素子リレーは、スイッチング信号Ｉi を入力端子Ｔ1
1、Ｔ12に加えることにより発光ダイオードＬＥＤを発
光させ、この発光ダイオードＬＥＤからの光信号を複数
のフォトダイードを直列接続して構成されるフォトダイ
オードアレイＰＤＡにより受光し、このフォトダイオー
ドアレイＰＤＡに発生される起電力をＭＯＳトランジス
スタ２０に加えることによりＭＯＳトランジスタ２０を
オンにして、出力端子Ｔ21、Ｔ22から出力信号ＩO を出
力するものである。ここで点線で囲んだ部分は１チップ
に一体化される部分を示す。
【０００３】しかし、この固体素子リレーは、ＭＯＳト
ランジスタ２０のゲート・ソース間容量のために、この
固体素子リレーがオンからオフに変化するときにスイッ
チング遅延が生じる。
ランジスタ２０のゲート・ソース間容量のために、この
固体素子リレーがオンからオフに変化するときにスイッ
チング遅延が生じる。
【０００４】そこで、この問題を解決するために、例え
ば特開昭６０−１７０３２２号公報に見られるような回
路が提案されている。この回路は図６に示すように、ダ
イオード１０、ＰＮＰトランジスタ１１、抵抗１２から
なる回路をフォトダイオードアレイＰＤＡとＭＯＳトラ
ンジスタ２０との間に挿入してＭＯＳトランジスタ２０
のゲート・ソース間容量の放電速度を上げることによ
り、この固体素子リレーがオンからオフに変化するとき
のスイッチング遅延を改良するものである。
ば特開昭６０−１７０３２２号公報に見られるような回
路が提案されている。この回路は図６に示すように、ダ
イオード１０、ＰＮＰトランジスタ１１、抵抗１２から
なる回路をフォトダイオードアレイＰＤＡとＭＯＳトラ
ンジスタ２０との間に挿入してＭＯＳトランジスタ２０
のゲート・ソース間容量の放電速度を上げることによ
り、この固体素子リレーがオンからオフに変化するとき
のスイッチング遅延を改良するものである。
【０００５】
【発明が解決しようとする課題】しかし、図６に示す従
来の固体素子リレーは、ダイオード１０およびＰＮＰト
ランジスタ１１が、図６に点線で囲んだようにＭＯＳト
ランジスタ２０と一体にチップ化されているため、ＭＯ
Ｓトランジスタ２０のオン、オフにより発生されるスイ
ッチングノイズの影響を受け、動作が不安定になるとい
う欠点があった。
来の固体素子リレーは、ダイオード１０およびＰＮＰト
ランジスタ１１が、図６に点線で囲んだようにＭＯＳト
ランジスタ２０と一体にチップ化されているため、ＭＯ
Ｓトランジスタ２０のオン、オフにより発生されるスイ
ッチングノイズの影響を受け、動作が不安定になるとい
う欠点があった。
【０００６】そこで、この発明は、オフ時のスイッチン
グ遅延を改善するとともに、ＭＯＳトランジスタのオ
ン、オフにより発生されるスイッチングノイズの影響を
受けない固体素子リレーを提供することを目的とする。
グ遅延を改善するとともに、ＭＯＳトランジスタのオ
ン、オフにより発生されるスイッチングノイズの影響を
受けない固体素子リレーを提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、この発明は、スイッチング信号により駆動される発
光素子と、前記発光素子に対向して配設されるフォトダ
イオードアレイと、前記フォトダイオードアレイに発生
される起電力によりオン、オフして出力信号を発生する
ＭＯＳトランジスタと、を具備する固体素子リレーにお
いて、コレクタが前記ＭＯＳトランジスタのゲートに接
続されるとともに前記フォトダイオードアレイのアノー
ド側に接続され、エミッタが前記ＭＯＳトランジスタの
ソースに接続されるとともにダイオードを介して前記フ
ォトダイオードアレイのカソード側に接続されるＮＰＮ
トランジスタを設け、前記ＮＰＮトランジスタを前記フ
ォトダイオードアレイと一体にチップ化したことを特徴
とする。
め、この発明は、スイッチング信号により駆動される発
光素子と、前記発光素子に対向して配設されるフォトダ
イオードアレイと、前記フォトダイオードアレイに発生
される起電力によりオン、オフして出力信号を発生する
ＭＯＳトランジスタと、を具備する固体素子リレーにお
いて、コレクタが前記ＭＯＳトランジスタのゲートに接
続されるとともに前記フォトダイオードアレイのアノー
ド側に接続され、エミッタが前記ＭＯＳトランジスタの
ソースに接続されるとともにダイオードを介して前記フ
ォトダイオードアレイのカソード側に接続されるＮＰＮ
トランジスタを設け、前記ＮＰＮトランジスタを前記フ
ォトダイオードアレイと一体にチップ化したことを特徴
とする。
【０００８】
【作用】ＭＯＳトランジスタのゲート・ソース間に、ｈ
パラメータｈFEが高いＮＰＮトランジスタを挿入するこ
とによりＭＯＳトランジスタのゲート・ソース間容量の
放電速度を早め、またこのＮＰＮトランジスタをフォト
ダイオードアレイと一体にチップ化することにより、Ｍ
ＯＳトランジスタのスイッチングノイズの影響を避け
る。
パラメータｈFEが高いＮＰＮトランジスタを挿入するこ
とによりＭＯＳトランジスタのゲート・ソース間容量の
放電速度を早め、またこのＮＰＮトランジスタをフォト
ダイオードアレイと一体にチップ化することにより、Ｍ
ＯＳトランジスタのスイッチングノイズの影響を避け
る。
【０００９】
【実施例】以下、図面を参照してこの発明に係わる固体
素子リレーの実施例を詳細に説明する。
素子リレーの実施例を詳細に説明する。
【００１０】図１は、この発明に係わる固体素子リレー
の一実施例を示したものである。なお、図１において、
図５および図６に示した従来回路と共通する部分には説
明の便宜上同一の符号を付する。
の一実施例を示したものである。なお、図１において、
図５および図６に示した従来回路と共通する部分には説
明の便宜上同一の符号を付する。
【００１１】図１に示す実施例においては、ｈパラメー
タｈFEが高いＮＰＮトランジスタ３１を用い、このＮＰ
Ｎトランジスタ３１のコレクタをＭＯＳトランジスタ２
０のゲートに接続するとともにフォトダイオードアレイ
ＰＤＡのアノード側に接続し、エミッタをＭＯＳトラン
ジスタ２０のソースに接続するとともにダイオード３０
を介してフォトダイオードアレイＰＤＡのカソード側に
接続する。また、このＮＰＮトランジスタ３１のベース
はフォトダイオードアレイＰＤＡのカソード側に接続さ
れ、このＮＰＮトランジスタ３１のコレクタ・ベース間
にはバイアス抵抗３２が設けられる。
タｈFEが高いＮＰＮトランジスタ３１を用い、このＮＰ
Ｎトランジスタ３１のコレクタをＭＯＳトランジスタ２
０のゲートに接続するとともにフォトダイオードアレイ
ＰＤＡのアノード側に接続し、エミッタをＭＯＳトラン
ジスタ２０のソースに接続するとともにダイオード３０
を介してフォトダイオードアレイＰＤＡのカソード側に
接続する。また、このＮＰＮトランジスタ３１のベース
はフォトダイオードアレイＰＤＡのカソード側に接続さ
れ、このＮＰＮトランジスタ３１のコレクタ・ベース間
にはバイアス抵抗３２が設けられる。
【００１２】更に、図１で点線で囲んだように、ＮＰＮ
トランジスタ３１は、ダイオード３０およびバイアス抵
抗３２とともに、フォトダイオードアレイＰＤＡと一体
にチップ化されている。
トランジスタ３１は、ダイオード３０およびバイアス抵
抗３２とともに、フォトダイオードアレイＰＤＡと一体
にチップ化されている。
【００１３】かかる構成からなる固体素子リレーのオン
時、すなわちフォトダイオードアレイＰＤＡに光信号が
照射されている時と、オフ時、すなわちフォトダイオー
ドアレイＰＤＡに光信号が照射されていない時とのそれ
ぞれにおける図１に示す回路の動作を等化回路で示す
と、図２および図３のようになる。
時、すなわちフォトダイオードアレイＰＤＡに光信号が
照射されている時と、オフ時、すなわちフォトダイオー
ドアレイＰＤＡに光信号が照射されていない時とのそれ
ぞれにおける図１に示す回路の動作を等化回路で示す
と、図２および図３のようになる。
【００１４】すなわち、図２は、フォトダイオードアレ
イＰＤＡに光信号が照射されている時の図１に示す回路
の等化回路を示すもので、この場合、図２に示すよう
に、フォトダイオードアレイＰＤＡには所定の起電力、
例えば、フォトダイオードアレイＰＤＡを構成する各フ
ォトダイオードの起電力が０．５（Ｖ）であり、フォト
ダイオードの数がｎであるとすると、Ｖn ＝０．５×ｎ
（Ｖ）の起電力が発生される。そこで、このフォトダイ
オードアレイＰＤＡは定電流源ＳＩで表わすことができ
る。またコンデンサＣ１はＭＯＳトランジスタ２０のゲ
ート・ソース間容量を表わしている。
イＰＤＡに光信号が照射されている時の図１に示す回路
の等化回路を示すもので、この場合、図２に示すよう
に、フォトダイオードアレイＰＤＡには所定の起電力、
例えば、フォトダイオードアレイＰＤＡを構成する各フ
ォトダイオードの起電力が０．５（Ｖ）であり、フォト
ダイオードの数がｎであるとすると、Ｖn ＝０．５×ｎ
（Ｖ）の起電力が発生される。そこで、このフォトダイ
オードアレイＰＤＡは定電流源ＳＩで表わすことができ
る。またコンデンサＣ１はＭＯＳトランジスタ２０のゲ
ート・ソース間容量を表わしている。
【００１５】この場合、定電流源ＳＩから発生される電
流をＩF 、抵抗３２を流れる電流をＩ1 とすると、コン
デンサＣ１へ流れる電流Ｉ2 は、 Ｉ2 ＝ＩF −Ｉ1 となり、また、ダイオード３０には順方向に電流が流れ
ているため、ＮＰＮトランジスタ３１のベース・エミッ
タ間電圧は逆方向となり、動作しない。したがって、こ
の場合、ＭＯＳトランジスタ２０のゲート・ソース間容
量、すなわちコンデンサＣ１は上記電流Ｉ2 により充電
される。この場合のコンデンサＣ１の充電の様子をグラ
フで示すと図４のようになる。すなわち、コンデンサＣ
１は上記電流Ｉ2 により充電され、やがて飽和し、フォ
トダイオードアレイＰＤＡに発生する起電力、すなわ
ち、Ｖn ＝０．５×ｎ（Ｖ）で平行状態になる。
流をＩF 、抵抗３２を流れる電流をＩ1 とすると、コン
デンサＣ１へ流れる電流Ｉ2 は、 Ｉ2 ＝ＩF −Ｉ1 となり、また、ダイオード３０には順方向に電流が流れ
ているため、ＮＰＮトランジスタ３１のベース・エミッ
タ間電圧は逆方向となり、動作しない。したがって、こ
の場合、ＭＯＳトランジスタ２０のゲート・ソース間容
量、すなわちコンデンサＣ１は上記電流Ｉ2 により充電
される。この場合のコンデンサＣ１の充電の様子をグラ
フで示すと図４のようになる。すなわち、コンデンサＣ
１は上記電流Ｉ2 により充電され、やがて飽和し、フォ
トダイオードアレイＰＤＡに発生する起電力、すなわ
ち、Ｖn ＝０．５×ｎ（Ｖ）で平行状態になる。
【００１６】また、図３は、フォトダイオードアレイＰ
ＤＡに光信号が照射されていない時の図１に示す回路の
等化回路を示すもので、この場合、ＮＰＮトランジスタ
３１のベースには、コンデンサＣ１に充電された電荷に
より、抵抗３１を介して電流Ｉ3 が供給され、ＮＰＮト
ランジスタ３１は動作状態に入り、ＮＰＮトランジスタ
３１のコレクタに電流Ｉ4 を流す。
ＤＡに光信号が照射されていない時の図１に示す回路の
等化回路を示すもので、この場合、ＮＰＮトランジスタ
３１のベースには、コンデンサＣ１に充電された電荷に
より、抵抗３１を介して電流Ｉ3 が供給され、ＮＰＮト
ランジスタ３１は動作状態に入り、ＮＰＮトランジスタ
３１のコレクタに電流Ｉ4 を流す。
【００１７】つまり、ＭＯＳトランジスタ２０のゲート
・ソース間容量、すなわちコンデンサＣ１の放電電流Ｉ
5 は、 Ｉ5 ＝Ｉ3 ＋Ｉ4 ＝Ｉ3 ＋ｈFE・Ｉ3 ＝（１＋ｈFE）・Ｉ3 となり、ＭＯＳトランジスタ２０のゲート・ソース間容
量の放電電流には、ｈパラメータｈFEが大きな影響を与
えることが分かる。
・ソース間容量、すなわちコンデンサＣ１の放電電流Ｉ
5 は、 Ｉ5 ＝Ｉ3 ＋Ｉ4 ＝Ｉ3 ＋ｈFE・Ｉ3 ＝（１＋ｈFE）・Ｉ3 となり、ＭＯＳトランジスタ２０のゲート・ソース間容
量の放電電流には、ｈパラメータｈFEが大きな影響を与
えることが分かる。
【００１８】ここで、この実施例においては、ｈパラメ
ータｈFEが高いＮＰＮトランジスタ３１を使用している
ため、ＰＮＰトランジスタを使用した従来の回路に比較
して大幅にＭＯＳトランジスタ２０のゲート・ソース間
容量の放電を高速に行うことができ、この固体素子リレ
ーのオフ時のスイッチング遅延を大幅に改善することが
できる。
ータｈFEが高いＮＰＮトランジスタ３１を使用している
ため、ＰＮＰトランジスタを使用した従来の回路に比較
して大幅にＭＯＳトランジスタ２０のゲート・ソース間
容量の放電を高速に行うことができ、この固体素子リレ
ーのオフ時のスイッチング遅延を大幅に改善することが
できる。
【００１９】また、この実施例においては、ＮＰＮトラ
ンジスタ３１は、ダイオード３０およびバイアス抵抗３
２とともに、フォトダイオードアレイＰＤＡと一体にチ
ップ化され、ＭＯＳトランジスタ２０と別体に構成され
ているので、ＭＯＳトランジスタ２０のオン、オフによ
り発生されるスイッチングノイズの影響を受けない。
ンジスタ３１は、ダイオード３０およびバイアス抵抗３
２とともに、フォトダイオードアレイＰＤＡと一体にチ
ップ化され、ＭＯＳトランジスタ２０と別体に構成され
ているので、ＭＯＳトランジスタ２０のオン、オフによ
り発生されるスイッチングノイズの影響を受けない。
【００２０】
【発明の効果】以上説明したようにこの発明によれば、
ＭＯＳトランジスタのゲート・ソース間容量を放電する
放電回路にｈパラメータｈFEが高いＮＰＮトランジスタ
を用い、このＮＰＮトランジスタをフォトダイオードア
レイと一体にチップ化したので、 １）固体素子リレーのオフ時のスイッチング遅延を大幅
に改善することができる。
ＭＯＳトランジスタのゲート・ソース間容量を放電する
放電回路にｈパラメータｈFEが高いＮＰＮトランジスタ
を用い、このＮＰＮトランジスタをフォトダイオードア
レイと一体にチップ化したので、 １）固体素子リレーのオフ時のスイッチング遅延を大幅
に改善することができる。
【００２１】２）ＭＯＳトランジスタのオン、オフによ
り発生されるスイッチングノイズの影響を受けないよう
にすることができる。等の効果を奏する。
り発生されるスイッチングノイズの影響を受けないよう
にすることができる。等の効果を奏する。
【図１】この発明に係わる固体素子リレーの一実施例を
示す回路図。
示す回路図。
【図２】この発明に係わる固体素子リレーのオン時にお
ける動作を説明するための等化回路。
ける動作を説明するための等化回路。
【図３】この発明に係わる固体素子リレーのオフ時にお
ける動作を説明するための等化回路。
ける動作を説明するための等化回路。
【図４】ＭＯＳトランジスタのゲート−ソース間容量の
充電特性を示すグラフ。
充電特性を示すグラフ。
【図５】固体素子リレーの従来例を示す回路図。
【図６】固体素子リレーの他の従来例を示す回路図。
ＬＥＤ 発光ダイオード ＰＤＡ フォトダイオードアレイ １０ ダイオード １１ ＰＮＰトランジスタ １２ バイアス抵抗 ２０ ＭＯＳトランジスタ ３０ ダイオード ３１ ＮＰＮトランジスタ ３２ バイアス抵抗 ＳＩ 定電流源 Ｃ１ コンデンサ（ＭＯＳトランジスタのゲート−ソ
ース間容量） Ｔ11、Ｔ12 入力端子 Ｔ21、Ｔ22 出力端子
ース間容量） Ｔ11、Ｔ12 入力端子 Ｔ21、Ｔ22 出力端子
Claims (1)
- 【請求項１】 スイッチング信号により駆動される発光
素子と、 前記発光素子に対向して配設されるフォトダイオードア
レイと、 前記フォトダイオードアレイに発生される起電力により
オン、オフして出力信号を発生するＭＯＳトランジスタ
と、 を具備する固体素子リレーにおいて、 コレクタが前記ＭＯＳトランジスタのゲートに接続され
るとともに前記フォトダイオードアレイのアノード側に
接続され、エミッタが前記ＭＯＳトランジスタのソース
に接続されるとともにダイオードを介して前記フォトダ
イオードアレイのカソード側に接続されるＮＰＮトラン
ジスタを設け、 前記ＮＰＮトランジスタを前記フォトダイオードアレイ
と一体にチップ化したことを特徴とする固体素子リレ
ー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4185478A JPH0637618A (ja) | 1992-07-13 | 1992-07-13 | 固体素子リレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4185478A JPH0637618A (ja) | 1992-07-13 | 1992-07-13 | 固体素子リレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637618A true JPH0637618A (ja) | 1994-02-10 |
Family
ID=16171472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4185478A Withdrawn JPH0637618A (ja) | 1992-07-13 | 1992-07-13 | 固体素子リレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637618A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009147022A (ja) * | 2007-12-12 | 2009-07-02 | Toshiba Corp | 光半導体リレー |
| CN106656137A (zh) * | 2016-12-15 | 2017-05-10 | 贵州振华群英电器有限公司（国营第八九厂） | 一种光伏隔离式5ms上电延时型直流固体继电器 |
| CN106656129A (zh) * | 2016-12-21 | 2017-05-10 | 贵州振华群英电器有限公司（国营第八九厂） | 一种直流软启动固体继电器 |
-
1992
- 1992-07-13 JP JP4185478A patent/JPH0637618A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009147022A (ja) * | 2007-12-12 | 2009-07-02 | Toshiba Corp | 光半導体リレー |
| CN106656137A (zh) * | 2016-12-15 | 2017-05-10 | 贵州振华群英电器有限公司（国营第八九厂） | 一种光伏隔离式5ms上电延时型直流固体继电器 |
| CN106656129A (zh) * | 2016-12-21 | 2017-05-10 | 贵州振华群英电器有限公司（国营第八九厂） | 一种直流软启动固体继电器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5140175A (en) | Light-emitting diode drive circuit with fast rise time and fall time | |
| US5559451A (en) | Bicmos push-pull type logic apparatus with voltage clamp circuit and clamp releasing circuit | |
| US5946034A (en) | CCD register read amplifier | |
| EP0196703A1 (en) | Amplifier arrangement | |
| KR960016010B1 (ko) | 지연-펄스 발생기 | |
| JPH0637618A (ja) | 固体素子リレー | |
| US5631580A (en) | BICMOS ECL-CMOS level converter | |
| US5066874A (en) | Signal output circuit having bipolar transistor in output stage and arranged in cmos semiconductor integrated circuit | |
| JP3711124B2 (ja) | 光半導体リレー | |
| US5166638A (en) | Differential amplifier having output stage quickly brought into inactive condition by a control signal | |
| JP2861300B2 (ja) | Ｍｎｔｌ型半導体集積回路装置 | |
| JPH06181431A (ja) | ソリッドステートリレー | |
| JP3564235B2 (ja) | 半導体リレー回路 | |
| SU1633486A1 (ru) | Полевой транзисторный ключ | |
| JPH05335616A (ja) | 高速応答フォトカプラ | |
| JP3233473B2 (ja) | 電圧レベル変換回路 | |
| JPH10308529A (ja) | 半導体リレー | |
| JP2743874B2 (ja) | ソリッドステートリレー | |
| JP2740426B2 (ja) | 半導体リレー | |
| JPH11163706A (ja) | 半導体リレー | |
| SU752602A1 (ru) | Устройство дл защиты от перегрузок по току силового транзистора регулирующего элемента | |
| JPH11136113A (ja) | 半導体リレー | |
| JP2006033527A (ja) | アイソレータ | |
| JP2002050952A (ja) | 半導体リレー及びその製造方法 | |
| JPH05299998A (ja) | 半導体リレー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |