JPH05335616A - 高速応答フォトカプラ - Google Patents
高速応答フォトカプラInfo
- Publication number
- JPH05335616A JPH05335616A JP16367592A JP16367592A JPH05335616A JP H05335616 A JPH05335616 A JP H05335616A JP 16367592 A JP16367592 A JP 16367592A JP 16367592 A JP16367592 A JP 16367592A JP H05335616 A JPH05335616 A JP H05335616A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- base
- photocoupler
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は高出力でかつ高速応答を外付
部品による回路補正なしで実現することである。 【構成】 フォトカプラは受光部を少なくとも２つ以上
の直列接続されたフォトダイオード４，５で構成し、該
フォトダイオード４，５はバイポーラトランジスタ８に
接続されている。バイポーラトランジスタ８のベース，
エミッタ間には抵抗１１が接続されている。２以上のフ
ォトダイオードが光電流を複数倍し、オフ時には、抵抗
１１がベースの寄生容量を速やかに排除する。
部品による回路補正なしで実現することである。 【構成】 フォトカプラは受光部を少なくとも２つ以上
の直列接続されたフォトダイオード４，５で構成し、該
フォトダイオード４，５はバイポーラトランジスタ８に
接続されている。バイポーラトランジスタ８のベース，
エミッタ間には抵抗１１が接続されている。２以上のフ
ォトダイオードが光電流を複数倍し、オフ時には、抵抗
１１がベースの寄生容量を速やかに排除する。
Description
【０００１】
【産業上の利用分野】本発明はフォトカプラに関し、特
に高出力でかつ高速応答性を有するフォトカプラに関す
る。
に高出力でかつ高速応答性を有するフォトカプラに関す
る。
【０００２】
【従来の技術】従来、この種の高速フォトカプラは、図
７に示すように発光素子１から放出された光を元の電気
信号に変換する１個のフォトダイオード４とその電気信
号を増幅する１個のトランジスタ８からなる電気回路を
有している。
７に示すように発光素子１から放出された光を元の電気
信号に変換する１個のフォトダイオード４とその電気信
号を増幅する１個のトランジスタ８からなる電気回路を
有している。
【０００３】端子２，３間に電圧を印加すると、発光素
子１は発光し、その光はフォトダイオード４で電流に変
換され、トランジスタ８で増幅される。７はフォトダイ
オードのカソード端子、９，１０はトランジスタ９，１
０のコレクタ端子とエミッタ端子である。
子１は発光し、その光はフォトダイオード４で電流に変
換され、トランジスタ８で増幅される。７はフォトダイ
オードのカソード端子、９，１０はトランジスタ９，１
０のコレクタ端子とエミッタ端子である。
【０００４】
【発明が解決しようとする課題】上述した従来のフォト
カプラでは、発光素子から放出された光を１個のフォト
ダイオードで光から電気信号に変換していたため、十分
大きな受光電流（光電流）が得られないという欠点があ
る。
カプラでは、発光素子から放出された光を１個のフォト
ダイオードで光から電気信号に変換していたため、十分
大きな受光電流（光電流）が得られないという欠点があ
る。
【０００５】また、フォトカプラをオン，オフさせた場
合にトランジスタのベースの寄生容量に余分な電荷が蓄
積され、オフタイム（回復時間）が長いという欠点もあ
る。
合にトランジスタのベースの寄生容量に余分な電荷が蓄
積され、オフタイム（回復時間）が長いという欠点もあ
る。
【０００６】
【課題を解決するための手段】本発明の要旨は、発光素
子と、該発光素子で発生する光を電流に変換する受光部
と、受光部で発生した電流を増幅するバイポーラトラン
ジスタとを備えたフォトカプラにおいて、上記受光部を
複数のフォトダイオードを直列接続したフォトダイオー
ドで構成し、上記バイポーラトランジスタのベースとエ
ミッタとの間に抵抗素子を接続したことである。
子と、該発光素子で発生する光を電流に変換する受光部
と、受光部で発生した電流を増幅するバイポーラトラン
ジスタとを備えたフォトカプラにおいて、上記受光部を
複数のフォトダイオードを直列接続したフォトダイオー
ドで構成し、上記バイポーラトランジスタのベースとエ
ミッタとの間に抵抗素子を接続したことである。
【０００７】
【発明の作用】発光素子で発生した光は複数のフォトダ
イオードでそれぞれ電流に変換され、複数倍となった電
流がバイポーラトランジスタで増幅される。
イオードでそれぞれ電流に変換され、複数倍となった電
流がバイポーラトランジスタで増幅される。
【０００８】発光素子が発光を停止すると、電流は停止
し、バイポーラトランジスタのベースに蓄積されていた
電荷は抵抗素子を介して速やかにエミッタに排出され
る。
し、バイポーラトランジスタのベースに蓄積されていた
電荷は抵抗素子を介して速やかにエミッタに排出され
る。
【０００９】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１０】図１は本発明の第１実施例を示す電気回路
図である。この図において１はＧａＡｌＡｓからなる発
光素子であり、アノード端子２とカソード端子３に電圧
を印加して発光させる。アノード端子２にプラス、また
カソード端子３にマイナスの電圧（電位差＞１．２Ｖ）
を加えると発光素子１は発光する。
図である。この図において１はＧａＡｌＡｓからなる発
光素子であり、アノード端子２とカソード端子３に電圧
を印加して発光させる。アノード端子２にプラス、また
カソード端子３にマイナスの電圧（電位差＞１．２Ｖ）
を加えると発光素子１は発光する。
【００１１】第１のフォトダイオード４と第２のフォト
ダイオード５は直列接続され、第１のフォトダイオード
４のカソード端子７は外部へ取り出してある。第２のフ
ォトダイオード５のアノードはトランジスタ８のベース
と接続され、トランジスタ８のベース，エミッタ間には
約１００ｋΩの抵抗１１が付加されている。９はトラン
ジスタ８のコレクタ端子であり、１０はエミッタ端子で
ある。
ダイオード５は直列接続され、第１のフォトダイオード
４のカソード端子７は外部へ取り出してある。第２のフ
ォトダイオード５のアノードはトランジスタ８のベース
と接続され、トランジスタ８のベース，エミッタ間には
約１００ｋΩの抵抗１１が付加されている。９はトラン
ジスタ８のコレクタ端子であり、１０はエミッタ端子で
ある。
【００１２】第１のフォトダイオード４のカソード端子
７とトランジスタ８のエミッタ端子１０に適当なバイア
ス（例えば５Ｖ）を加えると、第１および第２のフォト
ダイオード４，５に逆バイアスが印加され、発光素子１
がオンした場合は受光電流（光電流）が発生する。この
場合、１個のフォトダイオードで約３０μＡの受光電流
が発生するため２個で約６０μＡの受光電流を得ること
ができる。この電流はトランジスタ８のベース電流とし
て働き、トランジスタ８のコレクタ端子９に適当なバイ
アス（０．４Ｖ以上）を印加することでトランジスタ８
は動作し、エミッタ端子１０から増幅された電流を得る
ことができる。
７とトランジスタ８のエミッタ端子１０に適当なバイア
ス（例えば５Ｖ）を加えると、第１および第２のフォト
ダイオード４，５に逆バイアスが印加され、発光素子１
がオンした場合は受光電流（光電流）が発生する。この
場合、１個のフォトダイオードで約３０μＡの受光電流
が発生するため２個で約６０μＡの受光電流を得ること
ができる。この電流はトランジスタ８のベース電流とし
て働き、トランジスタ８のコレクタ端子９に適当なバイ
アス（０．４Ｖ以上）を印加することでトランジスタ８
は動作し、エミッタ端子１０から増幅された電流を得る
ことができる。
【００１３】次に発光素子をオフした場合はトランジス
タ８のベース上に蓄積された電荷はベース，エミッタ間
抵抗１１（１００ｋΩ）を通して速やかにエミッタ端子
１０から放出される。この場合、ベース，エミッタ間抵
抗１１が挿入されていない場合と比較して、オフタイム
（回復時間）は１０倍以上速い。例えばベース，エミッ
タ間に抵抗１１を挿入するとオフタイムｔｏｆｆは１０
μｓ未満であるが、ベース，エミッタ間抵抗無しの場合
はオフタイムｔｏｆｆは１００μｓ程度である。
タ８のベース上に蓄積された電荷はベース，エミッタ間
抵抗１１（１００ｋΩ）を通して速やかにエミッタ端子
１０から放出される。この場合、ベース，エミッタ間抵
抗１１が挿入されていない場合と比較して、オフタイム
（回復時間）は１０倍以上速い。例えばベース，エミッ
タ間に抵抗１１を挿入するとオフタイムｔｏｆｆは１０
μｓ未満であるが、ベース，エミッタ間抵抗無しの場合
はオフタイムｔｏｆｆは１００μｓ程度である。
【００１４】第１実施例をパッケージした状態を図２〜
図３に示す。図２は第１実施例の縦断面図であり、図３
はその上面図である。
図３に示す。図２は第１実施例の縦断面図であり、図３
はその上面図である。
【００１５】発光素子１とフォトダイオード４，５はボ
ンディングワイヤ１４で適宜接続され、一次モールド樹
脂（透明エポキシ）１２と二次モールド樹脂１３中に封
止されている。
ンディングワイヤ１４で適宜接続され、一次モールド樹
脂（透明エポキシ）１２と二次モールド樹脂１３中に封
止されている。
【００１６】図４は本発明の第２実施例を示す縦断面図
であり、図５はその上面図である。この図において、１
はＧａＡｓからなる発光素子であり、アノード端子２の
上にマウントされ、カソード端子３とボンディングワイ
ヤ１４で接続されている。１５は２個のフォトダイオー
ドが直列接続され、かつベース，エミッタ間抵抗１００
ｋΩを内蔵するトランジスタで集積化されたフォトＩＣ
である。フォトＩＣ１５はコレクタ端子９にマウントさ
れ、カソード端子７とエミッタ端子１０にボンディング
ワイヤ１４で接続されている。発光素子１がマウントさ
れた端子とフォトＩＣ１５がマウントされた端子は相対
向するように組み合わされ、透明エポキシの一次モール
ド樹脂１２で固められ、さらに外来光しゃ断のための黒
色エポキシの二次モールド樹脂１３で固められている。
であり、図５はその上面図である。この図において、１
はＧａＡｓからなる発光素子であり、アノード端子２の
上にマウントされ、カソード端子３とボンディングワイ
ヤ１４で接続されている。１５は２個のフォトダイオー
ドが直列接続され、かつベース，エミッタ間抵抗１００
ｋΩを内蔵するトランジスタで集積化されたフォトＩＣ
である。フォトＩＣ１５はコレクタ端子９にマウントさ
れ、カソード端子７とエミッタ端子１０にボンディング
ワイヤ１４で接続されている。発光素子１がマウントさ
れた端子とフォトＩＣ１５がマウントされた端子は相対
向するように組み合わされ、透明エポキシの一次モール
ド樹脂１２で固められ、さらに外来光しゃ断のための黒
色エポキシの二次モールド樹脂１３で固められている。
【００１７】本実施例ではフォトダイオードとトランジ
スタおよびベース，エミッタ間抵抗１００ｋΩが同一チ
ップ上に集積されているため、フォトカプラの小型化、
組立工数の削減、特性安定などを実現している。
スタおよびベース，エミッタ間抵抗１００ｋΩが同一チ
ップ上に集積されているため、フォトカプラの小型化、
組立工数の削減、特性安定などを実現している。
【００１８】図６は本発明の第３実施例の電気回路図で
ある。１はＧａＡｓからなる発光素子であり、アノード
端子２とカソード端子３は外部に取り出してある。ここ
で、アノード端子２にプラスの電圧、カソード端子３に
マイナスの電圧を印加（電位差＞１．２）すると発光素
子１はオンする。４，５，６は第１，第２，第３のフォ
トダイオードであり、直列接続されている。第１のフォ
トダイオード４のカソード端７は外部に取り出してあ
る。第３のフォトダイオード６のアノードはトランジス
タ８のベースに接続され、トランジスタ８のベース，エ
ミッタ間には１００ｋΩの抵抗が内蔵されている。９は
トランジスタ８のコレクタ端子で１０はエミッタ端子で
あり、どちらも外部に取り出してある。カソード端子７
とエミッタ端子１０に適当なバイアス（１０Ｖ）を印加
し、ＬＥＤ１をオンすると、しゃ断物１６が無い場合は
受光電流（光電流）が発生する。この場合、１個のフォ
トダイオードで約３０μＡの受光電流が発生するため、
３個で約９０μＡの受光電流を得ることができる。ここ
で、トランジスタ８のカソード端子７とエミッタ端子１
０の間に適当なバイアス（０．４Ｖ）を印加すると、ト
ランジスタ８が動作し、エミッタ端子１０より増幅され
た電流が得られる。
ある。１はＧａＡｓからなる発光素子であり、アノード
端子２とカソード端子３は外部に取り出してある。ここ
で、アノード端子２にプラスの電圧、カソード端子３に
マイナスの電圧を印加（電位差＞１．２）すると発光素
子１はオンする。４，５，６は第１，第２，第３のフォ
トダイオードであり、直列接続されている。第１のフォ
トダイオード４のカソード端７は外部に取り出してあ
る。第３のフォトダイオード６のアノードはトランジス
タ８のベースに接続され、トランジスタ８のベース，エ
ミッタ間には１００ｋΩの抵抗が内蔵されている。９は
トランジスタ８のコレクタ端子で１０はエミッタ端子で
あり、どちらも外部に取り出してある。カソード端子７
とエミッタ端子１０に適当なバイアス（１０Ｖ）を印加
し、ＬＥＤ１をオンすると、しゃ断物１６が無い場合は
受光電流（光電流）が発生する。この場合、１個のフォ
トダイオードで約３０μＡの受光電流が発生するため、
３個で約９０μＡの受光電流を得ることができる。ここ
で、トランジスタ８のカソード端子７とエミッタ端子１
０の間に適当なバイアス（０．４Ｖ）を印加すると、ト
ランジスタ８が動作し、エミッタ端子１０より増幅され
た電流が得られる。
【００１９】次に、しゃ断物１６が挿入された場合、受
光電流の発生が止まりトランジスタ８のベース上に蓄積
された電荷はベース，エミッタ間抵抗１１を通してすみ
やかにエミッタ端子１０から放出される。本実施例はフ
ォトインタラプタへの応用であり、しゃ断物１６のあり
なしに対する応答が速く、かつ高出力を得ることができ
る。
光電流の発生が止まりトランジスタ８のベース上に蓄積
された電荷はベース，エミッタ間抵抗１１を通してすみ
やかにエミッタ端子１０から放出される。本実施例はフ
ォトインタラプタへの応用であり、しゃ断物１６のあり
なしに対する応答が速く、かつ高出力を得ることができ
る。
【００２０】
【発明の効果】以上説明したように本発明のフォトカプ
ラを用いれば、少なくとも２つ以上のフォトダイオード
が直列接続されているため高出力が得られるという効果
がある。また、トランジスタのベース，エミッタ間に抵
抗が内蔵してあるため、外付け部品による回路補正なし
でオフタイム（回復時間）が短いという効果もある。さ
らに、高出力が得られることから、ＬＥＤ駆動電流を下
げることができるため、フォトカプラの通電寿命が長く
なる。フォトカプラを搭載した装置全体消費電力が小さ
くなるという効果もある。
ラを用いれば、少なくとも２つ以上のフォトダイオード
が直列接続されているため高出力が得られるという効果
がある。また、トランジスタのベース，エミッタ間に抵
抗が内蔵してあるため、外付け部品による回路補正なし
でオフタイム（回復時間）が短いという効果もある。さ
らに、高出力が得られることから、ＬＥＤ駆動電流を下
げることができるため、フォトカプラの通電寿命が長く
なる。フォトカプラを搭載した装置全体消費電力が小さ
くなるという効果もある。
【図１】本発明の第１実施例の電気回路図である。
【図２】本発明の第１実施例の縦断面図である。
【図３】図２に示した第１実施例の上面図である。
【図４】本発明の第２実施例の縦断面図である。
【図５】図４に示した第２実施例の上面図である。
【図６】本発明の第３実施例の電気回路図である。
【図７】図１に対する従来の技術を示す電気回路図であ
る。
る。
１ ＬＥＤ ２ アノード端子（ＬＥＤ） ３ カソード端子（ＬＥＤ） ４ 第１のフォトダイオード ５ 第２のフォトダイオード ６ 第３のフォトダイオード ７ カソード端子（フォトダイオード） ８ トランジスタ ９ コレクタ端子（トランジスタ） １０ エミッタ端子（トランジスタ） １１ 抵抗（１００ｋΩ） １２ 一次モールド樹脂（透明エポキシ） １３ 二次モールド樹脂（黒色エポキシ） １４ ボンディングワイヤ １５ フォトＩＣ １６ しゃ断物
Claims (2)
- 【請求項１】 発光素子と、該発光素子で発生する光を
電流に変換する受光部と、受光部で発生した電流を増幅
するバイポーラトランジスタとを備えたフォトカプラに
おいて、上記受光部を複数のフォトダイオードを直列接
続したフォトダイオードで構成し、上記バイポーラトラ
ンジスタのベースとエミッタとの間に抵抗素子を接続し
たことを特徴とする高速応答フォトカプラ。 - 【請求項２】 上記複数のフォトダイオードとバイポー
ラトランジスタと抵抗素子とで集積回路を構成した請求
項１記載の高速応答フォトカプラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16367592A JPH05335616A (ja) | 1992-05-29 | 1992-05-29 | 高速応答フォトカプラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16367592A JPH05335616A (ja) | 1992-05-29 | 1992-05-29 | 高速応答フォトカプラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05335616A true JPH05335616A (ja) | 1993-12-17 |
Family
ID=15778463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16367592A Pending JPH05335616A (ja) | 1992-05-29 | 1992-05-29 | 高速応答フォトカプラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05335616A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1983000507A1 (en) * | 1981-08-10 | 1983-02-17 | Sato, Susumu | Process for manufacturing cold rolled deep-drawing steel plate showing delayed aging properties and low anisotropy |
| WO1985000383A1 (en) * | 1983-07-04 | 1985-01-31 | Nisshin Steel Co., Ltd. | Steel plated with molten aluminum excellent in high-temperature oxidation resistance and high-temperature strength and process fo r its production |
| JP2011082513A (ja) * | 2009-10-06 | 2011-04-21 | National Central Univ | シリコン光検出モジュール |
-
1992
- 1992-05-29 JP JP16367592A patent/JPH05335616A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1983000507A1 (en) * | 1981-08-10 | 1983-02-17 | Sato, Susumu | Process for manufacturing cold rolled deep-drawing steel plate showing delayed aging properties and low anisotropy |
| WO1985000383A1 (en) * | 1983-07-04 | 1985-01-31 | Nisshin Steel Co., Ltd. | Steel plated with molten aluminum excellent in high-temperature oxidation resistance and high-temperature strength and process fo r its production |
| JP2011082513A (ja) * | 2009-10-06 | 2011-04-21 | National Central Univ | シリコン光検出モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05335616A (ja) | 高速応答フォトカプラ | |
| KR100187388B1 (ko) | 위상 제어 가능한 광결합소자 | |
| JP2009117528A (ja) | 光半導体リレー装置 | |
| JP2004356702A (ja) | 光半導体リレー | |
| JP3837372B2 (ja) | 半導体リレー | |
| CN210274027U (zh) | 一种光耦合器 | |
| JPH06163977A (ja) | フォトカプラ | |
| JPH05268042A (ja) | ソリッドステートリレー | |
| JP3012708B2 (ja) | フォトカプラの出力回路及びフォトカプラ | |
| JPS6018850Y2 (ja) | ホト・カプラ | |
| JPH0637618A (ja) | 固体素子リレー | |
| JP3637749B2 (ja) | 半導体リレー | |
| JP3395168B2 (ja) | 半導体リレー回路 | |
| JPH05226688A (ja) | フォトカプラ | |
| JP3564235B2 (ja) | 半導体リレー回路 | |
| JPS6216021Y2 (ja) | ||
| JPH039394Y2 (ja) | ||
| JPS6225511A (ja) | 半導体リレ− | |
| JP2002050952A (ja) | 半導体リレー及びその製造方法 | |
| JP2004304708A (ja) | 光電流・電圧変換回路 | |
| JP2000022200A (ja) | 半導体リレー | |
| JPS6110318A (ja) | 半導体リレ− | |
| JPH0522102A (ja) | シヨトキバリアダイオード内蔵ホトカプラ | |
| JPH11284160A (ja) | 受光用半導体集積回路 | |
| JPS60121816A (ja) | 外部接点検出回路 |