JP2743874B2 - ソリッドステートリレー - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はソリッドステートリレー
に関し、特に電界効果型トランジスタ（ＭＯＳＦＥＴ）
を出力端子とするソリッドステートリレーの動作制御に
関する。

【０００２】

【従来の技術】従来、この種のソリッドステートリレー
において、その動作の安定性と応答波形制御を目的とし
た種々の回路が用いられている。

【０００３】図８は従来の一例を示すソリッドステート
リレーの回路図である（例えば、特開昭６３−２４２号
公報参照）。

【０００４】図８に示すように、かかるソリッドステー
トリレーは、入力端子１，２間に接続された発光ダイオ
ード（以下、ＬＥＤと称す）３と、このＬＥＤ３と光結
合された光起電力ダイオードアレイ４と、ソリッドステ
ートリレーの出力端子９，１０間を開閉するスイッチン
グ素子としての電界効果形トランジスタ（以下、ＭＯＳ
ＦＥＴと略する）８と、ＭＯＳＦＥＴ８のオンオフ動作
を制御するためのサイリスタ７と、ダイオード５，６と
で構成されている。

【０００５】このソリッドステートリレーの動作は、入
力端子１，２間に供給される入力信号によりＬＥＤ３が
発光し、この光を受光した光起電力ダイオードアレイ４
において光起電力が発生する。この光起電力はダイオー
ド５，６を介してＭＯＳＦＥＴ８のゲートおよびソース
間に印加され、ＭＯＳＦＥＴ８のゲート寄生容量を充電
する。ここで、ＭＯＳＦＥＴ８のゲートの電位が、しき
い値電圧（以下、Ｖｔｈと略する）を越えると、ＭＯＳ
ＦＥＴ８のドレインとソース間が導通状態へと遷移し、
最終的にソリッドステートリレーはオン状態となる。こ
の時、ダイオード５，６において順方向の電圧降下を生
じることから、サイリスタ７の各ゲート、すなわちＮ極
ゲート７ｂ，Ｐ極ゲート７ｃは各々逆バイアス状態とな
り、サイリスタ７は強制的にオフ状態、すなわちアノー
ド７ａ，カソード７ｄ間が非導通となるため、ソリッド
ステートリレーは安定したオン状態を維持する。

【０００６】一方、入力電流が無くなると、ＬＥＤ３が
消灯し、光起電力ダイオードアレイ４での自己放電によ
り光起電力ダイオードアレイ４のアノードとカソード間
の光電圧（以下、Ｖ０と称する）が徐々に低下してい
く。この状態において、Ｖ０とＭＯＳＦＥＴ８のゲート
の電位差が約０．６Ｖになると、サイリスタ７のアノー
ド７ａとＮ極ゲート７ｂ間が順バイアスとなり、サイリ
スタ７はオン状態となる。その後は、サイリスタ７の自
己増幅作用によりＭＯＳＦＥＴ８のゲート寄生容量に蓄
積されていた電荷が急速に放電され、ソリッドステート
リレーは速やかにオフ状態になる。

【０００７】ここで、かかるソリッドステートリレーの
動作において、オン動作については、光起電力ダイオー
ドアレイ４で発生する光起電力（光電流）にほぼ比例し
て動作時間が決定し、またオフ動作については、サイリ
スタ７の効率により一義的な復旧時間が決定している。

【０００８】図９は従来の他の例を示すソリッドステー
トリレーの回路図である（例えば、特開平４−４００１
３号公報参照）。

【０００９】図９に示すように、このソリッドステート
リレーは、前述した図８の従来例において、リレーのオ
フ動作時の出力端子間に表われる応答波形の傾きを制御
したものである。要するに、図８の従来例において、ソ
リッドステートリレーのオフ動作時にＭＯＳＦＥＴ８の
ゲート寄生容量から放電される放電電流の流れる経路上
に、即ちサイリスタ７のカソード７ｄ電極とＭＯＳＦＥ
Ｔ８のソース電極間に放電電流を制御するための制御抵
抗２９を接続したものである。

【００１０】かかるソリッドステートリレーのオン動作
時は、前述した図８の従来例のオン動作と同様に、入力
信号が入力されるとＬＥＤ３が発光し、この光を受光し
た光起電力ダイオードアレイ４で発生した光起電力によ
りＭＯＳＦＥＴ８がオン状態となる。

【００１１】一方、入力信号が無くなると、光起電力ダ
イオードアレイ４の自己放電により、光起電力ダイオー
ドアレイ４のアノードとカソード間の電圧が低下し、サ
イリスタ７のアノード７ａおよびＮ極ゲート７ｂ間が順
バイアスとなり、サイリスタ７がオン状態となる。この
ため、ＭＯＳＦＥＴ８のゲート寄生容量に蓄積されてい
た電荷は放電される。この時、放電電流は制御抵抗２９
を介して流れるので、流れる電流が制限され、この結果
リレーのオフ動作が遅延化される。即ち、出力端子９，
１０間に得られる応答波形の傾きはなだらかなものにな
る。

【００１２】このように、ソリッドステートリレーに制
御抵抗２９を付加し、その抵抗値により任意の応答波形
を得ることができる。

【００１３】図１０は、従来のまた別の例を示すソリッ
ドステートリレーの回路図である。このソリッドステー
トリレーは、前述した図９の従来例において、オン動作
時の出力端子間に表われる応答波形を傾きを制御する機
能を加えたものである。

【００１４】図１０に示すように、かかるソリッドステ
ートリレーは、図９の回路構成において、リレーのオン
動作時に光起電力を供給される経路上、即ち光起電力ダ
イオードアレイ４のアノードとダイオード５のアノード
間に光電流を制御する制御抵抗３０を接続したものであ
る。

【００１５】このソリッドステートリレーのオフ動作時
は、前述した図９の従来例と同様に、制御抵抗２９によ
り放電電流が制御されるため、なだらかなオフ動作波形
となっている。

【００１６】一方、オン動作は、入力信号が供給される
とＬＥＤ３が発光し、光起電力ダイオードアレイ４にお
いて光起電力が発生する。この光起電力（光電流）は、
制御抵抗３０およびダイオード５を介してＭＯＳＦＥＴ
８のゲート寄生容量を充電する。この時、制御抵抗３０
により光電流が制限されるため、リレーのオン動作が遅
延化される。即ち、オン動作時においても出力端子９，
１０間の応答波形の傾きをなだらかなものにしている。

【００１７】このように、制御抵抗２９，３０の抵抗値
により任意の応答波形を得ることができる。

【００１８】図１１は図８，図９に示すリレー回路の入
力信号と応答波形を表わすタイミング図である。図１１
に示すように、入力端子１，２間に入力信号１５が供給
されると、図８の回路における出力端子９，１０間に得
られる応答波形３１は、制御抵抗を有しないので、オフ
時の傾きが急峻である。一方、図９の回路における出力
端子９，１０間に得られる応答波形３２は、制御抵抗２
９を有しているため、オフ時の傾きをゆるやかに変える
ことができる。

【００１９】

【発明が解決しようとする課題】しかしながら、上述し
た従来のソリッドステートリレーには、以下のような欠
点がある。

【００２０】まず、図８のソリッドステートリレーで
は、オフ動作時の応答波形が放電回路（サイリスタ）の
効率により一義的に決定されるため、接続された回路に
急激な変動を与え、ノイズを生じやすいという欠点があ
る。

【００２１】次に、図９や図１０のソリッドステートリ
レーでは、このようなノイズ問題を解決するために、放
電電流並びに光電流の流れる経路上に制御抵抗を接続し
て応答波形の遅延化を図っている。しかし、この制御抵
抗の抵抗値は製造段階で決定されるため、個々のソリッ
ドステートリレーを任意の応答波形（特に、オフ動作
時）で使用することは困難であるという欠点がある。

【００２２】更に、図８乃至図１０の従来例では、入力
信号が微少であっても、光起電力ダイオードアレイにお
いて０．６Ｖ以上の光電圧が発生すると、ソリッドステ
ートリレーがオン状態になってしまう。このため、入力
信号にノイズが生じると、ソリッドステートリレーが誤
動作してしまうという問題もある。

【００２３】本発明の第一の目的は、動作特性（応答波
形）を外部から任意に制御可能なソリッドステートリレ
ーを提供することにある。

【００２４】また、本発明の第二の目的は、動作感度を
外部から任意に制御可能なソリッドステートリレーを提
供することにある。

【００２５】

【課題を解決するための手段】本発明のソリッドステー
トリレーは、信号入力端子間に接続され入力信号により
発光する発光素子と、前記発光素子からの光を受光し光
起電力を発生する光起電力ダイオードアレイと、出力端
子間にソースおよびドレインを接続され且つゲートに前
記光起電力ダイオードアレイで発生した前記光起電力を
供給されることにより駆動されるスイッチング素子とし
ての電界効果トランジスタと、前記電界効果トランジス
タをオフさせる放電回路を形成するために、アノード及
びカソードをそれぞれ前記電界効果トランジスタのゲー
ト及びソースに接続するとともに、制御用Ｎ極ゲート，
Ｐ極ゲートをそれぞれ前記光起電力ダイオードアレイの
アノード，カソードに接続するサイリスタと、前記光起
電力ダイオードアレイの出力を前記電界効果トランジス
タに供給するためのダイオード手段とを備えたソリッド
ステートリレーにおいて、前記サイリスタのアノードお
よび前記電界効果トランジスタのゲート間に接続すると
ともに、制御信号入力端子を備え、外部からの制御信号
により抵抗値を変化させて前記電界効果トランジスタの
ゲート寄生容量への充放電電流を制御する動作制御回路
を有し、前記動作制御回路は、前記制御信号入力端子間
に接続され且つ前記発光素子とは異なった別の発光素子
と、前記サイリスタのアノードおよび前記電界効果トラ
ンジスタのゲート間に接続され且つ前記別の発光素子か
らの光を受光する受光素子と、前記受光素子に並列に接
続される制御抵抗素子とを備えて構成される。

【００２６】

【作用】本発明のソリッドステートリレーは、外部から
の制御信号により調整可能な動作制御回路を設けること
により、その制御信号でリレーのオン動作及びオフ動
作、或いはオン動作もしくはオフ動作を個々に制御する
ことができ、任意の動作波形を実現する。また、この動
作制御回路に双方向サイリスタやトライアックを用いる
ことにより、ソリッドステートリレーの動作感度を任意
に調整することができる。

【００２７】

【実施例】次に本発明の実施例について図を用いて説明
する。図１は本発明の基本構成を示すソリッドステート
リレーの回路図である。図１に示すように、このソリッ
ドステートリレーは、入力端子１，２間に接続されたＬ
ＥＤ３と、このＬＥＤ３の光を受光して駆動される光起
電力ダイオードアレイ４と、ダイオード５，６および放
電回路を形成するためのサイリスタ７と、出力端子９，
１０間に接続されたスイッチング素子としてのＭＯＳＦ
ＥＴ８とを有する他に、このＭＯＳＦＥＴ８のゲート寄
生容量への充放電電流を制御する動作制御回路１１を備
えて構成される。この動作制御回路１１は外部からの制
御信号を供給する制御信号入力端子１１ａ，１１ｂと、
この制御信号に基づき制御出力を供給する制御端子１１
ｃ，１１ｄとを備え、これら制御端子１１ｃ，１１ｄを
それぞれサイリスタ７のアノードおよびＭＯＳＦＥＴ８
のゲート電極に接続する。

【００２８】図２は本発明の第一の実施例を説明するた
めのソリッドステートリレーに用いられる動作制御回路
図である。図２に示すように、本実施例における動作制
御回路１１は、ＭＯＳＦＥＴ８のゲート充放電電流を制
御するために、制御信号入力端子１１ａ，１１ｂ間に接
続され且つそれらに供給される制御信号により発光する
ＬＥＤ１２と、制御端子１１ｃ，１１ｄ間に接続される
とともにＬＥＤ１２に光結合されたフォトトランジスタ
１３と、このフォトトランジスタ１３に並列に接続され
た制御抵抗１４とから構成されている。

【００２９】かかる動作制御回路１１をもちいたソリッ
ドステートリレーの動作については、以下の図３を用い
て説明する。

【００３０】図３は図１における入力信号および制御信
号と応答波形を表わすタイミング図である。図３に示す
ように、時刻ｔ０において入力信号１５が入力される
と、ＬＥＤ３が発光し、光起電力ダイオードアレイ４に
光起電力が発生する。この光起電力（光電流）はダイオ
ード５及び動作制御回路１１の制御端子１１ｃ，１１ｄ
を介してＭＯＳＦＥＴ８のゲート寄生容量を充電する。
この時、動作制御回路１１において、制御信号１６が入
力されていない場合は、フォトトランジスタ１３がオフ
状態になるので、光起電力ダイオードアレイ４からの光
電流は制御抵抗１４を通って流れる。このため、制御抵
抗１４により光電流が制限され、ソリッドステートリレ
ーはなだらかにオン状態へと推移していく。

【００３１】次に、時刻ｔ１において制御信号１６が端
子１１ａ，１１ｂにより入力されると、フォトトランジ
スタ１３がオン状態になり、そのエミッタおよびコレク
タ間が導通状態となる。この時、制御端子１１ｃ，１１
ｄ間に流れる光電流はフォトトランジスタ１３のエミッ
タとコレクタ間を介して流れるため、抵抗１４による制
限が無くなり、ソリッドステートリレーのオン状態が高
速化される。

【００３２】続いて、時刻ｔ２において制御信号１６が
無くなると、フォトトランジスタ１３がオフ状態とな
り、再び光電流は抵抗１４を介して流れるため、ソリッ
ドステートリレーのオン動作が遅延される。

【００３３】一方、時刻ｔ３において入力信号１５が無
くなると、光起電力ダイオードアレイ４での光起電力が
徐々に低下し、その光起電力ダイオードアレイ４のアノ
ードとＭＯＳＦＥＴ８のゲートとの電位差が０．６Ｖ以
上になると、サイリスタ７がオン状態となる。このた
め、ＭＯＳＦＥＴ８のゲート寄生容量に蓄積されていた
電荷が、動作制御回路１１の制御抵抗１４を通りサイリ
スタ７を介して放電される。この時、抵抗１４により放
電電流が制限されているため、ソリッドステートリレー
のオフ動作波形はなだらかになっている。

【００３４】次に、時刻ｔ４において再度制御信号１６
が入力されると、フォトトランジスタ１３が再びオン状
態となり、放電電流がフォトトランジスタ１３のコレク
タおよびエミッタ間を介して流れるため、抵抗１４によ
る放電電流の制限が無くなる。このため、ＭＯＳＦＥＴ
８のゲート寄生容量に蓄積されていた電荷が急速に放電
され、速やかにソリッドステートリレーはオフ状態にな
る。

【００３５】図４は本発明の第二の実施例を説明するた
めのソリッドステートリレーに用いられる動作制御回路
図である。図４に示すように、本実施例の動作制御回路
１１は、充放電電流を制御するために、入力信号の入力
により発光するＬＥＤ１２と、このＬＥＤ１２に光結合
されたＣｄＳ等からなる光導電セル１８とで構成してい
る。なお、その他の構成は前述した図１と同様である。

【００３６】かかるリレーの動作は、オン・オフ動作時
において、ＭＯＳＦＥＴ８のゲート寄生容量への電荷の
充放電を光導電セル１８を介して行うものである。ここ
で、光導電セル１８は、ＬＥＤ１２からの光量に反比例
して抵抗値が低下するため、ＬＥＤ１２に流す制御信号
１６によりソリッドステートリレーのオンオフ動作時の
波形制御を外部から任意に調整することができる。

【００３７】図５は本発明の第三の実施例を説明するた
めのソリッドステートリレーに用いられる動作制御回路
図である。図５に示すように、本実施例の動作制御回路
１１は、ＬＥＤ１２と、このＬＥＤ１２からの光を受光
し光起電力を発生する光起電力ダイオードアレイ１９
と、デプレッション型ＭＯＳＦＥＴ２３，２４と、これ
らのＭＯＳＦＥＴ２３，２４の動作を制御するサイリス
タ２２と、ダイオード２０，２１と制御抵抗１４とから
構成される。すなわち、本実施例においては、図２のフ
ォトトランジスタ１３をこれらＬＥＤ１２と光起電力ダ
イオードアレイ１９サイリスタ２２およびデプレッショ
ン型ＭＯＳＦＥＴ２３，２４とからなる回路で置き換え
たものである。

【００３８】ここで、前述した第一の実施例のソリッド
ステートリレーでは、制御信号１６の入力により制御抵
抗１４をフォトトランジスタ１３でバイパスしていたの
に対し、本実施例においては、制御信号が入力されてい
ない場合には、お互いのソースを接続したデプレッショ
ン型ＭＯＳＦＥＴ２３，２４の各々のドレインとドレイ
ン間が導通状態となっていることから、制御抵抗１４が
バイパスされる。逆に、制御信号が入力されると、デプ
レッション型ＭＯＳＦＥＴ２３，２４がオフ状態とな
り、デプレッション型ＭＯＳＦＥＴ２５，２６のドレイ
ン−ドレイン間が非導通状態となるので、ＭＯＳＦＥＴ
８のゲートに対する充放電電流は制御抵抗１４を介して
流れる。

【００３９】図６は本発明の第四の実施例を説明するた
めのソリッドステートリレーに用いられる動作制御回路
図である。図６に示すように、本実施例の動作制御回路
１１は、前述した図２の制御抵抗１４の代わりに双方向
サイリスタ２５と、この双方向サイリスタ２５に対して
並列接続され放電電流のバイパスに用いられるダイオー
ド２６とを接続したものである。以下、この動作制御回
路１１を用いたソリッドステートリレーの動作について
説明する。

【００４０】まず、ソリッドステートリレーがオフ状態
の時にノイズなどの微少な信号（約０．５ｍＡ以下）が
入力されると、図１におけるＬＥＤ３の発光に伴い光起
電力ダイオードアレイ４に光起電力が発生する。この
時、図６における双方向サイリスタ２５に第１アノード
と第２アノード間耐圧が約５〜７Ｖ程度のものを用いて
いると、図１におけるＭＯＳＦＥＴ８がオンするには十
分な光電圧（２．５〜４Ｖ程度）を発生していても、双
方向サイリスタ２５の第１アノードと第２アノード間を
光起電力が流れることができないため、ソリッドステー
トリレーはオフ状態を維持する。これにより、ソリッド
ステートリレーのオフ時のノイズなどによる誤動作を防
止している。

【００４１】次に、入力端子１，２間に十分な入力信号
が入力されると、光起電力ダイオードアレイ４におい
て、より高い光電圧（段数１６段で約８Ｖ以上）が発生
する。この光電圧が双方向サイリスタ２５の第１アノー
ドと第２アノード間耐圧を超えると、双方向サイリスタ
２５はオン状態となり、光起電力がＭＯＳＦＥＴ８のゲ
ートに印加され、ソリッドステートリレーはオン状態と
なる。この時、双方向サイリスタ２５のオン状態での電
圧降下は、約１Ｖ程度と低いため、ＭＯＳＦＥＴ８のゲ
ートにはオンするために十分な電圧が印加された状態と
なっている。

【００４２】続いて、入力信号が無くなると、光起電力
ダイオードアレイ４の低下に伴い光電圧が低下し、ＭＯ
ＳＦＥＴ８のゲート寄生容量に蓄積されていた電荷が放
電し始める。この放電電流はバイパス用に設けられたダ
イオード２６を介して制御端子１１ｃ，１１ｄ間に流
れ、ＭＯＳＦＥＴ８のゲートと光起電力ダイオードアレ
イ４のアノードとの電位差が約１．２Ｖ以上になると、
サイリスタ７がオンし、ソリッドステートリレーは速や
かにオフ状態となる。

【００４３】ここで、本実施例におけるリレーのオフ状
態からオン状態の中で、制御信号が制御入力１１ａ，１
１ｂ間に入力されると、フォトトランジスタ１３がオン
状態となるため、双方向サイリスタ２５がバイパスさ
れ、前述した図８のソリッドステートリレーとほぼ同等
のオフ動作特性となる。すなわち、微少な入力信号でソ
リッドステートリレーを使用する際には、制御信号を外
部より供給することにより、従来のソリッドステートリ
レーとほぼ同等の条件での使用が可能となる。

【００４４】図７は本発明の第五の実施例を説明するた
めのソリッドステートリレーに用いられる動作制御回路
図である。図７に示すように、本実施例の動作制御回路
１１は、ＬＥＤ１２と、このＬＥＤ１２に光結合された
光起電力ダイオード２７と、トライアック２８及びリレ
ーオフ動作時のバイパス用のダイオード２６とから構成
される。この場合、制御入力端子１１ａ，１１ｂ間に供
給された制御信号によりＬＥＤ１２で光電圧を発生する
と、光起電力ダイオード２７で発生した光起電力がトラ
イアック２８のゲートに供給される。

【００４５】かかる動作制御回路１１を用いたソリッド
ステートリレーの基本的な動作については、前述した第
四の実施例とほぼ同様である。異なる点は、第四の実施
例における双方向サイリスタ２５の第１アノードと第２
アノード間耐圧によりリレーの動作感度が一義的になっ
ていたのに対し、本実施例においては、トライアック２
８のゲート電流、即ち光起電力ダイオード２７の光電流
に比例してトライアック２８のアノード間耐圧を低下さ
せることにある。このため、本実施例においては、ソリ
ッドステートリレーの任意の動作感度を得ることができ
る。

【００４６】要するに、光起電力ダイオード２７の光電
流は、ＬＥＤ１２の発光量に正比例して増減することか
ら、制御信号（制御用入力電流）が大きくなるにつれ
て、ソリッドステートリレーの動作感度が敏感なものに
なる。

【００４７】

【発明の効果】以上説明したように、本発明のソリッド
ステートリレーは、外部からの制御信号により充放電電
流を制御するための動作制御回路をスイッチング素子と
してのＭＯＳＦＥＴのゲートと放電回路としてのサイリ
スタのアノードとの間に接続することにより、任意のオ
ン動作及びオフ動作を実現できるという効果がある。

【００４８】また、本発明のソリッドステートリレー
は、動作制御回路に双方向サイリスタやトライアック等
を用いることにより、外部から動作感度を任意に制御で
きるという効果もある。

【図面の簡単な説明】

【図１】本発明の基本構成を示すソリッドステートリレ
ーの回路図である。

【図２】本発明の第一の実施例を説明するための動作制
御回路図である。

【図３】図１における入力信号および制御信号と応答波
形を表わすタイミング図である。

【図４】本発明の第二の実施例を説明するための動作制
御回路図である。

【図５】本発明の第三の実施例を説明するための動作制
御回路図である。

【図６】本発明の第四の実施例を説明するための動作制
御回路図である。

【図７】本発明の第五の実施例を説明するための動作制
御回路図である。

【図８】従来の一例を示すソリッドステートリレーの回
路図である。

【図９】従来の他の例を示すソリッドステートリレーの
回路図である。

【図１０】従来のまた別の例を示すソリッドステートリ
レーの回路図である。

【図１１】図８および図９に示すリレー回路の入力信号
と応答波形を表わすタイミング図である。

【符号の説明】 １，２ 入力端子 ３，１２ 発光ダイオード ４，１９ 光起電力ダイオードアレイ ５，６，２０，２１，２６ ダイオード ７，２２ サイリスタ ７ａ アノード ７ｂ Ｎ極ゲート ７ｃ Ｐ極ゲート ７ｄ カソード ８ ＭＯＳＦＥＴ ９，１０ 出力端子 １１ 動作制御回路 １１ａ，１１ｂ 制御信号入力端子 １１ｃ，１１ｄ 制御端子 １３ フォトトランジスタ １４ 抵抗 １８ 光導電セル ２３，２４ デプレッション型ＭＯＳＦＥＴ ２５ 双方向サイリスタ ２７ 光起電力ダイオード ２８ トライアック

フロントページの続き (56)参考文献 特開 平６−77798（ＪＰ，Ａ) 特開 平３−116452（ＪＰ，Ａ) 特開 平４−40013（ＪＰ，Ａ) 特開 昭61−245617（ＪＰ，Ａ) 特開 昭58−501395（ＪＰ，Ａ) 特開 平６−29815（ＪＰ，Ａ) 特開 昭61−251227（ＪＰ，Ａ) 特開 平５−227000（ＪＰ，Ａ) 実開 平１−63229（ＪＰ，Ｕ)

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 信号入力端子間に接続され入力信号によ
   り発光する発光素子と、前記発光素子からの光を受光し
   光起電力を発生する光起電力ダイオードアレイと、出力
   端子間にソースおよびドレインを接続され且つゲートに
   前記光起電力ダイオードアレイで発生した前記光起電力
   を供給されることにより駆動されるスイッチング素子と
   しての電界効果トランジスタと、前記電界効果トランジ
   スタをオフさせる放電回路を形成するために、アノード
   及びカソードをそれぞれ前記電界効果トランジスタのゲ
   ート及びソースに接続するとともに、制御用Ｎ極ゲー
   ト，Ｐ極ゲートをそれぞれ前記光起電力ダイオードアレ
   イのアノード，カソードに接続するサイリスタと、前記
   光起電力ダイオードアレイの出力を前記電界効果トラン
   ジスタに供給するためのダイオード手段とを備えたソリ
   ッドステートリレーにおいて、前記サイリスタのアノー
   ドおよび前記電界効果トランジスタのゲート間に接続す
   るとともに、制御信号入力端子を備え、外部からの制御
   信号により抵抗値を変化させて前記電界効果トランジス
   タのゲート寄生容量への充放電電流を制御する動作制御
   回路を有し、前記動作制御回路は、前記制御信号入力端
   子間に接続され且つ前記発光素子とは異なった別の発光
   素子と、前記サイリスタのアノードおよび前記電界効果
   トランジスタのゲート間に接続され且つ前記別の発光素
   子からの光を受光する受光素子と、前記受光素子に並列
   に接続される制御抵抗素子とを備えたことを特徴とする
   ソリッドステートリレー。
2. 【請求項２】 前記動作制御回路の前記受光素子は、フ
   ォトトランジスタを用いた請求項１記載のソリッドステ
   ートリレー。
3. 【請求項３】 前記動作制御回路の前記受光素子および
   前記制御抵抗素子は、一体化した光導電セルを用い、前
   記別の発光素子からの光を受光し、その光量により抵抗
   値を変化させる請求項１記載のソリッドステートリレ
   ー。
4. 【請求項４】 前記動作制御回路は、前記制御抵抗素子
   に代えて、２端子双方向サイリスタおよびダイオード素
   子を用いた請求項１記載のソリッドステートリレー。
5. 【請求項５】 前記動作制御回路は、前記受光素子に光
   起電力ダイオードを用いるとともに、前記制御抵抗素子
   に代えてトライアックおよびダイオード素子 を用い、前
   記光起電力ダイオードの出力で前記トライアックを制御
   する請求項１記載のソリッドステートリレー。