JPH0622235B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0622235B2 JPH0622235B2 JP62125221A JP12522187A JPH0622235B2 JP H0622235 B2 JPH0622235 B2 JP H0622235B2 JP 62125221 A JP62125221 A JP 62125221A JP 12522187 A JP12522187 A JP 12522187A JP H0622235 B2 JPH0622235 B2 JP H0622235B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon layer
- opening
- layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関する。
半導体装置の高集積化が進むにつれて配線の膜厚、線幅
が共に縮小されるため、断線事故の発生率も高くなる傾
向がある。
が共に縮小されるため、断線事故の発生率も高くなる傾
向がある。
第２図は従来の半導体装置の一例を説明するための半導
体チップの断面図である。
体チップの断面図である。
第２図に示すように、一導電型の半導体基板１の表面に
逆導電型の拡散領域２を設け、全面に絶縁膜３を設け
る。次に、絶縁膜３を選択的にエッチングして拡散領域
２のコンタクト用開口部を設け、該開口部を含む表面に
アルミニウム層９を堆積し、選択的にエッチングして拡
散領域２とコンタクトする電極配線を形成し、アルミニ
ウム層９を含む全表面にパッシベーション膜１０を形成
する。
逆導電型の拡散領域２を設け、全面に絶縁膜３を設け
る。次に、絶縁膜３を選択的にエッチングして拡散領域
２のコンタクト用開口部を設け、該開口部を含む表面に
アルミニウム層９を堆積し、選択的にエッチングして拡
散領域２とコンタクトする電極配線を形成し、アルミニ
ウム層９を含む全表面にパッシベーション膜１０を形成
する。
ここで、パッシベーション膜１０にピンホール１１等が
あると、外部から浸入した水分が半導体装置中に存在す
るリンと反応してリン酸を生じ、リン酸がアルミニウム
層９を溶解して空洞１２を発生させ、前記電極配線を断
線させる。
あると、外部から浸入した水分が半導体装置中に存在す
るリンと反応してリン酸を生じ、リン酸がアルミニウム
層９を溶解して空洞１２を発生させ、前記電極配線を断
線させる。
上述した従来の半導体装置の製造方法は、金属線上の保
護膜にピンホールや機械的衝撃によるひび割れ等がある
と、外部から浸入した水分等により金属配線が徐々に腐
食されて断線事故を発生させるという問題点がある。
護膜にピンホールや機械的衝撃によるひび割れ等がある
と、外部から浸入した水分等により金属配線が徐々に腐
食されて断線事故を発生させるという問題点がある。
本発明の目的は、金属配線の断線を防止し、信頼性を向
上させた半導体装置の製造方法を提供することにある。
上させた半導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、半導体素子領域を有
する半導体基板上に絶縁膜を設け該絶縁膜上に第１の多
結晶シリコン層を設ける工程と、前記第１の多結晶シリ
コン層および前記絶縁膜を選択的に順次エッチングして
除去し前記素子領域のコンタクト用開口部を設ける工程
と、熱酸化法により前記開口部の前記素子領域表面およ
び前記第１の多結晶シリコン層表面にシリコン酸化膜を
形成した後前記開口部を含む全面に第２の多結晶シリコ
ン層を設ける工程と、異方性エッチング法により前記開
口部の側壁にのみ前記第２の多結晶シリコン層を残して
前記シリコン酸化膜上の前記第２の多結晶シリコン層を
除去する工程と、異方性エッチング法により前記シリコ
ン酸化膜を除去して前記開口部の前記素子領域表面およ
び前記第１の多結晶シリコン層の表面を露出させる工程
と、前記開口部を含む全面に金属層を堆積し該金属層お
よび前記第１の多結晶シリコン層を選択的に順次エッチ
ングして除去し前記素子領域とコンタクトし前記絶縁膜
上に延在する多結晶シリコン層と金属層との２層構造の
電極配線を形成する工程と、前記電極配線を含む全面に
パッシベーション膜を設ける工程とを含んで構成され
る。
する半導体基板上に絶縁膜を設け該絶縁膜上に第１の多
結晶シリコン層を設ける工程と、前記第１の多結晶シリ
コン層および前記絶縁膜を選択的に順次エッチングして
除去し前記素子領域のコンタクト用開口部を設ける工程
と、熱酸化法により前記開口部の前記素子領域表面およ
び前記第１の多結晶シリコン層表面にシリコン酸化膜を
形成した後前記開口部を含む全面に第２の多結晶シリコ
ン層を設ける工程と、異方性エッチング法により前記開
口部の側壁にのみ前記第２の多結晶シリコン層を残して
前記シリコン酸化膜上の前記第２の多結晶シリコン層を
除去する工程と、異方性エッチング法により前記シリコ
ン酸化膜を除去して前記開口部の前記素子領域表面およ
び前記第１の多結晶シリコン層の表面を露出させる工程
と、前記開口部を含む全面に金属層を堆積し該金属層お
よび前記第１の多結晶シリコン層を選択的に順次エッチ
ングして除去し前記素子領域とコンタクトし前記絶縁膜
上に延在する多結晶シリコン層と金属層との２層構造の
電極配線を形成する工程と、前記電極配線を含む全面に
パッシベーション膜を設ける工程とを含んで構成され
る。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
まず、第１図（ａ）に示すように、一導電型半導体基板
１の表面に逆導電型の拡散領域２を設け、全面に絶縁膜
３を０．３〜０．７μｍの厚さに設ける。次に、絶縁膜
３の上にリンをドープして層抵抗を約１００Ω／□程度
とした多結晶シリコン層４を０．２μｍの厚さに設け
る。次に、多結晶シリコン層４および絶縁膜３を選択的
に順次エッチングし除去し、拡散領域２のコンタクト用
開口部５を設ける。
１の表面に逆導電型の拡散領域２を設け、全面に絶縁膜
３を０．３〜０．７μｍの厚さに設ける。次に、絶縁膜
３の上にリンをドープして層抵抗を約１００Ω／□程度
とした多結晶シリコン層４を０．２μｍの厚さに設け
る。次に、多結晶シリコン層４および絶縁膜３を選択的
に順次エッチングし除去し、拡散領域２のコンタクト用
開口部５を設ける。
次に、第１図（ｂ）に示すように、９００℃の酸素雰囲
気中の熱酸化により、開口部５の拡散領域２の表面に１
０〜２０ｎｍの厚さのシリコン酸化膜６および多結晶シ
リコン層４の表面に２０〜４０ｎｍの厚さのシリコン酸
化膜７を形成する。次に、開口部５を含む全面にリンを
ドープした多結晶シリコン層８を０．２μｍの厚さに設
ける。このとき、多結晶シリコン層８にドープされてい
るリンはシリコン酸化膜６のために拡散領域２へ拡散さ
れることはない。
気中の熱酸化により、開口部５の拡散領域２の表面に１
０〜２０ｎｍの厚さのシリコン酸化膜６および多結晶シ
リコン層４の表面に２０〜４０ｎｍの厚さのシリコン酸
化膜７を形成する。次に、開口部５を含む全面にリンを
ドープした多結晶シリコン層８を０．２μｍの厚さに設
ける。このとき、多結晶シリコン層８にドープされてい
るリンはシリコン酸化膜６のために拡散領域２へ拡散さ
れることはない。
次に、第１図（ｃ）に示すように、異方性エッチングに
より開口部５の側壁にのみ多結晶シリコン層８を残して
シリコン酸化膜６，７の上の多結晶シリコン層８を除去
する。
より開口部５の側壁にのみ多結晶シリコン層８を残して
シリコン酸化膜６，７の上の多結晶シリコン層８を除去
する。
次に、第１図（ｄ）に示すように、異方性エッチングに
よりシリコン酸化膜６，７を選択的に除去して開口部５
の拡散領域２の表面および多結晶シリコン層４の表面を
それぞれ露出させる。次に、開口部５を含む全面にアル
ミニウム層９を１μｍの厚さに堆積し、アルミニウム層
９および多結晶シリコン層４を選択的に順次エッチング
して除去し、拡散領域２とコンタクトし絶縁膜３の上に
延在する電極配線を形成する。次に、前記電極配線を含
む全面にパッシベーション膜１０を形成する。
よりシリコン酸化膜６，７を選択的に除去して開口部５
の拡散領域２の表面および多結晶シリコン層４の表面を
それぞれ露出させる。次に、開口部５を含む全面にアル
ミニウム層９を１μｍの厚さに堆積し、アルミニウム層
９および多結晶シリコン層４を選択的に順次エッチング
して除去し、拡散領域２とコンタクトし絶縁膜３の上に
延在する電極配線を形成する。次に、前記電極配線を含
む全面にパッシベーション膜１０を形成する。
以上、拡散領域とコンタクトする電極配線の例について
述べたが、同様にして、層間配線に適用しても同様の構
成、同様の効果が得られ、多層配線の各層間配線に適用
できる。
述べたが、同様にして、層間配線に適用しても同様の構
成、同様の効果が得られ、多層配線の各層間配線に適用
できる。
また、多結晶シリコン層にドープされる不純物としてリ
ンの他にホウ素、ヒ素等を用いても良い。
ンの他にホウ素、ヒ素等を用いても良い。
以上説明したように本発明は、アルミニウムと多結晶シ
リコンの２層構造の配線を形成することにより、例えば
パッシベーション膜にクラック、ピンホール等があり、
水分の浸入によりアルミニウムが溶解して空洞が生じて
も下層の多結晶シリコン層により導通が保たれる為配線
の断線事故を発生することはないという効果を有する。
リコンの２層構造の配線を形成することにより、例えば
パッシベーション膜にクラック、ピンホール等があり、
水分の浸入によりアルミニウムが溶解して空洞が生じて
も下層の多結晶シリコン層により導通が保たれる為配線
の断線事故を発生することはないという効果を有する。
又、多結晶シリコン不純物がドープされているにもかか
わらずコンタクト開口部の拡散領域又は下層配線に影響
を与えないのでＣＭＯＳ型半導体装置等の金属配線しか
使用できなかった配線にも適用できるという効果があ
る。
わらずコンタクト開口部の拡散領域又は下層配線に影響
を与えないのでＣＭＯＳ型半導体装置等の金属配線しか
使用できなかった配線にも適用できるという効果があ
る。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図は従
来の半導体装置の一例を説明するための半導体チップの
断面図である。 １……半導体基板、２……拡散領域、３……絶縁膜、４
……多結晶シリコン膜、５……開口部、６，７……シリ
コン酸化膜、８……多結晶シリコン膜、９……アルミニ
ウム層、１０……パッシベーション膜、１１……ピンホ
ール、１２……空洞。
めの工程順に示した半導体チップの断面図、第２図は従
来の半導体装置の一例を説明するための半導体チップの
断面図である。 １……半導体基板、２……拡散領域、３……絶縁膜、４
……多結晶シリコン膜、５……開口部、６，７……シリ
コン酸化膜、８……多結晶シリコン膜、９……アルミニ
ウム層、１０……パッシベーション膜、１１……ピンホ
ール、１２……空洞。
Claims (1)
- 【請求項１】半導体素子領域を有する半導体基板上に絶
縁膜を設け該絶縁膜上に第１の多結晶シリコン層を設け
る工程と、前記第１の多結晶シリコン層および前記絶縁
膜を選択的に順次エッチングして除去し前記素子領域の
コンタクト用開口部を設ける工程と、熱酸化法により前
記開口部の前記素子領域表面および前記第１の多結晶シ
リコン層表面にシリコン酸化膜を形成した後前記開口部
を含む全面に第２の多結晶シリコン層を設ける工程と、
異方性エッチング法により前記開口部の側壁にのみ前記
第２の多結晶シリコン層を残して前記シリコン酸化膜上
の前記第２の多結晶シリコン層を除去する工程と、異方
性エッチング法により前記シリコン酸化膜を除去して前
記開口部の前記素子領域表面および前記第１の多結晶シ
リコン層の表面を露出させる工程と、前記開口部を含む
全面に金属層を堆積し該金属層および前記第１の多結晶
シリコン層を選択的に順次エッチングして除去し前記素
子領域とコンタクトし前記絶縁膜上に延在する多結晶シ
リコン層と金属層との２層構造の電極配線を形成する工
程と、前記電極配線を含む全面にパッシベーション膜を
設ける工程とを含むことを特徴とする半導体装置の製造
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62125221A JPH0622235B2 (ja) | 1987-05-21 | 1987-05-21 | 半導体装置の製造方法 |
| US07/196,389 US4878105A (en) | 1987-05-21 | 1988-05-20 | Semiconductor device having wiring layer composed of silicon film and aluminum film with improved contact structure thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62125221A JPH0622235B2 (ja) | 1987-05-21 | 1987-05-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63289837A JPS63289837A (ja) | 1988-11-28 |
| JPH0622235B2 true JPH0622235B2 (ja) | 1994-03-23 |
Family
ID=14904844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62125221A Expired - Lifetime JPH0622235B2 (ja) | 1987-05-21 | 1987-05-21 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4878105A (ja) |
| JP (1) | JPH0622235B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0793434B2 (ja) * | 1989-05-23 | 1995-10-09 | 株式会社東芝 | 半導体装置 |
| US5279990A (en) * | 1990-03-02 | 1994-01-18 | Motorola, Inc. | Method of making a small geometry contact using sidewall spacers |
| US5243220A (en) * | 1990-03-23 | 1993-09-07 | Kabushiki Kaisha Toshiba | Semiconductor device having miniaturized contact electrode and wiring structure |
| KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
| TW520072U (en) * | 1991-07-08 | 2003-02-01 | Samsung Electronics Co Ltd | A semiconductor device having a multi-layer metal contact |
| US5216282A (en) * | 1991-10-29 | 1993-06-01 | International Business Machines Corporation | Self-aligned contact studs for semiconductor structures |
| US5317192A (en) * | 1992-05-06 | 1994-05-31 | Sgs-Thomson Microelectronics, Inc. | Semiconductor contact via structure having amorphous silicon side walls |
| US5491355A (en) * | 1992-09-03 | 1996-02-13 | Sgs-Thomson Microelectronics, Inc. | Self-aligned contact formation |
| US5654238A (en) * | 1995-08-03 | 1997-08-05 | International Business Machines Corporation | Method for etching vertical contact holes without substrate damage caused by directional etching |
| JP2006303452A (ja) * | 2005-03-25 | 2006-11-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1432949A (en) * | 1972-08-25 | 1976-04-22 | Plessey Co Ltd | Silicon dioxide semiconductor product containing boron trioxide and phosphorus pentoxide dopants |
| US3881971A (en) * | 1972-11-29 | 1975-05-06 | Ibm | Method for fabricating aluminum interconnection metallurgy system for silicon devices |
| US4239559A (en) * | 1978-04-21 | 1980-12-16 | Hitachi, Ltd. | Method for fabricating a semiconductor device by controlled diffusion between adjacent layers |
| US4514747A (en) * | 1978-08-07 | 1985-04-30 | Hitachi, Ltd. | Field controlled thyristor with double-diffused source region |
| JPS5919354A (ja) * | 1982-07-24 | 1984-01-31 | Fujitsu Ltd | 半導体装置 |
| US4712125A (en) * | 1982-08-06 | 1987-12-08 | International Business Machines Corporation | Structure for contacting a narrow width PN junction region |
-
1987
- 1987-05-21 JP JP62125221A patent/JPH0622235B2/ja not_active Expired - Lifetime
-
1988
- 1988-05-20 US US07/196,389 patent/US4878105A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63289837A (ja) | 1988-11-28 |
| US4878105A (en) | 1989-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0622235B2 (ja) | 半導体装置の製造方法 | |
| JP3003590B2 (ja) | 固体撮像素子およびその製造方法 | |
| JP3065525B2 (ja) | 半導体素子の配線形成方法 | |
| JP2762473B2 (ja) | 半導体装置の製造方法 | |
| US4410375A (en) | Method for fabricating a semiconductor device | |
| JP2867782B2 (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JPH0837289A (ja) | 半導体装置及びその製造方法 | |
| JP3036747B2 (ja) | 固体撮像素子の製造方法 | |
| JP2830215B2 (ja) | 電荷転送装置の製造方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JP2767104B2 (ja) | 半導体装置の製造方法 | |
| JPS61288460A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2602574B2 (ja) | 半導体装置の製造方法 | |
| KR970009868B1 (ko) | 반도체 장치의 금속배선층 형성방법 및 금속 접촉부 | |
| JPS60121769A (ja) | Ｍｉｓ半導体装置の製法 | |
| JPH0669152A (ja) | 半導体装置およびその製造方法 | |
| JPS5931216B2 (ja) | 半導体装置の製造方法 | |
| JP3182168B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2611535B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2712450B2 (ja) | 半導体装置の製造方法 | |
| JPS6120154B2 (ja) | ||
| JPH065732B2 (ja) | 半導体装置 | |
| JPH0126533B2 (ja) | ||
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS63237443A (ja) | 半導体装置 |