[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH06112354A - 薄型オーバーモールデッド半導体デバイスおよびその製造方法 - Google Patents

薄型オーバーモールデッド半導体デバイスおよびその製造方法

Info

Publication number
JPH06112354A
JPH06112354A JP5211098A JP21109893A JPH06112354A JP H06112354 A JPH06112354 A JP H06112354A JP 5211098 A JP5211098 A JP 5211098A JP 21109893 A JP21109893 A JP 21109893A JP H06112354 A JPH06112354 A JP H06112354A
Authority
JP
Japan
Prior art keywords
substrate
holes
solder
traces
semiconductor die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5211098A
Other languages
English (en)
Inventor
James W Sloan
ジェイムズ・ダブリュー・スローン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH06112354A publication Critical patent/JPH06112354A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 薄型オーバーモールデッド・パッド・アレイ
・キャリア４８は、片面に金属を有し、めっきしていな
いスルーホールを有する新しい基板４０を用いて製造さ
れる。この新しい基板は、基板の両面におけるはんだレ
ジスト層の必要性を排除している。 【構成】 半導体ダイ５０は基板の上側にマウントされ
ており、基板上の金属トレース４６にワイヤ・ボンディ
ングされている。パッケージ・ボディ５４は基板上にオ
ーバーモールドされて、少なくともダイおよびワイヤ・
ボンド５２を被覆する。はんだボール５６はスルーホー
ル４４内で付着されて、これによって基板の上側の金属
トレースに直接接続されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に半導体デバイスに
関し、具体的にはレジン・オーバーモールデッド・パッ
ド・アレイ・キャリア(resin overmolded leadless pad
array carrier) およびその製造方法に関する。
【０００２】
【従来の技術】一般に従来のデュアル・イン・ライン・
パッケージ（ＤＩＰ）は、比較的少ない入出力（Ｉ／
Ｏ）リード数の半導体デバイスに使用されている。しか
しながらＩ／Ｏリード数の多いパッケージ・デバイスで
は、ＤＩＰは非実用的である。またＤＩＰはスルーホー
ル技術を利用するのの対して電子工業業会の動きは、表
面実装用途に向かっている。リードレス・パッド・アレ
イ・キャリアの開発は、ＤＩＰなど従来のリード付きパ
ッケージに比べていくつかの利点がある。これらのリー
ドレス・パッド・アレイ・キャリアは、サイズを不必要
に大きくせずに高いＩ／Ｏ密度を可能にする。またリー
ドレス・パッド・アレイ・キャリアは、今日の用途に望
ましい表面実装パッケージである。
【０００３】リードレス・パッド・アレイ・キャリアの
全体的な作りは、基板の上面にマウントされた半導体ダ
イ、および基板の下面に付着された複数のはんだボール
を含む。既存の基板はビスマレイミド・トリアジン（Ｂ
Ｔ）樹脂などのプリント回路板材であり、上下両面が銅
で被覆されている。半導体ダイをマウントする最終的な
基板を作るには複雑な製造工程が必要である。この基板
はパネル形状で加工し、後でストリップ形状にカットし
てデバイスを組み立てる。
【０００４】最初は一枚の銅張りプリント回路板材のパ
ネルから始め、次にこのパネルにスルーホールまたはバ
イア、およびツーリング穴(tooling hole)など他の必要
な穴を開ける。ついで銅の被覆の上、およびスルーホー
ルの側壁を銅めっきする。銅めっきは、無電解めっき工
程、つぎに電解めっき工程を用いて行う。スルーホール
をめっきする必要があるのは、これによって、基板の両
面の金属の間に導電路を設けるためである。次に金属パ
ターニング工程を実施して、この工程において、銅をフ
ォトエッチングして、パネルの両面で導電金属トレース
の個々のパターンを画定する。
【０００５】個々の半導体ダイの導電トレースのパター
ンは、ボンディング・ポスト，経路設定トレース(routi
ng trace) ，エッジ・トレース，はんだパッドおよびめ
っきスルーホールを含む。ボンディング・ポストは導電
トレースの一部を含んでおり、この部分はダイ実装エリ
アに隣接しており、半導体ダイと基板とのワイヤ・ボン
ディング接続に用いられる。エッジ・トレースは、ダイ
実装エリアから遠位の導電トレース部分を含む。すなわ
ち、それらはパネルから切り離された場合に、基板の端
の位置にくるトレースである。エッジ・トレースは、パ
ッケージの輪郭の外側に位置する接地バスに、すべての
トレースの経路を設定するために必要である。これは、
電解めっきの共通接続を提供するために行う。エッジ・
トレースは、組み立てたデバイスの特性検査(probing)
に用いてもよい。しかしながらエッジ・トレースは必ず
しも露出させなくてもよく、一部のデバイスでは、ソル
ダ・レジストで被覆されたままでもよい。はんだパッド
は、トレースの終端になっている基板の下面に位置する
導電トレースの部分を含む。はんだパッドは、はんだボ
ールを基板に接続して、デバイスへの外部電気接続を設
けるのに用いられる。経路設定トレースは、ボンディン
グ・ポストをエッジ・トレースおよびはんだパッドに接
続する導電トレースの部分に過ぎない。めっきスルーホ
ールを通じて、基板の両面のトレースの間に電気接続が
保たれる。
【０００６】フォトエッチングの後、はんだレジストの
薄膜がパネルの両面全体に施される。ついでレジスト・
パターニング工程を実施して、エッチングによりはんだ
レジスト層を除去して、導電金属トレースのパターンの
選択的部分を露出させる。露出される部分には、ダイ実
装エリア，ボンディング・ポストおよびエッジ・トレー
スが含まれ、これらはすべてパネルの上面にある。また
パネルの下面のはんだパッドも、レジスト層のパターニ
ングの後で露出する。はんだレジスト層はいくつかの目
的のために機能する。第１に、レジストによって、はん
だバンピング工程の間、はんだがトレースの上を流れな
いようにする。このはんだバンピング工程で、はんだボ
ールが基板の下面のはんだパッドに付着される。またレ
ジスト層は、モールド作業中にモールド・ダイを固定(c
lamp) するために均一で滑らかな表面を提供する。つい
で導電金属トレースのパターンの内、露出された部分を
ニッケルと金でめっきする。ついでこのパネルをストリ
ップ形状にカットし、組立工程ではこのストリップを用
いてリードレス・パッド・アレイ・キャリアを製造す
る。
【０００７】図１は、先行技術のリードレス・パッド・
アレイ・キャリアの完成基板１０の断面図を示したもの
である。図に示すように、プリント回路板材基板１２
は、両面に導電金属トレース１４のパターンを有する。
トレース１４のパターンはボンディング・ポスト１６，
エッジ・トレース１８，およびはんだパッド２０を有す
る。はんだパッド２０はすべて、基板の上面のトレース
１４に接続しているが、これらの接続は断面図では示さ
れない。まためっきスルーホール２２も図示されてい
る。はんだレジスト２４も図１に示されており、図１で
ははんだレジストは基板の両面上に位置している。
【０００８】図２は、先行技術のリードレス・パッド・
アレイ・キャリア３０を組み立てたものを示している。
図に示すように、半導体ダイ３２は、基板１０の上面に
マウントされている。ダイ３２は、複数のワイヤ３４で
ボンディング・ポスト１６と電気的に結合されており、
このワイヤはダイ３２およびワイヤ・ボンディング・ポ
スト１６に接合されている。ワイヤ・ボンディングされ
た半導体ダイは、モールド・パッケージ・ボディ３６に
よって保護されている。パッケージ・ボディ３６はトラ
ンスファ・モールディング工程またはグローブ・トップ
(glob top)工程によって形成され、この工程でダイ３２
およびワイヤ・ボンド３４が封入材によってオーバーモ
ールド(overmold)される。モールドの後、複数のはんだ
ボール３８が、基板１０の下面にあるはんだパッド２０
に付着される。実際には、デバイスはストリップ形状で
組み立てられ、完全に組み立てられた後に、個々のデバ
イスに切り離される。
【０００９】
【発明が解決しようとする課題】上記リードレス・パッ
ド・アレイ・キャリアの一つの欠点は、複雑な基板を必
要とすることである。基板の両面に導電金属トレースの
パターンがあるので、トレースの経路設定が複雑にな
る。またデバイスの静電容量およびインダクタンスはト
レース全体の長さに正比例する。したがってトレースは
できるだけ短くするのが望ましいが、トレースの経路設
定が複雑であると必ずしもそれがままならない。また、
リードレス・パッド・アレイ・キャリアをできるだけ薄
くするのが望ましいのは、ラジオやページャなどの携帯
型装置での使用を目的としているからである。キャリア
全体の高さが節約できれば、大きな利点が得られる。
【００１０】
【課題を解決するための手段】本発明にしたがって、基
板，半導体ダイ，パッケージ・ボディ，および複数のは
んだボールを有する半導体デバイスを製造する方法が提
供される。この基板は、第１表面，第２表面，複数のス
ルーホール，および熱膨張係数を有しており、第１表面
のみが、複数のスルーホールを介して複数のはんだパッ
ドを終端とする導電金属トレースのパターンを有してい
る。半導体ダイは第１表面上にマウントされて、導電金
属トレースのパターンに電気的に結合されている。熱膨
張係数を有する封入材によって形成されるパッケージ・
ボディは、少なくとも半導体ダイを被覆する。複数のは
んだボールは、複数のスルーホールによって、第１表面
上の複数のはんだパッドに付着され、このスルーホール
では複数のはんだボールが基板の第２表面から延在して
いる。
【００１１】上記およびその他の特性ならびに利点は、
添付図面と合わせて以下の詳細な説明からより明確に把
握されよう。指摘すべき重要なことは、図は必ずしも縮
尺どおりに描かれたものではなく、また具体的に図示し
た以外にも本発明の実施例があり得ることである。
【００１２】
【実施例】ここで、図を参照しながら本発明について説
明する。図３は、薄型オーバーモールデッド・パッド・
アレイ・キャリア(low profile overmolded pad array
carrier)の改良基板４０を示す上面図である。改良基板
４０は実質的に０．１６５ミリメートルから０．３００
ミリメートルの範囲の厚さを有する。改良基板４０は高
分子材基板４２から構成され、この基板は上面に、導電
金属トレース４６のパターンを有する。高分子材基板４
２は銅張りのＢＴ樹脂を使用できるが、これに限定され
ない。銅張りＢＴ樹脂を使用する場合には、銅をパター
ニングもしくはエッチングして、導電金属トレース４６
のパターンを形成する。トレース４６の終端が複数のは
んだパッド４７になる。改良基板４０は、図１を参照し
て説明した先行技術の基板とほぼ同様の方法で加工し、
パターニング後、ニッケルおよび金など他の金属で金属
トレースを実際にめっきして、はんだに対する導電率お
よび濡れ指標を改善する。
【００１３】図４〜図５は、改良基板上に作られた薄型
オーバーモールデッド・パッド・アレイ・キャリアの製
造工程を示したものである。また図４は、図３の基板４
０を線４―４で切った断面図である。図４に示すよう
に、リードレス・パッド・アレイ・キャリア用の改良基
板４０が提供される。改良基板４０は、高分子材基板４
２内に複数のスルーホール４４を有しており、この基板
内でスルーホール４４は図３に示すはんだパッドの裏の
金属に向かって直接に開いている。 図５は、完全に組
立られた薄型オーバーモールデッド・パッド・アレイ・
キャリア４８を示したものである。図５において、半導
体ダイ５０が基板４０の上にマウントされている。ダイ
５０は複数のワイヤ・ボンド５２によってトレース４６
に電気的に結合されている。ワイヤ・ボンディング後、
パッケージ・ボディ５４は、トランスファ・モールディ
ング工程またはグローブ・トップ工程によって、基板上
にオーバーモールドされて、ダイ５０，ワイヤ・ボンド
５２およびトレース４６を完全に被覆する。パッケージ
・ボディ５４は、高分子封止樹脂などの封入材を使用で
きるが、これに限定されない。パッケージ・ボディ５４
に用いる材料および高分子材基板４２は、モールド・デ
バイスの潜在的な反りを最小にするために、ほぼ同じ範
囲の熱膨張係数を有することが望ましい。オーバーモー
ルディング工程は、従来のトランスファ・モールディニ
ング装置を用いて実施する。パッケージ・ボディ５４を
オーバーモールドした後、複数のはんだボール５６を基
板に付着して、ダイ５０のための外部電気接続を設け
る。はんだボール５６は、スルーホール４４内でトレー
ス４６の裏面に直接接続されている。はんだボールを導
電トレースの裏側に直接付着する一つの利点は、トレー
スの経路設定が大幅に単純化されることと、それに加え
て経路設定密度を高くできることである。基板の上面か
ら基板の下面へとトレースを経路設定する必要がない。
もう一つの利点は、導電路の長さが図１の先行技術に比
較して短くなっており、デバイスのインダクタンスおよ
び静電容量が低下することである。
【００１４】この実施例は、先行技術に対して他にもい
くつかの利点を有する。この基板は、基板の片面のみ金
属を含むように大幅に単純化されている。そのため、金
属パターニング工程が削減されて、基板の片面しか金属
エッチングが必要でなくなり、時間も材料コストも節約
される。またはんだレジストが基板から完全に排除され
ており、これによって基板の製造が単純化する。基板の
下面ではんだレジストが必要なくなる理由は、この表面
に金属被覆がないからである。はんだバンピング工程の
間、トレースの上をはんだが流れてデバイスを短絡させ
る危険はない。この工程ではんだボールがスルーホール
内でトレースに付着される。はんだレジストは基板の上
面でも不要である。無電解めっきを用いるので、この実
施例ではデバイスにエッジ・トレースがない。したがっ
て、トレースが基板の端部まで延在していないので、基
板の端部の滑らかな表面の上にモールド・ダイを固定(c
lamp) できる。基板の両面にはんだレジスト層を施す段
階、および次のはんだレジストをパターン化する段階が
除去される。基板の片面だけに金属を有し、はんだレジ
ストがないことのもう一つの利点は、基板の厚さが減る
ことである。薄い基板は、リードレス・パッド・アレイ
・キャリアが薄くなることにつながり、このことは、ラ
ジオやページャなど携帯型装置の用途では特に望まし
い。
【００１５】図６は、リードレス・パッド・アレイ・キ
ャリア基板６０の代替的実施例を示したものである。図
に示すように、基板６０は、複数のスルーホール４４を
有する高分子材基板４２によって構成される。また基板
６０は上面に導電金属トレース６２のパターンを有して
おり、ここではトレース６２は基板の端部まで延在して
いる。また導電金属トレース６２のパターンは、図３に
示すものと実質的に同じ複数のはんだパッド（図示せ
ず）を含んでおり、この場合高分子材基板４２内のスル
ーホール４４は、はんだパッドの裏面の金属に向かって
直接開いている。基板の上面にはんだレジスト層６４を
有することはオプションになっており、そのため図６の
左半分ははんだレジスト層を有する基板を、また図６の
右半分ははんだレジスト層のない基板を示している。は
んだレジスト層は、モールド・ダイを固定(clamp) する
ために滑らかな表面を設けることによって、オーバーモ
ールディング作業を助ける。しかもモールド・ダイが基
板上に固定(clamp) された時に密閉シールが存在するよ
うに、トレースの間の間隙に合致するモールド・ダイを
設計できる。しかしながらエッジ・トレースを有する場
合にははんだレジスト層があると、モールド工程が容易
になる。
【００１６】上記の説明および添付の図によって、本発
明に関連した多くの利点が明かになる。具体的には、リ
ードレス・パッド・アレイ・キャリアは、改良基板を用
いて製造できることが明かになった。この基板は片面に
のみ金属を有しており、はんだレジスト層を必要としな
いため、基板の加工が単純化され、コスト節減につなが
る。また片面の金属を排除し、はんだレジスト層も排除
することによって、基板の厚さが減り、低プロファイル
・リードレス・パッド・アレイ・キャリアを得る。
【００１７】したがって、上記の必要性および利点を完
全に満足する本発明に基づく薄型オーバーモールデッド
半導体デバイス、および前記デバイスを製造する方法が
提供されることが明かである。本発明は具体的な実施例
を参照して説明してきたが、本発明をこれら具体的な実
施例に限定することを意図するものではない。当業者
は、本発明の意図から逸脱せずに変形およびバリエーシ
ョンが可能であることを理解しよう。たとえば導電金属
トレースのパターンは、半導体デバイスの個々の必要条
件に依存して、図示したものと異なってもよい。また改
良基板ではスルホールをめっきする必要はないが、はん
だボールをはんだパッドの裏面の金属に付着しやすいよ
うに、必要に応じてめっきスルーホールを用いてもよ
い。したがって本発明は、添付請求の範囲に属するすべ
てのバリエーションおよび変形をカバーすることを意図
している。
【図面の簡単な説明】
【図１】先行技術のパッド・アレイ・キャリアの基板を
断面図で示したものである。
【図２】図１の基板上に作られた先行技術のパッド・ア
レイ・キャリアを断面図で示したものである。
【図３】本発明の実施例に基づく薄型オーバーモールデ
ッド・パッド・アレイ・キャリアの改良基板を、上面図
で示したものである。
【図４】本発明の一つの実施例に基づき、図３の基板上
に作られた薄型オーバーモールデッド・パッド・アレイ
・キャリアを製造する工程を断面図で示したものであ
る。
【図５】本発明の一つの実施例に基づき、図３の基板上
に作られた薄型オーバーモールデッド・パッド・アレイ
・キャリアを製造する工程を断面図で示したものであ
る。
【図６】本発明の別の実施例に基づく薄型オーバーモー
ルデッド・パッド・アレイ・キャリアの代替的基板を断
面図で示したものである。
【符号の説明】
１０ リードレス・パッド・アレイ・キャリアの完成基
板 １２ プリント回路板材基板 １４ 導電金属トレース １６ ボンディング・ポスト １８ エッジ・トレース ２０ はんだパッド ２２ めっきスルーホール ２４ はんだレジスト ３０ 先行技術のリードレス・パッド・アレイ・キャリ
ア ３２ 半導体ダイ ３４ ワイヤ ３６ パッケージ・ボディ ３８ はんだボール ４０ 改良基板 ４２ 高分子材基板 ４４ スルーホール ４６ 導電金属トレース ４７ はんだパッド ４８ 薄型オーバーモールデッド・パッド・アレイ・キ
ャリア ５０ 半導体ダイ ５２ ワイヤ・ボンド ５４ パッケージ・ボディ ５６ はんだボール ６０ リードレス・パッド・アレイ・キャリア基板 ６２ 導電金属トレース ６４ はんだレジスト層

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 薄型オーバーモールデッド半導体デバイ
    ス（４８）であって：第１表面，第２表面，および複数
    のスルーホール（４４）を有する基板（４０）であっ
    て、前記第１表面は、前記複数のスルーホールの上に置
    かれる複数のはんだパッド（４７）を終端とする導電金
    属トレース（４６）のパターンを有する基板（４０）；
    前記第１表面の上にマウントされた半導体ダイ（５０）
    であって、前記半導体ダイは、前記導電金属トレースの
    前記パターンに電気的に結合されている半導体ダイ（５
    ０）；封入材によって形成され、少なくとも前記半導体
    ダイを被覆するパッケージ・ボディ（５４）；および前
    記第２表面から延在する複数のはんだボール（５６）で
    あって、前記複数のはんだボールは、前記複数のスルー
    ホールによって前記第１表面上の複数のはんだパッドに
    接続されている複数のはんだボール（５６）；によって
    構成されることを特徴とする薄型オーバーモールデッド
    半導体デバイス。
  2. 【請求項２】 薄型オーバーモールデッド半導体デバイ
    ス（４８）であって：第１表面，第２表面，および複数
    のスルーホール（４４）を有するプリント回路基板（４
    ０）であって、前記第１表面のみが、前記複数のスルー
    ホールの上に置かれて複数のはんだパッド（４７）を終
    端とする導電金属トレース（４６）のパターンを有し、
    前記プリント回路基板は実質的に０．１６５から０．３
    ００ミリメートルの範囲の厚さを有するプリント回路基
    板（４０）；前記第１表面の上にマウントされた半導体
    ダイ（５０）；前記半導体ダイを前記導電金属トレース
    の前記パターンに電気的に結合する複数のワイヤ・ボン
    ド（５２）；封入材によって形成され、少なくとも前記
    半導体ダイを被覆するパッケージ・ボディ（５４）；お
    よび前記第２表面から延在する複数のはんだボール（５
    ６）であって、前記複数のはんだボールは、前記複数の
    スルーホールによって前記第１表面上の前記複数のはん
    だパッドに接続されている複数のはんだボール（５
    ６）；によって構成されることを特徴とする薄型オーバ
    ーモールデッド半導体デバイス。
  3. 【請求項３】 薄型オーバーモールデッド半導体デバイ
    ス（４０）を製造する方法であって：第１表面，第２表
    面，および複数のスルーホール（４４）によって構成さ
    れる基板（４０）を設ける段階であって、前記第１表面
    のみが、前記複数のスルーホールの上に位置する複数の
    はんだパッド（４７）を終端とする導電金属トレース
    （４６）のパターンを有する基板（４０）を設ける段
    階；前記第１表面上に半導体ダイ（５０）をマウントす
    る段階；前記半導体ダイを、前記導電金属トレースの前
    記パターンに電気的に結合する段階；封入材によってパ
    ッケージ・ボディ（５４）を形成し、少なくとも前記半
    導体ダイを被覆する段階；および前記複数のスルーホー
    ル内で複数のはんだボール（５６）を付着させ、前記複
    数のはんだボールを前記複数のはんだパッドに接続する
    段階であって、前記複数のはんだボールは前記基板の前
    記第２表面から延在するところの段階；によって構成さ
    れることを特徴とする方法。
JP5211098A 1992-08-06 1993-08-04 薄型オーバーモールデッド半導体デバイスおよびその製造方法 Pending JPH06112354A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US92514592A 1992-08-06 1992-08-06
US925145 1992-08-06

Publications (1)

Publication Number Publication Date
JPH06112354A true JPH06112354A (ja) 1994-04-22

Family

ID=25451286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5211098A Pending JPH06112354A (ja) 1992-08-06 1993-08-04 薄型オーバーモールデッド半導体デバイスおよびその製造方法

Country Status (3)

Country Link
EP (1) EP0582052A1 (ja)
JP (1) JPH06112354A (ja)
KR (1) KR940001363A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878472A (ja) * 1994-09-05 1996-03-22 Hitachi Cable Ltd 半導体装置用基体および半導体装置
JPH08250619A (ja) * 1995-03-09 1996-09-27 Nec Corp 半導体装置
JPH0955444A (ja) * 1995-08-11 1997-02-25 Hitachi Chem Co Ltd 半導体パッケージ
JPH0974149A (ja) * 1995-09-04 1997-03-18 Oki Electric Ind Co Ltd 小型パッケージ及びその製造方法
JPH09237852A (ja) * 1996-02-28 1997-09-09 Hitachi Chem Co Ltd 半導体パッケ−ジ用チップ支持基板
US5783865A (en) * 1995-07-31 1998-07-21 Fujitsu Limited Wiring substrate and semiconductor device
US5866948A (en) * 1995-07-18 1999-02-02 Hitachi Cable, Ltd. Interposer for semiconductor device
US5874784A (en) * 1995-10-25 1999-02-23 Sharp Kabushiki Kaisha Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
JP2003179188A (ja) * 2002-11-29 2003-06-27 Hitachi Chem Co Ltd 半導体パッケージ用基板
US7164196B2 (en) 2003-06-11 2007-01-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7187072B2 (en) 1994-03-18 2007-03-06 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5467253A (en) * 1994-06-30 1995-11-14 Motorola, Inc. Semiconductor chip package and method of forming
CA2154409C (en) * 1994-07-22 1999-12-14 Yuzo Shimada Connecting member and a connecting method using the same
JPH09260436A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置
US6093971A (en) * 1996-10-14 2000-07-25 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Chip module with conductor paths on the chip bonding side of a chip carrier
US5989935A (en) * 1996-11-19 1999-11-23 Texas Instruments Incorporated Column grid array for semiconductor packaging and method
TW351008B (en) * 1996-12-24 1999-01-21 Matsushita Electronics Corp Lead holder, manufacturing method of lead holder, semiconductor and manufacturing method of semiconductor
US6215184B1 (en) * 1998-02-19 2001-04-10 Texas Instruments Incorporated Optimized circuit design layout for high performance ball grid array packages
US5929522A (en) 1998-04-17 1999-07-27 Hestia Technologies, Inc. Semiconductor non-laminate package and method
JP4151136B2 (ja) 1998-06-15 2008-09-17 松下電器産業株式会社 基板および半導体装置とその製造方法
JP2001156212A (ja) * 1999-09-16 2001-06-08 Nec Corp 樹脂封止型半導体装置及びその製造方法
CN103474363B (zh) * 2013-09-26 2016-09-21 华进半导体封装先导技术研发中心有限公司 一种基于有机基板技术的封装工艺及封装结构
IT201700073501A1 (it) * 2017-06-30 2018-12-30 St Microelectronics Srl Prodotto a semiconduttore e corrispondente procedimento

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4700473A (en) * 1986-01-03 1987-10-20 Motorola Inc. Method of making an ultra high density pad array chip carrier
AU647864B2 (en) * 1990-12-21 1994-03-31 Citizen Watch Co. Ltd. Leadless pad array chip carrier

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146751A (ja) * 1994-03-18 2011-07-28 Hitachi Chem Co Ltd 半導体パッケージの製造法及び半導体パッケージ
US7187072B2 (en) 1994-03-18 2007-03-06 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
JPH0878472A (ja) * 1994-09-05 1996-03-22 Hitachi Cable Ltd 半導体装置用基体および半導体装置
JPH08250619A (ja) * 1995-03-09 1996-09-27 Nec Corp 半導体装置
US6031292A (en) * 1995-07-18 2000-02-29 Hitachi Cable, Ltd. Semiconductor device, interposer for semiconductor device
US5866948A (en) * 1995-07-18 1999-02-02 Hitachi Cable, Ltd. Interposer for semiconductor device
US5783865A (en) * 1995-07-31 1998-07-21 Fujitsu Limited Wiring substrate and semiconductor device
JPH0955444A (ja) * 1995-08-11 1997-02-25 Hitachi Chem Co Ltd 半導体パッケージ
JPH0974149A (ja) * 1995-09-04 1997-03-18 Oki Electric Ind Co Ltd 小型パッケージ及びその製造方法
US5874784A (en) * 1995-10-25 1999-02-23 Sharp Kabushiki Kaisha Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
JPH09237852A (ja) * 1996-02-28 1997-09-09 Hitachi Chem Co Ltd 半導体パッケ−ジ用チップ支持基板
JP2003179188A (ja) * 2002-11-29 2003-06-27 Hitachi Chem Co Ltd 半導体パッケージ用基板
US7164196B2 (en) 2003-06-11 2007-01-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR940001363A (ko) 1994-01-11
EP0582052A1 (en) 1994-02-09

Similar Documents

Publication Publication Date Title
US5592025A (en) Pad array semiconductor device
JPH06112354A (ja) 薄型オーバーモールデッド半導体デバイスおよびその製造方法
US6124637A (en) Carrier strip and molded flex circuit ball grid array and method of making
KR0152901B1 (ko) 플라스틱 반도체 패키지 및 그 제조방법
US7993967B2 (en) Semiconductor package fabrication method
JP3466785B2 (ja) 半導体素子およびその形成方法
KR930004246B1 (ko) 수지밀봉형 반도체장치
US6271057B1 (en) Method of making semiconductor chip package
US5808357A (en) Semiconductor device having resin encapsulated package structure
US6700198B2 (en) Resin for semiconductor wire
JPH09252014A (ja) 半導体素子の製造方法
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JPS61137335A (ja) 半導体装置
JP2622862B2 (ja) リード付電子部品搭載用基板
JPH08236665A (ja) 樹脂封止型半導体装置及びその製造方法
JP2612468B2 (ja) 電子部品搭載用基板
JP2784209B2 (ja) 半導体装置
JPH09307019A (ja) 半導体パッケージの製造方法及び半導体パッケージ
JPH0927583A (ja) 半導体集積回路装置およびその製造方法
JP2002164497A (ja) 半導体装置およびその製造方法
JPH0758246A (ja) 半導体装置とその製造方法
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
JPH07249708A (ja) 半導体装置及びその実装構造
JPS5923432Y2 (ja) 半導体装置
KR100369501B1 (ko) 반도체패키지