JP2622862B2 - リード付電子部品搭載用基板 - Google Patents
リード付電子部品搭載用基板Info
- Publication number
- JP2622862B2 JP2622862B2 JP63209736A JP20973688A JP2622862B2 JP 2622862 B2 JP2622862 B2 JP 2622862B2 JP 63209736 A JP63209736 A JP 63209736A JP 20973688 A JP20973688 A JP 20973688A JP 2622862 B2 JP2622862 B2 JP 2622862B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic component
- lead frame
- leads
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は電子部品搭載用基板に関し、特に多数のピン
を有するリードフレームと配線基板とが一体化された高
密度実装用のリード付電子部品搭載用基板に関する。
を有するリードフレームと配線基板とが一体化された高
密度実装用のリード付電子部品搭載用基板に関する。
（従来の技術） 一般に、電子機器の高機能化は、大きく分けると次の
二つの方法によって実現されている。
二つの方法によって実現されている。
その第一の方法は汎用電子部品を高密度に実装して、
単位体積あたりの機能を増大させる方法である。
単位体積あたりの機能を増大させる方法である。
第二の方法は、一つの半導体素子等に出来るだけ多く
の個別機能をもりこんだ客先仕様のIC（ゲートアレイ）
を作り、部品点数を軽減することで単位体積あたりの機
能を増大させる方法である。この場合、ICとしては、こ
れが量産品であり、特にデジタル回路を有するものであ
れば、一般的には、ゲートアレイが採用される。
の個別機能をもりこんだ客先仕様のIC（ゲートアレイ）
を作り、部品点数を軽減することで単位体積あたりの機
能を増大させる方法である。この場合、ICとしては、こ
れが量産品であり、特にデジタル回路を有するものであ
れば、一般的には、ゲートアレイが採用される。
このゲートアレイはRentの法則にみられるように、そ
の機能の高さはゲート数の多さにより決まり、ゲート数
の増加は、入出力端子数を増加させている。
の機能の高さはゲート数の多さにより決まり、ゲート数
の増加は、入出力端子数を増加させている。
入出力端子数は64ピン程度から数百ピンのものがあ
り、PGA、QFP、TAB等のパッケージングがなされてい
る。
り、PGA、QFP、TAB等のパッケージングがなされてい
る。
QFPはこの中で、低コストで、汎用性の高いパッケー
ジ形態である。
ジ形態である。
QFPは４方向にアウターリードの出たリードフレーム
を利用したパッケージである。トランスファーモールド
時にかかるストレスから半導体素子とリードをつなぐワ
イヤーは短くしなければならないため、インナーリード
が、半導体素子近くに配置されている。
を利用したパッケージである。トランスファーモールド
時にかかるストレスから半導体素子とリードをつなぐワ
イヤーは短くしなければならないため、インナーリード
が、半導体素子近くに配置されている。
ところが、インナーリードは、リードフレーム加工の
限界から、多ピンにおけるインナーリード加工が出来な
い場合がある。
限界から、多ピンにおけるインナーリード加工が出来な
い場合がある。
それに対して、導体層が薄く、ファインな加工が可能
な基板を利用したものを例にとった場合、特開昭59−98
545号公報においても、その具体化されたものが種々提
案されている。
な基板を利用したものを例にとった場合、特開昭59−98
545号公報においても、その具体化されたものが種々提
案されている。
この特開昭59−98545号公報において提案されている
ものは、 「導体層を形成したペレット取付基板の上にペレットを
取り付、前記ペレットのボンディングパッドと前記導電
層とをワイヤボンディングによって電気的に接続し、前
記ペレット取付板の前記導電層をリードフレームに接合
してなる半導体装置」 であるが、このような半導体装置を代表する基本的構成
としては、第６図に示すように主として次の二つであ
る。
ものは、 「導体層を形成したペレット取付基板の上にペレットを
取り付、前記ペレットのボンディングパッドと前記導電
層とをワイヤボンディングによって電気的に接続し、前
記ペレット取付板の前記導電層をリードフレームに接合
してなる半導体装置」 であるが、このような半導体装置を代表する基本的構成
としては、第６図に示すように主として次の二つであ
る。
すなわち、第一の構成は、ワイヤボンディングによっ
て電気的に接続されるペレットと導電層を形成した基板
である。
て電気的に接続されるペレットと導電層を形成した基板
である。
また、第二の構成は、基板上の導電層と接続されるリ
ードフレームである。
ードフレームである。
（発明が解決しようとする課題） ところが、以上のような基本構成を採ると、特に近年
の電子部品搭載用多ピンパッケージ形成において解決し
なければならない次のような課題が発生するのである。
の電子部品搭載用多ピンパッケージ形成において解決し
なければならない次のような課題が発生するのである。
すなわち、第一に本発明の具体例としてあげられてい
るガラスエポキシ基板とリードフレームの半田接続にお
いては、具体的にそれを実施しようとした際に次の問題
が発生する。インナーリードの微細加工の限界から導電
層付の基板を使用するのであるから、そのインナーリー
ド部と基板導体との接続は、微細接続になり位置合せが
非常に困難である。
るガラスエポキシ基板とリードフレームの半田接続にお
いては、具体的にそれを実施しようとした際に次の問題
が発生する。インナーリードの微細加工の限界から導電
層付の基板を使用するのであるから、そのインナーリー
ド部と基板導体との接続は、微細接続になり位置合せが
非常に困難である。
第二にペレットとして半導体サイズは微細加工の進歩
と、分留り向上の必要から必然的に小さくなるため、ワ
イヤーボンディングによる接続を前提としているのであ
れば、単に平面的に導電層を形成する基板では配線に限
界がある。
と、分留り向上の必要から必然的に小さくなるため、ワ
イヤーボンディングによる接続を前提としているのであ
れば、単に平面的に導電層を形成する基板では配線に限
界がある。
第三に面付実装用の多ピンパッケージはその成立から
して、薄くしなければならず単に基板を薄くすることで
は、リードフレーム接続の際に、基板とリードフレーム
との熱膨張の差によるそりやねじれを発生しやすく、ハ
ンドリング強度も弱くなる問題がある。
して、薄くしなければならず単に基板を薄くすることで
は、リードフレーム接続の際に、基板とリードフレーム
との熱膨張の差によるそりやねじれを発生しやすく、ハ
ンドリング強度も弱くなる問題がある。
以上の課題を解決すべく、本発明者等が鋭意研究をし
てきた結果、基板を多層構造にするとともに、リードフ
レームとの接合部に対応する基板に導電層が露出した段
部をもうけることで良い結果を生むことを知見し、本発
明を完成したのである。
てきた結果、基板を多層構造にするとともに、リードフ
レームとの接合部に対応する基板に導電層が露出した段
部をもうけることで良い結果を生むことを知見し、本発
明を完成したのである。
そして、本発明の目的とするところは、リードフレー
ムと基板との接合時の位置合せが容易で、薄型で多ピン
接合が可能、さらに電子部品搭載用基板としての物理強
度にすぐれた電子部品搭載用基板を簡単な構成によって
提案することにある。
ムと基板との接合時の位置合せが容易で、薄型で多ピン
接合が可能、さらに電子部品搭載用基板としての物理強
度にすぐれた電子部品搭載用基板を簡単な構成によって
提案することにある。
（課題を解決するための手段） 以上の課題を解決するために本発明では次のような手
段を採った。すなわち、 「導体パターン（８）を有する第一基板（６）と、この
第一基板（６）よりも小さく、かつ導体パターン（８）
を有して第一基板（６）上に一体化される第二基板
（７）とからなり、 この第二基板（７）の外周壁と第一基板（６）とによ
って形成された段部（22）に、リードフレームのインナ
ーリード（４）端部が配置され、このインナーリード
（４）端部と電子部品が搭載される第一基板（６）又は
第二基板（７）上の導体パターンの少なくともいずれか
一方とを電気的に接続したことを特徴とするリード付電
子部品搭載用基板（１）」 である。
段を採った。すなわち、 「導体パターン（８）を有する第一基板（６）と、この
第一基板（６）よりも小さく、かつ導体パターン（８）
を有して第一基板（６）上に一体化される第二基板
（７）とからなり、 この第二基板（７）の外周壁と第一基板（６）とによ
って形成された段部（22）に、リードフレームのインナ
ーリード（４）端部が配置され、このインナーリード
（４）端部と電子部品が搭載される第一基板（６）又は
第二基板（７）上の導体パターンの少なくともいずれか
一方とを電気的に接続したことを特徴とするリード付電
子部品搭載用基板（１）」 である。
第１図は、本発明の手段によって実現されたリード付
電子部品搭載用基板（１）の一例のQFPを示した上面図
である。
電子部品搭載用基板（１）の一例のQFPを示した上面図
である。
第２図は、第１図に示めしたリード付電子部品搭載用
基板（１）の電子部品搭載用基板（20）の斜視図であ
る。
基板（１）の電子部品搭載用基板（20）の斜視図であ
る。
さらに、第３図は、第１図に示めしたリードフレーム
付電子部品搭載用基板（１）に半導体素子（21）を搭載
し、ワイヤーボンディングにより接続した後、トランス
ファーモールド（31）により封止した半導体装置（30）
の断面図である。
付電子部品搭載用基板（１）に半導体素子（21）を搭載
し、ワイヤーボンディングにより接続した後、トランス
ファーモールド（31）により封止した半導体装置（30）
の断面図である。
第１図に示されたリード付電子部品搭載用基板（１）
は、第２図に示めされるように導体パターン（８）を有
する第一基板（６）とそれよりも小さい導体パターン
（８）を有する第二基板（７）を積層し、スルーホール
（９）により必要な箇所は、第一基板（６）の導体パタ
ーン（８）と第二基板（７）の導体パターン（８）が接
続されている。
は、第２図に示めされるように導体パターン（８）を有
する第一基板（６）とそれよりも小さい導体パターン
（８）を有する第二基板（７）を積層し、スルーホール
（９）により必要な箇所は、第一基板（６）の導体パタ
ーン（８）と第二基板（７）の導体パターン（８）が接
続されている。
第一基板（６）と第二基板（７）とによって形成され
る段部（22）に露出する導体パターン（８）に電気的に
接続されている。
る段部（22）に露出する導体パターン（８）に電気的に
接続されている。
ここで使用される第一基板（６）や第二基板（７）
は、エポキシ、ポリイミド、トリアジン、アルミナ、ガ
ラス等の無機、有機材料でもよくガラスエポキシのよう
な複合材料でもよい。
は、エポキシ、ポリイミド、トリアジン、アルミナ、ガ
ラス等の無機、有機材料でもよくガラスエポキシのよう
な複合材料でもよい。
第一基板（６）と第二基板（７）の材質は同一でも異
なっていてもよく、さらに第２図に示されるように、第
一基板（６）と第二基板（７）の導体パターン（８）を
スルホール（９）接続又は金線、導電性ペースト、半田
等により、電気的に接続していてもよく、電気的に独立
であってもよい。
なっていてもよく、さらに第２図に示されるように、第
一基板（６）と第二基板（７）の導体パターン（８）を
スルホール（９）接続又は金線、導電性ペースト、半田
等により、電気的に接続していてもよく、電気的に独立
であってもよい。
また、第一基板（６）と第二基板（７）はその大きさ
が異なり、その外周の段部（22）に導体パターン（８）
が露出しておればよく、その段部（22）も４面に必ずあ
る必要はなく２面であってもよい。
が異なり、その外周の段部（22）に導体パターン（８）
が露出しておればよく、その段部（22）も４面に必ずあ
る必要はなく２面であってもよい。
さらに、第一基板（６）や第二基板（７）が多層基板
であってもよく、第一基板（６）に一体化される第二基
板（７）の厚みはリードフレーム（２）との位置決めが
出来る段差があればよく、そこに配置されるリードフレ
ーム（２）の厚みよりも必ずしも厚い必要はない。
であってもよく、第一基板（６）に一体化される第二基
板（７）の厚みはリードフレーム（２）との位置決めが
出来る段差があればよく、そこに配置されるリードフレ
ーム（２）の厚みよりも必ずしも厚い必要はない。
リードフレーム（２）と電子部品搭載用基板（20）の
接続は、半田、導電性の接着剤、例えば、ダイボンド用
のAg/エポキシ材でもよく、また溶接でもよい。さら
に、リードフレーム（２）と電子部品搭載用基板（20）
の接続は、接着剤で基板とリードフレーム（２）を固定
し、ワイヤーボディングによって電気的に接続してもよ
い。この場合の接続は、要するに、電気的接続と物理的
接着強度がとれるものであればよい。
接続は、半田、導電性の接着剤、例えば、ダイボンド用
のAg/エポキシ材でもよく、また溶接でもよい。さら
に、リードフレーム（２）と電子部品搭載用基板（20）
の接続は、接着剤で基板とリードフレーム（２）を固定
し、ワイヤーボディングによって電気的に接続してもよ
い。この場合の接続は、要するに、電気的接続と物理的
接着強度がとれるものであればよい。
リードフレーム（２）の厚みや材質は、リード強度、
加工性、基板との熱整合等により決めればよく、なんら
制限されることはない。熱整合を考えれば、銅系のリー
ドフレーム材は、ガラスエポキシ等の有機材料との組み
合せが望ましく、42アロイ材はアルミナ等のセラミック
材との組み合せが望ましい。
加工性、基板との熱整合等により決めればよく、なんら
制限されることはない。熱整合を考えれば、銅系のリー
ドフレーム材は、ガラスエポキシ等の有機材料との組み
合せが望ましく、42アロイ材はアルミナ等のセラミック
材との組み合せが望ましい。
さらに、本発明に係るリード付電子部品搭載用基板
（20）は、第３図に示すように、少なくとも１つ以上の
半導体素子（21）を搭載し、ワイヤーボンドによって電
気的に接続した後、トランスファーモールド（31）、樹
脂コート又は、ポッティング封止によって半導体装置
（30）となる。
（20）は、第３図に示すように、少なくとも１つ以上の
半導体素子（21）を搭載し、ワイヤーボンドによって電
気的に接続した後、トランスファーモールド（31）、樹
脂コート又は、ポッティング封止によって半導体装置
（30）となる。
（発明の作用） 本発明は以上のような手段を採ることによって以下の
作用がある。
作用がある。
1.本発明に係るリード付電子部品搭載用基板（１）にお
いては、第一基板（６）と第二基板（７）よりなる段部
（22）を利用することで、リードフレーム（２）のイン
ナーリード（４）部と容易に、高精度な位置決めが出来
る。したがって、ファインピッチのアウターリード
（３）が出来さらにファインなインナーリード（４）と
の接続が無理なく行なえるものとなっている。
いては、第一基板（６）と第二基板（７）よりなる段部
（22）を利用することで、リードフレーム（２）のイン
ナーリード（４）部と容易に、高精度な位置決めが出来
る。したがって、ファインピッチのアウターリード
（３）が出来さらにファインなインナーリード（４）と
の接続が無理なく行なえるものとなっている。
2.第一基板（６）の導体パターン（８）と第二基板
（７）の導体パターン（８）からなるため、半導体素子
（21）との接続部が多層構造となり、小さな面積でボン
ディング用のバッド（10）を多くもうけることが出来る
ようになっている。
（７）の導体パターン（８）からなるため、半導体素子
（21）との接続部が多層構造となり、小さな面積でボン
ディング用のバッド（10）を多くもうけることが出来る
ようになっている。
3.第二基板（７）が第一基板（６）の補強基板としても
使用出来るため、第一基板（７）が薄くても物理強度の
高い電子部品搭載用基板（20）となっている。
使用出来るため、第一基板（７）が薄くても物理強度の
高い電子部品搭載用基板（20）となっている。
4.第二基板（７）が半導体素子（21）を実装後にポッテ
ィングによって樹脂封止する際に一般的にポッティング
時に使用される樹脂の流れ止め用の枠としても利用出来
るようになっている。
ィングによって樹脂封止する際に一般的にポッティング
時に使用される樹脂の流れ止め用の枠としても利用出来
るようになっている。
（実施例） 次に本発明を図面に示した各実施例に従って詳細に説
明する。
明する。
実施例１ 第１図は、本発明の第一実施例に係るリード付電子部
品搭載用基板（１）の上面図である。
品搭載用基板（１）の上面図である。
ここで使用するリードフレーム（２）は0.15mm厚の42
アロイ材を使用し、第一基板（６）と第二基板（７）と
ともに、0.2mm厚のガラストリアジン基板で、導体パタ
ーン（８）は35μｍ厚の銅箔で５μｍのニッケルメッ
キ、0.5μｍの金メッキがほどこされている。
アロイ材を使用し、第一基板（６）と第二基板（７）と
ともに、0.2mm厚のガラストリアジン基板で、導体パタ
ーン（８）は35μｍ厚の銅箔で５μｍのニッケルメッ
キ、0.5μｍの金メッキがほどこされている。
インナーリード（４）と第一基板（６）との接続部は
0.5mmの長さである。
0.5mmの長さである。
リードフレーム（２）と電子部品搭載用基板（20）と
の接続に際しては、治具や、光学的な自動実装機を使用
することなく、凹凸を利用し、容易に位置決めし、半田
（33）によって接続した。
の接続に際しては、治具や、光学的な自動実装機を使用
することなく、凹凸を利用し、容易に位置決めし、半田
（33）によって接続した。
第２図は本発明の第一実施例に係るリード付電子部品
搭載用基板（１）の斜視図である。
搭載用基板（１）の斜視図である。
第一基板（６）の導体パターン（８）と第二基板
（７）の導体パターン（８）は必要に応じてスルーホー
ル（９）で接続され、半導体搭載部の周辺に配置された
第一基板（６）のワイヤーボンディング用のパッド（1
0）と第二基板（７）のワイヤーボンディング用のパッ
ド（10）はリードフレーム（２）のアウターリード
（３）と１対１で対応しており、リードフレーム（２）
のタイバー（５）を除いた後は電気的に独立するように
配線されている。
（７）の導体パターン（８）は必要に応じてスルーホー
ル（９）で接続され、半導体搭載部の周辺に配置された
第一基板（６）のワイヤーボンディング用のパッド（1
0）と第二基板（７）のワイヤーボンディング用のパッ
ド（10）はリードフレーム（２）のアウターリード
（３）と１対１で対応しており、リードフレーム（２）
のタイバー（５）を除いた後は電気的に独立するように
配線されている。
本構成により、多ピンの接続と、35μｍの銅箔の加工
から、リードフレームでは出来ないインリード部の微細
加工を可能にしている。
から、リードフレームでは出来ないインリード部の微細
加工を可能にしている。
第３図は第一実施例に係るリード付電子部品搭載用基
板（１）を利用した半導体搭載装置（30）の断面図であ
る。
板（１）を利用した半導体搭載装置（30）の断面図であ
る。
半導体素子（21）は第一基板（６）の導体層によって
形成されたペレットダイ（11）の上に、Ag/エポキシの
ダイボンド用の接着剤（32）を介して搭載され、第一基
板（６）と第二基板（７）のワイヤーボンディングパッ
ド（10）を金線（23）で接続されている。
形成されたペレットダイ（11）の上に、Ag/エポキシの
ダイボンド用の接着剤（32）を介して搭載され、第一基
板（６）と第二基板（７）のワイヤーボンディングパッ
ド（10）を金線（23）で接続されている。
さらに、トランスファーモールド（31）で封止された
ものとなっている。
ものとなっている。
実施例２ 第４図は本発明の第２実施例に係るリード付電子部品
搭載用基板（１）の斜視図である。
搭載用基板（１）の斜視図である。
ここで使用するリードフレーム（２）は0.2mm厚の銅
系材料である。
系材料である。
第一基板（６）は1.0mm厚のアルミニウムに0.05mmの
ポリイミド絶縁層（34）を介して18μｍ銅箔の導体パタ
ーン（８）が形成され、所定のニッケル、金メッキがほ
どこされている。
ポリイミド絶縁層（34）を介して18μｍ銅箔の導体パタ
ーン（８）が形成され、所定のニッケル、金メッキがほ
どこされている。
第二基板（７）は、0.2mm厚のガラスエポキシの基材
に同様に18μｍの銅箔のパターン（８）が形成され、所
定のニッケル、金メッキがほどこされている。
に同様に18μｍの銅箔のパターン（８）が形成され、所
定のニッケル、金メッキがほどこされている。
第一基板（６）と第二基板（７）の導体パターン
（８）は電気的に独立している。
（８）は電気的に独立している。
リードフレーム（２）のインナーリード（４）と電子
部品搭載用基板（20）との接続は、第一基板（６）の導
体パターン（８）と半田（33）接続し、第二基板（７）
の導体パターン（８）とは、金線（23）によって接続さ
れている。
部品搭載用基板（20）との接続は、第一基板（６）の導
体パターン（８）と半田（33）接続し、第二基板（７）
の導体パターン（８）とは、金線（23）によって接続さ
れている。
以上の構成により、本実施例においては、第一基板
（６）と第二基板（７）が独立しているため、スルーホ
ール（９）の加工も必要なく安価に製造することが出来
る。第５図は第二実施例のリード付電子部品搭載用基板
（１）を半導体素子（21）を実装後にシェルモールド
（37）封止してある。第一基板（６）の金属板（36）が
外気に直接接しているために放熱性がよいものとなって
いる。
（６）と第二基板（７）が独立しているため、スルーホ
ール（９）の加工も必要なく安価に製造することが出来
る。第５図は第二実施例のリード付電子部品搭載用基板
（１）を半導体素子（21）を実装後にシェルモールド
（37）封止してある。第一基板（６）の金属板（36）が
外気に直接接しているために放熱性がよいものとなって
いる。
この際の第二基板（７）はシェルモールドの際の樹脂
流れをおさえる効果を示した。
流れをおさえる効果を示した。
（発明の効果） 以上詳述したように、本発明によれば、 「導体パターン（８）を有する第一基板（６）と、この
第一基板（６）よりも小さく、かつ導体パターン（８）
を有して第一基板（６）上に一体化される第二基板
（７）とからなり、 この第二基板（７）の外周壁と第一基板（６）とによ
って形成された段部（22）に、リードフレームのインナ
ーリード（４）端部が配置され、このインナーリード
（４）端部と電子部品が搭載される第一基板（６）又は
第二基板（７）上の導体パターンの少なくともいずれか
一方とを電気的に接続したこと」 にその構成上の特徴があり、これにより薄型で多ピン接
続が容易で、さらに電子部品搭載用基板（20）としての
物理強度にすぐれたリード付電子部品搭載用基板（１）
を簡単な構成により提供することが出来るのである。
第一基板（６）よりも小さく、かつ導体パターン（８）
を有して第一基板（６）上に一体化される第二基板
（７）とからなり、 この第二基板（７）の外周壁と第一基板（６）とによ
って形成された段部（22）に、リードフレームのインナ
ーリード（４）端部が配置され、このインナーリード
（４）端部と電子部品が搭載される第一基板（６）又は
第二基板（７）上の導体パターンの少なくともいずれか
一方とを電気的に接続したこと」 にその構成上の特徴があり、これにより薄型で多ピン接
続が容易で、さらに電子部品搭載用基板（20）としての
物理強度にすぐれたリード付電子部品搭載用基板（１）
を簡単な構成により提供することが出来るのである。
すなわち、本発明のリード付電子部品搭載用基板
（１）において、次のような具体的効果を有する。
（１）において、次のような具体的効果を有する。
１）本発明によるリード付電子部品搭載用基板（１）に
おいては、第一基板（６）と第二基板（７）の段部（2
2）の凹凸により、リードフレーム（２）との位置決め
が、特別な方法によることなく容易に行なえるため、フ
ァインピッチな多ピン接続が安価に行うことが出来る。
おいては、第一基板（６）と第二基板（７）の段部（2
2）の凹凸により、リードフレーム（２）との位置決め
が、特別な方法によることなく容易に行なえるため、フ
ァインピッチな多ピン接続が安価に行うことが出来る。
２）導体パターン（６）が多層構造であるため、半導体
素子（21）が小さく、ワイヤーボンディングエリアが狭
くても、多くのアウターリード（３）と接続することが
出来る。
素子（21）が小さく、ワイヤーボンディングエリアが狭
くても、多くのアウターリード（３）と接続することが
出来る。
小さくとも、多くの入出力をもつ半導体素子（21）を
比較的短い金線（23）で接続出来るため、信頼性の高い
パッケージングとなる。
比較的短い金線（23）で接続出来るため、信頼性の高い
パッケージングとなる。
３）第二基板（７）が第一基板（６）の補強基板として
の役割りもはたすため、第一基板（６）が薄くても物理
的強度が高く、半導体素子（21）実装工程等でのハンド
リングによる応力からリードフレーム（２）と基板との
接続不良を少なくすることが出来る。
の役割りもはたすため、第一基板（６）が薄くても物理
的強度が高く、半導体素子（21）実装工程等でのハンド
リングによる応力からリードフレーム（２）と基板との
接続不良を少なくすることが出来る。
４）第二基板（７）をポッティングによる樹脂封止の流
れ止めとしても使用出来るため、別に流れ止め用の枠を
もうける必要がなく、安価に信頼性の高い封止構造をと
ることが出来る。
れ止めとしても使用出来るため、別に流れ止め用の枠を
もうける必要がなく、安価に信頼性の高い封止構造をと
ることが出来る。
第１図は本発明の第一実施例に係るリード付電子部品搭
載用基板の平面図、第２図は第一実施例に係るリード付
電子部品搭載用基板の電子部品搭載用基板の斜視図、第
３図は第一実施例に係るリード付電子部品搭載用基板に
半導体素子実装後にトランスファーモールドにより樹脂
封止した半導体装置の断面図である。 第４図は本発明の第二実施例に係るリード付電子部品搭
載用基板の斜視図、第５図は第二実施例のリード付電子
部品搭載用基板を採用した半導体装置の断面図、第６図
は従来例の半導体装置の断面図である。 符号の説明 １……リード付電子部品搭載用基板、２……リードフレ
ーム、３……アウターリード、４……インナーリード、
５……タイバー、６……第一基板、７……第二基板、８
……導体パターン、９……スルーホール、10……ワイヤ
ーボンディングパッド、11……ペレットダイ、20……電
子部品搭載基板、21……半導体素子、22……段部、23…
…金線、30……半導体装置、31……トランスファーモー
ルド樹脂、32……ダイボンド接着剤、33……半田、34…
…絶縁層、35……接着剤、36……金属板、37……シェル
モールド樹脂。
載用基板の平面図、第２図は第一実施例に係るリード付
電子部品搭載用基板の電子部品搭載用基板の斜視図、第
３図は第一実施例に係るリード付電子部品搭載用基板に
半導体素子実装後にトランスファーモールドにより樹脂
封止した半導体装置の断面図である。 第４図は本発明の第二実施例に係るリード付電子部品搭
載用基板の斜視図、第５図は第二実施例のリード付電子
部品搭載用基板を採用した半導体装置の断面図、第６図
は従来例の半導体装置の断面図である。 符号の説明 １……リード付電子部品搭載用基板、２……リードフレ
ーム、３……アウターリード、４……インナーリード、
５……タイバー、６……第一基板、７……第二基板、８
……導体パターン、９……スルーホール、10……ワイヤ
ーボンディングパッド、11……ペレットダイ、20……電
子部品搭載基板、21……半導体素子、22……段部、23…
…金線、30……半導体装置、31……トランスファーモー
ルド樹脂、32……ダイボンド接着剤、33……半田、34…
…絶縁層、35……接着剤、36……金属板、37……シェル
モールド樹脂。
Claims (1)
- 【請求項１】導体パターンを有する第一基板と、この第
一基板よりも小さく、かつ導体パターンを有して前記第
一基板上に一体化される第二基板とからなり、 この第二基板の外周壁と前記第一基板とによって形成さ
れた段部に、リードフレームのインナーリード端部が配
置され、このインナーリード端部と電子部品が搭載され
る前記第一基板又は前記第二基板上の導体パターンの少
なくともいずれか一方とを電気的に接続したことを特徴
とするリード付電子部品搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63209736A JP2622862B2 (ja) | 1988-08-24 | 1988-08-24 | リード付電子部品搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63209736A JP2622862B2 (ja) | 1988-08-24 | 1988-08-24 | リード付電子部品搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0258361A JPH0258361A (ja) | 1990-02-27 |
| JP2622862B2 true JP2622862B2 (ja) | 1997-06-25 |
Family
ID=16577788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63209736A Expired - Lifetime JP2622862B2 (ja) | 1988-08-24 | 1988-08-24 | リード付電子部品搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2622862B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05226561A (ja) * | 1991-12-03 | 1993-09-03 | Nec Corp | 半導体装置 |
| JPH06163794A (ja) * | 1992-11-19 | 1994-06-10 | Shinko Electric Ind Co Ltd | メタルコアタイプの多層リードフレーム |
| JPH06291234A (ja) * | 1993-04-01 | 1994-10-18 | Mitsubishi Electric Corp | 半導体装置用リードフレームおよびこれを使用した半導体装置の製造方法 |
| DE102008051491A1 (de) * | 2008-10-13 | 2010-04-29 | Tyco Electronics Amp Gmbh | Leadframe für elektronische Bauelemente |
| US10607931B2 (en) * | 2018-07-03 | 2020-03-31 | Texas Instruments Incorporated | Semiconductor device with electroplated die attach |
-
1988
- 1988-08-24 JP JP63209736A patent/JP2622862B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0258361A (ja) | 1990-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8569082B2 (en) | Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame | |
| US6593169B2 (en) | Method of making hybrid integrated circuit device | |
| JP4614584B2 (ja) | 混成集積回路装置およびその製造方法 | |
| US7435624B2 (en) | Method of reducing mechanical stress on a semiconductor die during fabrication | |
| JP2000077596A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| US8878346B2 (en) | Molded SiP package with reinforced solder columns | |
| JP2622862B2 (ja) | リード付電子部品搭載用基板 | |
| JP2620611B2 (ja) | 電子部品搭載用基板 | |
| JP2691352B2 (ja) | 電子部品塔載装置 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| JP2696122B2 (ja) | 半導体装置 | |
| JP2614495B2 (ja) | 電子部品搭載用基板 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2517360B2 (ja) | 電子部品搭載用基板 | |
| JPH07326690A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JPH0927583A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100195507B1 (ko) | 박형 반도체 칩 패키지 소자 | |
| JP2002164497A (ja) | 半導体装置およびその製造方法 | |
| JP2000124237A (ja) | 半導体素子搭載用基板とそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| KR100195511B1 (ko) | 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
| JP2001127195A (ja) | ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法 | |
| KR0152576B1 (ko) | 센터 패드를 갖는 적층칩 패키지 | |
| JPH0697344A (ja) | 電子部品搭載用基板及びその製造方法 |