JPH05272988A

JPH05272988A - アブソリュートエンコーダ

Info

Publication number: JPH05272988A
Application number: JP7173992A
Authority: JP
Inventors: Tadashi Horikawa; 正堀川; Yasushi Ono; 康大野; Makoto Arai; 眞新井
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 1992-03-30
Filing date: 1992-03-30
Publication date: 1993-10-22

Abstract

(57)【要約】【目的】一つの信号処理部しかなくとも、同一時刻の
検出信号を処理でき、処理された出力信号を略同時に出
力できるアブソリュートエンコーダを得ることを目的と
する。【構成】各インクリメンタル信号を同時に保持するサ
ンプルホールド回路４、５、６は、マルチプレクサ７に
よって択一され、順次一つの信号処理部８、９、１０、
１１、１２、１３、１４、１５、１６、１７、１８によ
って絶対位置データに演算される。そして、シフトレジ
スタ１９、２０、２１に一度格納されてから、全ての絶
対位置データを略同時に出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アブソリュートエンコ
ーダに関する。

【０００２】

【従来の技術】アブソリュートエンコーダは、数値制御
装置等のステージのＸ方向、Ｙ方向及びＺ方向の位置制
御を行う為に複数個使用されていた。そして、従来のア
ブソリュートエンコーダは、絶対位置を示す信号を得る
為のパターンが形成された符号板と、符号板と相対移動
し、符号板に形成されたパターンを検出する検出手段
と、検出手段からの検出信号を絶対位置を示す信号に変
換する信号処理部とから構成されていた。

【０００３】しかし、この様に構成されたアブソリュー
トエンコーダを複数個使用することは、複数の信号処理
部を有することになり、多くの信号線および広いスペー
スを必要とし、コストが高くなるという問題点があっ
た。その解決手段として、本出願人が特願平３−３５６
２４１において、絶対位置を示す信号を得る為のパター
ンが形成された複数の符号板と、複数の符号板に対して
それぞれ相対移動してパターンを検出する複数の検出器
と、複数の検出器がそれぞれ検出する検出信号の中から
一つを順次選択する信号選択手段と、選択された検出信
号を絶対位置を示す信号に変換する一つの信号処理部と
から構成されるアブソリュートエンコーダを提案した。

【０００４】

【発明が解決しようとする課題】上記の如き先願発明に
おいて、アブソリュートエンコーダは、複数の符号板及
び複数の検出器を時分割にそれぞれ順次選択し、一つの
信号処理部で絶対位置を示す信号に変換していた為、同
一時刻における各符号板のパターンを検出することが出
来ないという問題点があった。

【０００５】例えば、ＮＣ工作機械等の数値制御装置に
取り付けてＸ方向、Ｙ方向及びＺ方向の制御を行った場
合、ＮＣ工作機械等の数値制御装置がエンコーダから時
分割に得られた各絶対位置信号を読み込む為に加工面に
余計な窪みや溝等が形成された。本発明は、この様な問
題点に鑑みてなされたもので、一つの信号処理部しかな
くとも、同一時刻における各符号板のパターンを検出で
きるアブソリュートエンコーダを得ることを目的とす
る。

【０００６】

【課題を解決するための手段】請求項１に記載の本発明
は、アブソリュートパターンとインクリメンタルパター
ンとがそれぞれ形成されたＮ個（Ｎは２以上の整数）の
符号板（１、２、３）と、Ｎ個の符号板（１、２、３）
に対してそれぞれ相対移動し、アブソリュートパターン
を検出するＮ個のアブソリュート検出手段（５０、５
１）と、Ｎ個の符号板（１、２、３）に対してそれぞれ
相対移動し、インクリメンタルパターンを検出するＮ個
のインクリメンタル検出手段（５２、５３）と、Ｎ個の
インクリメンタル検出手段（５２、５３）によってそれ
ぞれ検出されたインクリメンタル信号をそれぞれ同時に
保持するＮ個の保持手段（４、５、６）と、Ｎ個の保持
手段（４、５、６）にそれぞれ保持されたインクリメン
タル信号とＮ個のアブソリュート検出手段（５０、５
１）によってそれぞれ検出されたアブソリュート信号と
の中から、同一符号板の各々から検出されるインクリメ
ンタル信号とアブソリュート信号との組み合わせを順次
選択する信号選択手段（７）と、信号選択手段（７）で
選択されたインクリメンタル信号とアブソリュート信号
とを絶対位置を示す信号に変換する信号処理部（８、
９、１０、１１、１２、１３、１４、１５、１６、１
７、１８）と、信号処理部（８、９、１０、１１、１
２、１３、１４、１５、１６、１７、１８）によって変
換された絶対位置を示す信号を略同時に出力する出力手
段（１９、２０、２１）とを備えた。

【０００７】

【作用】本発明におけるアブソリュートエンコーダは、
Ｎ個の符号板のパターンの検出信号を同時に保持する保
持手段と、保持された検出信号を順次選択できる信号選
択手段とを設けたので、一つの信号処理部しかなくと
も、同一時刻の検出信号を処理することができ、処理さ
れた出力信号を略同時に出力できる。

【０００８】

【実施例】図１は本発明の第１実施例を示す。本発明に
おけるアブソリュートエンコーダの構成及び機能を以下
に説明する。アブソリュートエンコーダは、第１チャン
ネルＣＨ１と、第２チャンネルＣＨ２と、第３チャンネ
ルＣＨ３の３つのチャンネルを有している。

【０００９】第１チャンネルＣＨ１は、リニアスケール
１を有し、リニアスケール１は、図２に示すような最小
読み取り単位が１２８μｍのＭ系列パターン６０と、１
２８μｍピッチのインクリメンタルパターン６１と、１
６μｍピッチのインクリメンタルパターン６２とが形成
されている。さらに、第１チャンネルＣＨ１は、Ｍ系列
パターン６０を検出する第１検出器５０及び第２検出器
５１と、インクリメンタルパターン６１を検出する第３
検出器５２と、インクリメンタルパターン６２を検出す
る第４検出器５３とを有している。

【００１０】第１検出器５０は、１２８μｍ間隔に配置
されたセンサ５０ａ、５０ｂ、５０ｃ、５０ｄ、５０ｅ
・・・計１４個（図２では、５個のみ表示）設けられて
おり、また、第２検出器５１は、第１検出器５０から６
４μｍ離して配置したセンサ５１ａ、５１ｂ、５１ｃ、
５１ｄ、５１ｅ・・・計１４個（図２では、５個のみ表
示）を有し、これらの第１検出器５０及び第２検出器５
１は、Ｍ系列パターン６０に対して相対移動する。

【００１１】ここで、Ｍ系列パターン６０に対して２つ
の検出器５０、５１を設ける理由は、最小読み取り単位
の境界を避けて、Ｍ系列パターン６０の検出を行う為で
ある。そして、第１検出器５０と第２検出器５１とは、
Ｘ／Ｙ信号によって切り換えられる。Ｘ／Ｙ信号によっ
て切り換えられた第１検出器５０または第２検出器５１
は、Ｍ系列パターン６０を検出してＭ系列データ７０を
発生し、そのＭ系列データ７０をスキャンクロック信号
ＳＣＫ（以下、ＳＣＫ信号）に同期させて、シリアルに
出力している。

【００１２】第３検出器５２は、センサ５２ａと、セン
サ５２ａに対して１／４ピッチ位相をずらしたセンサ５
２ｂとを有し、インクリメンタルパターン６１に対して
相対移動して、各センサ５２ａ、５２ｂの出力に応じた
１２８μｍピッチのインクリメンタルＡ相信号Ａ１とＡ
相信号Ａ１に９０°位相のずれたＢ相信号Ｂ１を発生す
る。

【００１３】第４検出器５３は、センサ５３ａと、セン
サ５３ａに対して１／４ピッチ位相をずらしたセンサ５
３ｂとを有し、インクリメンタルパターン６２に対して
相対移動して、各センサ５３ａ、５２ｂの出力に応じた
１６μｍピッチのインクリメンタルＡ相信号Ａ２とＡ相
信号Ａ２と９０°位相のずれたＢ相信号Ｂ２を発生す
る。

【００１４】同様に、リニアスケール２を有する第２チ
ャンネルＣＨ２及びリニアスケール３を有する第３チャ
ンネルＣＨ３の構成は、図２に示すような第１チャンネ
ルＣＨ１の構成と同一である。尚、各チャンネルには、
不図示の光源があり、さらに、各スケール１、２、３と
各検出器５０、５１、５２、５３との間には、１２８μ
ｍピッチ用のインデックススケールと１６μｍピッチ用
のインデックススケールとが介在されている。

【００１５】再び図１において、第１チャンネルＣＨ１
は、リニアスケール１からのインクリメンタル信号Ａ
１、Ｂ１、Ａ２、Ｂ２をサンプルホールド回路４に出力
している。同様に、第２チャンネルＣＨ２及び第３チャ
ンネルＣＨ３は、リニアスケール２又はリニアスケール
３からのインクリメンタル信号Ａ１、Ｂ１、Ａ２、Ｂ２
をサンプルホールド回路５又はサンプルホールド回路６
に出力する。

【００１６】サンプルホールド回路４は、第１チャンネ
ルＣＨ１からのインクリメンタル信号Ａ１、Ａ２、Ｂ
１、Ｂ２を一時保持するものである。同様にサンプルホ
ールド回路５、６は、第２チャンネルＣＨ２や第３チャ
ンネルＣＨ３からの４つのインクリメンタル信号をそれ
ぞれ一時保持するものである。

【００１７】マルチプレクサ７は、コントローラ８から
チャンネル選択信号Ｃ１を受けたときに、第１チャンネ
ルＣＨ１を選択し、第１チャンネルＣＨ１の第１検出器
５０又は第２検出器５１からのＭ系列データ７０をシフ
トレジスタ９に送出すると同時に、サンプルホールド回
路４からのインクリメンタルＡ相信号Ａ２及びＢ相信号
Ｂ２を１６０分割回路１３に送出し、また、インクリメ
ンタルＡ相信号Ａ１及びＢ相信号Ｂ１を１６分割回路１
２に送出する。

【００１８】また、マルチプレクサ７は、コントローラ
８から選択信号Ｃ２または選択信号Ｃ３を受けたとき
に、第２チャンネルＣＨ２または第３チャンネルＣＨ３
を選択し、第２チャンネルＣＨ２または第３チャンネル
ＣＨ３のＭ系列データ７０をシフトレジスタ９に送出す
ると同時に、サンプルホールド回路５またはサンプルホ
ールド回路６からのインクリメンタルＡ相信号Ａ２及び
Ｂ相信号Ｂ２を１６０分割回路１３に送出し、また、イ
ンクリメンタルＡ相信号Ａ１及びＢ相信号Ｂ１を１６分
割回路１２に送出する。

【００１９】そして、各チャンネルＣＨ１、ＣＨ２、Ｃ
Ｈ３には、Ｘ／Ｙ信号とＳＣＫ信号とが出力される。シ
フトレジスタ９は、マルチプレクサ７で選択されたＭ系
列データ７０をシリアルに入力し、Ｍ系列データ７０を
パラレル変換してＲＯＭテーブル１０に出力する。この
ＲＯＭテーブル１０は、パラレル変換されたＭ系列デー
タ７０を１４ビットのバイナリーデータ７１に変換し、
ラッチ１１に出力する。このラッチ１１は、Ｍ系列デー
タ７０が変換されたバイナリーデータ７１を一時保持す
る。

【００２０】１６分割回路１２は、選択されたチャンネ
ルのＡ１及びＢ１を１６分割するための内挿手段を有
し、Ａ１及びＢ１を４ビットのバイナリーデータ７２に
変換する。変換されたバイナリーデータ７２は、位相調
整回路１４に出力される。１６０分割回路１３は、選択
されたチャンネルのＡ２及びＢ２を１６０分割するため
の内挿手段を有し、Ａ２及びＢ２を１周期１６μｍピッ
チの矩形波７３と１６０進の８ビットのバイナリーデー
タ７４とに変換する。バイナリーデータ７４はラッチ１
５に出力され、矩形波７３は位相調整回路１４に出力さ
れる。

【００２１】位相調整回路１４は、１６分割回路１２か
ら出力される４ビットのバイナリーデータ７２を入力す
ると同時に、１６０分割回路から出力される矩形波７３
を入力する。そして、４ビットのバイナリーデータ７２
の位相と、１６０進の８ビットのバイナリーデータ７４
の位相とを一致させる為に、１周期１６μｍピッチの矩
形波７３と４ビットのバイナリーデータ７２を用いて演
算し、１６０進の８ビットのバイナリーデータ７４と位
相の一致した３ビットのバイナリーデータ７５をラッチ
１５に出力する。

【００２２】さらに、位相調整回路１４で演算された３
ビットのバイナリーデータ７５のＭＳＢ（２²）を、各
チャンネルの第１検出器５０と第２検出器５１との切り
換えを行うＸ／Ｙ信号として各チャンネルに出力するこ
とにより、Ｍ系列データ７０の位相と３ビットのバイナ
リーデータ７５とも一致させることができる。このＸ／
Ｙ信号によって、最小読み取り単位の境界に位置する側
の検出器を使用しない様にする。

【００２３】ラッチ１５は、位相調整回路１４から出力
されるバイナリーデータ７５と、１６０分割回路１３か
ら出力されるバイナリーデータ７４とを一時保持するも
のである。クロックジェネレータ１７は、装置全体の基
本信号であるシステムクロック信号ＣＬＫ０（以下、Ｃ
ＬＫ０信号）をコントローラ８に出力すると共に、Ｍ系
列データ７０の読み込みタイミングをはかるＳＣＫ信号
をＡＮＤゲート１６に出力し、また、絶対位置データ８
５ａ、８５ｂ、８５ｃを出力する際のタイミングをはか
る出力用クロック信号ＣＬＫ１（以下、ＣＬＫ１信号）
をＡＮＤゲート１８に出力する。

【００２４】ＡＮＤゲート１６は、クロックジェネレー
タ１７からのＳＣＫ信号と、コントローラ８からのセン
サー検出開始指令信号（以下、検出信号）８１とを入力
している。そして、コントローラ８から検出信号８１が
入力された時のみ、ＳＣＫ信号を各チャンネルの第１検
出器５０及び第２検出器５１と、シフトレジスタ９とに
出力している。

【００２５】ＡＮＤゲート１８は、クロックジェネータ
１７からのＣＬＫ１信号と、コントローラ８からの絶対
位置データ出力指令信号（以下、データ出力信号）８６
とを入力している。そして、コントローラ８からデータ
出力信号８６が入力された時のみ、ＣＬＫ１信号を各シ
フトレジスタ１９、２０、２１に出力している。

【００２６】コントローラ８は、チャンネル選択信号Ｃ
１、Ｃ２、Ｃ３をマルチプレクサ７に、ホールド指令信
号８２をサンプルホールド回路４、５、６に、検出信号
８１をＡＮＤゲート１６に、ラッチ指令信号８３をラッ
チ１１、１５に、データ出力信号８６をＡＮＤゲート１
８にそれぞれ出力している。チャンネル選択信号Ｃ１、
Ｃ２、Ｃ３は、一つのチャンネルを選択する信号であ
り、ホールド指令信号８２は、第３検出器５２からのＡ
１及びＢ１と、第４検出器５３からのＡ２及びＢ２とを
各サンプルホールド回路４、５、６で同時に保持させる
為の信号である。

【００２７】検出信号８１は、Ｘ／Ｙ信号で切り換えら
れた第１検出器５０もしくは第２検出器５１でＭ系列パ
ターン６０を検出させる為の信号である。ラッチ指令信
号８３は、１４ビットのバイナリーデータ７１をラッチ
１１に保持させる為の信号である。同様に、３ビットの
バイナリーデータ７５と、８ビットのバイナリーデータ
７４とラッチ１５に保持させるための信号である。

【００２８】データ出力信号８６は、シフトレジスタ１
９、２０、２１にそれぞれ出力され、シフトレジスタ１
９、２０、２１に格納された絶対位置データ８５ａ、８
５ｂ、８５ｃを同時に出力させる為の信号である。そし
て、コントローラ８は、ラッチ１１、１５からそれぞれ
出力されるバイナリーデータ７１、７４、７５を絶対位
置データ８５ａ、８５ｂ、８５ｃに演算する不図示の演
算機能と、演算結果の絶対位置データ８５ａ、８５ｂ、
８５ｃを記憶する不図示の内部メモリーとを有してい
る。

【００２９】シフトレジスタ１９は、コントローラ８か
ら出力されるリニアスケール１の絶対位置データを格納
し、同様にシフトレジスタ２０は、コントローラ８から
出力されるリニアスケール２の絶対位置データを格納
し、また、シフトレジスタ２１は、コントローラ８から
出力されるリニアスケール３の絶対位置データを格納す
る。

【００３０】そして、コントローラ８からＡＮＤゲート
１８にデータ出力信号８６が出力された時、ＣＬＫ１信
号により各絶対位置データをそれぞれ同時に出力する。
以上の様に構成されたアブソリュートエンコーダについ
ての動作を図３のフローチャートに基づいて説明する。
最初に、電源投入時に各リニアスケール１、２、３が示
す絶対位置データを認識する為の初期設定を行う。

【００３１】初期設定は、ステップ５０１、ステップ５
０２、ステップ５０３、ステップ５０４、ステップ５０
５、ステップ５０６、ステップ５０７、ステップ５０
８、ステップ５０９、ステップ５１０で行われる。〔ステップ５０１〕電源が投入されるとクロックジェネ
レータ１７が作動し、ＣＬＫ０信号がコントローラ８に
出力されると同時に、ＳＣＫ信号がＡＮＤゲート１６に
出力され、また、ＣＬＫ１信号がＡＮＤゲート１８に出
力される。〔ステップ５０２〕コントローラ８は、マルチプレクサ
７にチャンネル選択信号Ｃ１を出力し、第１チャンネル
ＣＨ１を選択する。〔ステップ５０３〕次に、コントローラ８からＡＮＤゲ
ート１６に検出信号８１が出力されると、ＡＮＤゲート
１６が開く。

【００３２】ＡＮＤゲート１６が開くことによって、Ｓ
ＣＫ信号と、第１検出器５０と第２検出器５１とを切り
換える為のＸ／Ｙ信号とがマルチプレクサ７を介して、
Ｍ系列パターン６０を検出する第１検出器５０または第
２検出器５１に出力される。そして、最小読み取り単位
の境界にない検出器（ここでは第１検出器５０とする）
が検出したＭ系列データ７０は、ＳＣＫ信号に同期し、
マルチプレクサ７を介してシリアルにシフトレジスタ９
に出力される。

【００３３】シフトレジスタ９は、Ｍ系列データ７０を
パラレル変換し、パラレル変換されたＭ系列データ７０
は、ＲＯＭテーブル１０に出力される。パラレル変換さ
れたＭ系列データ７０は、ＲＯＭテーブル１０で１４ビ
ットのバイナリーデータ７１に変換される。第１検出器
５０がＭ系列パターン６０を検出すると同時に、第３検
出器５２がインクリメンタルパターン６１を検出し、ま
た、第４検出器５３がインクリメンタルパターン６２を
検出する。

【００３４】その結果、第３検出器５２は、Ａ１及びＢ
１を発生し、また、第４検出器５３は、Ａ２及びＢ２を
発生する。そして、Ａ１及びＢ１は、サンプルホールド
回路４及びマルチプレクサ７を介して１６分割回路１２
に出力され、４ビットのバイナリーデータ７２に変換さ
れる。その後、位相調整回路１４に出力される。

【００３５】また、Ａ２及びＢ２は、サンプルホールド
回路４及びマルチプレクサ７を介して１６０分割回路１
３に出力され、１６０進の８ビットのバイナリーデータ
７４と１周期１６μｍの矩形波７３とに変換される。バ
イナリーデータ７４は、ラッチ１５に出力されると同時
に、矩形波７３は、位相調整回路１４に出力される。

【００３６】位相調整回路１４における動作を図４のタ
イミングチャートに示す。（ａ）はＭ系列パターン６０を検出する第１検出器５０
の出力信号を矩形波で表したものであり、（ｂ）はＭ系
列パターン６０を検出する第２検出器５１の出力信号を
矩形波で表したものである。（ｃ）はＡ１を１周期１２８μｍの矩形波で表したもの
である。

【００３７】（ｄ）はＢ１を１周期１２８μｍの矩形波
で表したものである。（ｅ）はＡ１及びＢ１を内挿し、バイナリー化した信号
である。（ｆ）は１６０分割回路１３で変換された１周期１６μ
ｍの矩形波７３である。そして、（ｅ）と（ｆ）と表１による演算方法とを用い
て、Ｍ系列データ７０の位相と、４ビットのバイナリー
データ７２の位相と、８ビットのバイナリーデータ７４
の位相とが一致した３ビットのバイナリーデータ７５
（ｇ）を演算する。

【００３８】

【表１】

【００３９】演算方法の具体例を次に示す。（ｅ）の値が偶数で６、（ｆ）がＬｏである場合は、演
算式は、（ｇ）＝〔（ｅ）−２〕／２を使用する。従って、（ｇ）＝〔６−２〕／２となり、（ｇ）＝２となる。

【００４０】（ｈ）は、（ｇ）のＭＳＢ (２²)であり、
Ｍ系列パターン６０を検出する第１検出器５０と第２検
出器５１とを切り換えるＸ／Ｙ信号である。（ｉ）は、（ａ）及び（ｂ）を（ｈ）によって切り換え
たものであり、位相を一致させたＭ系列データ７０を矩
形波で表したものである。（ｊ）は、Ａ２及びＢ２が１６０分割回路１３で分割さ
れた１６０進の８ビットのバイナリーデータ７４であ
る。

【００４１】そして、（ｇ）と（ｉ）と（ｊ）とを合成
することによって、０．１μｍ単位の絶対位置データを
得ることができる。位相調整回路１４で演算された３ビ
ットのバイナリーデータ７５は、ラッチ１５に出力され
る。ラッチ１５は、１６０分割回路１３で内挿された１
６０進のバイナリーデータ７４と、位相調整回路１４で
演算された３ビットのバイナリーデータ７５とをコント
ローラ８からのラッチ指令信号８３により、一時保持す
るものである。

【００４２】ラッチ１１は、ＲＯＭテーブル１０でＭ系
列データ７０が変換されたバイナリーデータ７１をコン
トローラ８からのラッチ指令信号８３により、一時保持
するものである。ラッチ１１及びラッチ１５に出力され
た各バイナリーデータ７４、７５は、順次コントローラ
８に読み込まる。〔ステップ５０４〕各バイナリーデータ７４、７５は、
０．１μｍ単位の絶対位置データ８５ａになるようにコ
ントローラ８内で演算処理された後、コントローラ８が
有する第１チャンネルＣＨ１用の内部メモリーに絶対位
置データ８５ａが記憶される。

【００４３】ここで、絶対位置データ８５ａ（ＡＢＳ）
を次式（１）で計算する。尚、ここでは分かりやすくす
る為に１０進法で説明を行う。（ＡＢＳ）＝Ｕ＋Ｍ＋Ｎ（１）Ｕ＝ｕ×２³×１６０Ｍ＝ｍ×１６０Ｎ＝ｎ但し、ｕはＲＯＭテーブル１０からの出力値、ｍは位相
調整回路１４からの出力値、ｎは１６０分割回路１３か
らの出力値である。

【００４４】以上、第１チャンネルＣＨ１が有するリニ
アスケール１の絶対位置データ８５ａが演算され、コン
トローラ８の内部メモリーに記憶される。〔ステップ５０５〕次に、コントローラ８は、マルチプ
レクサ７にチャンネル選択信号Ｃ２を出力し、第２チャ
ンネルＣＨ２を選択する。〔ステップ５０６〕ステップ５０５と同様の信号処理を
行い、各バイナリーデータは、順次コントローラ８に読
み込まれる。〔ステップ５０７〕各バイナリーデータは、０．１μｍ
単位の絶対位置データ８５ｂになるようにコントローラ
８内で演算処理された後、コントローラ８が有する第２
チャンネルＣＨ２用の内部メモリーに絶対位置データ８
５ｂが記憶される。〔ステップ５０８〕次に、コントローラ８は、マルチプ
レクサ７にチャンネル選択信号Ｃ３を出力し、第３チャ
ンネルＣＨ３を選択する。〔ステップ５０９〕ステップ５０５、５０６と同様の信
号処理を行い、各バイナリーデータは、順次コントロー
ラ８に読み込まれる。〔ステップ５１０〕各バイナリーデータは、０．１μｍ
単位の絶対位置データ８５ｃになるようにコントローラ
８内で演算処理された後、コントローラ８が有する第３
チャンネルＣＨ３用の内部メモリーに絶対位置データ８
５ｃが記憶される。

【００４５】以上で初期設定を終了する。〔ステップ５１１〕初期設定終了後、全てのチャンネル
ＣＨ１、ＣＨ２、ＣＨ３のリニアスケール１、２、３を
同時に検出する処理を始める。この処理を行う回路を図
５に抜粋する。

【００４６】図５において、コントローラ８は、サンプ
ルホールド回路４、５、６にホールド指令信号８２を出
力し、各チャンネルの第３検出器５２が発生するＡ１、
Ｂ１と、第４検出器５３が発生するＡ２、Ｂ２とを同時
にホールドさせる。言い換えれば、各リニアスケール
１、２、３が示す位置をそれぞれ同時に検出するという
ことである。〔ステップ５１２〕次に、コントローラ８は、マルチプ
レクサ７にチャンネル選択信号Ｃ１を出力し、第１チャ
ンネルＣＨ１を選択する。〔ステップ５１３〕そして、サンプルホールド回路４が
保持するＡ２、Ｂ２を１６０分割回路１３に出力すると
同時に、同様に保持するＡ１、Ｂ２を１６分割回路１２
に出力する。

【００４７】そして、Ａ２、Ｂ２は、１６０分割回路１
３で１６０進の８ビットのバイナリーデータ７４と１周
期１６μｍの矩形波７３とに変換される。バイナリーデ
ータ７４はラッチ１５に出力されと同時に、矩形波７３
は位相調整回路１４に出力される。また、Ａ１、Ｂ２
は、１６分割回路１２で４ビットのバイナリーデータ７
２に変換され、位相調整回路１４に出力される。

【００４８】位相調整回路１４は、初期設定と同様にＭ
系列データ７０の位相と、４ビットのバイナリーデータ
７２の位相と、８ビットのバイナリーデータ７４の位相
とが一致した３ビットのバイナリーデータ７５に変換さ
れ、ラッチ１５に出力される。ラッチ１５は、１６０分
割回路１３で内挿されたバイナリーデータ７４と、位相
調整回路１４で演算されたバイナリーデータ７５とをコ
ントローラ８からのラッチ指令信号８３により、一時保
持するものである。

【００４９】そして、ラッチ１５に保持された各バイナ
リデータ７４、７５はコントローラ８に読み込まれる。
コントローラ８は、位相調整回路１４から出力される３
ビットのバイナリーデータ７５を用いて、表２の演算表
から位置データｕを補正するための係数を求める。

【００５０】

【表２】

【００５１】表２において、（ｍ_t-1）はコントローラ
８の内部メモリーに記憶されている一回前の位相調整回
路１４の出力値（３ビットのバイナリーデータの値）で
あり、（ｍ_t）は今回コントローラ８が読み込んだ位相
調整回路１４からの出力値である。ただし、表２におけ
る×印は、オーバースピードを示すものである。

【００５２】オーバースピードとは、リニアスケールの
許容移動範囲を越える速度である。本発明におけるリニ
アスケールの許容移動範囲は、図４の（ｇ）において、
例えば現在リニアスケールが示す位置を１番とした時、
左に３つ目の６番と右に３つ目の４番との間を示し、そ
の範囲を越えてしまうような速度であると検出ができな
くなってしまうことである。

【００５３】（ｍ_t）と（ｍ_t-1）を用いて、表２より
求める値をｋとすると、次式（２）により絶対位置デー
タ（ＡＢＳ_t) が求まる。（ＡＢＳ_t) ＝Ｕ_t＋Ｍ_t＋Ｎ_t （２）Ｕ_t＝Ｕ_t-1＋ｋＭ_t＝ｍ_t×１６０Ｎ_t＝ｎ_t 但し、Ｕ_tは計算で得られる値であり、Ｕ_t-1は、内部
メモリーに記憶されている絶対位置データである。ｎ_t
は１６０分割回路１３からの出力値である。

【００５４】例えば、Ｘ_t-1＝１の時、Ｘ_t＝７であっ
たとすると、表２よりｋ＝−１となる。従って、Ｕ_t＝Ｕ_t-1−１となり、（ＡＢＳ_t) ＝〔（Ｕ_t-1−１）×２³×１６０〕＋ｍ_t×１６０＋ｎ_t となり、今回の絶対位置データ８７ａが求まる。〔ステップ５１４〕コントローラ８は、絶対位置データ
８７ａを内部メモリーに新たに記憶し、シフトレジスタ
１９に絶対位置データ８７ａを出力する。

【００５５】そして、シフトレジスタ１９は、絶対位置
データ８７ａをＣＬＫ１信号がＡＮＤゲート１８から出
力されるまで、格納している。〔ステップ５１５〕次に、コントローラ８は、マルチプ
レクサ７にチャンネル選択信号Ｃ２を出力し、第２チャ
ンネルＣＨ２を選択する。〔ステップ５１６〕ステップ５１３と同様の信号処理を
行い、絶対位置データ８７ｂを求める。〔ステップ５１７〕コントローラ８は、絶対位置データ
８７ｂを内部メモリーに新たに記憶し、シフトレジスタ
２０に絶対位置データ８７ｂを出力する。

【００５６】そして、シフトレジスタ２０は、絶対位置
データ８７ｂをＣＬＫ１信号がＡＮＤゲート１８から出
力されるまで、格納している。〔ステップ５１８〕次に、コントローラ８は、マルチプ
レクサ７にチャンネル選択信号Ｃ３を出力し、第３チャ
ンネルＣＨ３を選択する。〔ステップ５１９〕ステップ５１３、５１６と同様の信
号処理を行い、絶対位置データ８７ｃを求める。〔ステップ５２０〕コントローラ８は、絶対位置データ
８７ｃを内部メモリーに新たに記憶し、シフトレジスタ
２１に絶対位置データ８７ｃを出力する。

【００５７】そして、シフトレジスタ２１は、絶対位置
データ８７ｃをＣＬＫ１信号がＡＮＤゲート１８から出
力されるまで、格納している。〔ステップ５２１〕以上、３つのリニアスケール１、
２、３の絶対位置データ８７ａ、８７ｂ、８７ｃが各々
シフトレジスタ１９、２０、２１に格納された後、コン
トローラ８は、信号８６をＡＮＤゲート１８に出力し、
ＡＮＤゲート１８を開く。

【００５８】シフトレジスタ１９、２０、２１は、ＡＮ
Ｄゲート１８から出力される信号ＣＬＫ１に同期させ
て、順次絶対位置データ８７ａ、８７ｂ、８７ｃを出力
する。そして、各リニアスケール１、２、３の絶対位置
データ８７ａ、８７ｂ、８７ｃが出力された後、コント
ローラ８はＡＮＤゲート１８を閉じ、各サンプルホール
ド回路４、５、６のホールド状態を解除し、サンプルモ
ードに戻す。

【００５９】コントローラ８は、サンプルホールド回路
のアクイジションタイム（サンプルモードに切り替わっ
た時に、その出力が最終値の許容誤差内に整定するまで
の時間）の間待機させる。その後、ステップ５１１から
ステップ５２１を繰り返せば、絶対位置データを次々に
求めることができる。

【００６０】ここで、許容移動範囲を越えないようにす
る為には、次の関係式を満足していればよい。Ｔ＜｛〔（ａ／２）−１〕／ａ｝×（λ／Ｖ_MAX）但し、Ｔは読み込み周期、Ｖ_MAXはリニアスケールの最
大速度を速度、λはインクリメンタルパターンが複数あ
る場合、粗いインクリメンタルパターンを検出した時の
インクリメンタル信号のピッチ、ａは粗いインクリメン
タルパターンを検出した時のインクリメンタル信号の分
割数である。

【００６１】また、Ｍ系列データ７０が変換された１４
ビットのバイナリーデータは、リニアスケールの長さに
よってビット数が変わるもので、本実施例におけるリニ
アスケールの長さは、１２８μｍ×（２¹⁴−１）で２．
０９７０２４ｍである（但し、１２８μｍはＭ系列パタ
ーンの最小読み取り単位、２の乗数である１４はＭ系列
データが変換されたバイナリーデーターのビット数）。

【００６２】さらに、コントローラ８は、ＣＰＵであっ
てもよい。そして、絶対位置データだけを記憶するもの
ではなく、バイナリーデータも同時に記憶できる内部メ
モリーを有するものでもよい。また、本実施例では、１
６μｍピッチのインクリメンタルパターンを１６０分割
して、０．１μｍ単位の絶対位置データを求めている
が、単位の大きさは、これに限定されることはない。な
ぜなら、単位の大きさは、分割回路の分割数に応じて換
えることができるからである（例えば、１６μｍピッチ
のインクリメンタルパターンの場合は、１６分割すれば
１μｍ単位の絶対位置データとなる）。

【００６３】また、本実施例におけるインクリメンタル
パターンは、１６μｍピッチのパターンと１２８μｍピ
ッチのパターンとが形成されたものであるが、これ以外
のピッチのパターンでも構わない。言い換えれば、粗い
インクリメンタルパターンのピッチの大きさをα、細い
インクリメンタルパターンのピッチの大きさをβとした
場合、α／βが２以外の正の実数になるようなピッチの
大きさであれば良い。但し、アブソリュートパターンの
最小読み取り単位をγとするとα＝γである。

【００６４】また、本実施例では、アブソリュートパタ
ーンとしてＭ系列を用いたが、これに限定されることは
ない。さらに、アブソリュートパターンの代わりに、イ
ンクリメンタルパターンのパルスを計数するカウンタ
と、装置の電源が切れた場合にカウンタをバックアップ
する電池とを設けたバックアップ式のアブソリュートエ
ンコーダであっても構わない。その実施例を第２実施例
として以下に説明する。

【００６５】第２実施例におけるアブソリュートエンコ
ーダは、第１チャンネルＣＨ１と、第２チャンネルＣＨ
２と、第３チャンネルＣＨ３との３つのチャンネルを有
している。第１チャンネルＣＨ１は、リニアスケール１
０１を有し、リニアスケール１０１には、インクリメン
タルパターンが形成されている。

【００６６】さらに、第１チャンネルＣＨ１は、リニア
スケール１０１と相対移動し、インクリメンタルパター
ンを読み取る検出器１１６と、インクリメンタル信号を
計数するカウンタ１１３と、カウンタ１１３をバックア
ップする電池１１０とを有している。そして、第１チャ
ンネルＣＨ１が有する検出器１１６は、検出器１１６が
検出するインクリメンタルＡ相信号及びＢ相信号（以
下、インクリメンタル信号２１０）をサンプルホールド
回路１０４に出力する。

【００６７】同様に、リニアスケール１０２を有する第
２チャンネルＣＨ２及びリニアスケール１０３を有する
第３チャンネルＣＨ３は、上記第１チャンネルＣＨ１の
構成と同一である。第２チャンネルＣＨ２及び第３チャ
ンネルＣＨ３は、インクリメンタルパターンが形成され
たリニアスケール１０２、１０３と、リニアスケール１
０２、１０３と相対移動し、インクリメンタルパターン
を読み取る検出器１１７、１１８と、インクリメンタル
信号を計数するカウンタ１１４、１１５と、カウンタ１
１４、１１５をバックアップする電池１１１、１１２と
から構成されている。

【００６８】そして、第２チャンネルＣＨ２が有する検
出器１１７は、検出器１１７が検出するインクリメンタ
ルＡ相信号及びＢ相信号（以下、インクリメンタル信号
２１１）をサンプルホールド回路１０５に出力し、第３
チャンネルＣＨ３が有する検出器１１８は、検出器１１
８が検出するインクリメンタル信号Ａ相及びＢ相（以
下、インクリメンタル信号２１２）をサンプルホールド
回路１０６に出力する。

【００６９】サンプルホールド回路１０４は、第１チャ
ンネルＣＨ１の検出器１１６から出力されるインクリメ
ンタル信号２１０を一時保持するものである。同様にサ
ンプルホールド回路１０５は、第２チャンネルＣＨ２の
検出器１１７から出力されるインクリメンタル信号２１
１を一時保持するものであり、サンプルホールド回路１
０６は、第３チャンネルＣＨ３の検出器１１８から出力
されるインクリメンタル信号２１２を一時保持するもの
である。

【００７０】マルチプレクサ１０７は、コントローラ１
０８からチャンネル選択信号Ｃ１を受けたときに、第１
チャンネルＣＨ１を選択し、第１チャンネルＣＨ１のカ
ウンタ１１３をシフトレジスタ１０９に接続すると同時
に、サンプルホールド回路１０４を多分割回路１１９に
接続する。また、マルチプレクサ１０７は、コントロー
ラ８からチャンネル選択信号Ｃ２又はチャンネル選択信
号Ｃ３を受けたときに、第２チャンネルＣＨ２又は第３
チャンネルＣＨ３を選択し、第２チャンネルＣＨ２又は
第３チャンネルＣＨ３のカウンタ１１４又は１１５をシ
フトレジスタ１０９に接続すると同時に、サンプルホー
ルド回路１０５又は１０６を多分割回路１１９に接続す
る。

【００７１】さらに、マルチプレクサ１０７は、コント
ローラ８からチャンネル選択信号Ｃ３を受けたときに、
第３チャンネルＣＨ３を選択し、第３チャンネルＣＨ３
のカウンタ１１５をシフトレジスタ１０９に接続すると
同時に、サンプルホールド回路１０６を多分割回路１１
９に接続する。シフトレジスタ１０９は、シリアルなカ
ウンタ値２０４を上位ｍビットのバイナリーデータ２０
５に変換するものである。

【００７２】多分割回路１１９は、チャンネル選択信号
で選択されたチャンネルのインクリメンタル信号を下位
ｎビットのバイナリーデータ２０８に変換する。ラッチ
１２０は、多分割回路１１９から出力される下位ｎビッ
トのバイナリーデータ２０８を一時保持するものであ
る。クロックジェネレータ１２１は、装置全体の基本信
号であるシステムクロック信号ＣＬＫ０（以下、ＣＬＫ
０信号）をコントローラ１０８に出力し、絶対位置デー
タを出力する際のタイミングをはかるＣＬＫ１信号をＡ
ＮＤゲート１２３に出力する。

【００７３】コントローラ１０８は、チャンネル選択信
号Ｃ１、Ｃ２、Ｃ３をマルチプレクサ１０７に、ホール
ド指令信号２００をサンプルホールド回路１０４、１０
５、１０６に、カウンタ値送信要求信号（以下、ＲＥＱ
信号）２０１を各カウンタ１１３、１１４、１１５に、
絶対位置データ出力指令信号（以下、データ出力信号）
２０２をＡＮＤゲート１２３に、ラッチ指令信号２０３
をラッチ１２０にそれぞれ出力している。

【００７４】そして、コントローラ１０８は、ラッチ１
２０から出力される下位ｎビットのバイナリーデータ２
０８と、上位ｍビットのバイナリーデータ２０５とから
各絶対位置データ１３２ａ、１３２ｂ、１３２ｃに演算
する不図示の演算機能と、演算結果の絶対位置データを
記憶する不図示の内部メモリーとを有している。シフト
レジスタ１２４は、コントローラ１０８から出力される
リニアスケール１０１の絶対位置データを格納し、同様
にシフトレジスタ１２５は、コントローラ１０８から出
力されるリニアスケール１０２の絶対位置データを格納
し、また、シフトレジスタ２１は、コントローラ１０８
から出力されるリニアスケール３の絶対位置データを格
納する。

【００７５】そして、コントローラ１０８からＡＮＤゲ
ート１２３にデータ出力信号２０２が出力された時、Ｃ
ＬＫ１信号により各絶対位置データをそれぞれ同時に出
力する。以上の様に構成された電池バックアップ式のエ
ンコーダの動作を説明する。最初に、電源投入時に各リ
ニアスケール１０１、１０２、１０３が示す絶対位置デ
ータを認識する為の初期設定を行う。

【００７６】電源が投入されるとクロックジェネレータ
１２１が作動し、ＣＬＫ０信号がコントローラ１０８に
出力されると同時に、ＣＬＫ１信号がＡＮＤゲート１２
３に出力される。コントローラ１０８は、マルチプレク
サ１０７にチャンネル選択信号Ｃ１を出力し、第１チャ
ンネルＣＨ１を選択する。

【００７７】そして、カウンタ１１３が計数した計数値
をシフトレジスタ１０９に出力すると同時に、インクリ
メンタル信号２１０をサンプルホールド回路１０４を介
して多分割回路１１９に出力する。インクリメンタル信
号２１０は、多分割回路１１９で下位ｎビットのバイナ
リーデータ２０８に変換された後、ラッチ１２０に一時
保持される。

【００７８】計数値は、シフトレジスタ１０９で上位ｍ
ビットのバイナリーデータ２０５に変換され、コントロ
ーラ１０８に読み込まれる。ラッチ１２０に出力された
下位ｎビットのバイナリーデータ２０８は、あらかじめ
コントローラ８に読み込まれた計数値が変換された上位
ｍビットのバイナリーデータ２０５とで、絶対位置デー
タ１３２ａになるように演算処理された後、コントロー
ラ１０８が有する第１チャンネルＣＨ１用の不図示の内
部メモリーに絶対位置データ１３２ａが記憶される。

【００７９】以上、第１チャンネルＣＨ１が有するリニ
アスケール１０１の絶対位置データ１３２ａがコントロ
ーラ１０８の内部メモリーに記憶されたが、第２チャン
ネルＣＨ２が有するリニアスケール１０２の絶対位置デ
ータ１３２ｂ及び第３チャンネルＣＨ３が有するリニア
スケール１０３の絶対位置データ１３２ｃについても同
様の処理を行い、各々のリニアスケールの初期の絶対位
置データ１３２ａ、１３２ｂ、１３２ｃをコントローラ
１０８の内部メモリーに記憶する。

【００８０】初期設定終了後、全チャンネルのリニアス
ケールを同時に検出する処理を始める。全チャンネルの
インクリメンタル信号を各サンプルホールド回路１０
４、１０５、１０６にそれぞれ同時に保持させる。次
に、コントローラ１０８は、マルチプレクサ１０７にチ
ャンネル選択信号Ｃ１を出力し、第１チャンネルＣＨ１
を選択する。そして、サンプルホールド回路１０４が保
持するインクリメンタル信号２１０を多分割回路１１９
に出力する。

【００８１】多分割回路１１９は、インクリメンタル信
号２１０を下位ｎビットのバイナリーデータ２０８に内
挿して、ラッチ１２０に出力する。そして、コントロー
ラ１０８は、ラッチ指令信号２０３をラッチ１２０に出
力し、下位ｎビットのバイナリーデータ２０８を読み込
む。そして、第１実施例と同様に、上位ｍビットのバイ
ナリーデータ２０５は、今回読み込んだ下位ｎビットの
バイナリーデータ２０３と、内部メモリーに記憶されて
いる下位ｎビットのバイナリーデータ２０３′と、内部
メモリーに記憶されているカウンタの計数値が変換され
た上位ｍビットのバイナリーデータ２０５′とから演算
され、絶対位置データ１３３ａを求める。

【００８２】演算後、絶対位置データ１３３ａは、シフ
トレジスタ１２４に出力され、シフトレジスタ１２４
は、ＣＬＫ１信号が出力されるまで格納する。次に、コ
ントローラ１０８は、第２チャンネルＣＨ２を選択する
チャンネル選択信号Ｃ２をマルチプレクサ１０７に出力
する。そして、リニアスケール１０１の絶対位置データ
１３３ａを求める為の処理と同様の処理を行い、リニア
スケール１０２が示す絶対位置データ１３３ｂを求め、
シフトレジスタ１２５に出力する。

【００８３】次に、コントローラ１０８は、第３チャン
ネルＣＨ３を選択するチャンネル選択信号Ｃ３をマルチ
プレクサ１０７に出力し、リニアスケール１０１及びリ
ニアスケール１０２の絶対位置データ１３３ａ、１３３
ｂを求める為の処理と同様の処理を行い、リニアスケー
ル１０３が示す絶対位置データ１３３ｃを求め、シフト
レジスタ１２６に出力する。

【００８４】以上、３つのリニアスケール１０１、１０
２、１０３の絶対位置データ１３３ａ、１３３ｂ、１３
３ｃが各シフトレジスタ１２４、１２５、１２６に格納
された後、コントローラ１０８は、データ出力信号１３
１をＡＮＤゲート１２３に出力し、ＡＮＤゲート１２３
を開く。ＡＮＤゲート１２３は、クロックジェネレータ
１２１から出力されるＣＬＫ１信号を各シフトレジスタ
１２４、１２５、１２６に出力し、各絶対位置データ１
３３ａ、１３３ｂ、１３３ｃをＣＬＫ１信号に同期させ
て外部に出力する。

【００８５】本発明においては、リニアスケールについ
て述べたが、ロータリエンコーダであっても構わない。
また、絶対位置データの出力は、各チャンネルのリニア
スケール毎にシフトレジスタを設けていたが、一つのシ
フトレジスタで、各チャンネル情報（３チャンネルにお
いては２ビット）を付加して、３チャンネル分を一つの
信号線で外部回路（数値制御装置等）に出力してもよ
い。

【００８６】

【発明の効果】以上に様に本発明によれば、Ｎ個の符号
板のパターンの検出信号を同時に保持する保持手段と、
保持された検出信号を順次選択できる信号選択手段とを
設けたので、Ｎ個の符号板のパターンを同時に検出する
ことができ、しかも一つの信号処理部で処理できるよう
になった。従って、Ｎ個の符号板及びＮ個の検出器に対
して、一つの信号処理部しかなくとも同一時刻の絶対位
置データを得ることが出来る。

【００８７】そして、このアブソリュートエンコーダを
ＮＣ工作機械等の数値制御装置に取り付けても、加工面
に窪みや溝が形成されることがなく、目的の加工面を得
ることができる。

【図面の簡単な説明】

【図１】本発明の第１実施例を示す図である。

【図２】本発明の第１実施例のリニアスケールと検出器
とを示す図である。

【図３】第１実施例の動作を示すフローチャートであ
る。

【図４】第１実施例の位相調整回路のタイミングチャー
トである。

【図５】本発明の第１実施例において、初期設定後の処
理を示す図である。

【図６】本発明の第２実施例を示す図である。

【符号の説明】

１、２、３リニアスケール４、５、６サンプルホールド回路７マルチプレクサ８コントローラ９シフトレジスタ１０ＲＯＭテーブル１１、１５ラッチ１２１６分割回路１３１６０分割回路１４位相調整回路１６、１８ＡＮＤゲート１９、２０、２１シフトレジスタ５０第１検出器５１第２検出器５２第３検出器５３第４検出器１０１、１０２、１０３リニアスケール１１０、１１１、１１２電池１１３、１１４、１１５カウンタ

Claims

【特許請求の範囲】

【請求項１】アブソリュートパターンとインクリメンタ
ルパターンとがそれぞれ形成されたＮ個（Ｎは２以上の
整数）の符号板と、前記Ｎ個の符号板に対してそれぞれ相対移動し、前記ア
ブソリュートパターンを検出するＮ個のアブソリュート
検出手段と、前記Ｎ個の符号板に対してそれぞれ相対移動し、前記イ
ンクリメンタルパターンを検出するＮ個のインクリメン
タル検出手段と、前記Ｎ個のインクリメンタル検出手段によってそれぞれ
検出されたインクリメンタル信号をそれぞれ同時に保持
するＮ個の保持手段と、前記Ｎ個の保持手段にそれぞれ保持された前記インクリ
メンタル信号と前記Ｎ個のアブソリュート検出手段によ
ってそれぞれ検出されたアブソリュート信号との中か
ら、前記同一符号板の各々から検出される前記インクリ
メンタル信号と前記アブソリュート信号との組み合わせ
を順次選択する信号選択手段と、前記信号選択手段で選択された前記インクリメンタル信
号と前記アブソリュート信号とを絶対位置を示す信号に
変換する信号処理部と、前記信号処理部によって変換された前記絶対位置を示す
信号を略同時に出力する出力手段と、を備えていること
を特徴とするアブソリュートエンコーダ。