JPH05190889A - 光半導体装置 - Google Patents
光半導体装置Info
- Publication number
- JPH05190889A JPH05190889A JP4002061A JP206192A JPH05190889A JP H05190889 A JPH05190889 A JP H05190889A JP 4002061 A JP4002061 A JP 4002061A JP 206192 A JP206192 A JP 206192A JP H05190889 A JPH05190889 A JP H05190889A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electric field
- superlattice
- field relaxation
- apd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】Ｇｂ／ｓ帯光ファイバ伝送システム、光信号処
理システム等に用いる低暗電流、高速応答の超格子ＡＰ
Ｄを提供する。 【構成】超格子増倍層４と光吸収層の間に二元化合物半
導体の電界緩和層５を挿入し、且つ超格子増倍層４の障
壁層１４と電界緩和層５でヘテロ界面を形成する。 【効果】Ｋセル温度調整のための結晶成長中断後、電界
緩和層のクリーニングが可能になるので、高品質なＡＰ
Ｄ用結晶が得られ、その結果低暗電流、高速なＡＰＤを
歩留まり良く作製できる。
理システム等に用いる低暗電流、高速応答の超格子ＡＰ
Ｄを提供する。 【構成】超格子増倍層４と光吸収層の間に二元化合物半
導体の電界緩和層５を挿入し、且つ超格子増倍層４の障
壁層１４と電界緩和層５でヘテロ界面を形成する。 【効果】Ｋセル温度調整のための結晶成長中断後、電界
緩和層のクリーニングが可能になるので、高品質なＡＰ
Ｄ用結晶が得られ、その結果低暗電流、高速なＡＰＤを
歩留まり良く作製できる。
Description
【０００１】
【産業上の利用分野】本発明は、光ファイバ伝送システ
ム、光信号処理システム等において、光信号を電気信号
に変換する光半導体装置に関する。
ム、光信号処理システム等において、光信号を電気信号
に変換する光半導体装置に関する。
【０００２】
【従来の技術】近年急速な普及が進む大容量光ファイバ
伝送システムにおいて、光受信部で光電変換する受光素
子には受信感度向上のために素子自体に増倍作用のある
なだれ降伏ホトダイオード(Avalanche Photodiode、以
下ＡＰＤと略す)が一般に用いられる。この光ファイバ
伝送システム大容量化の研究開発は10Gb/s領域にまで及
び、これに伴いＡＰＤの高性能(高速・低雑音)化が求め
られ、InP系を材料とするInGaAs/InP-ＡＰＤに替わり、
超格子構造を用いた、いわゆる所謂超格子ＡＰＤの研究
開発が活発になっている。
伝送システムにおいて、光受信部で光電変換する受光素
子には受信感度向上のために素子自体に増倍作用のある
なだれ降伏ホトダイオード(Avalanche Photodiode、以
下ＡＰＤと略す)が一般に用いられる。この光ファイバ
伝送システム大容量化の研究開発は10Gb/s領域にまで及
び、これに伴いＡＰＤの高性能(高速・低雑音)化が求め
られ、InP系を材料とするInGaAs/InP-ＡＰＤに替わり、
超格子構造を用いた、いわゆる所謂超格子ＡＰＤの研究
開発が活発になっている。
【０００３】超格子ＡＰＤは超格子ヘテロ界面のエネル
ギー差を利用し、キャリアの一方例えば電子の衝突イオ
ン化を選択的に起こし高効率な増倍作用を得るもので、
これにより従来のバルク結晶材料では得られなかった高
速・低雑音特性が期待できるものである。花谷等は(花
谷その他’表面光入射型ＳＡＭ構造InAlAs/InGaAs超格
子ＡＰＤ'1991年電子情報通信学会春季全国大Ｃ−１８
７)、InAlAs/InGaAs超格子構造を増倍層に適用した超格
子ＡＰＤを試作し、増倍率２で遮断周波数９GHzの高速
特性を得ている。
ギー差を利用し、キャリアの一方例えば電子の衝突イオ
ン化を選択的に起こし高効率な増倍作用を得るもので、
これにより従来のバルク結晶材料では得られなかった高
速・低雑音特性が期待できるものである。花谷等は(花
谷その他’表面光入射型ＳＡＭ構造InAlAs/InGaAs超格
子ＡＰＤ'1991年電子情報通信学会春季全国大Ｃ−１８
７)、InAlAs/InGaAs超格子構造を増倍層に適用した超格
子ＡＰＤを試作し、増倍率２で遮断周波数９GHzの高速
特性を得ている。
【０００４】図３にこの従来例の超格子ＡＰＤの素子断
面構造図を示す。従来例は以下の手法により作製され
る。すなわち、ＡＰＤ１７は、分子線エピタキシー法
（Molecular Beam Epitaxy : 以下ＭＢＥ法と略す）に
よりn+-InP基板２上にSiドープn+-InAlAs層３（不純物
濃度２×１０18/ｃｍ3，厚み0.7μｍ）、ノンドープInA
lAs/InGaAs超格子増倍層４（障壁層厚＝10ｎｍ、井戸層
厚＝5ｎｍ、33周期）、p-InAlAs電界緩和層１６（不純
物濃度〜１×１０17/ｃｍ3，厚み0.2μｍ）、p--InGaAs
光吸収層６（不純物濃度５×１０15/ｃｍ3，厚み1.0μ
ｍ）、Beドープp+-InAlAs層７（不純物濃度２×１０18/
ｃｍ3，厚み1.0μｍ）、p+-InGaAsコンタクト層８（不
純物濃度６×１０19/ｃｍ3，厚み0.2μｍ）、を順次連
続成長させた後、Br系エッチング液でメサエッチする。
次にポリイミド膜９を図のように設け、素子の絶縁保護
化と平面化を行い、Au/Zn/Niオーミック性ｐ電極１０
と、基板裏面にAu/Ge/Niオーミック性ｎ電極１１を設け
ることによりＡＰＤ１７が形成される。電極１０、１１
を介して逆バイアス状態に印加したＡＰＤ１は、入射光
信号１３をInGaAs光吸収層６で電気信号に変換し、これ
により生成された電子をInAlAs/InGaAs超格子増倍層４
に注入し、前述のように電子の選択的な高効率増倍作用
により高速特性を得た（1991年電子情報通信学会春季全
国大会Ｃ−187, pp4-204）。
面構造図を示す。従来例は以下の手法により作製され
る。すなわち、ＡＰＤ１７は、分子線エピタキシー法
（Molecular Beam Epitaxy : 以下ＭＢＥ法と略す）に
よりn+-InP基板２上にSiドープn+-InAlAs層３（不純物
濃度２×１０18/ｃｍ3，厚み0.7μｍ）、ノンドープInA
lAs/InGaAs超格子増倍層４（障壁層厚＝10ｎｍ、井戸層
厚＝5ｎｍ、33周期）、p-InAlAs電界緩和層１６（不純
物濃度〜１×１０17/ｃｍ3，厚み0.2μｍ）、p--InGaAs
光吸収層６（不純物濃度５×１０15/ｃｍ3，厚み1.0μ
ｍ）、Beドープp+-InAlAs層７（不純物濃度２×１０18/
ｃｍ3，厚み1.0μｍ）、p+-InGaAsコンタクト層８（不
純物濃度６×１０19/ｃｍ3，厚み0.2μｍ）、を順次連
続成長させた後、Br系エッチング液でメサエッチする。
次にポリイミド膜９を図のように設け、素子の絶縁保護
化と平面化を行い、Au/Zn/Niオーミック性ｐ電極１０
と、基板裏面にAu/Ge/Niオーミック性ｎ電極１１を設け
ることによりＡＰＤ１７が形成される。電極１０、１１
を介して逆バイアス状態に印加したＡＰＤ１は、入射光
信号１３をInGaAs光吸収層６で電気信号に変換し、これ
により生成された電子をInAlAs/InGaAs超格子増倍層４
に注入し、前述のように電子の選択的な高効率増倍作用
により高速特性を得た（1991年電子情報通信学会春季全
国大会Ｃ−187, pp4-204）。
【０００５】
【発明が解決しようとする課題】上記従来技術において
図３に示したように、結晶成長過程において高濃度にBe
ドープ（〜１×１０17/ｃｍ3）しｐ型導電型にしたInAl
As電界緩和層を成長した後、連続して極低濃度のBeドー
プ（５×１０15/ｃｍ3）した同一導電型のｐ型InGaAs光
吸収層を形成する。通常ドーピング濃度の調整は、ドー
パントが入ったＫセルの温度調整により行う。したがっ
てこのように不純物濃度差が２桁近くないしはそれ以上
ある場合、セルの温度調整には少なくとも１０分以上は
必要となる。この間、結晶成長は中断しなければならな
いため、ＭＢＥ成長室内の残留不純物（例えばＯ2やＭ
ｇ）が、成長中の結晶界面（この場合、InAlAs電界緩和
層）に吸着・蓄積する。この吸着した残留不純物は基板
温度を上げAsガスによりクリーニングし，基板表面の数
原子層程度を蒸発させることで除去できる。しかし従来
例のようにクリーニングをかける結晶がInAlAsのように
３元層の場合、組成により即ち、InAsとAlAsとでは蒸発
温度や蒸発し易さが異なり特にInAsのAsが蒸発しやすい
ため、クリーニングをかけると却ってAs欠陥を起こし結
晶品質の劣化を招く。このため、従来例ではInAlAs電界
緩和層のクリーニングを行わないでセルの温度が下がる
のを待って引き続きInGaAs光吸収層を形成する。したが
って、残留不純物による結晶品質の低下が起こり、暗電
流の増加、特性バラツキ、歩留まり低下等の問題があ
る。
図３に示したように、結晶成長過程において高濃度にBe
ドープ（〜１×１０17/ｃｍ3）しｐ型導電型にしたInAl
As電界緩和層を成長した後、連続して極低濃度のBeドー
プ（５×１０15/ｃｍ3）した同一導電型のｐ型InGaAs光
吸収層を形成する。通常ドーピング濃度の調整は、ドー
パントが入ったＫセルの温度調整により行う。したがっ
てこのように不純物濃度差が２桁近くないしはそれ以上
ある場合、セルの温度調整には少なくとも１０分以上は
必要となる。この間、結晶成長は中断しなければならな
いため、ＭＢＥ成長室内の残留不純物（例えばＯ2やＭ
ｇ）が、成長中の結晶界面（この場合、InAlAs電界緩和
層）に吸着・蓄積する。この吸着した残留不純物は基板
温度を上げAsガスによりクリーニングし，基板表面の数
原子層程度を蒸発させることで除去できる。しかし従来
例のようにクリーニングをかける結晶がInAlAsのように
３元層の場合、組成により即ち、InAsとAlAsとでは蒸発
温度や蒸発し易さが異なり特にInAsのAsが蒸発しやすい
ため、クリーニングをかけると却ってAs欠陥を起こし結
晶品質の劣化を招く。このため、従来例ではInAlAs電界
緩和層のクリーニングを行わないでセルの温度が下がる
のを待って引き続きInGaAs光吸収層を形成する。したが
って、残留不純物による結晶品質の低下が起こり、暗電
流の増加、特性バラツキ、歩留まり低下等の問題があ
る。
【０００６】本発明の目的は上記従来技術の問題点であ
る残留不純物による結晶品質の低下を解決する構造を提
案することである。
る残留不純物による結晶品質の低下を解決する構造を提
案することである。
【０００７】
【課題を解決するための手段】上記目的は電界緩和層を
InAlAs層やInGaAs層と格子整合可能な２元層即ちInP層
で形成することと、超格子増倍層のInP電界緩和層側の
終端をInAlAs層にすることとにより達成される。即ち、
InP電界緩和層ではInAlAs層と異なり、２元であるためP
2ガスによるクリーニングが可能となるため、本InP電界
緩和層を成長し、前述のドーピング用Ｋセルの温度を所
定に調整した後、上記のP2ガスによるクリーニングを行
い、成長中断中にInP電界緩和層上に吸着蓄積した不純
物を除去し、その上に高品質InGaAs光吸収層を形成する
ことができる。一方、InP電界緩和層と超格子増倍層の
井戸層であるInGaAs層とでヘテロ界面を形成するとInP
層とInGaAs層の価電子帯エネルギー差が0.4eVあるた
め、有効質量の重いホールがInGaAs層からInP層へ走行
するする際、このヘテロ界面でパイルアップが顕著にな
り、高速応答の劣化要因となる。そこで、超格子増倍層
側を障壁層のInAlAs層にして、InP電界緩和層とヘテロ
界面を形成することにより価電子帯エネルギー差を0.2e
Vまで下げることができ、パイルアップの問題を回避す
ることができる。価電子帯エネルギー差が0.2eVではパ
イルアップの高速応答への影響は10GHz程度までは無視
できることが実験的に調べられ明らかになっている。し
たがって、以上述べた手段により高速応答特性への影響
はなく、前述のような残留不純物による結晶品質の低下
が引き起こす暗電流の増加、特性バラツキ、歩留まり低
下等の問題がなくなる。
InAlAs層やInGaAs層と格子整合可能な２元層即ちInP層
で形成することと、超格子増倍層のInP電界緩和層側の
終端をInAlAs層にすることとにより達成される。即ち、
InP電界緩和層ではInAlAs層と異なり、２元であるためP
2ガスによるクリーニングが可能となるため、本InP電界
緩和層を成長し、前述のドーピング用Ｋセルの温度を所
定に調整した後、上記のP2ガスによるクリーニングを行
い、成長中断中にInP電界緩和層上に吸着蓄積した不純
物を除去し、その上に高品質InGaAs光吸収層を形成する
ことができる。一方、InP電界緩和層と超格子増倍層の
井戸層であるInGaAs層とでヘテロ界面を形成するとInP
層とInGaAs層の価電子帯エネルギー差が0.4eVあるた
め、有効質量の重いホールがInGaAs層からInP層へ走行
するする際、このヘテロ界面でパイルアップが顕著にな
り、高速応答の劣化要因となる。そこで、超格子増倍層
側を障壁層のInAlAs層にして、InP電界緩和層とヘテロ
界面を形成することにより価電子帯エネルギー差を0.2e
Vまで下げることができ、パイルアップの問題を回避す
ることができる。価電子帯エネルギー差が0.2eVではパ
イルアップの高速応答への影響は10GHz程度までは無視
できることが実験的に調べられ明らかになっている。し
たがって、以上述べた手段により高速応答特性への影響
はなく、前述のような残留不純物による結晶品質の低下
が引き起こす暗電流の増加、特性バラツキ、歩留まり低
下等の問題がなくなる。
【０００８】
【作用】本発明の方法では、電界緩和層を２元化合物半
導体のInP結晶で形成し、Ｋセル温度調整のための結晶
成長中断後の本電界緩和層のクリーニングを行うことが
できるので、高品質な超格子ＡＰＤ用結晶が得られる。
InP層は現在普及しつつあるガスソースＭＢＥ法により
容易に実現可能である。超格子増倍層の終端をInAlAs層
にして本電界緩和層のヘテロ界面をInAlAs層とInP層に
することは結晶成長プログラム上で容易に可能である。
したがって、低暗電流で高速応答可能な良好な特性を持
つ超格子ＡＰＤが得られ、且つその歩留まり向上も実現
できる。
導体のInP結晶で形成し、Ｋセル温度調整のための結晶
成長中断後の本電界緩和層のクリーニングを行うことが
できるので、高品質な超格子ＡＰＤ用結晶が得られる。
InP層は現在普及しつつあるガスソースＭＢＥ法により
容易に実現可能である。超格子増倍層の終端をInAlAs層
にして本電界緩和層のヘテロ界面をInAlAs層とInP層に
することは結晶成長プログラム上で容易に可能である。
したがって、低暗電流で高速応答可能な良好な特性を持
つ超格子ＡＰＤが得られ、且つその歩留まり向上も実現
できる。
【０００９】
【実施例】以下、図１に示す本発明の一実施例を説明す
る。第１図は本発明の超格子ＡＰＤの構造断面図であ
る。本素子１の製法にはガスソースを用いたＭＢＥ法を
用いた。成長温度、砒素圧、燐圧はそれぞれ５００℃、
１×１０−5Torr、０．８×１０−5Torrとした。n+-InP
基板２（不純物濃度２×１０18／ｃｍ3、厚み４００μ
ｍ）上に成長する半導体層は基板に対し０．０２％以内
の精度で格子整合させた。
る。第１図は本発明の超格子ＡＰＤの構造断面図であ
る。本素子１の製法にはガスソースを用いたＭＢＥ法を
用いた。成長温度、砒素圧、燐圧はそれぞれ５００℃、
１×１０−5Torr、０．８×１０−5Torrとした。n+-InP
基板２（不純物濃度２×１０18／ｃｍ3、厚み４００μ
ｍ）上に成長する半導体層は基板に対し０．０２％以内
の精度で格子整合させた。
【００１０】成長手順は以下のとおりである。まず、n+
-InP基板２上にSiドープn+-InAlAs層３（不純物濃度２
×１０18/ｃｍ3，厚み０．７μｍ）、ノンドープInAlAs
/InGaAs超格子増倍層４（障壁層厚＝10ｎｍ、井戸層厚
＝5ｎｍ、33周期）、p-InP電界緩和層５（不純物濃度〜
２×１０17/ｃｍ3，厚み0.2μｍ）を順次連続成長させ
た。
-InP基板２上にSiドープn+-InAlAs層３（不純物濃度２
×１０18/ｃｍ3，厚み０．７μｍ）、ノンドープInAlAs
/InGaAs超格子増倍層４（障壁層厚＝10ｎｍ、井戸層厚
＝5ｎｍ、33周期）、p-InP電界緩和層５（不純物濃度〜
２×１０17/ｃｍ3，厚み0.2μｍ）を順次連続成長させ
た。
【００１１】この時、図２に示すように超格子増倍層４
の成長終端層を井戸層のInGaAs層１５ではなく、障壁層
のInAlAs層１４にして超格子増倍層４とInP電界緩和層
５のヘテロ界面をInAlAs/InPで形成した。
の成長終端層を井戸層のInGaAs層１５ではなく、障壁層
のInAlAs層１４にして超格子増倍層４とInP電界緩和層
５のヘテロ界面をInAlAs/InPで形成した。
【００１２】ｐドープ用Ｋセルの温度調整の間、一時結
晶成長を中断し、基板温度を５５０℃以上に上げた後、
P2ガスによりp-InP電界緩和層５の表面をクリーニング
し、次にp--InGaAs光吸収層６（不純物濃度３×１０15/
ｃｍ3，厚み１．２μｍ）、Beドープp+-InAlAs層７（不
純物濃度２×１０18/ｃｍ3，厚み１．０μｍ）、p+-InG
aAsコンタクト層８（不純物濃度６×１０19/ｃｍ3，厚
み０．２μｍ）を連続成長し超格子ＡＰＤ用半導体積層
構造を形成した。メサエッチングには重クロム酸系のウ
ェットエッチングを用い、受光径３０μｍφとした。ポ
リイミド膜９を図１のように設け、素子の絶縁保護化、
平面化、寄生容量低減化を行った。ｐ電極１０には電子
ビームを用いた真空蒸着法により形成したTi/Au、ｎ電
極１１には抵抗線加熱方式の真空蒸着法によりAuGe/Ni/
Auを用いた。更に光入射部となるｐ側にSiNx反射防止膜
１１を設け、半導体表面での反射による量子効率の低下
を防止した。
晶成長を中断し、基板温度を５５０℃以上に上げた後、
P2ガスによりp-InP電界緩和層５の表面をクリーニング
し、次にp--InGaAs光吸収層６（不純物濃度３×１０15/
ｃｍ3，厚み１．２μｍ）、Beドープp+-InAlAs層７（不
純物濃度２×１０18/ｃｍ3，厚み１．０μｍ）、p+-InG
aAsコンタクト層８（不純物濃度６×１０19/ｃｍ3，厚
み０．２μｍ）を連続成長し超格子ＡＰＤ用半導体積層
構造を形成した。メサエッチングには重クロム酸系のウ
ェットエッチングを用い、受光径３０μｍφとした。ポ
リイミド膜９を図１のように設け、素子の絶縁保護化、
平面化、寄生容量低減化を行った。ｐ電極１０には電子
ビームを用いた真空蒸着法により形成したTi/Au、ｎ電
極１１には抵抗線加熱方式の真空蒸着法によりAuGe/Ni/
Auを用いた。更に光入射部となるｐ側にSiNx反射防止膜
１１を設け、半導体表面での反射による量子効率の低下
を防止した。
【００１３】次に本素子の特性について述べる。図４は
本素子と従来例の電圧−電流特性を示す。図からわかる
ように本素子の降伏電圧は５４Ｖ，増倍率１０のバイア
ス電圧印加での暗電流は０．１μＡであるのに対し、従
来例では暗電流が１桁以上の４μＡと大きい。また、最
大増倍率に関しては、本素子が約５０あるのに対し、従
来例では約３０と小さい。これらは電界緩和層をInP層
に換え、クリーニングを行ったことにより高品質な超格
子ＡＰＤ用結晶が得られ、このために特性の向上が得ら
れたことを示す。本素子のウエハ内の特性バラツキは従
来の１／３程度、歩留まりも２倍以上になった。
本素子と従来例の電圧−電流特性を示す。図からわかる
ように本素子の降伏電圧は５４Ｖ，増倍率１０のバイア
ス電圧印加での暗電流は０．１μＡであるのに対し、従
来例では暗電流が１桁以上の４μＡと大きい。また、最
大増倍率に関しては、本素子が約５０あるのに対し、従
来例では約３０と小さい。これらは電界緩和層をInP層
に換え、クリーニングを行ったことにより高品質な超格
子ＡＰＤ用結晶が得られ、このために特性の向上が得ら
れたことを示す。本素子のウエハ内の特性バラツキは従
来の１／３程度、歩留まりも２倍以上になった。
【００１４】波長１．５５μｍでの量子効率は約７０
％、雑音測定より求めたイオン化率比は超格子構造の効
果が十分出て約１０であった。本素子の高速応答特性は
増倍率１０で約１１ＧＨｚの３ｄＢ帯域幅を持ち、超格
子増倍層と電界緩和層のヘテロ界面でのホールのパイル
アップによる高速応答劣化は見られなかった。
％、雑音測定より求めたイオン化率比は超格子構造の効
果が十分出て約１０であった。本素子の高速応答特性は
増倍率１０で約１１ＧＨｚの３ｄＢ帯域幅を持ち、超格
子増倍層と電界緩和層のヘテロ界面でのホールのパイル
アップによる高速応答劣化は見られなかった。
【００１５】
【発明の効果】本発明によれば、超格子増倍層と光吸収
層との間に挿入する電界緩和層をInP層で形成し、且つ
超格子増倍層と電界緩和層のヘテロ界面をInAlAs/InPで
形成することにより、ドーピング用Ｋセル温度調整中、
結晶成長を中断しても本電界緩和層のクリーニングを行
うことができるので高品質な超格子ＡＰＤ用結晶が得ら
れ、超格子増倍層と電界緩和層のヘテロ界面でのホール
パイルアップをなくすことができるため、低暗電流で且
つ高速応答可能な良好な特性を持つ超格子ＡＰＤが得ら
れる。又、結晶の品質向上により素子の特性バラツキ、
歩留まり低下等の問題が大きく低減され、コスト低減が
実現できる。
層との間に挿入する電界緩和層をInP層で形成し、且つ
超格子増倍層と電界緩和層のヘテロ界面をInAlAs/InPで
形成することにより、ドーピング用Ｋセル温度調整中、
結晶成長を中断しても本電界緩和層のクリーニングを行
うことができるので高品質な超格子ＡＰＤ用結晶が得ら
れ、超格子増倍層と電界緩和層のヘテロ界面でのホール
パイルアップをなくすことができるため、低暗電流で且
つ高速応答可能な良好な特性を持つ超格子ＡＰＤが得ら
れる。又、結晶の品質向上により素子の特性バラツキ、
歩留まり低下等の問題が大きく低減され、コスト低減が
実現できる。
【図１】本発明の一実施例による光半導体素子の断面
図。
図。
【図２】図１に示した一実施例の部分拡大断面図。
【図３】従来例の光半導体素子の断面図。
【図４】本発明と従来例を比較して示す電圧−電流特性
図。
図。
２…ｎ＋−ＩｎＰ基板、３…ｎ＋−ＩｎＡｌＡｓ層、４
…ＩｎＡｌＡｓ／ＩｎＧａＡｓ超格子増倍層、５…ｐ−
ＩｎＰ電界緩和層、６…ｐ−−ＩｎＧａＡｓ光吸収層、
７…ｐ＋−ＩｎＡｌＡｓ層、８…ｐ＋−ＩｎＧａＡｓコ
ンタクト層、９…ポリイミド層、１０…ｎ電極、１１…
ｐ電極、１２…反射防止膜、１３…入力光信号、１４…
ＩｎＡｌＡｓ障壁層、１５…ＩｎＧａＡｓ井戸層、１６
…ＩｎＡｌＡｓ電界緩和層。
…ＩｎＡｌＡｓ／ＩｎＧａＡｓ超格子増倍層、５…ｐ−
ＩｎＰ電界緩和層、６…ｐ−−ＩｎＧａＡｓ光吸収層、
７…ｐ＋−ＩｎＡｌＡｓ層、８…ｐ＋−ＩｎＧａＡｓコ
ンタクト層、９…ポリイミド層、１０…ｎ電極、１１…
ｐ電極、１２…反射防止膜、１３…入力光信号、１４…
ＩｎＡｌＡｓ障壁層、１５…ＩｎＧａＡｓ井戸層、１６
…ＩｎＡｌＡｓ電界緩和層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 滋久 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 松岡 康信 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 石田 宏司 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 野津 千秋 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内
Claims (4)
- 【請求項１】半導体基板、前記半導体基板上に格子整合
する化合物半導体を積層して光吸収層、増倍層を構成要
素とし、前記増倍層を超格子構造で形成する光半導体受
光装置において、前記光吸収層と前記超格子増倍層の間
に二元化合物半導体による電界緩和層を挿入し、前記超
格子増倍層と前記電界緩和層の界面を前記超格子増倍層
の障壁層と前記電界緩和層で形成することを特徴とする
光半導体装置。 - 【請求項２】前記半導体基板をInP基板、前記超格子増
倍層の障壁層をInAlAs層、前記電界緩和層をInP層とす
ることを特徴とする請求項１に記載の光半導体装置。 - 【請求項３】請求項１，２に記載の光半導体装置におい
て、超格子増倍層の井戸層をInGaAs層とすることを特徴
とする光半導体装置。 - 【請求項４】請求項１，２，３に記載の光半導体装置を
使用することを特徴とする光フロントエンド、光受信シ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4002061A JPH05190889A (ja) | 1992-01-09 | 1992-01-09 | 光半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4002061A JPH05190889A (ja) | 1992-01-09 | 1992-01-09 | 光半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05190889A true JPH05190889A (ja) | 1993-07-30 |
Family
ID=11518832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4002061A Pending JPH05190889A (ja) | 1992-01-09 | 1992-01-09 | 光半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05190889A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0675549A1 (en) * | 1994-03-22 | 1995-10-04 | Nec Corporation | Superlattice avalanche photodiode |
| JP2008135667A (ja) * | 2006-11-29 | 2008-06-12 | Hamamatsu Photonics Kk | 半導体装置 |
-
1992
- 1992-01-09 JP JP4002061A patent/JPH05190889A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0675549A1 (en) * | 1994-03-22 | 1995-10-04 | Nec Corporation | Superlattice avalanche photodiode |
| US5552629A (en) * | 1994-03-22 | 1996-09-03 | Nec Corporation | Superlattice avalance photodiode |
| JP2008135667A (ja) * | 2006-11-29 | 2008-06-12 | Hamamatsu Photonics Kk | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2601231B2 (ja) | 超格子アバランシェフォトダイオード | |
| JP2762939B2 (ja) | 超格子アバランシェフォトダイオード | |
| US5539221A (en) | Staircase avalanche photodiode | |
| JP2699807B2 (ja) | 組成変調アバランシ・フォトダイオード | |
| US5121181A (en) | Resonant tunneling photodetector for long wavelength applications | |
| JP2708409B2 (ja) | 半導体受光素子およびその製造方法 | |
| JP7224560B1 (ja) | 半導体受光素子及び半導体受光素子の製造方法 | |
| US5432361A (en) | Low noise avalanche photodiode having an avalanche multiplication layer of InAlAs/InGaAlAs | |
| Watanabe et al. | High-speed and low-dark-current flip-chip InAlAs/InAlGaAs quaternary well superlattice APDs with 120 GHz gain-bandwidth product | |
| JP4154293B2 (ja) | アバランシェホトダイオード、光モジュール及び光受信器 | |
| CN114361285A (zh) | 1.55微米波段雪崩光电探测器及其制备方法 | |
| JPH05211344A (ja) | アバランシェフォトダイオード | |
| US4250516A (en) | Multistage avalanche photodetector | |
| US4599632A (en) | Photodetector with graded bandgap region | |
| JP2000323746A (ja) | アバランシェフォトダイオードとその製造方法 | |
| KR100303471B1 (ko) | 애벌란치형 광검출기 및 제작 방법 | |
| JP2751846B2 (ja) | 半導体受光素子 | |
| JPH11330536A (ja) | 半導体受光素子 | |
| JPH05190889A (ja) | 光半導体装置 | |
| JPH02119274A (ja) | アバランシェフォトダイオード | |
| CN110518085B (zh) | 锑化物超晶格雪崩光电二极管及其制备方法 | |
| JPH05291609A (ja) | 光半導体装置 | |
| JP3061203B2 (ja) | 半導体受光装置 | |
| Jang et al. | The impact of a large bandgap drift region in long-wavelength metamorphic photodiodes | |
| JPH06163962A (ja) | 太陽電池 |