[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH05166985A - 電子部品搭載装置の製造方法 - Google Patents

電子部品搭載装置の製造方法

Info

Publication number
JPH05166985A
JPH05166985A JP33347791A JP33347791A JPH05166985A JP H05166985 A JPH05166985 A JP H05166985A JP 33347791 A JP33347791 A JP 33347791A JP 33347791 A JP33347791 A JP 33347791A JP H05166985 A JPH05166985 A JP H05166985A
Authority
JP
Japan
Prior art keywords
electronic component
lead
component mounting
sealing material
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33347791A
Other languages
English (en)
Other versions
JP3060020B2 (ja
Inventor
Hisao Kato
久雄 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP33347791A priority Critical patent/JP3060020B2/ja
Publication of JPH05166985A publication Critical patent/JPH05166985A/ja
Application granted granted Critical
Publication of JP3060020B2 publication Critical patent/JP3060020B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 信頼性に優れてより一層薄型化できる電子部
品搭載装置を、容易かつ確実に製造することができ、し
かも従来設備をそのまま使用しながら行える方法を提供
すること。 【構成】 (1)電気的に独立されるべき所定のリード
10及び搭載部11を形成するための金属材料12のリ
ード10となるべき部分の両面にメッキ層14を形成す
る工程; (2)リード10及び搭載部11となるべき部分以外を
貫通しない程度にエッチング除去して保持部を形成する
工程; (3)搭載部12の一方の面上に電子部品20を搭載し
て、この電子部品20と各リード10とを電気的に接続
する工程; (4)電子部品20及びこれに接続した各リード10の
略全体を、電子部品20が存在している側のみから封止
材料30によって封止する工程; (5)保持部をエッチングにより除去して、各リード1
0及び搭載部11を電気的に独立させる工程。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子部品を内蔵した電
子部品搭載装置に関し、特に電子部品を封止樹脂の封止
材料によって保護するようにした電子部品搭載装置の製
造方法に関するものである。
【0002】
【従来の技術】半導体素子等の電子部品は、そのままで
は各種機器を構成することができないから、所謂電子部
品搭載装置として構成しなければならないが、この電子
部品搭載装置としては種々なタイプのものが既に提案さ
れてきている。これらの従来の電子部品搭載装置が一般
的に採用している構造は、プリント配線板とも呼ばれる
電子部品搭載用基板を採用するものである。
【0003】従来の電子部品搭載用基板は、一般的に絶
縁基材の例えば片面に一体化した金属箔を所定のパター
ン形状にエッチングして、このパターンを電子部品の端
子と電気的に接続することにより、電子部品の外部接続
端子を各種機器に対応させ易くするものである。ここ
で、機器として最もシンプルなICカードを例に採って
みると、このICカードのための電子部品搭載用基板
は、ベースフィルムの片面に接着剤をコーティングして
おき、このベースフィルムにデバイスホールやボンディ
ングホール等の必要な穴明けを行ってから、上述した金
属箔を所定形状にエッチングすることにより形成されて
いたのである。
【0004】しかしながら、従来の電子部品搭載用基板
にあっては、導体パターンを非常に薄い金属箔を使用し
て形成する必要があることから、この金属箔を、基板の
製造途中は勿論、基板として完成した後においても、前
述したベースフィルムや例えばガラスエポキシ板等の絶
縁基材によって保持しなければならない。従って、この
絶縁基材が材料として必要なだけでなく、この絶縁基材
に対しても穴明け等の種々な加工を施さなければならな
いものであり、しかもこの絶縁基板の厚みそのものが電
子部品搭載用基板全体を厚くしていることになっていた
のである。換言すれば、従来の電子部品搭載用基板は、
製造が簡単ではなく、コストも高いものとなっていたの
である。
【0005】そこで、本発明者等は、この種の電子部品
搭載用基板を使用して構成した電子部品搭載装置の信頼
性を十分確保しながら、容易かつ低コストで製造するに
はどうしたらよいかについて種々検討を重ねてきた結
果、本発明を完成したのである。
【0006】
【発明が解決しようとする課題】本発明は、以上のよう
な経緯に基づいてなされたもので、その解決しようとす
る課題は、電子部品搭載装置の製造の容易化である。
【0007】そして、本発明の目的とするところは、信
頼性に優れてより一層薄型化できる電子部品搭載装置
を、容易かつ確実に製造することができ、しかも従来設
備をそのまま使用しながら行える方法を提供することに
ある。
【0008】
【課題を解決するための手段及び作用】以上の課題を解
決するために、本発明の採った手段は、実施例において
使用する符号を付して説明すると、 「電気的に独立したリード10に対して電子部品20を
実装して、その略全体を封止材料30によって封止した
電子部品搭載装置100を次の各工程を含んで製造する
方法。 (1)電気的に独立されるべき所定のリード10及び搭
載部11を形成するための金属材料12のリード10と
なるべき部分の両面にメッキ層14を形成する工程; (2)リード10及び搭載部11となるべき部分以外を
貫通しない程度にエッチング除去して保持部13を形成
する工程; (3)搭載部12の一方の面上に電子部品20を搭載し
て、この電子部品20と各リード10とを電気的に接続
する工程; (4)電子部品20及びこれに接続した各リード10の
略全体を、電子部品20が存在している側のみから封止
材料30によって封止する工程; (5)保持部13をエッチングにより除去して、各リー
ド10及び搭載部11を電気的に独立させる工程。」 である。
【0009】すなわち、本発明の製造方法は、電気的に
独立したリード10に対して電子部品20を実装して、
その略全体を封止材料30によって封止した電子部品搭
載装置100を次の各工程を含んで製造するものである
が、まず(1)金属材料12のリード10となるべき部
分の両面にメッキ層14を形成するのである。図1及び
図2において示した電子部品搭載装置100では、この
メッキ層14が金等の貴金属メッキとして各リード10
の両面に形成されているが、これは以下の理由による。
図1及び図2に示した電子部品搭載装置100は、IC
カードを構成するためのものであり、各リード10の図
示下面に形成したメッキ層14はICカードから露出す
るコンタクト端子となるものである。また、各リード1
0の下側に形成した貴金属メッキからなるメッキ層14
は、後述の各保持部13のエッチング除去の際に、例え
ば塩化第二鉄等のエッチャントに対するエッチングレジ
ストともなるものである。従って、各リード10の図示
下面がICカードのコンタクト端子とはならない場合、
半田メッキ等の表面実装に適したメッキ層14を形成し
ても良い。
【0010】これに対して、各リード10の図示上側に
位置するメッキ層14は、金等の貴金属メッキにより形
成したものであるが、本実施例に係る電子部品搭載装置
100がその電子部品20をボンディングワイヤ21に
よって各リード10に電気的に接続する場合の接続安定
性を確保するために形成したものであり、必要なもので
ある。特に、汎用部品としては使用される近年の電子部
品20は、ボンディングワイヤ21によってリード10
等に接続するものとして形成されることが多いからであ
る。
【0011】次に、(2)電気的に独立されるべき所定
のリード10及び搭載部11を形成するための金属材料
12に、そのリード10及び搭載部11となるべき部分
以外を貫通しない程度にエッチング除去して保持部13
を形成することが必要である。つまり、この段階では、
電子部品搭載装置100として必要なリード10や搭載
部11を、完全な状態(電気的に独立させた状態)のも
のとして金属材料12から形成するものではなく、各リ
ード10や搭載部11を保持部13によって言わば連結
したままの状態としておくのである。各保持部13は、
後工程において使用される封止材料30が、少なくとも
硬化されるまでの間、これを保持しておくものであると
同時に、更にその後のエッチング処理によって除去し易
い形状としたものである。また、この保持部13を形成
するのに、エッチングという手段を採用する必要がある
のは、金属材料12として、従来より一般に使用されて
いるリードフレームよりも十分薄い(18〜100μ
m)ものを使用可能とするためである。
【0012】以上のようにしておいてから、(3)搭載
部12の一方の面上に電子部品20を搭載して、この電
子部品20と各リード10とを電気的に接続するのであ
る。本実施例においては、電子部品20を搭載部11上
に接着剤等を介して一体化するとともに、この電子部品
20の端子に接続したボンディングワイヤ21の他端
を、前述したように、各リード10の上面側にあるメッ
キ層14上に接続するようにしている。勿論、搭載部1
1が電子部品20のための電源端子あるいはグランド端
子となる場合には、この搭載部11に対する電子部品2
0の一体化は、ハンダ等の導電材料を介して行われるも
のである。
【0013】その後は、(4)電子部品20及びこれに
接続した各リード10の略全体を、電子部品20が存在
している側のみから封止材料30によって封止するので
ある。この場合、各リード10は、保持部13によって
連結状態にあって、しかも各保持部13によって上下に
貫通していない状態となっているから、各リード10が
封止材料30によって変形することがないだけでなく、
供給された封止材料30は各保持部13によって反対側
に流れ出すことはないのである。なお、以下の実施例に
おいては、各リード10上等に供給された封止材料30
が一定範囲を越えないようにするために、各リード10
の図示上面に流れ止め部31を形成しておいてから、こ
の流れ止め部31内に封止材料30を注入するようにし
ている。この場合に使用する流れ止め部31としては種
々なタイプのものが採用し得るものであり、特に図1に
示した電子部品搭載装置100においては、流れ止め部
31となるべき材料を印刷によって必要箇所に形成した
ものであり、最も簡単に行えるものである。図2に示し
た電子部品搭載装置100においては、例えば樹脂材料
等によって筒状の流れ止め部31を形成しておき、この
流れ止め部31内に封止材料30を注入することによ
り、封止を行うようにしたものである。いずれのタイプ
の流れ止め部31を使用するにせよ、封止材料30が電
子部品20やボンディングワイヤ21を完全に埋設でき
るようにすればよいものである。
【0014】この(4)の工程で重要なことは、封止材
料30を各リード10の一方の面からのみ供給すること
である。これにより、この封止材料30が供給されない
側を露出させて、次の保持部13のエッチングによる除
去を容易に行えるようにする必要があるからです。
【0015】以上のようにすることによって、この電子
部品搭載装置100としては、例えば図3の(ハ)に示
すような状態、つまり各リード10の上面全てが封止材
料30及び流れ止め部31によって被覆されているとと
もに、各リード10の下面側は、メッキ層14が形成さ
れている場合もあるが下方に向けて露出したものとなっ
ている。
【0016】最後に、(5)保持部13をエッチングに
より除去して、各リード10及び搭載部11を電気的に
独立させるのである。ここで、保持部13の除去はエッ
チングによって行うことが必要である。その理由は、保
持部13の除去は、既に略完成している他の部分に悪影
響を与えないで行なう必要があり、また単に除去すれば
よいのであるから、封止材料30及び流れ止め部31あ
るいはメッキ層14をエッチングレジストとしてエッチ
ング処理するのが最も好ましいからである。この場合の
エッチャントとしては、図1に示した電子部品搭載装置
100のように、各リード10の下面に貴金属メッキか
らなるメッキ層14をエッチングレジストとし得るので
あれば、塩化第二鉄等を採用すればよいものである。
【0017】以上のようにすることにより、従来の電子
部品搭載装置あるいはこれを形成するための電子部品搭
載用基板においては、リードあるいはこれを形成するた
めの金属材料を支持するための絶縁基材がどうしても必
要であったが、本発明においては、このような絶縁基材
は電子部品搭載装置100として形成する場合に全く必
要がなくなるのである。従って、従来の絶縁基材に対し
て必要であった穴明け等の作業も全く不要となるのであ
るから、電子部品搭載装置100を製造する場合の工程
数が減少して、本発明に係る方法によって製造された電
子部品搭載装置100はコストが低くなるのである。
【0018】また、本発明の製造方法によれば、各リー
ド10となるべき金属材料12に対して直接加工を施せ
ばよいものであり、従って、金属材料12として非常に
薄いもの(18〜100μm)を使用可能である。この
ため、本発明の方法は、完成された電子部品搭載装置1
00全体の薄型化をより一層促進するのである。
【0019】
【実施例】次に、本発明に係る製造方法について、図面
に示した実施例に従って詳細に説明するが、その前に、
本発明の方法によって製造されるべき電子部品搭載装置
100について説明する。
【0020】図1及び図2には、本発明の製造方法によ
って形成した電子部品搭載装置100の拡大断面図が示
してあり、この電子部品搭載装置100においては、電
気的に独立した複数のリード10と、これらの内の一つ
に連続した搭載部11とを有していて、搭載部11上に
搭載した電子部品20と各リード10とをボンディング
ワイヤ21によって電気的に接続してある。そして、こ
れらの電子部品20及びボンディングワイヤ21は、そ
の略全体を封止材料30によって封止することにより保
護してある。
【0021】このような電子部品搭載装置100におい
ては、その封止材料30が各リード10の間の隙間に、
例えば図1に示した例においては、各リード10の厚さ
の約半分程入り込んだものとしてある。これにより、各
リード10の図示下面をコンタクト端子とするICカー
ド用の電子部品搭載装置100として使用する場合等に
おいて、外部からの湿気が封止材料30内の電子部品2
0やボンディングワイヤ21に直ちに侵入しないように
してあるとともに、各リード10と封止材料30との密
着をより強固なものとしている。なお、各リード10の
上面には、封止材料30を供給する場合に、その規定外
への侵入を防止するための流れ止め部31が設けてあ
り、図1に示した流れ止め部31は印刷手段によって形
成したもの、図2に示した流れ止め部31は樹脂材料等
によって予め所定形状の筒状に形成したものをそれぞれ
使用しているものである。
【0022】以上の電子部品搭載装置100は、図3に
示したように製造されるものである。すなわち、まず板
厚が100μmの所謂42アロイからなる金属材料12
の両面に、ドライフィルムレジスト(例えばデュポン社
製のリストン1015)を貼付して、このドライフィル
ムレジストによってリード10及び搭載部11となるべ
き部分を覆蓋する。そして、これらのドライフィルムを
メッキレジストとして、リード10及び搭載部11とな
る部分に貴金属メッキを施すのである。本実施例におい
ては、例えば各リード10の図示上面に電子部品20の
ボンディングワイヤ21を接続することを考慮して、ま
た当該電子部品搭載装置100を使用してICカードと
したとき、各リード10の下面をコンタクト端子とする
ために、各リード10の両面を金等の貴金属によるメッ
キ層14によって覆っているのである。そして、金属材
料12をエッチング加工して保持部13を形成するので
あるが、このエッチングで重要なことは、リード10あ
るいは搭載部11間が完全に貫通してしまわないよう
に、すなわち図3の(イ)に示したような保持部13を
形成するように行うことである。なお、このような保持
部13を積極的に形成しておくこと以外は、従来の方法
を採用して行えばよいものである。
【0023】そして、図3の(ハ)に示すように、搭載
部11上に電子部品20を実装してからこの電子部品2
0と所定のリード10とをボンディングワイヤ21によ
って電気的に接続するとともに、各リード10の所定部
分に搭載した電子部品20を囲むような状態で流れ止め
部31を形成するのである。この流れ止め部31として
は、前述したように、単に枠状に印刷して形成(図1の
場合)してもよいし、予め所定形状のものに形成してお
いたものを各リード10の上面に接着(図2の場合)し
てもよいものである。このように形成した流れ止め部3
1を利用して、図3の(ニ)に示すように、この流れ止
め部31内に封止材料30を供給するのである。この封
止材料30の量は、図1または図2に示したように、電
子部品20やボンディングワイヤ21を完全に包み込む
程度であれば十分である。
【0024】そして、最後に、各リード10や搭載部1
1間の保持部13を塩化第二鉄をエッチャントとするエ
ッチングによって除去することにより、図1または図2
に示したような電子部品搭載装置100とするのであ
る。
【0025】
【発明の効果】以上詳述した通り、本発明においては、
上記実施例にて例示した如く、 「電気的に独立したリード10に対して電子部品20を
実装して、その略全体を封止材料30によって封止した
電子部品搭載装置100を次の各工程を含んで製造する
方法。 (1)電気的に独立されるべき所定のリード10及び搭
載部11を形成するための金属材料12のリード10と
なるべき部分の両面にメッキ層14を形成する工程; (2)リード10及び搭載部11となるべき部分以外を
貫通しない程度にエッチング除去して保持部13を形成
する工程; (3)搭載部12の一方の面上に電子部品20を搭載し
て、この電子部品20と各リード10とを電気的に接続
する工程; (4)電子部品20及びこれに接続した各リード10の
略全体を、電子部品20が存在している側のみから封止
材料30によって封止する工程; (5)保持部13をエッチングにより除去して、各リー
ド10及び搭載部11を電気的に独立させる工程」 にその特徴があり、これにより、信頼性に優れてより一
層薄型化できる電子部品搭載装置を、容易かつ確実に製
造することができ、しかも従来設備をそのまま使用しな
がら行える方法を提供することができるのである。
【図面の簡単な説明】
【図1】本発明の方法によって製造した電子部品搭載装
置の拡大断面図である。
【図2】本発明の方法によって製造した他の電子部品搭
載装置の拡大断面図である。
【図3】本発明の製造方法を金属材料を中心にして示し
た拡大断面図である。
【符号の説明】
100 電子部品搭載装置 10 リード 11 搭載部 12 金属材料 13 保持部 14 メッキ層 20 電子部品 21 ボンディングワイヤ 30 封止材料 31 流れ止め部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 電気的に独立したリードに対して電子部
    品を実装して、その略全体を封止材料によって封止した
    電子部品搭載装置を次の各工程を含んで製造する方法。 (1)電気的に独立されるべき所定のリード及び搭載部
    を形成するための金属材料の前記リードとなるべき部分
    の両面にメッキ層を形成する工程; (2)前記リード及び搭載部となるべき部分以外を貫通
    しない程度にエッチング除去して保持部を形成する工
    程; (3)前記搭載部の一方の面上に電子部品を搭載して、
    この電子部品と各リードとを電気的に接続する工程; (4)前記電子部品及びこれに接続した各リードの略全
    体を、電子部品が存在している側のみから封止材料によ
    って封止する工程; (5)前記保持部をエッチングにより除去して、各リー
    ド及び搭載部を電気的に独立させる工程。
JP33347791A 1991-12-17 1991-12-17 電子部品搭載装置の製造方法 Expired - Lifetime JP3060020B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33347791A JP3060020B2 (ja) 1991-12-17 1991-12-17 電子部品搭載装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33347791A JP3060020B2 (ja) 1991-12-17 1991-12-17 電子部品搭載装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05166985A true JPH05166985A (ja) 1993-07-02
JP3060020B2 JP3060020B2 (ja) 2000-07-04

Family

ID=18266510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33347791A Expired - Lifetime JP3060020B2 (ja) 1991-12-17 1991-12-17 電子部品搭載装置の製造方法

Country Status (1)

Country Link
JP (1) JP3060020B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817996A (ja) * 1994-06-29 1996-01-19 Nec Kyushu Ltd リードフレーム並びに半導体装置及びその製造方法
JP2007281510A (ja) * 2001-05-11 2007-10-25 Renesas Technology Corp 半導体装置の製造方法
KR100963578B1 (ko) * 2008-03-25 2010-06-15 엘지이노텍 주식회사 다열 리드 프레임 및 그 제조방법
US8125062B2 (en) 2009-06-01 2012-02-28 Seiko Epson Corporation Lead frame, lead frame fabrication, and semiconductor device
US8502363B2 (en) 2011-07-06 2013-08-06 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with solder joint enhancement element and related methods
US8531017B2 (en) 2010-09-14 2013-09-10 Advanced Semiconductor Engineering, Inc. Semiconductor packages having increased input/output capacity and related methods
US8592962B2 (en) 2010-10-29 2013-11-26 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with protective layer and related methods
US8674487B2 (en) 2012-03-15 2014-03-18 Advanced Semiconductor Engineering, Inc. Semiconductor packages with lead extensions and related methods
US9653656B2 (en) 2012-03-16 2017-05-16 Advanced Semiconductor Engineering, Inc. LED packages and related methods

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817996A (ja) * 1994-06-29 1996-01-19 Nec Kyushu Ltd リードフレーム並びに半導体装置及びその製造方法
JP2007281510A (ja) * 2001-05-11 2007-10-25 Renesas Technology Corp 半導体装置の製造方法
JP4503632B2 (ja) * 2001-05-11 2010-07-14 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100963578B1 (ko) * 2008-03-25 2010-06-15 엘지이노텍 주식회사 다열 리드 프레임 및 그 제조방법
US8125062B2 (en) 2009-06-01 2012-02-28 Seiko Epson Corporation Lead frame, lead frame fabrication, and semiconductor device
US8531017B2 (en) 2010-09-14 2013-09-10 Advanced Semiconductor Engineering, Inc. Semiconductor packages having increased input/output capacity and related methods
US8592962B2 (en) 2010-10-29 2013-11-26 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with protective layer and related methods
US8502363B2 (en) 2011-07-06 2013-08-06 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with solder joint enhancement element and related methods
US8994156B2 (en) 2011-07-06 2015-03-31 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with solder joint enhancement elements
US8674487B2 (en) 2012-03-15 2014-03-18 Advanced Semiconductor Engineering, Inc. Semiconductor packages with lead extensions and related methods
US9653656B2 (en) 2012-03-16 2017-05-16 Advanced Semiconductor Engineering, Inc. LED packages and related methods
US10177283B2 (en) 2012-03-16 2019-01-08 Advanced Semiconductor Engineering, Inc. LED packages and related methods

Also Published As

Publication number Publication date
JP3060020B2 (ja) 2000-07-04

Similar Documents

Publication Publication Date Title
US6495909B2 (en) Low-pin-count chip package and manufacturing method thereof
US6709893B2 (en) Interconnections for a semiconductor device and method for forming same
US6372620B1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
JP2002110717A (ja) 回路装置の製造方法
JPH0399456A (ja) 半導体装置およびその製造方法
JP2001345414A (ja) リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器
JPH05166985A (ja) 電子部品搭載装置の製造方法
JP3478139B2 (ja) リードフレームの製造方法
JP3475569B2 (ja) パッケージ及びその製造方法
JPH11176885A (ja) 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器
JP2002076182A (ja) 回路装置の製造方法
JP2003037344A (ja) 回路装置およびその製造方法
JPH10135366A (ja) Bga半導体パッケージの外部端子の製造方法
JPH07302859A (ja) 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法
JP4698080B2 (ja) 回路装置の製造方法
JPH1074859A (ja) Qfn半導体パッケージ
JP2009135279A (ja) セラミックチップ部品
JP2782374B2 (ja) 電子部品搭載装置及びその製造方法
JPH10116929A (ja) 半導体装置の製造方法
JPH0955448A (ja) 半導体装置の製造方法
JP2957747B2 (ja) 回路部品搭載用端子を備えた回路基板の製造法
JP2978829B2 (ja) 絶縁テープ付き半導体チップ
JPH06224325A (ja) 半導体装置
JPH0521634A (ja) 半導体装置
JPH0878568A (ja) パッケージ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20080428

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20090428

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20100428

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20110428

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20120428

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20120428