JPH05144727A - ヘテロエピタキシヤルウエーハの製造方法 - Google Patents
ヘテロエピタキシヤルウエーハの製造方法Info
- Publication number
- JPH05144727A JPH05144727A JP30339091A JP30339091A JPH05144727A JP H05144727 A JPH05144727 A JP H05144727A JP 30339091 A JP30339091 A JP 30339091A JP 30339091 A JP30339091 A JP 30339091A JP H05144727 A JPH05144727 A JP H05144727A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- susceptor
- substance
- semiconductor substrate
- substrate wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 ヘテロエピタキシャル成長させる製造方法に
おいて、工程および使用装置を増加させずに、熱膨張係
数差や格子定数差による基板のそりおよびエピタキシャ
ル膜にかかる応力を改善することを目的とする。 【構成】 上記諸目的は、半導体基板ウェーハ３をセッ
トするサセプタ１上に、あらかじめ成長させる物質４と
熱膨張係数の同等な物質２を付着させた後、サセプタ１
上に半導体基板ウェーハ３をのせヘテロエピタキシャル
成長させる工程で、上記サセプタ１上に付着させた物質
２を半導体基板ウェーハ３裏面に付着させることを特徴
とするヘテロエピタキシャルウェーハの製造方法により
達成される。
おいて、工程および使用装置を増加させずに、熱膨張係
数差や格子定数差による基板のそりおよびエピタキシャ
ル膜にかかる応力を改善することを目的とする。 【構成】 上記諸目的は、半導体基板ウェーハ３をセッ
トするサセプタ１上に、あらかじめ成長させる物質４と
熱膨張係数の同等な物質２を付着させた後、サセプタ１
上に半導体基板ウェーハ３をのせヘテロエピタキシャル
成長させる工程で、上記サセプタ１上に付着させた物質
２を半導体基板ウェーハ３裏面に付着させることを特徴
とするヘテロエピタキシャルウェーハの製造方法により
達成される。
Description
【０００１】
【産業上の利用分野】本発明は、ヘテロエピタキシャル
ウェーハの製造方法に関し、特に半導体基板ウェーハと
異なる半導体をエピタキシャル結晶成長させるヘテロエ
ピタキシャルウェーハの製造方法に関する。
ウェーハの製造方法に関し、特に半導体基板ウェーハと
異なる半導体をエピタキシャル結晶成長させるヘテロエ
ピタキシャルウェーハの製造方法に関する。
【０００２】
【従来の技術】半導体基板ウェーハ上にヘテロエピタキ
シャル成長を行う場合、熱膨張係数差や格子定数差によ
り基板がそったり、ヘテロエピタキシャル結晶膜に応力
がかかりエピタキシャル膜が劣化したり、応力に耐えき
れずにクラック等が発生してしまう。
シャル成長を行う場合、熱膨張係数差や格子定数差によ
り基板がそったり、ヘテロエピタキシャル結晶膜に応力
がかかりエピタキシャル膜が劣化したり、応力に耐えき
れずにクラック等が発生してしまう。
【０００３】この様な問題点を解決する方法として、熱
膨張係数および弾性率が半導体基板ウェーハ表面に成長
させるべきエピタキシャル成長層と同等で、同様の効果
を上記半導体基板ウェーハに及ぼすような物質を半導体
基板ウェーハ裏面に付着させることにより解決している
（特開昭６２−９２，４２８号）。また、シリコンウェ
ーハ上に化合物半導体であるＧａＡｓをＭＯＣＶＤ法や
ＭＢＥ法によりヘテロエピタキシャル成長させる成長法
において、上記の熱膨張係数差と格子定数差による問題
を図２に示すようにシリコンウェーハ２１裏面にスパッ
タ法によりＳｉＯ2 膜２２を付着したり（特開昭６２−
１９６，８１３号）、ＳｉＮ膜２２を付着したり（特願
昭６２−２８，１１４号、特願昭６２−６９１６５号）
することにより解決している。また、さらに、図３に示
すように、エピタキシャル用基板３１の裏面にオリエン
テーションフラットに垂直もしくは平行にダイシングま
たはエッチングにより溝３２を作成すること（特願昭６
２−１７１，１１２号）により上記問題点を克服してい
る。
膨張係数および弾性率が半導体基板ウェーハ表面に成長
させるべきエピタキシャル成長層と同等で、同様の効果
を上記半導体基板ウェーハに及ぼすような物質を半導体
基板ウェーハ裏面に付着させることにより解決している
（特開昭６２−９２，４２８号）。また、シリコンウェ
ーハ上に化合物半導体であるＧａＡｓをＭＯＣＶＤ法や
ＭＢＥ法によりヘテロエピタキシャル成長させる成長法
において、上記の熱膨張係数差と格子定数差による問題
を図２に示すようにシリコンウェーハ２１裏面にスパッ
タ法によりＳｉＯ2 膜２２を付着したり（特開昭６２−
１９６，８１３号）、ＳｉＮ膜２２を付着したり（特願
昭６２−２８，１１４号、特願昭６２−６９１６５号）
することにより解決している。また、さらに、図３に示
すように、エピタキシャル用基板３１の裏面にオリエン
テーションフラットに垂直もしくは平行にダイシングま
たはエッチングにより溝３２を作成すること（特願昭６
２−１７１，１１２号）により上記問題点を克服してい
る。
【０００４】
【発明が解決しようとする課題】以上述べたような従来
技術では、半導体基板ウェーハの裏面にＳｉＯ2 やＳｉ
Ｎ等のようにエピタキシャル膜とはまったく別の物質を
付着させなくてはならなかったりして、化合物半導体の
エピタキシャル膜を成長する際に使用する装置とは異な
る装置を使用する必要性が生じ、エピタキシャル成長以
外の工程が必要となる。つまり、ヘテロエピタキシャル
基板作製の際、余分な工程および装置が要求されるとい
う問題が発生する。
技術では、半導体基板ウェーハの裏面にＳｉＯ2 やＳｉ
Ｎ等のようにエピタキシャル膜とはまったく別の物質を
付着させなくてはならなかったりして、化合物半導体の
エピタキシャル膜を成長する際に使用する装置とは異な
る装置を使用する必要性が生じ、エピタキシャル成長以
外の工程が必要となる。つまり、ヘテロエピタキシャル
基板作製の際、余分な工程および装置が要求されるとい
う問題が発生する。
【０００５】例えば、半導体基板ウェーハをシリコンウ
ェーハ、エピタキシャル成長させる材料をＧａＡｓとし
た場合、従来技術では、ＣＶＤ法でＳｉＯ2またはＳｉ
Ｎ膜をシリコンウェーハ裏面に付着させる工程として
は、まず、(1) シリコンウェーハの洗浄、(2) ＣＶＤ装
置内にシリコンウェーハをセットし、(3) ＳｉＯ2 また
はＳｉＮを蒸着、(4) シリコンウェーハを取り出し、こ
のときＣＶＤ装置がウェーハ両面にいっぺんにＳｉＯ2
またはＳｉＮを同時に蒸着してしまうものの場合は、上
記工程の後、(5) 裏面のＳｉＯ2 またはＳｉＮ膜にレジ
ストを塗る、(6)(5) のウェーハをベーキングしてレジ
ストを固化する、(7) シリコンウェーハ表面に着いたＳ
ｉＯ2 またはＳｉＮ膜を除去する、(8) シリコンウェー
ハ裏面のレジストを除去する、(9) ＧａＡｓエピタキシ
ャル成長前に必要なシリコンウェーハの洗浄を行う、等
の工程が付加されてしまう。また、工程だけでなく、使
用する装置もエピタキシャル成長装置以外にＳｉＯ2 ま
たはＳｉＮ膜を蒸着する装置、シリコンウェーハを搬送
する装置が最低限必要となってしまう。
ェーハ、エピタキシャル成長させる材料をＧａＡｓとし
た場合、従来技術では、ＣＶＤ法でＳｉＯ2またはＳｉ
Ｎ膜をシリコンウェーハ裏面に付着させる工程として
は、まず、(1) シリコンウェーハの洗浄、(2) ＣＶＤ装
置内にシリコンウェーハをセットし、(3) ＳｉＯ2 また
はＳｉＮを蒸着、(4) シリコンウェーハを取り出し、こ
のときＣＶＤ装置がウェーハ両面にいっぺんにＳｉＯ2
またはＳｉＮを同時に蒸着してしまうものの場合は、上
記工程の後、(5) 裏面のＳｉＯ2 またはＳｉＮ膜にレジ
ストを塗る、(6)(5) のウェーハをベーキングしてレジ
ストを固化する、(7) シリコンウェーハ表面に着いたＳ
ｉＯ2 またはＳｉＮ膜を除去する、(8) シリコンウェー
ハ裏面のレジストを除去する、(9) ＧａＡｓエピタキシ
ャル成長前に必要なシリコンウェーハの洗浄を行う、等
の工程が付加されてしまう。また、工程だけでなく、使
用する装置もエピタキシャル成長装置以外にＳｉＯ2 ま
たはＳｉＮ膜を蒸着する装置、シリコンウェーハを搬送
する装置が最低限必要となってしまう。
【０００６】本発明では、従来技術が解決した熱膨張係
数差や格子定数差による基板のそり、エピタキシャル膜
にかかる応力の改善という点を失わずに、従来技術の課
題である工程および使用装置の増加を改善することを目
的とする。
数差や格子定数差による基板のそり、エピタキシャル膜
にかかる応力の改善という点を失わずに、従来技術の課
題である工程および使用装置の増加を改善することを目
的とする。
【０００７】
【課題を解決するための手段】上記諸目的は、半導体基
板ウェーハ上に半導体基板ウェーハと異なる半導体をヘ
テロエピタキシャル成長させる製造方法において、半導
体基板ウェーハをセットするサセプタ上に、あらかじめ
成長させる物質と熱膨張係数の同等な物質を付着させた
後、サセプタ上に半導体基板ウェーハをのせヘテロエピ
タキシャル成長させる工程で、上記サセプタ上に付着さ
せた物質を半導体基板ウェーハ裏面に付着させることを
特徴とするヘテロエピタキシャルウェーハの製造方法に
より達成される。
板ウェーハ上に半導体基板ウェーハと異なる半導体をヘ
テロエピタキシャル成長させる製造方法において、半導
体基板ウェーハをセットするサセプタ上に、あらかじめ
成長させる物質と熱膨張係数の同等な物質を付着させた
後、サセプタ上に半導体基板ウェーハをのせヘテロエピ
タキシャル成長させる工程で、上記サセプタ上に付着さ
せた物質を半導体基板ウェーハ裏面に付着させることを
特徴とするヘテロエピタキシャルウェーハの製造方法に
より達成される。
【０００８】
【作用】本発明は、ヘテロエピタキシャル成長工程に入
る前に、ヘテロエピタキシャル成長させる装置内の半導
体基板ウェーハをセットするサセプタ上にヘテロエピタ
キシャル成長させる物質と同程度の熱膨張係数を有する
物質、あるいは同じ化合物半導体、または、例えば、Ｇ
ａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＩｎＡｓ、Ａ
ｌＧａＡｓおよびＡｌＡｓよりなる群から選ばれた少な
くとも１種のものをあらかじめ付着することにより、以
後のヘテロエピタキシャル成長の工程の中で、サセプタ
上に付着した物質が再蒸発して、半導体基板ウェーハあ
るいはシリコンウェーハの裏面に付着し、結局ウェーハ
の表裏に熱膨張係数が同等かあるいは同じ物質が付着す
ることになり、従来技術と同様に基板のそりや応力の発
生による膜質の劣化、クラックの発生等の改善が、同一
装置でサセプタ上に上記物質をあらかじめ付着させる一
つの工程を増やすだけで可能となる。
る前に、ヘテロエピタキシャル成長させる装置内の半導
体基板ウェーハをセットするサセプタ上にヘテロエピタ
キシャル成長させる物質と同程度の熱膨張係数を有する
物質、あるいは同じ化合物半導体、または、例えば、Ｇ
ａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＩｎＡｓ、Ａ
ｌＧａＡｓおよびＡｌＡｓよりなる群から選ばれた少な
くとも１種のものをあらかじめ付着することにより、以
後のヘテロエピタキシャル成長の工程の中で、サセプタ
上に付着した物質が再蒸発して、半導体基板ウェーハあ
るいはシリコンウェーハの裏面に付着し、結局ウェーハ
の表裏に熱膨張係数が同等かあるいは同じ物質が付着す
ることになり、従来技術と同様に基板のそりや応力の発
生による膜質の劣化、クラックの発生等の改善が、同一
装置でサセプタ上に上記物質をあらかじめ付着させる一
つの工程を増やすだけで可能となる。
【０００９】本発明において用いられる半導体基板ウェ
ーハとしては、例えば、シリコンウェーハであり、ヘテ
ロエピタキシャル成長させる物質としては、例えば、化
合物半導体、あるいは、例えば、ＧａＡｓ、ＩｎＧａＡ
ｓ、ＩｎＧａＡｓＰ、ＩｎＡｓ、ＡｌＧａＡｓおよびＡ
ｌＡｓ等である。また、使用する装置としては、ＭＯＣ
ＶＤ装置（有機金属化学気層成長装置）が好適である。
ーハとしては、例えば、シリコンウェーハであり、ヘテ
ロエピタキシャル成長させる物質としては、例えば、化
合物半導体、あるいは、例えば、ＧａＡｓ、ＩｎＧａＡ
ｓ、ＩｎＧａＡｓＰ、ＩｎＡｓ、ＡｌＧａＡｓおよびＡ
ｌＡｓ等である。また、使用する装置としては、ＭＯＣ
ＶＤ装置（有機金属化学気層成長装置）が好適である。
【００１０】
【実施例】図１（ａ）〜（ｅ）は本発明の実施例を説明
するための工程の説明図である。以下、図面に沿って説
明する。
するための工程の説明図である。以下、図面に沿って説
明する。
【００１１】この実施例では、ＭＯＣＶＤ法でシリコン
ウェーハ上にＧａＡｓをエピタキシャル成長させたもの
である。
ウェーハ上にＧａＡｓをエピタキシャル成長させたもの
である。
【００１２】まず、図１（ａ）に示すように、ウェーハ
をセットするサセプタのみを準備室から成長室へ搬送
し、ＧａＡｓの実際の成長温度である６５０℃でサセプ
タ上に多結晶ＧａＡｓを図１（ｂ）に示すようにコーテ
ィングする。このとき、多結晶ＧａＡｓはシリコンウェ
ーハ表面上にエピタキシャル成長させる単結晶ＧａＡｓ
と同じ３μｍ程度付着させ、表面のＧａＡｓと同じ引っ
張り応力がシリコンウェーハ裏面にもかかるようにす
る。
をセットするサセプタのみを準備室から成長室へ搬送
し、ＧａＡｓの実際の成長温度である６５０℃でサセプ
タ上に多結晶ＧａＡｓを図１（ｂ）に示すようにコーテ
ィングする。このとき、多結晶ＧａＡｓはシリコンウェ
ーハ表面上にエピタキシャル成長させる単結晶ＧａＡｓ
と同じ３μｍ程度付着させ、表面のＧａＡｓと同じ引っ
張り応力がシリコンウェーハ裏面にもかかるようにす
る。
【００１３】次に、サセプタを準備室に戻し、あらかじ
め必要な洗浄を施したシリコンウェーハを図１（ｃ）に
示すようにセットする。そして、成長室までこのサセプ
タを移動させる。
め必要な洗浄を施したシリコンウェーハを図１（ｃ）に
示すようにセットする。そして、成長室までこのサセプ
タを移動させる。
【００１４】次に、シリコンウェーハ表面にＧａＡｓ単
結晶をエピタキシャル成長させる工程に移る。まず、シ
リコンウェーハをＨ2 およびＡｓＨ3 雰囲気中で、８５
０℃程度の高温で洗浄する。この時、図１（ｃ）に示す
ようにサセプタ上に付着していた多結晶ＧａＡｓは、シ
リコンウェーハ裏面に付着する。そして、８５０℃でほ
ぼ平坦であったシリコンウェーハはＧａＡｓ成長温度の
６５０℃まで降温した際、シリコンと多結晶ＧａＡｓの
熱膨張係数差により図１（ｄ）に示すように、シリコン
ウェーハ表面に対して凸にそる。そして、この状態で、
ＧａＡｓをシリコンウェーハ表面上に図１（ｅ）に示す
ようにエピタキシャル成長させ、成長終了後、室温まで
降温する。この時、表面の単結晶ＧａＡｓによる引っ張
り応力を受けるため図１（ｆ）に示すように、得られた
ＧａＡｓをエピタキシャル成長したシリコンウェーハは
そりが改善できる。
結晶をエピタキシャル成長させる工程に移る。まず、シ
リコンウェーハをＨ2 およびＡｓＨ3 雰囲気中で、８５
０℃程度の高温で洗浄する。この時、図１（ｃ）に示す
ようにサセプタ上に付着していた多結晶ＧａＡｓは、シ
リコンウェーハ裏面に付着する。そして、８５０℃でほ
ぼ平坦であったシリコンウェーハはＧａＡｓ成長温度の
６５０℃まで降温した際、シリコンと多結晶ＧａＡｓの
熱膨張係数差により図１（ｄ）に示すように、シリコン
ウェーハ表面に対して凸にそる。そして、この状態で、
ＧａＡｓをシリコンウェーハ表面上に図１（ｅ）に示す
ようにエピタキシャル成長させ、成長終了後、室温まで
降温する。この時、表面の単結晶ＧａＡｓによる引っ張
り応力を受けるため図１（ｆ）に示すように、得られた
ＧａＡｓをエピタキシャル成長したシリコンウェーハは
そりが改善できる。
【００１５】
【発明の効果】以上説明したように、本発明によれば、
従来技術で必要とされたＳｉＯ2 やＳｉＮ膜をウェーハ
裏面に付着させるためのスパッタ装置やＣＶＤ装置も必
要としない。また、これにより増加する工程も簡略化で
きる。また、工程の簡略かだけでなく、シリコンウェー
ハ上に化合物半導体をヘテロエピタキシャル成長させる
場合等は、化合物半導体はシリコンに比べて熱膨張係数
が大きく、格子定数も大きい、したがって、シリコンウ
ェーハ表面に化合物半導体をエピタキシャル成長させる
ときに本発明においては、図１（ｄ）の様にシリコンウ
ェーハ表面は凸にそっているためシリコンウェーハ表面
の格子定数は広がりＧａＡｓのそれに近づく、また、こ
の時、シリコン表面上にエピタキシャル成長させた膜
は、すでに平坦なシリコンウェーハ上にエピタキシャル
成長させる膜に比較して、シリコンとＧａＡｓの界面で
相対的に圧縮応力を受けていることになり、従来技術に
よるヘテロエピタキシャル膜にかかる応力を緩和でき、
基板のそりも改善できる。
従来技術で必要とされたＳｉＯ2 やＳｉＮ膜をウェーハ
裏面に付着させるためのスパッタ装置やＣＶＤ装置も必
要としない。また、これにより増加する工程も簡略化で
きる。また、工程の簡略かだけでなく、シリコンウェー
ハ上に化合物半導体をヘテロエピタキシャル成長させる
場合等は、化合物半導体はシリコンに比べて熱膨張係数
が大きく、格子定数も大きい、したがって、シリコンウ
ェーハ表面に化合物半導体をエピタキシャル成長させる
ときに本発明においては、図１（ｄ）の様にシリコンウ
ェーハ表面は凸にそっているためシリコンウェーハ表面
の格子定数は広がりＧａＡｓのそれに近づく、また、こ
の時、シリコン表面上にエピタキシャル成長させた膜
は、すでに平坦なシリコンウェーハ上にエピタキシャル
成長させる膜に比較して、シリコンとＧａＡｓの界面で
相対的に圧縮応力を受けていることになり、従来技術に
よるヘテロエピタキシャル膜にかかる応力を緩和でき、
基板のそりも改善できる。
【図１】 図１（ａ）〜（ｅ）は本発明の実施例を説明
するための図面である。
するための図面である。
【図２】 従来のヘテロエピタキシャル成長方法を説明
するための図面である。
するための図面である。
【図３】 他の従来のヘテロエピタキシャル成長方法を
説明するための図面である。図３（ａ）はウェーハを裏
面より見た図で、図３（ｂ）はウェーハの断面図であ
る。
説明するための図面である。図３（ａ）はウェーハを裏
面より見た図で、図３（ｂ）はウェーハの断面図であ
る。
１…サセプタ、 ２…多結晶ＧａＡｓ、 ３…シリコンウェーハ、 ４…単結晶ＧａＡｓ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 城生 愛次 神奈川県川崎市中原区井田1618番地 新日 本製鐵株式会社先端技術研究所内
Claims (3)
- 【請求項１】 半導体基板ウェーハ上に半導体基板ウェ
ーハと異なる半導体をヘテロエピタキシャル成長させる
製造方法において、半導体基板ウェーハをセットするサ
セプタ上に、あらかじめ成長させる物質と熱膨張係数の
同等な物質を付着させた後、サセプタ上に半導体基板ウ
ェーハをのせヘテロエピタキシャル成長させる工程で、
上記サセプタ上に付着させた物質を半導体基板ウェーハ
裏面に付着させることを特徴とするヘテロエピタキシャ
ルウェーハの製造方法。 - 【請求項２】 該ヘテロエピタキシャル成長させる物質
および該あらかじめサセプタ上に付着させる物質が化合
物半導体であることを特徴とする請求項１に記載のヘテ
ロエピタキシャルウェーハの製造方法。 - 【請求項３】 該化合物半導体がＧａＡｓ、ＩｎＧａＡ
ｓ、ＩｎＧａＡｓＰ、ＩｎＡｓ、ＡｌＧａＡｓおよびＡ
ｌＡｓよりなる群から選ばれた少なくとも１種のもので
あることを特徴とする請求項１または請求項２に記載の
ヘテロエピタキシャルウェーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30339091A JPH05144727A (ja) | 1991-11-19 | 1991-11-19 | ヘテロエピタキシヤルウエーハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30339091A JPH05144727A (ja) | 1991-11-19 | 1991-11-19 | ヘテロエピタキシヤルウエーハの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05144727A true JPH05144727A (ja) | 1993-06-11 |
Family
ID=17920447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30339091A Withdrawn JPH05144727A (ja) | 1991-11-19 | 1991-11-19 | ヘテロエピタキシヤルウエーハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05144727A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006237074A (ja) * | 2005-02-22 | 2006-09-07 | Sanyo Electric Co Ltd | 窒化物系半導体素子の製造方法及び窒化物系半導体素子 |
| EP2104135A1 (en) | 2008-03-20 | 2009-09-23 | Siltronic AG | A semiconductor wafer with a heteroepitaxial layer and a method for producing the wafer |
| US8169004B2 (en) | 2004-05-31 | 2012-05-01 | Sumitomo Chemical Company, Limited | Compound semiconductor epitaxial substrate and process for producing the same |
-
1991
- 1991-11-19 JP JP30339091A patent/JPH05144727A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8169004B2 (en) | 2004-05-31 | 2012-05-01 | Sumitomo Chemical Company, Limited | Compound semiconductor epitaxial substrate and process for producing the same |
| JP2006237074A (ja) * | 2005-02-22 | 2006-09-07 | Sanyo Electric Co Ltd | 窒化物系半導体素子の製造方法及び窒化物系半導体素子 |
| EP2104135A1 (en) | 2008-03-20 | 2009-09-23 | Siltronic AG | A semiconductor wafer with a heteroepitaxial layer and a method for producing the wafer |
| JP2009231836A (ja) * | 2008-03-20 | 2009-10-08 | Siltronic Ag | ヘテロエピタキシャル層を備えた半導体ウェハ及び前記ウェハの製造方法 |
| JP2013012750A (ja) * | 2008-03-20 | 2013-01-17 | Siltronic Ag | ヘテロエピタキシャル層を備えた半導体ウェハ及び前記ウェハの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3093904B2 (ja) | 化合物半導体結晶の成長方法 | |
| JP2691721B2 (ja) | 半導体薄膜の製造方法 | |
| JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
| US11916111B2 (en) | Single crystal semiconductor structure and method of fabricating the same | |
| US5210052A (en) | Method for fabricating a semiconductor substrate | |
| JP2004107114A (ja) | Ｉｉｉ族窒化物系化合物半導体基板の製造方法 | |
| US7112243B2 (en) | Method for producing Group III nitride compound semiconductor | |
| JPH05144727A (ja) | ヘテロエピタキシヤルウエーハの製造方法 | |
| EP0407233B1 (en) | Method for fabricating a semiconductor substrate | |
| JPH0752713B2 (ja) | 化合物半導体の成長方法 | |
| JPH03136319A (ja) | ヘテロエピタキシャル基板および半導体装置 | |
| JP3466314B2 (ja) | 単結晶育成用基体 | |
| JP4084539B2 (ja) | Ｉｉｉ族窒化物系化合物半導体の結晶成長基板の製造方法 | |
| JPH0722122B2 (ja) | 半導体基体の製造方法 | |
| JPH07273025A (ja) | 半導体基板 | |
| TWI752256B (zh) | 基底及其製備方法 | |
| JPS6398120A (ja) | 結晶成長方法 | |
| JPS6066811A (ja) | 化合物半導体装置の製造方法 | |
| JPH10242055A (ja) | 窒化物半導体成膜方法 | |
| JPH0536605A (ja) | 化合物半導体基板の製造方法 | |
| JPH04199507A (ja) | ３―Ｖ族化合物半導体へのｎ型不純物固相拡散方法 | |
| JPH01107515A (ja) | 半導体素子の製造方法 | |
| Karam et al. | Atomic layer epitaxy of GaAs on Si by MOCVD | |
| JPH0633224B2 (ja) | 異種基板上の化合物半導体エピタキシヤル成長方法 | |
| JPS6325295A (ja) | 半導体エピタキシヤルウエハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |