JPH04274613A - チャタリング除去回路 - Google Patents
チャタリング除去回路Info
- Publication number
- JPH04274613A JPH04274613A JP3034924A JP3492491A JPH04274613A JP H04274613 A JPH04274613 A JP H04274613A JP 3034924 A JP3034924 A JP 3034924A JP 3492491 A JP3492491 A JP 3492491A JP H04274613 A JPH04274613 A JP H04274613A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- value
- counter
- initial value
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 244000145845 chattering Species 0.000 title claims abstract description 36
- 230000008030 elimination Effects 0.000 title abstract description 5
- 238000003379 elimination reaction Methods 0.000 title abstract description 5
- 230000000630 rising effect Effects 0.000 claims description 4
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はチャタリング除去回路に
関し、特にディジタル論理回路に用いられるチャタリン
グ除去回路に関する。
関し、特にディジタル論理回路に用いられるチャタリン
グ除去回路に関する。
【０００２】
【従来の技術】従来、リレー接点あるいはスイッチを使
用している回路では、接点の開閉により発生するチャタ
リングが他の回路部に電気的に悪い影響を与えるので、
リレー接点あるいはスイッチから発生されたチャタリン
グは、チャタリング回路により除去されているが、この
従来のチャタリング除去回路を図３に示す。
用している回路では、接点の開閉により発生するチャタ
リングが他の回路部に電気的に悪い影響を与えるので、
リレー接点あるいはスイッチから発生されたチャタリン
グは、チャタリング回路により除去されているが、この
従来のチャタリング除去回路を図３に示す。
【０００３】図３において、入力ゲート２１には、抵抗
２２とコンデンサ２３による積分回路の影響を受けない
ようなドライバーが使用されている。そして、抵抗２２
とコンデンサ２３による積分回路と、シュミット・トリ
ガ・ゲート２４とにより、入力信号に含まれているチャ
タリングが除去されている。
２２とコンデンサ２３による積分回路の影響を受けない
ようなドライバーが使用されている。そして、抵抗２２
とコンデンサ２３による積分回路と、シュミット・トリ
ガ・ゲート２４とにより、入力信号に含まれているチャ
タリングが除去されている。
【０００４】また、上記回路の各部の信号波形は図４に
示すようになる。入力信号３１のオン・オフ時にチャタ
リングが発生している状態を示しており、入力ゲート２
１から出力される信号３２も、極性が反転しているがオ
ン・オフ時のチャタリングはそのままである。しかし、
抵抗２２とコンデンサ２３による積分回路から出力され
た信号３３の波形は、積分されてチャタリング部分が小
さくなっている。
示すようになる。入力信号３１のオン・オフ時にチャタ
リングが発生している状態を示しており、入力ゲート２
１から出力される信号３２も、極性が反転しているがオ
ン・オフ時のチャタリングはそのままである。しかし、
抵抗２２とコンデンサ２３による積分回路から出力され
た信号３３の波形は、積分されてチャタリング部分が小
さくなっている。
【０００５】そして、シュミット・トリガ・ゲート２４
からの出力信号３４は、いき値Ｓ１ 及びＳ２ により
波形が整形されるが、入力信号に対して遅延時間が発生
している。
からの出力信号３４は、いき値Ｓ１ 及びＳ２ により
波形が整形されるが、入力信号に対して遅延時間が発生
している。
【０００６】
【発明が解決しようとする課題】上述した従来のチャタ
リング除去回路は、抵抗とコンデンサによるアナログ積
分回路により行っているので、積分定数のばらつきのた
め積分時間が不安定であり、回路によって遅延時間のば
らつきがあるので、複数の並列ディジタル入力回路に使
用したときには、ディジタル回路の動作に悪影響を与え
るという欠点を有している。
リング除去回路は、抵抗とコンデンサによるアナログ積
分回路により行っているので、積分定数のばらつきのた
め積分時間が不安定であり、回路によって遅延時間のば
らつきがあるので、複数の並列ディジタル入力回路に使
用したときには、ディジタル回路の動作に悪影響を与え
るという欠点を有している。
【０００７】本発明の目的は、遅延時間のばらつきのな
いチャタリング除去回路を提供することにある。
いチャタリング除去回路を提供することにある。
【０００８】
【課題を解決するための手段】第１の発明のチャタリン
グ除去回路は、（Ａ）入力信号と出力信号の反転した信
号である反転出力信号とを加えられ、前記入力信号の値
と出力信号の反転した信号の値とが同じ値のとき、論理
値が“ハイレベル”のリセット信号を出力する排他的論
理和ゲート、（Ｂ）前記リセット信号の論理値が“ハイ
レベル”の場合、入力された初期値設定入力信号によっ
て初期値入力端子を介して初期値“ｎ”（ｎは正の整数
）が与えられ、前記入力信号の論理値が“ローレベル”
に変化して前記リセット信号の論理値が“ローレベル”
になった場合に、供給されるカウント用のクロック信号
の立ち上りでカウント値が“−１”されていき、カウン
ト値が“０”となったときに、前記カウント用のクロッ
ク信号の論理値が“ローレベル”となると、クロックパ
ルスを出力するカウンタ、（Ｃ）前記カウンタから出力
されたクロックパルスの立ち下りで、前記出力信号及び
反転出力信号の値を反転させるフリップ・フロップ、（
Ｄ）前記カウンタに前記カウント用のクロック信号とし
て周期ｔのクロック信号を供給するクロック発生回路、
（Ｅ）前記カウンタの初期値入力端子を介して初期値“
ｎ”を与えるために、初期値設定入力信号を前記カウン
タに出力するカウンタ初期値入力部、を備えて構成され
ている。
グ除去回路は、（Ａ）入力信号と出力信号の反転した信
号である反転出力信号とを加えられ、前記入力信号の値
と出力信号の反転した信号の値とが同じ値のとき、論理
値が“ハイレベル”のリセット信号を出力する排他的論
理和ゲート、（Ｂ）前記リセット信号の論理値が“ハイ
レベル”の場合、入力された初期値設定入力信号によっ
て初期値入力端子を介して初期値“ｎ”（ｎは正の整数
）が与えられ、前記入力信号の論理値が“ローレベル”
に変化して前記リセット信号の論理値が“ローレベル”
になった場合に、供給されるカウント用のクロック信号
の立ち上りでカウント値が“−１”されていき、カウン
ト値が“０”となったときに、前記カウント用のクロッ
ク信号の論理値が“ローレベル”となると、クロックパ
ルスを出力するカウンタ、（Ｃ）前記カウンタから出力
されたクロックパルスの立ち下りで、前記出力信号及び
反転出力信号の値を反転させるフリップ・フロップ、（
Ｄ）前記カウンタに前記カウント用のクロック信号とし
て周期ｔのクロック信号を供給するクロック発生回路、
（Ｅ）前記カウンタの初期値入力端子を介して初期値“
ｎ”を与えるために、初期値設定入力信号を前記カウン
タに出力するカウンタ初期値入力部、を備えて構成され
ている。
【０００９】また、第２の発明のチャタリング除去回路
は、第１の発明のチャタリング除去回路において、前記
“ハイレベル”が“ローレベル”であり、前記“ローレ
ベル”が“ハイレベル”であるように構成されている。
は、第１の発明のチャタリング除去回路において、前記
“ハイレベル”が“ローレベル”であり、前記“ローレ
ベル”が“ハイレベル”であるように構成されている。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１は本発明のチャタリング除去回路の一
実施例を示すブロック図である。また、図２は、図１の
チャタリング除去回路における各部の信号波形を示す図
である。
実施例を示すブロック図である。また、図２は、図１の
チャタリング除去回路における各部の信号波形を示す図
である。
【００１２】本実施例のチャタリング除去回路は、図１
に示すように、入力信号１１と反転出力信号１２とを加
えられ、入力信号１１の値と反転出力信号１２の値とが
同じ値のとき、論理値が“ハイレベル”のリセット信号
を出力する排他的論理和ゲート１、リセット信号１３の
論理値が“ハイレベル”の場合、入力された初期値設定
入力信号１５によって初期値入力端子を介して初期値“
ｎ”（ｎは正の整数、ここではｎ＝４とする）が与えら
れ、リセット信号１３の論理値が“ローレベル”の場合
に、供給されるカウント用のクロック信号１４の立ち上
りでカウント値が“−１”されていき、カウント値が“
０”となったときに、クロック信号１４の論理値が“ロ
ーレベル”となると、クロックパルスを出力するカウン
タ２、カウンタ２から出力されたクロックパルスの立ち
下りで、出力信号１７及び反転出力信号１２の値を反転
させるフリップ・フロップ３、カウンタ２にクロック信
号１４として周期ｔのクロック信号を供給するクロック
発生回路４、カウンタ２の初期値入力端子を介して初期
値“４”を与えるために、初期値設定入力信号をカウン
タ２に出力するカウンタ初期値入力部５から構成されて
いる。
に示すように、入力信号１１と反転出力信号１２とを加
えられ、入力信号１１の値と反転出力信号１２の値とが
同じ値のとき、論理値が“ハイレベル”のリセット信号
を出力する排他的論理和ゲート１、リセット信号１３の
論理値が“ハイレベル”の場合、入力された初期値設定
入力信号１５によって初期値入力端子を介して初期値“
ｎ”（ｎは正の整数、ここではｎ＝４とする）が与えら
れ、リセット信号１３の論理値が“ローレベル”の場合
に、供給されるカウント用のクロック信号１４の立ち上
りでカウント値が“−１”されていき、カウント値が“
０”となったときに、クロック信号１４の論理値が“ロ
ーレベル”となると、クロックパルスを出力するカウン
タ２、カウンタ２から出力されたクロックパルスの立ち
下りで、出力信号１７及び反転出力信号１２の値を反転
させるフリップ・フロップ３、カウンタ２にクロック信
号１４として周期ｔのクロック信号を供給するクロック
発生回路４、カウンタ２の初期値入力端子を介して初期
値“４”を与えるために、初期値設定入力信号をカウン
タ２に出力するカウンタ初期値入力部５から構成されて
いる。
【００１３】次に、動作を説明する。
【００１４】図１において、排他的論理和ゲート１に加
えられる入力信号１１の論理値が“ハイレベル”のとき
、反転出力信号１２の値が“ローレベル”であり、排他
的論理和ゲート１に加えられる入力信号１１と反転出力
信号１２の値が異る値のときには、カウンタ２に論理値
が“ハイレベル”のリセット信号１３が出力される。
えられる入力信号１１の論理値が“ハイレベル”のとき
、反転出力信号１２の値が“ローレベル”であり、排他
的論理和ゲート１に加えられる入力信号１１と反転出力
信号１２の値が異る値のときには、カウンタ２に論理値
が“ハイレベル”のリセット信号１３が出力される。
【００１５】カウンタ２は、リセット信号１３が“ハイ
レベル”になると、カウンタ初期値入力部５から出力さ
れるカウンタの初期値設定入力信号１５により、「初期
値」入力端子を介してカウンタ２の初期値として初期値
“４”が与えられる。図２の場合は、ｎの値が“４”の
場合で説明されている。
レベル”になると、カウンタ初期値入力部５から出力さ
れるカウンタの初期値設定入力信号１５により、「初期
値」入力端子を介してカウンタ２の初期値として初期値
“４”が与えられる。図２の場合は、ｎの値が“４”の
場合で説明されている。
【００１６】次に、入力信号１１の論理値が“ローレベ
ル”に変化したとき、反転出力信号１２の値が“ローレ
ベル”であるので、排他的論理和ゲート１に加えられる
入力信号１１と反転出力信号１２の値が同じ値になり、
カウンタ２に論理値が“ローレベル”のリセット信号１
３が出力される。
ル”に変化したとき、反転出力信号１２の値が“ローレ
ベル”であるので、排他的論理和ゲート１に加えられる
入力信号１１と反転出力信号１２の値が同じ値になり、
カウンタ２に論理値が“ローレベル”のリセット信号１
３が出力される。
【００１７】一方、クロック発生回路４からは、周期ｔ
のクロック信号がカウント用のクロック信号１４として
カウンタ２に加えられているが、カウンタ２は、リセッ
ト信号１３が“ローレベル”の場合に、クロック発生回
路４から出力されるクロック信号１４の立ち上りごとに
、カウンタ２のカウント値が“−１”されていき、カウ
ンタ２の値が“０”となる。
のクロック信号がカウント用のクロック信号１４として
カウンタ２に加えられているが、カウンタ２は、リセッ
ト信号１３が“ローレベル”の場合に、クロック発生回
路４から出力されるクロック信号１４の立ち上りごとに
、カウンタ２のカウント値が“−１”されていき、カウ
ンタ２の値が“０”となる。
【００１８】そして、カウンタ２の値が“０”となった
ときに、カウンタ２に供給されるクロック信号１４が、
“ローレベル”となると、カウンタ２のキャリア信号１
６としてクロックパルスが発生する。このカウンタ２か
ら出力されたクロックパルスの立ち下りで、フリップ・
フロップ３は、出力信号１７及び反転出力信号１２の値
を反転させる。
ときに、カウンタ２に供給されるクロック信号１４が、
“ローレベル”となると、カウンタ２のキャリア信号１
６としてクロックパルスが発生する。このカウンタ２か
ら出力されたクロックパルスの立ち下りで、フリップ・
フロップ３は、出力信号１７及び反転出力信号１２の値
を反転させる。
【００１９】今度は、排他的論理和ゲート１に加えられ
る入力信号１１の論理値が“ローレベル”の状態で、反
転出力信号１２の値が“ハイレベル”となり、排他的論
理和ゲート１からはカウンタ２に論理値が“ハイレベル
”のリセット信号１３が出力される。従って、カウンタ
２は、リセット信号１３が“ハイレベル”となったので
、カウンタ初期値入力部５から出力されるカウンタの初
期値設定入力信号１５により、再度「初期値」入力端子
を介してカウンタの初期値として初期値“４”が与えら
れる。次に、入力信号１１の論理値が“ハイレベル”に
変化すると、反転出力信号１２の値が“ハイレベル”で
あるので、排他的論理和ゲート１に加えられる入力信号
１１と反転出力信号１２の値が同じ値になり、カウンタ
２に論理値が“ローレベル”のリセット信号１３が出力
される。このため、カウンタ２は、クロック信号１４の
立ち上りごとに、再度カウントを開始する。
る入力信号１１の論理値が“ローレベル”の状態で、反
転出力信号１２の値が“ハイレベル”となり、排他的論
理和ゲート１からはカウンタ２に論理値が“ハイレベル
”のリセット信号１３が出力される。従って、カウンタ
２は、リセット信号１３が“ハイレベル”となったので
、カウンタ初期値入力部５から出力されるカウンタの初
期値設定入力信号１５により、再度「初期値」入力端子
を介してカウンタの初期値として初期値“４”が与えら
れる。次に、入力信号１１の論理値が“ハイレベル”に
変化すると、反転出力信号１２の値が“ハイレベル”で
あるので、排他的論理和ゲート１に加えられる入力信号
１１と反転出力信号１２の値が同じ値になり、カウンタ
２に論理値が“ローレベル”のリセット信号１３が出力
される。このため、カウンタ２は、クロック信号１４の
立ち上りごとに、再度カウントを開始する。
【００２０】このように、入力信号が反転するごとに、
初期値“４”から“０”までカウントする時間Ｔ（Ｔ＝
４ｔ）だけ遅延して出力信号１７が反転する。すなわち
、波形は入力信号１１と同じで、入力信号１１から時間
Ｔだけ遅れた出力信号１７が得られることになる。
初期値“４”から“０”までカウントする時間Ｔ（Ｔ＝
４ｔ）だけ遅延して出力信号１７が反転する。すなわち
、波形は入力信号１１と同じで、入力信号１１から時間
Ｔだけ遅れた出力信号１７が得られることになる。
【００２１】いま、図２に示されるＡ点からＢ点の間で
チャタリングが発生したとすると、カウント値が“０”
になる前にチャタリングのためにリセット信号１３が“
ハイレベル”になり、その都度カウンタ２に初期値“４
”が与えられるので、チャタリングが継続している間は
カウント値が“０”にならず、キャリア信号１６にクロ
ックパルスが発生しない。このため、チャタリングが継
続している間は出力信号１７の反転は起らず、チャタリ
ングがなくなってから時間Ｔ経過した後に出力信号１７
が反転する。すなわち、波形は入力信号１１と同じで、
入力信号からチャタリングの継続時間及び時間Ｔだけ遅
れた出力信号１７が得られることになる。
チャタリングが発生したとすると、カウント値が“０”
になる前にチャタリングのためにリセット信号１３が“
ハイレベル”になり、その都度カウンタ２に初期値“４
”が与えられるので、チャタリングが継続している間は
カウント値が“０”にならず、キャリア信号１６にクロ
ックパルスが発生しない。このため、チャタリングが継
続している間は出力信号１７の反転は起らず、チャタリ
ングがなくなってから時間Ｔ経過した後に出力信号１７
が反転する。すなわち、波形は入力信号１１と同じで、
入力信号からチャタリングの継続時間及び時間Ｔだけ遅
れた出力信号１７が得られることになる。
【００２２】また、チャタリングが図２に示されるＣ点
からＤ点の間で発生した場合でも上記と同様の動作が行
われる。
からＤ点の間で発生した場合でも上記と同様の動作が行
われる。
【００２３】このようにして、上記の動作を行って入力
信号１１の立ち上りと立ち下りのときに発生したチャタ
リングを除去することができる。
信号１１の立ち上りと立ち下りのときに発生したチャタ
リングを除去することができる。
【００２４】なお、上記の説明における論理値の値につ
いて、“ハイレベル”と“ローレベル”とを入れ換えて
も、同様の動作を行わせることができるチャタリング除
去回路を構成することができる。
いて、“ハイレベル”と“ローレベル”とを入れ換えて
も、同様の動作を行わせることができるチャタリング除
去回路を構成することができる。
【００２５】また、上記の説明では、カウンタ２がクロ
ック信号によりカウントダウンの動作を行うことで説明
したが、カウントアップの動作を行うようにしてもよい
。
ック信号によりカウントダウンの動作を行うことで説明
したが、カウントアップの動作を行うようにしてもよい
。
【００２６】
【発明の効果】以上説明したように、本発明のチャタリ
ング除去回路は、ディジタル論理回路で構成され、クロ
ック信号の周期とカウンタの初期値とにより遅延時間の
値を設定することにより、遅延時間のばらつきをなくす
ことができるという効果を有している。
ング除去回路は、ディジタル論理回路で構成され、クロ
ック信号の周期とカウンタの初期値とにより遅延時間の
値を設定することにより、遅延時間のばらつきをなくす
ことができるという効果を有している。
【図１】本発明のチャタリング除去回路の一実施例を示
すブロック図である。
すブロック図である。
【図２】本実施例のチャタリング除去回路における各部
の信号波形を示す図である。
の信号波形を示す図である。
【図３】従来のチャタリング除去回路のブロック図であ
る。
る。
【図４】図３のチャタリング除去回路における各部の信
号波形を示す図である。
号波形を示す図である。
１ 排他的論理和ゲート
２ カウンタ
３ フリップ・フロップ
４ クロック発生回路
５ カウンタ初期値入力部
１１ 入力信号
１２ 反転出力信号
１３ リセット信号
１４ クロック信号
１５ カウンタの初期値設定入力信号１６
カウンタのキャリア信号 １７ 出力信号 ２１ 入力ゲート ２２ 抵抗 ２３ コンデンサ ２４ シュミット・トリガ・ゲート３１
入力信号 ３２ 積分回路の入力信号 ３３ 積分回路の出力信号 ３４ 出力信号
カウンタのキャリア信号 １７ 出力信号 ２１ 入力ゲート ２２ 抵抗 ２３ コンデンサ ２４ シュミット・トリガ・ゲート３１
入力信号 ３２ 積分回路の入力信号 ３３ 積分回路の出力信号 ３４ 出力信号
Claims (2)
- 【請求項１】（Ａ）入力信号と出力信号の反転した信号
である反転出力信号とを加えられ、前記入力信号の値と
出力信号の反転した信号の値とが同じ値のとき、論理値
が“ハイレベル”のリセット信号を出力する排他的論理
和ゲート、（Ｂ）前記リセット信号の論理値が“ハイレ
ベル”の場合、入力された初期値設定入力信号によって
初期値入力端子を介して初期値“ｎ”（ｎは正の整数）
が与えられ、前記入力信号の論理値が“ローレベル”に
変化して前記リセット信号の論理値が“ローレベル”に
なった場合に、供給されるカウント用のクロック信号の
立ち上りでカウント値が“−１”されていき、カウント
値が“０”となったときに、前記カウント用のクロック
信号の論理値が“ローレベル”となると、クロックパル
スを出力するカウンタ、（Ｃ）前記カウンタから出力さ
れたクロックパルスの立ち下りで、前記出力信号及び反
転出力信号の値を反転させるフリップ・フロップ、（Ｄ
）前記カウンタに前記カウント用のクロック信号として
周期ｔのクロック信号を供給するクロック発生回路、（
Ｅ）前記カウンタの初期値入力端子を介して初期値“ｎ
”を与えるために、初期値設定入力信号を前記カウンタ
に出力するカウンタ初期値入力部、を備えたことを特徴
とするチャタリング除去回路。 - 【請求項２】 請求項１記載のチャタリング除去回路
において、前記“ハイレベル”が“ローレベル”であり
、前記“ローレベル”が“ハイレベル”であることを特
徴とするチャタリング除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3034924A JPH04274613A (ja) | 1991-03-01 | 1991-03-01 | チャタリング除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3034924A JPH04274613A (ja) | 1991-03-01 | 1991-03-01 | チャタリング除去回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04274613A true JPH04274613A (ja) | 1992-09-30 |
Family
ID=12427757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3034924A Pending JPH04274613A (ja) | 1991-03-01 | 1991-03-01 | チャタリング除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04274613A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6873216B2 (en) | 2001-10-18 | 2005-03-29 | Nec Corporation | Chattering eliminating apparatus including oscillation circuit using charging and discharging operations |
| WO2008004422A1 (en) * | 2006-07-03 | 2008-01-10 | Toshiba Kikai Kabushiki Kaisha | Digital filter device, phase detection device, position detection device, ad conversion device, zero cross detection device, and digital filter program |
| WO2013018350A1 (ja) * | 2011-08-03 | 2013-02-07 | パナソニック株式会社 | 指令検出装置 |
| CN109995348A (zh) * | 2019-05-17 | 2019-07-09 | 武汉大势智慧科技有限公司 | 一种低延时脉冲消抖电路的构建方法 |
-
1991
- 1991-03-01 JP JP3034924A patent/JPH04274613A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6873216B2 (en) | 2001-10-18 | 2005-03-29 | Nec Corporation | Chattering eliminating apparatus including oscillation circuit using charging and discharging operations |
| WO2008004422A1 (en) * | 2006-07-03 | 2008-01-10 | Toshiba Kikai Kabushiki Kaisha | Digital filter device, phase detection device, position detection device, ad conversion device, zero cross detection device, and digital filter program |
| US8468187B2 (en) | 2006-07-03 | 2013-06-18 | Toshiba Kikai Kabushiki Kaisha | Digital filter device, phase detection device, position detection device, AD conversion device, zero cross detection device, and digital filter program |
| WO2013018350A1 (ja) * | 2011-08-03 | 2013-02-07 | パナソニック株式会社 | 指令検出装置 |
| CN109995348A (zh) * | 2019-05-17 | 2019-07-09 | 武汉大势智慧科技有限公司 | 一种低延时脉冲消抖电路的构建方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6535057B2 (en) | Programmable glitch filter | |
| JPH0563525A (ja) | パルス幅可変回路 | |
| JPH10145197A (ja) | 入力信号読み取り回路 | |
| JPH04274613A (ja) | チャタリング除去回路 | |
| EP0471390A2 (en) | A frequency divider circuit | |
| US6064704A (en) | Digital pulse filtering circuit | |
| JPH0854418A (ja) | トリガ回路 | |
| US5200649A (en) | Flip-flop circuit with decreased time required from take in of data input to setting of data output | |
| JPH07162294A (ja) | パルス計数回路およびパルス切換回路 | |
| KR100236083B1 (ko) | 펄스 발생회로 | |
| JPH06232699A (ja) | パルス発生装置 | |
| JP2693648B2 (ja) | 逓倍装置 | |
| JPS63220617A (ja) | ノイズ除去回路 | |
| JP3662411B2 (ja) | トリガ回路 | |
| JP3074953B2 (ja) | ピーク検出回路 | |
| JPH03231508A (ja) | グリッジ除去回路 | |
| JPH08242153A (ja) | ラッチ回路 | |
| JPH02272820A (ja) | 単安定マルチバイブレータ | |
| JPS5934188Y2 (ja) | 信号入力回路 | |
| JPS6076808A (ja) | クロツク整形回路 | |
| SU1538233A1 (ru) | Генератор импульсов | |
| JPH10126231A (ja) | チャタリング除去回路 | |
| KR940002744B1 (ko) | 수동 리셋 스위치에 의한 고정밀 미세 단일 펄스 발생회로 | |
| JP2723741B2 (ja) | 半導体集積回路のクロック発生回路 | |
| KR820000014B1 (ko) | 채터링 방지회로 |