JP2020161572A - 配線基板及び配線基板の製造方法 - Google Patents

Abstract

【課題】半導体素子を良好に実装することが可能で、半導体素子実装工程での収率低下を抑制し、且つ、半導体素子との高い接続信頼性を兼ね備えた配線基板及び配線基板の製造方法を提供すること。【解決手段】第１配線基板１と、第１配線基板１に接合された、前記第１配線基板１より微細な配線が形成された第２配線基板３を備え、第２配線基板３の第１配線基板１との接合面とは反対側の面に半導体素子４が実装される配線基板２３において、第２配線基板３の、半導体素子４が実装される側の面に形成された半導体素子４との接合のための電極１１が、該面から突出した凸形状であることを特徴とする配線基板である。【選択図】図１

Description

本発明は、配線基板及び配線基板の製造方法に関する。

近年半導体装置の高速、高集積化が進む中で、ＦＣ−ＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ-Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）用配線基板に対しても、半導体チップとの接続端子の狭ピッチ化、基板配線の微細化が求められている。一方、ＦＣ−ＢＧＡ用配線基板とマザーボードとの接続は、従来とほぼ変わらないピッチの接続端子での接続が要求されている。この半導体チップと接続端子の狭ピッチ化、基板配線の微細化のため、シリコン上に配線形成してチップ接続用の基板（シリコンインターポーザ）として、それぞれＦＣ−ＢＧＡ用配線基板に接続する方式が特許文献１に開示されている。また、ＦＣ−ＢＧＡ用配線基板の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、化学機械研磨）等で平坦化してから微細配線を形成する方式が特許文献２に開示されている。また、支持基板の上に微細な配線層を形成しＦＣ−ＢＧＡ基板に搭載した後、支持基板を剥離することで狭ピッチな配線基板な形成する方式が特許文献３に開示されている。

特開２００２−２８０４９０号 特開２０１４−２２５６７１号 国際公開番号 ＷＯ ２０１８／０４７８６１

シリコンインターポーザ方式は、シリコンウェハを利用して、半導体前工程用の設備を用いて製作している。シリコンウェハは形状、サイズに制限があり、１枚のウェハから製作できるインターポーザの数が少なく、製造設備も高価であるため、インターポーザも高価となる。また、シリコンウェハが半導体であることから、伝送特性も劣化するという問題がある。
また、ＦＣ−ＢＧＡ用配線基板の表面の平坦化を行いその上に微細配線層を形成する方式においては、シリコンインターポーザの伝送特性劣化の問題は無いが、ＦＣ−ＢＧＡ用配線基板の製造不良と難易度の高い微細配線形成時の不良との合算で収率が低下する問題や、ＦＣ−ＢＧＡ用配線基板の反り、歪みによる半導体素子の実装に対する問題がある。

また、支持基板の上に微細な配線層を形成しＦＣ−ＢＧＡ基板に搭載する方式では、伝送特劣化の問題や、ＦＣ−ＢＧＡ用配線基板と微細な配線層を別々に形成するため合算で収率が低下する問題はない。しかしながら、ＦＣ−ＢＧＡ用配線基板に搭載した後、支持基板を剥離するため、剥離面に形成される接合用電極の形状に対して、支持基板の表層が配線基板の表面に転写されることに起因して平坦形状は得易いが、例えば凹凸形状を有する接合用電極を得ることが困難であるという問題があった。
半導体素子の配線基板への狭ピッチの実装では熱と圧力によって、柱状の銅の先端のはんだを溶融固着し半導体素子と配線基板を接合するＴＣＢ（Ｔｈｅｒｍａｌ Ｃｏｍｐｒｅｓｓｉｏｎ Ｂｏｎｄｉｎｇ：熱圧着）が用いられる。この時、配線基板の接合用電極が平面形状であると、溶融したはんだが流れやすく、他の接続部と接触し短絡によって大きく収率が低下する。また、平面形状では接合後は接合用電極の端部に応力が集中するため、熱変化などの環境に対する信頼性が低くなる。

本発明は、上記問題に鑑みなされたものであり、半導体素子を良好に実装することが可能で、半導体素子実装工程での収率低下を抑制し、且つ、半導体素子との高い接続信頼性を兼ね備えた配線基板及び配線基板の製造方法を提供することを目的としている。

上記の課題を解決する手段として、本発明の一態様に係る配線基板は、第１配線基板と、前記第１配線基板に接合された、前記第１配線基板より微細な配線が形成された第２配線基板を備え、前記第２配線基板の前記第１配線基板との接合面とは反対側の面に半導体素子が実装される配線基板において、
前記第２配線基板の、前記半導体素子が実装される側の面に形成された前記半導体素子との接合のための電極が、該面から突出した凸形状であることを特徴とする配線基板である。

上記配線基板は、半導体素子をフリップチップ実装方式により実装するための配線基板であり得る。
また、上記第２配線基板の半導体素子が実装される側の面の、前記半導体素子との接合のための電極を除く領域には無機絶縁層が形成されていてもよい。
上記無機絶縁層は例えばシリコンナイトライドからなる。
また、上記第２配線基板は、配線層と絶縁樹脂層とにより形成された多層配線層を含み、上記無機絶縁層は、前記多層配線層の前記半導体素子が実装される側の最表層をなす前記絶縁樹脂層上に形成され得る。
上記第２配線基板の半導体素子との接合のための電極は、第２配線基板表面から０．１μｍ以上５μｍ以下の高さで突出した凸形状であるのが好ましい。

また、本発明の他の態様に係る配線基板の製造方法は、第１配線基板と、前記第１配線基板に接合された、前記第１配線基板より微細な配線が形成された第２配線基板とを備え、前記第２配線基板の前記第１配線基板との接合面とは反対の面に半導体素子が実装される配線基板の製造方法であって、
支持体の一面上に剥離層を形成する工程と、該剥離層上に無機絶縁層を形成する工程と、該無機絶縁層をパターニングする工程と、該パターニングにより上記無機絶縁層が除去された領域に上記半導体素子との接合のための第１電極を形成する工程と、上記第１電極及び上記無機絶縁層上に絶縁樹脂層と配線層からなる多層配線層を形成する工程と、上記多層配線層の上記支持体とは反対側の面に上記第１配線基板との接合のための第２電極を形成する工程と、を有する上記第２配線基板を形成する工程と、
上記第１配線基板の一方の面に前記第２配線基板との接合のための第３電極を形成し、上記第２配線基板と上記第１配線基板を、上記第３電極と上記第２電極とで接合する工程と、
上記支持体を上記剥離層により上記第２配線基板から剥離し、その後上記第１電極と上記無機絶縁層を表面に露出させる工程と
上記無機絶縁層をドライエッチングすることで上記第１電極を凸形状にする工程と、を含むことを特徴とする。

上記配線基板の製造方法において、上記無機絶縁層をパターニングする工程が、上記無機絶縁層上にレジストパターンを形成する工程と、該レジストパターンをマスクとしてドライエッチングする工程とを含み、上記第１電極を形成する工程において、上記第１電極を上記無機絶縁層よりも厚く形成するのが好ましい。
上記無機絶縁層をドライエッチングすることで上記第１電極を凸形状にする工程において、上記無機絶縁層を残存させるようにドライエッチングを行っても、上記無機絶縁層を全て除去して絶縁樹脂層を露出させるようにドライエッチングを行ってもよい。
上記無機絶縁層は、例えばシリコンナイトライドをＣＶＤ法で蒸着することにより形成される。
上記支持体は好ましくはガラスである。
上記無機絶縁層の開口部は、上記半導体素子が接合される領域の平面視において上記最表層をなす絶縁樹脂層の開口部と略同一形状となるように形成するのが好ましい。

本発明によれば、支持体の上に微細な配線層を形成しＦＣ−ＢＧＡ基板に搭載する方式においても凸形状を有する接合電極の作製が可能となる。そのため、半導体素子実装工程での収率低下を抑制し、且つ、半導体素子との高い接続信頼性を兼ね備えた配線基板及び配線基板の製造方法を提供することが可能となる。

本発明の一実施形態に係る配線基板に半導体素子を実装した構成を示す断面図である。 本発明の一実施形態に係る第２配線基板が支持体上に形成された構成を示す断面図である。 本発明の一実施形態に係る第２配線基板の製造工程の一例を示す断面図である。 本発明の一実施形態に係る第１配線基板と第２配線基板の接合工程の一例を示す断面図である。 本発明の一実施形態に係る配線基板の製造方法の一例における図４（ｅ）のＡ部を拡大した断面図である。 比較例に係る配線基板の製造方法における図４（ｅ）のＡ部に相当する部分を拡大した断面図である。 本発明の一実施形態に係る配線基板及び比較例の配線基板の作用効果を説明する図４（ｅ）のＡ部に相当する部分を拡大した断面図である。

以下に、本発明の一実施形態に関わる配線基板について図面を参照して説明する。ただし、以下に説明する各図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適宜省略する。また、各図面は説明を容易にするために適宜誇張して表現している。
図１は、本発明の一実施形態に係る配線基板（ＦＣ−ＢＧＡ配線基板）に半導体素子を実装した半導体パッケージの一例を示す断面図である。本実施形態においてはＦＣ−ＢＧＡ用配線基板１が上記第１配線基板であり、インターポーザ３が上記第２配線基板である。

本発明の一実施形態に係る半導体パッケージは、ＦＣ−ＢＧＡ用配線基板（第１配線基板）１の一方の面に、樹脂と配線とが積層されてなるビルドアップ配線層のみで形成された微細配線層を備えた薄いインターポーザ（第２配線基板）３が、はんだバンプまたは銅ポスト（銅ピラー）または金バンプなどで接合（インターポーザ‐ＦＣ−ＢＧＡ接合部１９）されている。また、ＦＣ−ＢＧＡ用配線基板１とインターポーザ３との間隙が絶縁性の接着部材としてのアンダーフィル２で埋め込まれている。さらにインターポーザ３の、ＦＣ−ＢＧＡ用配線基板１とは逆側の面に半導体素子４が銅ピラー２１ａ（図７参照）及びその先端のはんだ２１ｂ（図７参照）で接合（接合部２１）され、半導体素子４とインターポーザ３との間隙がアンダーフィル２２で埋め込まれている。

アンダーフィル２は、ＦＣ−ＢＧＡ用配線基板１とインターポーザ３とを固定するため及びインターポーザ‐ＦＣ−ＢＧＡ接合部１９を封止するために用いられる接着材料である。アンダーフィル２としては、例えば、エポキシ樹脂、ウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が用いられる。アンダーフィル２は、液状の樹脂を充填させることで形成される。

アンダーフィル２２は半導体素子４とインターポーザ３とを固定するため及び接合部２１を封止するために用いられる接着材料であり、アンダーフィル２と同様の材料で構成される。またこれら毛細管現象を利用して接合後に液状の樹脂を充填させるアンダーフィル２及び／またはアンダーフィル２２の代わりに、接合前にシート状のフィルムを予め配置し、接合時に空間を充填する異方性導電フィルム（ＡＣＦ）または、フィルム状接続材料（ＮＣＦ）や、接合前に液状の樹脂を予め配置し接合時に空間を充填する非導電ペースト（ＮＣＰ）などを用いてもよい。

インターポーザ３と半導体素子４との接合部２１の個々の間隔は、インターポーザ‐ＦＣ−ＢＧＡ接合部１９の個々の間隔よりも狭いことが一般的である。そのため、インターポーザ３において、半導体素子４を接合する側の方が、ＦＣ−ＢＧＡ用配線基板１と接合する側よりも微細な配線が必要となる。例えば、現在のハイバンドメモリ（ＨＢＭ）の使用に対応するためには、インターポーザ３では配線幅を２μｍ以上６μｍ以下にする必要がある。特性インピーダンスを５０Ωにあわせるためには、配線幅が２μｍ、配線高さ２μｍの場合、配線間の絶縁膜厚は２.５μｍとなる。配線も含めたい１層の厚さは４.５μｍとなり、この厚さで５層のインターポーザ３を形成する場合、インターポーザ３は、総厚２５μｍ程度のインターポーザ３となる。

前記の通り、インターポーザ３の厚みは総厚２５μｍ程度と薄く、そのままの状態ではＦＣ−ＢＧＡ用配線基板１と接合するのが困難であるため、支持体５を用いて剛直性を担保することが有効である。また、２μｍ程度の幅と高さを有する配線を形成するには、平坦な支持体５が必要となる。上記理由により、図２に示すように、インターポーザ３は、剛直で平坦な支持体５上に剥離層６と保護層７とシード層８を介して形成される。なお、支持体上には剥離層６、保護層７、シード層８以外の層を設けてもよい。

次に図３（ａ）から図３（ｎ）を用いて、本発明の一実施形態に係る支持体５上へのインターポーザ（第２配線基板）３の製造工程の一例を説明する。
まず、図３（ａ）に示すように、支持体５の一方の面に、後の工程で支持体５を剥離するために必要な剥離層６を形成する。

剥離層６は、例えば、ＵＶ光などの光を吸収して発熱、もしくは、変質によって剥離可能となる樹脂でもよく、熱によって発泡により剥離可能となる樹脂でもよい。ＵＶ光などの光によって剥離可能となる樹脂を用いる場合、剥離層６を設けた側とは反対側の面から支持体５に光を照射して、インターポーザ３と、ＦＣ−ＢＧＡ用配線基板１との接合体から支持体５を取り去る。この場合、支持体５は、透明性を有する必要があり、例えばガラスを用いることができる。ガラスは平坦性に優れており、インターポーザ３の微細なパターン形成に適している。また、ガラスはＣＴＥ（ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ、熱膨張率）が小さく歪みにくいことから、パターン配置精度及び平坦性の確保に優れている。支持体５としてガラスを用いる場合、ガラスの厚さは、製造プロセスにおける反りの発生を抑制する観点から厚い方が望ましく、例えば０．７ｍｍ以上、好ましくは１．１ｍｍ以上の厚みである。また、ガラスのＣＴＥは３ｐｐｍ以上１５ｐｐｍ以下が好ましく、ＦＣ−ＢＧＡ用配線基板１、半導体素子４のＣＴＥの観点から９ｐｐｍ程度がより好ましい。一方、剥離層６に前記熱によって発泡する樹脂を用いた場合は、インターポーザ３と、ＦＣ−ＢＧＡ用配線基板１との接合体を加熱する事で支持体５を取り去る。この場合、支持体５には、歪みの少ない例えばメタルやセラミックスなどを用いることができる。本発明の一実施形態では、剥離層６としてＵＶ光を吸収して剥離可能となる樹脂を用い、支持体５にはガラスを用いる。

次いで、図３（ｂ）に示すように、剥離層６の上に保護層７を形成する。保護層７は、後の工程で支持体５を剥離する際にインターポーザ３を保護するための層であり、例えば、エポキシ樹脂、アクリル樹脂、ウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂であり、インターポーザ３を支持体５から剥離後に除去可能な樹脂である。保護層７については、スピンコート、ラミネート法等により、樹脂の形状に応じて適宜形成してよい、本発明の一実施形態ではアクリル系樹脂をラミネート法により形成している。

次いで、図３（ｃ）に示すように、真空中で、保護層７上にシード層８を形成する。シード層８は配線形成において、電解めっきの給電層として作用する。シード層８は、例えば、スパッタ法、またはＣＶＤ法などにより形成され、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＺｎＯ、ＰＺＴ、ＴｉＮ、Ｃｕ_３Ｎ_４、Ｃｕ合金などを単体でもしくは複数組み合わせて適用することができる。本発明では、電気特性、製造の容易性の観点およびコスト面を考慮して、チタン層、続いて銅層を順次スパッタリング法で形成する。チタンと銅層の合計の膜厚は、電解めっきの給電層として１μｍ以下とするのが好ましい。本発明の一実施形態ではＴｉ：５０ｎｍ、Ｃｕ：３００ｎｍを形成した。

次いで、図３（ｄ）に示すように、シード層８上に無機絶縁層９を形成する。無機絶縁層９は絶縁性、後の工程でのエッチング性の観点からアルミナ、シリカ、シリコンナイトライド、タンタルオキサイド、などから選択することが出来る。より好ましくは、ドライエッチング性に優れることから無機絶縁層９はシリコンナイトライドであることが望ましい。これら無機絶縁層９の厚みは０．０１μｍ以上１０μｍ以下であることが望ましい。第１電極の凸部の高さを好ましい高さである０．１μｍ以上とするには、無機絶縁層９を少なくとも０．１μｍの厚さに形成することが必要であり、１０μｍ以上とすると、成膜時間がかかりすぎて量産性に欠けるからである。無機絶縁層９の成膜方法としては、真空蒸着法、スパッタリング法、イオンプレーティング法、ＭＢＥ法、レーザーアブレーション法、ＣＶＤ法が挙げられるが、本発明においては限定されない。

次に図３（ｅ）に示すように無機絶縁層９上にレジストパターン１０を形成し、そのレジストパターン１０をマスクとして無機絶縁層９のエッチングを行う。レジストパターン１０は公知のフォトリソグラフィー法によって形成が可能である。即ち、レジストパターン１０は後の電解めっき層が形成される部分が露出するように位置あわせの上、露光、現像処理することによってパターニングすることができる。ここで、無機絶縁層９のエッチング方法は化学エッチング法、ドライエッチング法等、いずれも公知の方法を用いることができる。テーパー角制御の観点から異方性エッチングが容易なドライエッチングがより望ましい。

その後、図３（ｆ）のように、電解めっきにより導体層（第１電極）１１を形成する。導体層１１は半導体素子４と接合用の電極となる。電解めっき法は電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。電解銅めっきの厚みは、回路の接続信頼性、及び、製造コストの観点から、１μm以上３０μm以下であることが望ましい。本発明においては、導体層１１の形状制御性のため、無機絶縁層９よりも厚く形成する。その後、図３（ｇ）に示すようにレジストパターン１０を除去する。

次に、図３（ｈ）に示すように絶縁樹脂層１２を形成する。絶縁樹脂層１２は導体層１１が絶縁樹脂層１２の層内に埋め込まれるように形成する。本実施形態では、絶縁樹脂層１２として例えば、感光性のエポキシ系樹脂をスピンコート法により形成する。感光性のエポキシ樹脂は比較的低温で硬化することができ、形成後の硬化による収縮が少ないため、その後の微細パターン形成に優れる。絶縁樹脂層１２としては、感光性のエポキシ系樹脂を用いてスピンコート法により形成する他、絶縁樹脂フィルムを真空ラミネータで圧縮キュアを行って形成することも可能であり、この場合は平坦性の良い絶縁膜を形成することができる。その他、例えばポリイミドを絶縁樹脂として用いることも可能である。

次に、図３（ｉ）に示すように、フォトリソグラフィーにより、絶縁樹脂層１２に開口部を形成する。該開口部は、導体層１１の一部を露出するように形成する。該開口部に対して、現像時の残渣除去を目的として、プラズマ処理を行ってもよい。
次に、図３（ｊ）に示すように、該絶縁樹脂層１２の開口部により露出した導体層１１上及び上記絶縁樹脂層１２上の少なくともその上層に導体層が形成される領域にシード層１３を設ける。シード層１３の構成については前述したシード層８と同様で、適宜構成、厚みを変更可能である。本発明の一実施形態ではＴｉ：５０ｎｍ、Ｃｕ：３００ｎｍをスパッタリング法で形成する。

次に、図３（ｋ）に示すように、シード層１３上にレジストパターン１４を形成し、その開口部に電解めっきにより導体層（配線層）１５を形成する。導体層１５は、インターポーザ３の内部の配線層となる。本発明の一実施形態では導体層１５を銅により形成した。その後、図３（ｌ）に示すようにレジストパターン１４を除去する。その後、不要なシード層１３をエッチング除去する。
次に、図３（ｈ）から図３（ｌ）の工程を繰り返し、図３（ｍ）に示すような、導体層（配線層）１５が多層化された基板を得る。最表面に形成される導体層（第２電極）１６は、ＦＣ−ＢＧＡ用配線基板１との接合用の電極となる。
次に、図３（ｎ）に示すように、インターポーザ３に最表面絶縁樹脂層１７を形成し、該最表面絶縁樹脂層１７には、フォトリソグラフィーにより、導体層１６の少なくとも一部を露出させる開口部を形成する。本発明の実施形態では、感光性エポキシ樹脂を使用して最表面絶縁樹脂層１７を形成する。なお、最表面絶縁樹脂層１７は絶縁樹脂層１２と同一材料でも構わない。

次に、図３（ｏ）に示すように導体層１６の表面の酸化防止とはんだバンプの濡れ性をよくするため、表面処理層１８を設けてもよい。本発明の実施形態では、表面処理層１８として無電解Ｎｉ／Ｐｄ／Ａｕめっきを成膜する。なお、表面処理層１８には、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｉｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ 水溶性プレフラックスによる表面処理）膜を形成してもよい。また、無電解スズめっき、無電解Ｎｉ／Ａｕめっきなどから適宜用途に応じて選択しても良い。
次に、図３（ｐ）に示すように、表面処理層１８上に、はんだ材料を搭載した後、一度溶融冷却して固着させることで、はんだバンプ等からなるインターポーザ３側の接合部１９ａを得る。これにより、支持体５上に形成されたインターポーザ（第２配線基板）３が完成する。

続けて、図４（ａ）から図４（ｅ）を用いて、支持体５上に形成されたインターポーザ（第２配線基板）３とＦＣ−ＢＧＡ用配線基板（第１配線基板）１の本発明の一実施形態に係る接合工程の一例を説明する。
図４（ａ）に示すように、インターポーザ３側の接合部１９ａに合わせてはんだバンプ等からなるＦＣ−ＢＧＡ用配線基板側の接合部１９ｂを設計し、製造したＦＣ−ＢＧＡ用配線基板１に対して、支持体５上に形成されたインターポーザ３を配置し、図４（ｂ）に示すように、支持体５上に形成されたインターポーザ３とＦＣ−ＢＧＡ用配線基板１を接合した後、アンダーフィル２を充填し、インターポーザ３とＦＣ−ＢＧＡ用配線基板１の固定及び接合部の封止を行う。
次に図４（ｃ）に示すように、支持体５を剥離する。剥離層６は、ＵＶ光をレーザ光２０で照射して剥離する。支持体５の背面より、すなわち、支持体５のＦＣ−ＢＧＡ用配線基板１とは逆側の面からレーザ光２０を支持体５との界面に形成された剥離層６に照射し剥離可能な状態とすることで、図４（ｄ）に示すように支持体５を取り外すことが可能となる。

次に、保護層７とシード層８を除去し、図４（ｅ）に示すような基板を得る。本発明の実施形態では、保護層７は、アクリル系樹脂を用いており、アルカリ系溶剤（１％ＮａＯＨ、２．３％ＴＭＡＨ）によって除去することができる。更に、シード層８は、保護層７側からチタンと銅を用いており、それぞれアルカリ系のエッチング剤と、酸系のエッチング剤にて溶解除去することができる。このようにして、インターポーザ（第２配線基板）３とＦＣ−ＢＧＡ用配線基板（第１配線基板）１が接合される。
続いて、図４（ｅ）のＡ部を拡大した図５（ａ）から図５（ｄ）を用いて、配線基板における半導体素子４との接合電極である導体層（第１電極）１１の形成工程について説明する。

図５（ａ）に示すように、支持体５上に形成されたインターポーザ３とＦＣ−ＢＧＡ用配線基板１を接合した後、支持体５を剥離し、保護層７とシード層８を除去したことにより、無機絶縁層９と導体層１１が上部表面に露出した状態となる。
この状態に対して、図５（ｂ）に示すように無機絶縁層９のみを選択的にエッチングを行う。エッチング方法は化学エッチング法、ドライエッチング法等、いずれも公知の方法を用いることができる。より好ましくは、エッチングレートの選択比が取りやすく、異方性エッチングが容易なドライエッチングが望ましい。例えば、無機絶縁層９にシリコンナイトライドを用いた場合、フッ素系のガスを用いてドライエッチングを実施すると導体層１１をエッチングすることなく、無機絶縁層９をエッチング可能である。

図５（ｃ）の示すように、無機絶縁層９をエッチングすることで導体層１１を凸形状にすることが可能となる。また、図５（ｄ）に示すように、無機絶縁層９を全てエッチングすることによっても凸形状が可能である。無機絶縁層９を残存させるようにエッチングを行う場合、残存する無機絶縁層９の厚さは０．０１μｍ以上１０μｍ以下であることが望ましい。０．０１μｍ以下である場合、無機絶縁層９が連続膜として成り立たず層としての機能が発現せず、１０μｍ以上の場合、最初に無機絶縁層９を形成する時に成膜時間がかかりすぎて量産性に欠けるからである。凸形状の高さは、半導体素子４の接合電極の設計に応じてエッチング量を適宜調整することにより制御できる。絶縁樹脂層１２の表面粗さに対して十分に突出した凸形状を得るためには、０．１μｍ以上とするのが望ましい。また、凸形状の高さを達成するために最初に形成する無機絶縁層９に必要とされる厚さを考慮すると、量産性の観点から５μｍ以下であることが望ましい。
この後、表面に露出した導体層１１上に、酸化防止とはんだバンプの濡れ性をよくするため、無電解Ｎｉ／Ｐｄ／Ａｕめっき、ＯＳＰ、無電解スズめっき、無電解Ｎｉ／Ａｕめっきなどの表面処理を施してもよい。以上により配線基板２３（図１参照）が完成する。

＜作用効果＞
次に、上述したような配線基板２３の構成とその製造方法を用いた場合の作用効果について、図６（比較例）、及び、図７を参照にして説明する。
図６は、無機絶縁層９を形成せずに作製した配線基板の拡大図である。この配線基板の上部表面は絶縁樹脂層１２と導体層１１からなり、その形状面は支持体５から転写されるため平坦面となる。これを比較例とする。
本発明の実施形態である構成（図５（ｃ））、及び、比較例の構成（図６）に対して、半導体素子４を接合したものをそれぞれ図７（ａ）、及び、図７（ｂ）に示す。

図７（ｂ）に示すように、比較例の導体層１１の場合、半導体素子の銅ピラー２１ａ先端のはんだ２１ｂとは平面のみで接合することとなる。この場合、環境温度変化などに起因する応力が発生すると、その力は導体層１１とはんだ２１ｂが接触する端部に集中し、クラックが発生しやすくなり信頼性が低下する。
一方、図７（ａ）に示すように、本発明の実施形態においては導体層１１が凸形状であるため、導体層１１の側面に渡ってはんだ２１ｂと接触することが可能となる。この場合、応力が発生したとしても、その応力は一点に集中することなく分散されるため、高い信頼性を得ることが可能となる。また比較例に対して、導体層１１と銅ピラー２１ａ先端のはんだ２１ｂとの接触面積が多くなるため電気抵抗値を低く安定させることができる。

上述の実施形態は一例であって、その他、具体的な細部構造などについては適宜に変更可能であることは勿論である。

本発明は、主基板とＩＣチップとの間に介在するインターポーザ等を備えた配線基板を有する半導体装置に利用可能である。

１ ＦＣ−ＢＧＡ用配線基板（第１配線基板）
２、２２ アンダーフィル
３ インターポーザ（第２配線基板）
４ 半導体素子
５ 支持体
６ 剥離層
７ 保護層
８、１３ シード層
９ 無機絶縁層
１０、１４ レジストパターン
１１ 導体層（第１電極）
１２ 絶縁樹脂層
１５ 導体層（配線層）
１６ 導体層（第２電極）
１７ 最表面絶縁樹脂層
１８ 表面処理層
１９ インターポーザ‐ＦＣ−ＢＧＡ接合部
１９ａ インターポーザ側の接合部
１９ｂ ＦＣ−ＢＧＡ用配線基板側の接合部
２０ レーザ光
２１ 半導体素子‐インターポーザ接合部
２１ａ 銅ピラー
２１ｂ はんだ
２３ 配線基板

Claims (13)

1. 第１配線基板と、
   前記第１配線基板に接合された、前記第１配線基板より微細な配線が形成された第２配線基板を備え、
   前記第２配線基板の前記第１配線基板との接合面とは反対側の面に半導体素子が実装される配線基板において、
   前記第２配線基板の、前記半導体素子が実装される側の面に形成された前記半導体素子との接合のための電極が、該面から突出した凸形状であることを特徴とする配線基板。
2. 前記半導体素子がフリップチップ実装方式により実装される配線基板であることを特徴とする請求項１記載の配線基板。
3. 前記半導体素子が実装される側の面の、前記半導体素子との接合のための電極を除く領域に無機物質からなる無機絶縁層が形成されていることを特徴とする請求項１または２に記載の配線基板。
4. 前記無機絶縁層はシリコンナイトライドからなることを特徴とする請求項３に記載の配線基板。
5. 前記第２配線基板は、配線層と絶縁樹脂層とにより形成された多層配線層を含み、
   前記無機絶縁層は、前記多層配線層の前記半導体素子が実装される側の最表層をなす前記絶縁樹脂層上に形成されていることを特徴とする請求項３または４に記載の配線基板。
6. 前記第２配線基板の前記半導体素子との接合のための電極は、前記第２配線基板表面から０．１μｍ以上５μｍ以下の高さで突出した凸形状であることを特徴とする請求項１〜５のいずれか一項に記載の配線基板。
7. 第１配線基板と、前記第１配線基板に接合された、前記第１配線基板より微細な配線が形成された第２配線基板とを備え、前記第２配線基板の前記第１配線基板との接合面とは反対の面に半導体素子が実装される配線基板の製造方法であって、
   支持体の一面上に剥離層を形成する工程と、
   前記剥離層上に無機絶縁層を形成する工程と、
   前記無機絶縁層をパターニングする工程と、
   前記パターニングにより前記無機絶縁層が除去された領域に前記半導体素子との接合のための第１電極を形成する工程と、
   前記第１電極及び前記無機絶縁層上に絶縁樹脂層と配線層からなる多層配線層を形成する工程と、
   前記多層配線層の前記支持体とは反対側の面に前記第１配線基板との接合のための第２電極を形成する工程と、を有する前記第２配線基板を形成する工程と、
   前記第１配線基板の一方の面に前記第２配線基板との接合のための第３電極を形成し、前記第２配線基板と前記第１配線基板を、前記第３電極と前記第２電極とで接合する工程と、
   前記支持体を前記剥離層により前記第２配線基板から剥離し、その後前記第１電極と前記無機絶縁層を表面に露出させる工程と
   前記無機絶縁層をドライエッチングすることで前記第１電極を凸形状にする工程と、を含むことを特徴とする配線基板の製造方法。
8. 前記無機絶縁層をパターニングする工程が、前記無機絶縁層上にレジストパターンを形成する工程と、該レジストパターンをマスクとしてドライエッチングする工程とを含み、
   前記第１電極を形成する工程において、前記第１電極を前記無機絶縁層よりも厚く形成することを特徴とする請求項７に記載の配線基板の製造方法。
9. 前記第１電極を凸形状にする工程において、前記無機絶縁層を残存させるようにドライエッチングすることを特徴とする請求項７または８に記載の配線基板の製造方法。
10. 前記第１電極を凸形状にする工程において、前記絶縁樹脂層を露出させるように前記無機絶縁層をドライエッチングすることを特徴とする請求項７または８に記載の配線基板の製造方法。
11. 前記無機絶縁層を、シリコンナイトライドをＣＶＤ法で蒸着させることにより形成することを特徴とする請求項７〜１０のいずれか一項に記載の配線基板の製造方法。
12. 前記支持体はガラスであることを特徴とする請求項７〜１１のいずれか一項に記載の配線基板の製造方法。
13. 前記無機絶縁層の開口部を、前記半導体素子が接合される領域の平面視において前記最表層をなす絶縁樹脂層の開口部と略同一形状となるように形成することを特徴とする請求項７〜１２のいずれか一項に記載の配線基板の製造方法。

Images