JP7407534B2 - モータ制御装置およびモータシステム - Google Patents

Description

本発明は、モータ制御装置およびモータシステムに関する。

特許文献１には、インバータ回路の直流部に挿入した１つのシャント抵抗を用いて、３相のモータを制御するためのＵ，Ｖ，Ｗ各相の電流を検出する技術が開示されている。この方式で３相の全ての電流を検出するには、モータを駆動するための各相に対応するＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ，パルス幅変調）信号について、ＰＷＭ信号（キャリア）の１周期内において、２相以上の電流を検出できるように各相のＰＷＭ信号（通電パターン）を発生させる必要がある。

特開２０１５－８４６３２号公報

しかしながら、従来の技術では、ＰＷＭ信号の位相が変化すると、それに応じて、直流母線に流れる電流に歪みが生じて、大きなノイズが重畳したような波形になる。この電流の歪みは、騒音の原因となり、モータに接続されるアプリケーションによっては、ユーザに不快感を与える場合があるという課題がある。以下、この課題について、図を用いて詳細に説明する。

図９および図１０は、３相のブラシレスモータの相電流を検出するために各相のＰＷＭ信号の位相を調整するパルス位相調整方法を説明するための図である。
図１１は、パルス位相調整方法に基づいて生成したＰＷＭ信号によってモータを駆動したときのモータの電流波形を示す図である。

図９および図１０に示すように、従来のパルス位相調整方法では、例えば、各相のＰＷＭ信号波形の中心点が揃うように、各相のＰＷＭ信号の位相が調整される。

図９において、Ｕ相のＰＷＭ信号Ｕのデューティ比Ｕｄｕは、Ｖ相のＰＷＭ信号Ｖのデューティ比Ｖｄｕよりも高い値である。すなわち、図９では、変化点ｔ４でＵ相のＰＷＭ信号Ｕが変化し、変化点ｔ５でＶ相のＰＷＭ信号Ｖが変化している。一方、図１０において、Ｕ相のＰＷＭ信号Ｕのデューティ比Ｕｄｕは、Ｖ相のＰＷＭ信号Ｖのデューティ比Ｖｄｕよりも低い値である。すなわち、図１０では、変化点ｔ４でＶ相のＰＷＭ信号が変化し、変化点ｔ５でＵ相のＰＷＭ信号が変化している。

ここで、例えば、図９に示すパターンのＰＷＭ周期から図１０に示すパターンのＰＷＭ周期に切り替わった場合を考える。

図９において、通電時間Ｔ２１に第１電流検出タイミングＴｍ１を設定し、通電時間Ｔ２２に第２電流検出タイミングＴｍ２を設定する。同様に、図１０において、通電時間Ｔ２１に第１電流検出タイミングＴｍ１を設定し、通電時間Ｔ２２に第２電流検出タイミングＴｍ２を設定する。これによれば、デューティ比Ｕｄｕとデューティ比Ｖｄｕとの間の大小関係が変化した場合でも、電流検出は可能である。

しかしながら、通電パターンが図９の状態から図１０の状態に変化した場合、複数のＰＷＭ信号のそれぞれが変化するタイミングの、時系列的な並び順が急変する。すなわち、図９の通電パターンでは、各相のＰＷＭ信号のレベルは、Ｕ、Ｖ、Ｗの順で変化するのに対し、図１０の通電パターンでは、デューティ比Ｕｄｕ，Ｖｄｕの大小関係が逆転しているため、各相のＰＷＭ信号のレベルは、Ｖ、Ｕ、Ｗの順で変化する。その結果、図１１に示すように、各相のＰＷＭ信号のレベルの切り替わり順が急変するタイミングにおいて、モータの電流に歪みが生じる。この電流の歪みは、上述のように、騒音の原因となる。

本発明は、上記に鑑みてなされたものであり、騒音を抑制可能なモータ制御装置を提供することを目的とする。

本発明の代表的な実施の形態に係るモータ制御装置は、複数相のコイルを有するモータの各相にそれぞれ対応するＰＷＭ信号を生成する制御部と、前記ＰＷＭ信号に基づいて、各相の前記コイルを駆動するインバータ回路と、前記インバータ回路の直流ラインに直列に接続された電流検出器と、を備え、前記制御部は、前記電流検出器の電流を検出する電流検出部と、前記電流検出部の検出結果に基づいて、各相の前記ＰＷＭ信号のデューティ比を設定するデューティ比設定部と、前記デューティ比設定部によって設定された前記デューティ比に基づいて、各相の前記ＰＷＭ信号を生成するＰＷＭ信号生成部と、を有し、各相の前記ＰＷＭ信号の１周期は、第１期間と残りの第２期間とを含み、各相の前記ＰＷＭ信号は、前記第１期間において、設定された前記デューティ比に応じたタイミングで信号レベルが変化し、前記第２期間において、互いに異なる所定のタイミングで信号レベルが変化し、前記電流検出部は、前記第２期間において、前記電流検出部の電流を検出することを特徴とする。

本発明に係るモータ制御装置によれば、騒音を抑制することが可能となる。

実施の形態１に係るモータシステムの構成例を示す図である。 実施の形態１に係るモータ制御装置による相電流の検出方法の概要を説明するための図である。 実施の形態１に係るモータ制御装置におけるキャリア発生部及びＰＷＭ信号生成部の構成例を示す図である。 実施の形態１に係るモータ制御装置によるキャリアＣ１，Ｃ２の生成原理を説明するための図である。 実施の形態１に係るモータ制御装置によるＰＷＭ信号の生成原理を説明するための図である。 実施の形態１に係るモータ制御装置によるモータ駆動制御処理の流れを示すフローチャートである。 実施の形態２に係るモータ制御装置によって生成されるＰＷＭ信号と相電流の検出タイミングを説明するための図である。 実施の形態２に係るモータ制御装置によって生成されるＰＷＭ信号と相電流の検出タイミングを説明するための図である。 ３相のブラシレスモータの相電流を検出するために各相のＰＷＭ信号の位相を調整するパルス位相調整方法を説明するための図である。 ３相のブラシレスモータの相電流を検出するために各相のＰＷＭ信号の位相を調整するパルス位相調整方法を説明するための図である。 パルス位相調整方法に基づいて生成したＰＷＭ信号によってモータを駆動したときのモータの電流波形を示す図である。

１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。なお、以下の説明では、一例として、発明の構成要素に対応する図面上の参照符号を、括弧を付して記載している。

〔１〕本発明の代表的な実施の形態に係るモータ制御装置（１００，１００Ａ）は、複数相のコイル（Ｌｕ，Ｌｖ，Ｌｗ）を有するモータ（４）の各相（Ｕ，Ｖ，Ｗ）にそれぞれ対応するＰＷＭ信号（Ｕ，Ｖ，Ｗ，ＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，ＷＬ）を生成する制御部（２０，２０Ａ）と、前記ＰＷＭ信号に基づいて、各相の前記コイルを駆動するインバータ回路（２３）と、前記インバータ回路の直流ラインに直列に接続された電流検出器（２４）とを備え、前記制御部は、前記電流検出器の電流を検出する電流検出部（２７）と、前記電流検出部の検出結果に基づいて、各相の前記ＰＷＭ信号のデューティ比を設定するデューティ比設定部（３９）と、前記デューティ比設定部によって設定された前記デューティ比に基づいて、各相の前記ＰＷＭ信号を生成するＰＷＭ信号生成部（３２）と、を有し、各相の前記ＰＷＭ信号の１周期は、第１期間（Ａ）と残りの第２期間（Ｂ）とを含み、各相の前記ＰＷＭ信号は、前記第１期間において、設定された前記デューティ比に応じたタイミング（ｔ１，ｔ２，ｔ３）で信号レベルが変化し、前記第２期間において、互いに異なる固定されたタイミング（ｔ５，ｔ６，ｔ７）で信号レベルが変化し、前記電流検出部は、前記第２期間において、前記電流検出器の電流（Ｓｄ）を検出することを特徴とする。

〔２〕上記〔１〕に記載のモータ制御装置において、前記複数相のコイルは、第１相のコイル（Ｌｕ）、第２相のコイル（Ｌｖ）、および第３相のコイル（Ｌｗ）を含み、前記ＰＷＭ信号は、前記第１相に対応する第１ＰＷＭ信号（ＵＨ，ＵＬ）と、前記第２相に対応する第２ＰＷＭ信号（ＶＨ，ＶＬ）と、前記第３相に対応する第３ＰＷＭ信号（ＷＨ，ＷＬ）とを含み、前記ＰＷＭ信号生成部は、前記第２期間において、前記第１ＰＷＭ信号、前記第２ＰＷＭ信号、前記第３ＰＷＭ信号の順に信号レベルが切り替わるように、前記第１ＰＷＭ信号、前記第２ＰＷＭ信号、および前記第３ＰＷＭ信号を生成し、前記電流検出部は、前記第２期間において、前記第１ＰＷＭ信号が変化してから前記第２ＰＷＭ信号の信号レベルが変化する前の第１タイミング（ｔｕ）において前記電流検出器の電流を検出するとともに、前記第２期間において、前記第２ＰＷＭ信号が変化してから前記第３ＰＷＭ信号の信号レベルが変化する前の第２タイミング（ｔｕｖ）において前記電流検出器の電流を検出してもよい。

〔３〕上記〔１〕または〔２〕に記載のモータ制御装置において、前記制御部は、前記第１期間に対応する周期を有するのこぎり波状の第１キャリア（Ｃ１）と、前記第２期間に対応する周期を有するのこぎり波状の第２キャリア（Ｃ２）とを生成するキャリア発生部（３７）を更に有し、前記ＰＷＭ信号生成部は、前記デューティ比に基づいて設定された第１閾値（Ｕｄｕ１，Ｖｄｕ１，Ｗｄｕ１）と前記第１キャリアのレベルとの比較結果に基づいて、前記第１期間における各相の前記ＰＷＭ信号の信号レベルが切り替わるタイミングを決定し、固定値である第２閾値（Ｕｄｕ２，Ｖｄｕ２，Ｗｄｕ２）と前記第２キャリアのレベルとの比較結果に基づいて、前記第２期間における各相の前記ＰＷＭ信号の信号レベルが切り替わるタイミングを決定してもよい。

〔４〕上記〔１〕または〔２〕に記載のモータ制御装置（１００Ａ）において、前記制御部は、前記第１期間に対応する周期でレベルが増加し、前記第２期間に対応する周期でレベルが減少する三角波状のキャリア（Ｃ）を生成するキャリア発生部（３７Ａ）を更に有し、前記ＰＷＭ信号生成部は、前記デューティ比に基づいて設定された第１閾値（Ｕｄｕ１，Ｖｄｕ１，Ｗｄｕ１）と前記キャリアのレベルとの比較結果に基づいて、前記第１期間において各相の前記ＰＷＭ信号の信号レベルが変化するタイミングを決定し、固定値である第２閾値（Ｕｄｕ２，Ｖｄｕ２，Ｗｄｕ２）と前記キャリアのレベルとの比較結果に基づいて、前記第２期間において各相の前記ＰＷＭ信号の信号レベルが変化するタイミングを決定してもよい。

〔５〕本発明の代表的な実施の形態に係るモータシステム（１）は、上記〔１〕乃至〔４〕の何れか一つに記載のモータ制御装置（１００，１００Ａ）と、前記モータ（４）とを備えることを特徴とする。

２．実施の形態の具体例
以下、本発明の実施の形態の具体例について図を参照して説明する。なお、以下の説明において、各実施の形態において共通する構成要素には同一の参照符号を付し、繰り返しの説明を省略する。

≪実施の形態１≫
図１は、実施の形態１に係るモータシステムの構成例を示す図である。
図１に示されるモータシステム１は、モータ４の回転動作を制御する。モータシステム１が搭載される機器は、例えば、コピー機、パーソナルコンピュータ、冷蔵庫等であるが、当該機器は、これらに限られない。モータシステム１は、モータ４と、モータ制御装置１００とを少なくとも備える。

モータ４は、複数のコイルを有する。モータ４は、例えば、Ｕ相コイルＬｕと、Ｖ相コイルＬｖと、Ｗ相コイルＬｗとを含む３相コイルを有する。モータ４の具体例として、３相のブラシレスモータなどが挙げられる。Ｕ相コイルＬｕと、Ｖ相コイルＬｖと、Ｗ相コイルＬｗとは、例えば、スター結線により互いに接続されている。

モータ制御装置１００は、３相ブリッジ接続された複数のスイッチング素子を３相のＰＷＭ信号を含む通電パターンに従いオン／オフ（ＯＮ／ＯＦＦ）制御することで、直流を３相交流に変換してモータを駆動する。

具体的に、モータ制御装置１００は、インバータ回路２３、制御部２０、および電流検出器２４を備える。

インバータ回路２３は、直流電源２１から供給される直流電力を複数のスイッチング素子のスイッチングによって３相交流に変換し、３相交流の駆動電流をモータ４に流すことによって、モータ４のロータを回転させる回路である。インバータ回路２３は、後述する通電パターン生成部３５によって生成される複数の通電パターン（より具体的には、通電パターン生成部３５内のＰＷＭ信号生成部３２によって生成される３相のＰＷＭ信号）に基づいて、モータ４を駆動する。

インバータ回路２３は、３相ブリッジ接続された複数のスイッチング素子２５Ｕ＋，２５Ｖ＋，２５Ｗ＋，２５Ｕ－，２５Ｖ－，２５Ｗ－を有する。スイッチング素子２５Ｕ＋，２５Ｖ＋，２５Ｗ＋は、それぞれ、直流電源２１の正極側に正側母線２２ａを介して接続されるハイサイドスイッチング素子（上アーム）である。スイッチング素子２５Ｕ－，２５Ｖ－，２５Ｗ－は、それぞれ、直流電源２１の負極側（具体的には、グランド側）に接続されるローサイドスイッチング素子（下アーム）である。複数のスイッチング素子２５Ｕ＋，２５Ｖ＋，２５Ｗ＋，２５Ｕ－，２５Ｖ－，２５Ｗ－は、それぞれ、上述の通電パターンに含まれるＰＷＭ信号に基づいて駆動回路３３から供給される複数の駆動信号のうち、対応する駆動信号に従って、オン又はオフとなる。以下では、複数のスイッチング素子２５Ｕ＋，２５Ｖ＋，２５Ｗ＋，２５Ｕ－，２５Ｖ－，２５Ｗ－を、特に区別しない場合には、単にスイッチング素子と称する場合がある。

スイッチング素子２５Ｕ＋とスイッチング素子２５Ｕ－との接続点は、モータ４のＵ相コイルの一端に接続される。スイッチング素子２５Ｖ＋とスイッチング素子２５Ｖ－との接続点は、モータ４のＶ相コイルの一端に接続される。スイッチング素子２５Ｗ＋とスイッチング素子２５Ｗ－との接続点は、モータ４のＷ相コイルの一端に接続される。Ｕ相コイルとＶ相コイルとＷ相コイルとのそれぞれの他端は、互いに接続されている。

スイッチング素子の具体例として、Ｎチャネル型のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などが挙げられる。しかしながら、スイッチング素子は、これらに限られない。

電流検出器２４は、インバータ回路２３の直流側に流れる電流の電流値に対応する検出信号Ｓｄを出力する。図１に示される電流検出器２４は、負側母線２２ｂに流れる電流の電流値に対応する検出信号Ｓｄを発生させる。電流検出器２４は、例えば、負側母線２２ｂに配置される電流検出素子であり、より具体的には、負側母線２２ｂに挿入される抵抗（シャント抵抗）である。シャント抵抗等の電流検出素子は、自身に流れる電流の電流値に対応する電圧信号を検出信号Ｓｄとして発生する。なお、電流検出器２４は、負側母線２２ｂに流れる電流の電流値に対応する検出信号を出力するものであればよく、ＣＴ（Ｃｕｒｒｅｎｔ Ｔｒａｎｓｆｏｒｍｅｒ）等のセンサでもよい。

制御部２０は、モータ４の各相に対応する複数のＰＷＭ信号を生成する。
制御部２０は、例えば、ＣＰＵ等のプロセッサと、ＲＡＭ，ＲＯＭ等の各種記憶装置と、カウンタ（タイマ）、Ａ／Ｄ変換回路、Ｄ／Ａ変換回路、および入出力Ｉ／Ｆ回路等の周辺回路とがバスを介して互いに接続された構成を有するプログラム処理装置（例えば、マイクロコントローラ）である。本実施の形態において、制御部２０は、ＩＣ（集積回路）としてパッケージ化されているが、これに限られない。

制御部２０は、例えば、上位装置（図示せず）から入力されたモータ４の回転速度指令ωｒｅｆと、電流検出器２４の検出信号Ｓｄに基づくモータ４の各相の相電流とに基づいて、モータ４が適切に動作するように、ＰＷＭ信号を生成する。

上述したように、ＰＷＭ信号の１周期（以下、「ＰＷＭ周期」とも称する。）の期間に各相の相電流を計測するために、通電パターンに応じて各相のＰＷＭ信号のレベルが切り替わる順番が変化するようなパルス位相調整法を採用した場合、各相のＰＷＭ信号の信号レベルが切り替わる順番が変化するタイミングにおいて、モータ４の電流に歪みが生じ、騒音の原因となる（図９乃至図１１参照）。

そこで、本実施の形態に係るモータ制御装置１００では、モータ４の電流の歪みを防止するために、ＰＷＭ周期を、デューティ比を調整するための第１期間Ａと各相の相電流を検出するための第２期間Ｂとに分ける。制御部２０は、各相のＰＷＭ信号の信号レベルが、第１期間Ａにおいてデューティ比に応じたタイミングで切り替わり、第２期間において互いに異なる所定のタイミングでそれぞれ切り替わるように、各相のＰＷＭ信号を生成する。そして、制御部２０は、ＰＷＭ周期における第２期間Ｂ内の所定のタイミングにおいて、相電流を計測する。

図２は、実施の形態１に係るモータ制御装置１００による相電流の検出方法の概要を説明するための図である。

同図に示すように、本実施の形態に係るモータ制御装置１００では、ＰＷＭ信号Ｕ，Ｖ，ＷのキャリアＣとして、２種類のキャリアＣ１，Ｃ２を用いる。

キャリアＣ１は、ＰＷＭ周期における第１期間Ａに対応する周期でレベルが増加する、のこぎり波状のキャリアである。キャリアＣ２は、ＰＷＭ周期における第２期間Ｂに対応する周期でレベルが増加する、のこぎり波状のキャリアである。

図２に示すように、キャリアＣ１とキャリアＣ２とは、交互に生成され、連続する一組のキャリアＣ１，Ｃ２によってＰＷＭ信号Ｕ，Ｖ，Ｗの１周期（ＰＷＭ周期）が定められる。

各相に対応するＰＷＭ信号Ｕ，Ｖ，Ｗは、後述するデューティ比Ｕｄｕ，Ｖｄｕ，Ｗｄｕに基づいて算出される閾値とキャリアＣ１，Ｃ２とが一致するタイミングで、ハイレベルとローレベルとが反転するように、生成される。

ＰＷＭ信号Ｕは、Ｕ相の上下アームを構成する２つのスイッチング素子を駆動するためのＰＷＭ信号である。ＰＷＭ信号Ｕがローレベルのとき、Ｕ相の下アームのスイッチング素子がオン（Ｕ相の上アームのスイッチング素子がオフ）となり、ＰＷＭ信号Ｕがハイレベルのとき、Ｕ相の下アームのスイッチング素子がオフ（Ｕ相の上アームのスイッチング素子がオン）となる。ＰＷＭ信号Ｕのレベルの変化に対して、Ｕ相の上下アームを構成する２つのスイッチング素子は相補的にオンオフ動作する。

ＰＷＭ信号Ｖは、Ｖ相の上下アームを構成する２つのスイッチング素子を駆動するためのＰＷＭ信号である。ＰＷＭ信号Ｖがローレベルのとき、Ｖ相の下アームのスイッチング素子がオン（Ｖ相の上アームのスイッチング素子がオフ）となり、ＰＷＭ信号Ｖがハイレベルのとき、Ｖ相の下アームのスイッチング素子がオフ（Ｖ相の上アームのスイッチング素子がオン）となる。ＰＷＭ信号Ｖのレベルの変化に対して、Ｖ相の上下アームを構成する２つのスイッチング素子は相補的にオンオフ動作する。

ＰＷＭ信号Ｗは、Ｗ相の上下アームを構成する２つのスイッチング素子を駆動するためのＰＷＭ信号である。ＰＷＭ信号Ｗがローレベルのとき、Ｗ相の下アームのスイッチング素子がオン（Ｗ相の上アームのスイッチング素子がオフ）となり、ＰＷＭ信号Ｗがハイレベルのとき、Ｗ相の下アームのスイッチング素子がオフ（Ｗ相の上アームのスイッチング素子がオン）となる。ＰＷＭ信号Ｗのレベルの変化に対して、Ｗ相の上下アームを構成する２つのスイッチング素子は相補的にオンオフ動作する。

なお、複数のＰＷＭ信号Ｕ，Ｖ，Ｗがローレベルからハイレベルに転じるタイミングは、各相のデューティ比Ｕｄｕ，Ｖｄｕ，Ｗｄｕに基づく閾値とキャリアＣとが一致するタイミングよりも若干遅れたタイミングとなる。上下アームの短絡防止のためのデッドタイムが必要だからである。図２では、説明の便宜上デッドタイムの表記が省略される。以下では、複数のＰＷＭ信号Ｕ～Ｗのそれぞれを区別しない場合、「ＰＷＭ信号」と称する場合がある。

実施の形態１に係るＰＷＭ信号Ｕ，Ｖ，Ｗは、キャリアＣ１によって定められる時刻ｔ０から時刻ｔ４までの第１期間Ａにおいて、デューティ比に応じたタイミングでそれぞれの信号レベルが切り替わり、キャリアＣ２によって定められる時刻ｔ４から時刻ｔ８までの第２期間Ｂにおいて互いに異なる固定されたタイミングでそれぞれの信号レベルが切り替わる。

例えば、Ｕ相のＰＷＭ信号Ｕは、第１期間Ａにおけるタイミング（時刻）ｔ１において信号レベルがローレベルからハイレベルに切り替わり、第２期間Ｂにおけるタイミングｔ５において信号レベルがハイレベルからローレベルに切り替わる。Ｖ相のＰＷＭ信号Ｖは、第１期間Ａにおけるタイミング（時刻）ｔ２において信号レベルがローレベルからハイレベルに切り替わり、第２期間Ｂにおけるタイミングｔ６において信号レベルがハイレベルからローレベルに切り替わる。Ｗ相のＰＷＭ信号Ｖは、第１期間Ａにおけるタイミング（時刻）ｔ３において信号レベルがローレベルからハイレベルに切り替わり、第２期間Ｂにおけるタイミングｔ７において信号レベルがハイレベルからローレベルに切り替わる。

第１期間Ａにおいて、ＰＷＭ信号Ｕ、Ｖ、およびＷの信号レベルが切り替わるタイミングは、後述するデューティ比算出部３１によって設定されるデューティ比Ｕｄｕ，Ｖｄｕ，Ｗｄｕに応じて変化する。

一方、第２期間Ｂにおいて、ＰＷＭ信号Ｕ、Ｖ、およびＷの信号レベルが変化する（切り替わる）タイミングは、デューティ比の設定値によらず固定されている。換言すれば、第２期間Ｂにおいて、ＰＷＭ信号Ｕ、Ｖ、およびＷの信号レベルが切り替わる順番は、固定されている。例えば、図２に示すように、第２期間Ｂにおいて、Ｕ相、Ｖ相、Ｗ相の順に、ＰＷＭ信号Ｕ、Ｖ、およびＷの信号レベルが切り替わり、この順番は、モータの駆動制御中は、変更されない。なお、各ＰＷＭ信号Ｕ，Ｖ，Ｗの信号レベルが切り替わる順番は、上記の例に限定されない。

図２に示すように、第２期間Ｂにおいて、モータ制御装置１００は、Ｕ相のＰＷＭ信号Ｕが切り替わるタイミングｔ５とＶ相のＰＷＭ信号Ｖが切り替わるタイミングｔ６との間の期間Ｔｕにおいて、電流検出器（シャント抵抗）２４に流れる電流を計測する。また、モータ制御装置１００は、Ｖ相のＰＷＭ信号Ｖが切り替わるタイミングｔ６とＷ相のＰＷＭ信号Ｗが切り替わるタイミングｔ７との間の期間Ｔｕｖにおいて、電流検出器（シャント抵抗）２４に流れる電流を計測する。

期間Ｔｕにおいて計測された電流は、Ｕ相の相電流Ｉｕを表している。また、期間Ｔｕｖにおいて計測された電流は、Ｕ相の相電流ＩｕとＶ相の相電流Ｉｖとの和を表している。

ここで、Ｕ相、Ｖ相、Ｗ相の各相電流Ｉｕ，Ｉｖ，Ｉｗは、“Ｉｕ＋Ｉｖ＋Ｉｗ＝０”の関係がある。すなわち、“Ｉｗ＝－（Ｉｕ＋Ｉｖ）”の関係がある。

したがって、上記の関係式と、上記期間Ｔｕｖで計測されたＵ相とＶ相の相電流の和（Ｉｕ＋Ｉｖ）の計測値から、Ｗ相の相電流Ｉｗを算出することができる。また、上記期間Ｔｕで検出したＵ相の相電流Ｉｕの計測値と、上記期間Ｔｕｖで検出したＷ相の相電流Ｉｗの計測値から、Ｖ相の相電流Ｉｖを算出することができる。

このように、モータ制御装置１００は、ＰＷＭ周期の第２期間内の期間Ｔｕと期間Ｔｕｖにおいて電流検出器２４の電流を検出することにより、Ｕ相、Ｖ相、およびＷ相の各相電流を計測する。

次に、モータ制御装置１００における、各相のＰＷＭ信号の生成するための具体的な構成と、相電流を検出するための具体的な構成について、詳細に説明する。

図１に示すように、制御部２０は、各相のＰＷＭ信号を生成するための機能ブロックとして、電流検出部２７、電流検出タイミング調整部３４、駆動回路３３、通電パターン生成部３５、クロック発生部３６、およびキャリア発生部３７を有している。

電流検出部２７は、通電パターン生成部３５によって生成される複数の通電パターン（より具体的には、３相のＰＷＭ信号）に基づいて、検出信号Ｓｄを取得することによって、モータ４に流れるＵ，Ｖ，Ｗ各相の相電流Ｉｕ，Ｉｖ，Ｉｗを検出する。より詳細には、電流検出部２７は、複数の通電パターン（より具体的には、３相のＰＷＭ信号）に同期する取得タイミングで検出信号Ｓｄを取得することによって、モータ４に流れるＵ，Ｖ，Ｗ各相の相電流Ｉｕ，Ｉｖ，Ｉｗを検出する。検出信号Ｓｄの取得タイミングは、電流検出タイミング調整部３４により設定される。

例えば、電流検出部２７は、電流検出器２４で発生するアナログ電圧の検出信号Ｓｄを、電流検出タイミング調整部３４により設定される取得タイミングでＡ／Ｄ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ）変換器に取り込む。当該Ａ／Ｄ変換器は、電流検出部２７に設けられている。そして、電流検出部２７は、取り込んだアナログの検出信号Ｓｄをデジタルの検出信号ＳｄにＡＤ変換し、ＡＤ変換後のデジタルの検出信号Ｓｄをデジタル処理することによって、モータ４のＵ，Ｖ，Ｗ各相の相電流Ｉｕ，Ｉｖ，Ｉｗを計測する。

電流検出部２７により計測された各相の相電流Ｉｕ，Ｉｖ，Ｉｗの計測値は、通電パターン生成部３５に供給される。クロック発生部３６は、内蔵する発振回路により所定周波数のクロックを生成し、生成したクロックをキャリア発生部３７へ出力する。なお、クロック発生部３６は、例えば、モータ制御装置１００の電源が投入されると同時に、動作を開始する。

通電パターン生成部３５は、電流検出部２７により計測されるモータ４の相電流Ｉｕ，Ｉｖ，Ｉｗの計測値に基づいて、モータ４のロータ位置を決定し、その決定したロータ位置にモータ４のロータが追従するように、インバータ回路２３を通電させるパターン（インバータ回路２３の通電パターン）を指定する信号を生成する。

ここで、インバータ回路２３の通電パターンは、モータ４を通電させるパターン（モータ４の通電パターン）と言い換えてもよい。インバータ回路２３の通電パターンを指定する信号は、例えば、モータ４が回転するようにインバータ回路２３を通電させる３相のＰＷＭ信号を含む。

本実施の形態において、通電パターン生成部３５は、インバータ回路２３の通電パターンを、ベクトル制御により生成する。なお、インバータの通電パターンを生成する方法は、ベクトル制御に限らず、ｖｆ制御等を用いて各相の相電圧を求める方法であってもよい。

具体的に、通電パターン生成部３５は、デューティ比設定部３９およびＰＷＭ信号生成部３２を有する。
デューティ比設定部３９は、インバータ回路２３の通電パターンを指定する信号としてのＰＷＭ信号を生成するための機能部である。デューティ比設定部３９は、電流検出部２７による電流の検出結果に基づいて、３相のＰＷＭ信号のデューティ比を設定する。デューティ比設定部３９は、例えば、ベクトル制御部３０およびデューティ比算出部３１を含む。

ベクトル制御部３０は、外部からモータ４の回転速度指令ωｒｅｆが与えられると、モータ４の回転速度の計測値又は推定値と、回転速度指令ωｒｅｆとの差分に基づいて、トルク電流指令Ｉｑｒｅｆと励磁電流指令Ｉｄｒｅｆを生成する。ベクトル制御部３０は、電流検出部２７による相電流Ｉｕ，Ｉｖ，Ｉｗの計測値に基づいて、ロータ位置θを用いたベクトル制御演算により、トルク電流Ｉｑ及び励磁電流Ｉｄを算出する。

ベクトル制御部３０は、トルク電流指令Ｉｑｒｅｆとトルク電流Ｉｑとの差分に対して例えばＰＩ制御演算を行い、電圧指令Ｖｑを生成する。ベクトル制御部３０は、励磁電流指令Ｉｄｒｅｆと励磁電流Ｉｄとの差分に対して例えばＰＩ制御演算を行い、電圧指令Ｖｄを生成する。

ベクトル制御部３０は、電圧指令Ｖｑ，Ｖｄを上記のロータ位置θを用いてＵ，Ｖ，Ｗ各相の相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に変換する。各相の相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊は、デューティ比設定部３９に供給される。

デューティ比算出部３１は、入力される各相の相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に基づいて、３相のＰＷＭ信号を生成するためのデューティ比（各相のデューティ比の設定値）Ｕｄｕ，Ｖｄｕ，Ｗｄｕを算出する。

ここで、各相のデューティ比Ｕｄｕ，Ｖｄｕ，Ｗｄｕの算出方法の具体例を説明する。
各相のデューティ比Ｕｄｕ，Ｖｄｕ，Ｗｄｕは、下記（１）～（３）式に示すように、変調率ｍｏｄＵ、ｍｏｄＶ及びｍｏｄＷに基づき算出される。

下記（１）～（３）式に基づいて得られる各相のデューティ比Ｕｄｕ，Ｖｄｕ，Ｗｄｕは、例えば１２０度ずつ位相が異なる正弦波状の波形となる。なお、各相のデューティ比Ｕｄｕ，Ｖｄｕ，Ｗｕｄの波形の例については後述する。

Ｕｄｕ＝ｍｏｄＵ×（キャリア上限値）・・・（１）
Ｖｄｕ＝ｍｏｄＶ×（キャリア上限値）・・・（２）
Ｗｄｕ＝ｍｏｄＷ×（キャリア上限値）・・・（３）

ＰＷＭ信号生成部３２は、デューティ比設定部３９により設定される各相のデューティ比Ｕｄｕ，Ｖｄｕ，Ｗｄｕと、キャリアＣ１，Ｃ２とに基づいて、通電パターン信号としての３相のＰＷＭ信号Ｕ，Ｖ，Ｗを生成する。

上述したように、キャリアＣ１，Ｃ２は、レベルが周期的に増減する搬送波信号である。ＰＷＭ信号生成部３２は、各相のデューティ比Ｕｄｕ，Ｖｄｕ，Ｗｄｕに基づく閾値とキャリアＣ１，Ｃ２との比較結果に基づいて、３相のＰＷＭ信号Ｕ，Ｖ，Ｗを生成する。

具体的に、ＰＷＭ信号Ｕは、Ｕ相上アームのスイッチング素子を駆動するためのＰＷＭ信号ＵＨとＵ相下アームのスイッチング素子を駆動するためのＰＷＭ信号ＵＬとを含む。ＰＷＭ信号Ｖは、Ｖ相上アームのスイッチング素子を駆動するためのＰＷＭ信号ＶＨとＶ相下アームのスイッチング素子を駆動するためのＰＷＭ信号ＶＬとを含む。ＰＷＭ信号Ｗは、Ｗ相上アームのスイッチング素子を駆動するためのＰＷＭ信号ＷＨとＷ相下アームのスイッチング素子を駆動するためのＰＷＭ信号ＷＬとを含む。

ＰＷＭ信号生成部３２は、生成したＰＷＭ信号Ｕ，Ｖ，Ｗを駆動回路３３にそれぞれ出力する。

駆動回路３３は、与えられたＰＷＭ信号を含む通電パターンに従い、インバータ回路２３に含まれる６つのスイッチング素子２５Ｕ＋，２５Ｖ＋，２５Ｗ＋，２５Ｕ－，２５Ｖ－，２５Ｗ－をスイッチングさせる駆動信号を出力する。これにより、３相交流の駆動電流がモータ４に供給され、モータ４のロータが回転する。

電流検出タイミング調整部３４は、ＰＷＭ信号生成部３２により生成される後述の割り込み信号Ｓｉに基づいて、電流検出部２７がＰＷＭ信号の１周期内で３つの相の内、２つの相の相電流を検出するための取得タイミングを決定する。

なお、電流検出部２７、通電パターン生成部３５及び電流検出タイミング調整部３４は、不図示の記憶装置に読み出し可能に記憶されるプログラムに従ってプロセッサ（例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ））が各種の演算を行うことによって実現される。例えば、これらの各機能は、ＣＰＵを含むマイクロコンピュータにおけるハードウェアとソフトウェアとの協働により実現される。

次に、キャリア発生部３７及びＰＷＭ信号生成部３２の詳細を説明する。
図３は、実施の形態１に係るモータ制御装置１００におけるキャリア発生部３７及びＰＷＭ信号生成部３２の構成例を示す図である。

キャリア発生部３７は、図１に示すクロック発生部３６によって生成されたクロックＣＬＫに基づいて、ＰＷＭ周期における第１期間Ａに対応する周期を有するのこぎり波状のキャリアＣ１と、ＰＷＭ周期における第２期間Ｂに対応する周期を有するのこぎり波状のキャリアＣ２とを生成する。

具体的に、キャリア発生部３７は、カウント部１２、上限値切替部１３、比較器１４、切替制御部１５、および上限値記憶部１６を備える。

カウント部１２は、例えば、マイクロコントローラに内蔵されているカウンタ（アップカウンタ）によって実現される。カウント部１２には、クロックＣＬＫと、計数開始信号及び計数初期値信号とが入力される。

カウント部１２は、計数開始信号が与えられると、クロックＣＬＫの計数を開始し、計数値の累加算（クロックＣＬＫが入力されるたびに１を加算）により、のこぎり波キャリアであるキャリアＣ１，Ｃ２を出力する。

また、カウント部１２には、計数の初期値が設定されており、この初期値は、前述した計数初期値信号により設定される。

比較器１４は、カウント部１２の計数値と、上限値Ｔｘとを比較し、比較結果を示す２値の検出信号Ｃｐを出力する。例えば、比較器１４は、カウント部１２の計数値（Ｃ１またはＣ２）が上限値Ｔｘより低い場合に、ローレベルの検出信号Ｃｐを出力し、カウント部１２の計数値（Ｃ１またはＣ２）が上限値Ｔｘより高い場合に、ハイレベルの検出信号Ｃｐを出力する。

切替制御部１５は、比較器１４からの出力された検出信号Ｃｐに応じて、２値の制御信号Ｓｃを出力する。切替制御部１５は、例えば、フリップフロップである。切替制御部１５は、比較器１４からの検出信号Ｃｐの立ち上がりエッジに応じて、制御信号Ｓｃの論理レベルを切り替える。

カウント部１２は、比較器１４からの出力された検出信号Ｃｐに応じて、クロックの計数値をリセットして、計数初期値信号によって指定された初期値からクロックの計数値を累加算する。例えば、カウント部１２は、検出信号Ｃｐの立ち上がりエッジに応じて、クロックの計数値をリセットして、初期値からクロックの計数値を累加算する。

上限値記憶部１６は、キャリアＣ１，Ｃ２の周期、すなわち、上述したＰＷＭ信号の１周期における第１期間Ａと第２期間Ｂの長さを指定するための情報を記憶する。具体的に、上限値記憶部１６は、第１上限値Ｔ１と第２上限値Ｔ２を記憶する。

第１上限値Ｔ１は、キャリアＣ１の周期、すなわち、ＰＷＭ周期における第１期間Ａの長さを指定する値である。第２上限値Ｔ２は、キャリアＣ２の周期、すなわち、ＰＷＭ周期における第２期間Ｂの長さを指定する値である。

ここで、ＰＷＭ周期をＴとしたとき、Ｔ＝Ｔ１＋Ｔ２であり、Ｔ１＞Ｔ２である。なお、ＰＷＭ周期が極端に短い場合や、電流検出区間を極端に長くする場合等、これに限らず、Ｔ１＜Ｔ２となってもよい。

上限値切替部１３は、比較器１４に入力すべき上限値Ｔｘを切り替える。具体的に、上限値切替部１３は、切替制御部１５から出力された制御信号Ｓｃに応じて、上限値記憶部１６に記憶されている第１上限値Ｔ１および第２上限値Ｔ２を交互に切り替えて上限値Ｔｘとして出力する。例えば、制御信号Ｓｃがローレベルである場合には、上限値切替部１３は、第１上限値Ｔ１を上限値Ｔｘとして比較器１４に与える。一方、制御信号Ｓｃがハイレベルである場合には、上限値切替部１３は、第２上限値Ｔ２を上限値Ｔｘとして比較器１４に与える。

図４は、実施の形態１に係るモータ制御装置によるキャリアＣ１，Ｃ２の生成原理を説明するための図である。
時刻ｔ０において、計数開始信号がカウント部１２に与えられると、カウント部１２がクロックＣＬＫの計数を開始し、計数値の累加算を行う。このとき、切替制御部１５は、例えばローレベルの制御信号Ｓｃを出力する。上限値切替部１３は、ローレベルの制御信号Ｓｃに応じて、第１上限値Ｔ１を上限値Ｔｘとして比較器１４に与える。

その後、計数値が増加し、時刻ｔ１において計数値が上限値Ｔｘ（＝Ｔ１）と一致したとき、比較器１４は、計数値が上限値Ｔｘに達したことを検出して、ハイレベルの検出信号Ｃｐを出力する。

カウント部１２は、ハイレベルの検出信号Ｃｐに応じて、計数値をリセットし、再び、ゼロからクロックＣＬＫの計数値の累加算を開始する。これにより、キャリアＣ１の生成が終了し、比較器１４の検出信号Ｃｐがローレベルに切り替わる。

また、切替制御部１５は、時刻ｔ１における検出信号Ｃｐの立ち上がりエッジに応じて、制御信号Ｓｃの論理レベルを反転させる。すなわち、制御信号Ｓｃの論理レベルをローレベルからハイレベルに切り替える。上限値切替部１３は、ハイレベルの制御信号Ｓｃに応じて、第２上限値Ｔ２を上限値Ｔｘとして比較器１４に与える。

その後、計数値が増加し、時刻ｔ２において計数値が第２上限値Ｔ２と一致したとき、比較器１４は、計数値が上限値Ｔｘ（＝Ｔ２）に達したことを検出してハイレベルの検出信号Ｃｐを出力する。

カウント部１２は、ハイレベルの検出信号Ｃｐに応じて、計数値をリセットし、再び、ゼロからクロックＣＬＫの計数値の累加算を開始する。これにより、キャリアＣ２の生成が終了し、比較器１４の検出信号Ｃｐがローレベルに切り替わる。

また、切替制御部１５は、時刻ｔ２における検出信号Ｃｐの立ち上がりエッジに応じて、制御信号Ｓｃの論理レベルを反転させる。すなわち、制御信号Ｓｃの論理レベルをハイレベルからローレベルに切り替える。上限値切替部１３は、ローレベルの制御信号Ｓｃに応じて、再び、第１上限値Ｔ１を上限値Ｔｘとして比較器１４に与える。その後は、時刻ｔ０から時刻ｔ２までの処理と同様に処理が繰り返し行われる。

これによれば、ＰＷＭ周期内に、２つののこぎり波のキャリアＣ１，Ｃ２を生成することができる。

次に、ＰＷＭ信号生成部３２について、説明する。
図３に示すように、ＰＷＭ信号生成部３２は、固定閾値記憶部４０、可変閾値算出部４１、閾値切替部４２Ｕ，４２Ｖ，４２Ｗ、比較器４３Ｕ，４３Ｖ，４３Ｗ、ＰＷＭ回路４４、および割り込みコントローラ４５を有する。

固定閾値記憶部４０は、ＰＷＭ周期の第２期間Ｂにおける各相のＰＷＭ信号の信号レベルが切り替わるタイミングを指定する情報を記憶する。具体的に、固定閾値記憶部４０は、固定閾値Ｕｄｕ２、Ｖｄｕ２、およびＷｄｕ２を記憶する。

固定閾値Ｕｄｕ２は、ＰＷＭ周期の第２期間ＢにおけるＵ相のＰＷＭ信号の信号レベルの切り替りタイミングを指定する値である。固定閾値Ｖｄｕ２は、ＰＷＭ周期の第２期間ＢにおけるＶ相のＰＷＭ信号の信号レベルの切り替りタイミングを指定する値である。固定閾値Ｗｄｕ２は、ＰＷＭ周期の第２期間ＢにおけるＷ相のＰＷＭ信号の信号レベルの切り替りタイミングを指定する値である。

後述するように、ＰＷＭ周期の第２期間Ｂにおいて各相のＰＷＭ信号の信号レベルが変化する順番は、固定閾値Ｕｄｕ２、Ｖｄｕ２、Ｗｄｕ２同士の大小関係に基づいて、決定される。例えば、Ｕｄｕ２＜Ｖｄｕ２＜Ｗｄｕ２とした場合、ＰＷＭ周期の第２期間Ｂにおいて、Ｕ相、Ｖ相、Ｗ相の順に、ＰＷＭ信号の信号レベルが切り替わる。

可変閾値算出部４１は、デューティ比設定部３９によって設定されたＵ相、Ｖ相、Ｗ相の各デューティ比Ｕｄｕ，Ｖｄｕ，Ｗｄｕを有するＰＷＭ信号が生成されるように、固定閾値Ｕｄｕ２，Ｖｄｕ２，Ｗｄｕ２に基づいて、可変閾値Ｕｄｕ１，Ｖｄｕ，Ｗｄｕを算出する。

可変閾値Ｕｄｕ１は、ＰＷＭ周期の第１期間ＡにおけるＵ相のＰＷＭ信号の信号レベルの切り替りタイミングを指定する値である。可変閾値Ｖｄｕ１は、ＰＷＭ周期の第１期間ＡにおけるＶ相のＰＷＭ信号の信号レベルの切り替りタイミングを指定する値である。可変閾値Ｗｄｕ１は、ＰＷＭ周期の第１期間ＡにおけるＷ相のＰＷＭ信号の信号レベルの切り替りタイミングを指定する値である。

可変閾値算出部４１は、デューティ比設定部３９によって設定されたＵ相のデューティ比Ｕｄｕと固定閾値Ｕｄｕ２とに基づいて、可変閾値Ｕｄｕ１を算出する。例えば、可変閾値算出部４１は、デューティ比Ｕｄｕから固定閾値Ｕｄｕ２を減算した値を第１上限値Ｔ１から減算して、可変閾値Ｕｄｕ１（＝Ｔ１－（Ｕｄｕ－Ｕｄｕ２））を算出する。同様に、可変閾値算出部４１は、例えば、デューティ比Ｖｄｕから固定閾値Ｖｄｕ２を減算した値を第１上限値Ｔ１から減算して可変閾値Ｖｄｕ１（＝Ｔ１－（Ｖｄｕ－Ｖｄｕ２））を算出し、デューティ比Ｗｄｕから固定閾値Ｗｄｕ２を減算した値を第１上限値Ｔ１から減算して可変閾値Ｗｄｕ１（＝Ｔ１－（Ｗｄｕ－Ｗｄｕ２））を算出する。

閾値切替部４２Ｕ，４２Ｖ，４２Ｗは、比較器４３Ｕ，４３Ｖ，４３Ｗに入力すべき閾値Ｕｄｕｘ，Ｖｄｕｘ，Ｗｄｕｘを切り替える。具体的に、閾値切替部４２Ｕ，４２Ｖ，４２Ｗは、第１期間Ａと第２期間Ｂの切り替わりに応じて、可変閾値Ｕｄｕ１，Ｖｄｕ１，Ｗｄｕ１と固定閾値Ｕｄｕ２，Ｖｄｕ２，Ｗｄｕ２とを交互に切り替えて、閾値Ｕｄｕｘ，Ｖｄｕｘ，Ｗｄｕｘとして出力する。

例えば、切替制御部１５からの制御信号Ｓｃがローレベルである場合、閾値切替部４２Ｕは、可変閾値Ｕｄｕ１を閾値Ｕｄｕｘとして比較器４３Ｕに与える。一方、切替制御部１５から制御信号Ｓｃがハイレベルである場合、閾値切替部４２Ｕは、固定閾値Ｕｄｕ２を閾値Ｕｄｕｘとして、比較器４３Ｕに与える。閾値切替部４２Ｖ，４２Ｗも、閾値切替部４２Ｕと同様に、切替制御部１５からの制御信号Ｓｃの信号レベルに応じて、可変閾値Ｖｄｕ１，Ｗｄｕ１と固定閾値Ｖｄｕ２，Ｗｄｕ２とを交互に出力する。

比較器４３Ｕは、Ｕ相の閾値ＵｄｕｘとキャリアＣ１，Ｃ２との比較を行い、２値の出力信号Ｃｐｕを生成する。具体的に、比較器４３Ｕは、第１期間Ａにおいて、閾値ＵｄｕｘとキャリアＣ１とを比較し、キャリアＣ１のレベルが閾値Ｕｄｕｘ（＝Ｕｄｕ１）と一致した場合に、出力信号Ｃｐｕの信号レベルを反転し、第２期間Ｂにおいて、閾値ＵｄｕｘとキャリアＣ２とを比較し、キャリアＣ２のレベルが閾値Ｕｄｕｘ（＝Ｕｄｕ２）と一致した場合に、出力信号Ｃｐｕの信号レベルを反転する。

比較器４３Ｖは、Ｖ相の閾値ＶｄｕｘとキャリアＣ１，Ｃ２との比較を行い、２値の出力信号Ｃｐｖを生成する。具体的に、比較器４３Ｖは、第１期間Ａにおいて、閾値ＶｄｕｘとキャリアＣ１とを比較し、キャリアＣ１のレベルが閾値Ｖｄｕｘ（＝Ｖｄｕ１）と一致した場合に、出力信号Ｃｐｖの論理レベルを反転し、第２期間Ｂにおいて、閾値ＶｄｕｘとキャリアＣ２とを比較し、キャリアＣ２のレベルが閾値Ｖｄｕｘ（＝Ｖｄｕ２）と一致した場合に、出力信号Ｃｐｖの論理レベルを反転する。

比較器４３Ｗは、Ｗ相の閾値ＷｄｕｘとキャリアＣ１，Ｃ２との比較を行い、２値の出力信号Ｃｐｗを生成する。具体的に、比較器４３Ｗは、第１期間Ａにおいて、閾値ＷｄｕｘとキャリアＣ１とを比較し、キャリアＣ１のレベルが閾値Ｗｄｕｘ（＝Ｗｄｕ１）と一致した場合に、出力信号Ｃｐｗの論理レベルを反転し、第２期間Ｂにおいて、閾値ＷｄｕｘとキャリアＣ２とを比較し、キャリアＣ２のレベルが閾値Ｗｄｕｘ（＝Ｗｄｕ２）と一致した場合に、出力信号Ｃｐｗの論理レベルを反転する。

ＰＷＭ回路４４は、比較器４３Ｕ，４３Ｖ，４３Ｗからの出力信号Ｃｐｕ，Ｃｐｖ，Ｃｐｗに基づいて、各相の電圧指令の変化に応じたオンオフ区間をもつＰＷＭ信号Ｕ，Ｖ，Ｗを出力する。上述したように、ＰＷＭ信号Ｕ，Ｖ，Ｗには、ＰＷＭ信号ＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，及びＷＬの６種類のＰＷＭ信号が含まれる。

６種類のＰＷＭ信号は、インバータ回路２３の各スイッチング素子のゲートへ与えられる。６種類のＰＷＭ信号により、各スイッチング素子のオン／オフ動作が行われる。これによってインバータ回路２３からＵ相、Ｖ相、Ｗ相の各電圧が出力されて、モータ４に印加される。なお、具体的なＰＷＭ生成方式として、実施の形態１においてはのこぎり波をキャリアとしてＰＷＭ信号を生成する場合を例示したが、それに限らず空間ベクトル法などのその他の方式を用いて各相の電圧を出力してもよい。

また、ＰＷＭ回路４４は、ＰＷＭ周期の第２期間Ｂの所定のタイミングにおいて、割り込み信号Ｓｉを生成し、割り込みコントローラ４５へ与える。例えば、ＰＷＭ回路４４は、ＰＷＭ信号Ｕが立ち下がるタイミングにおいて、割り込み信号Ｓｉを割り込みコントローラ４５へ入力し、ＰＷＭ信号Ｖが立ち下がるタイミングにおいて、割り込み信号Ｓｉを割り込みコントローラ４５へ入力する。

割り込みコントローラ４５は、ＰＷＭ回路４４からの割り込み信号Ｓｉを受けて、電流検出部２７に対してＡ／Ｄ変換の指令を与える。例えば、割り込みコントローラ４５は、割り込み信号Ｓｉが入力される度に、割り込み信号Ｓｉを受けてから所定時間の経過後に、電流検出部２７に対してＡ／Ｄ変換の指令を与える。これにより、電流検出部２７は、第２期間Ｂにおける特定の相のＰＷＭ信号の信号レベルの切り替わりに応じて、検出信号ＳｄのＡ／Ｄ変換を行う。

図５は、実施の形態１に係るモータ制御装置１００によるＰＷＭ信号の生成原理を説明するための図である。

モータ制御装置１００は、ＰＷＭ周期（Ｔ）のｎ（ｎは１以上の整数）倍の周期（Ｔ×ｎ）毎に、各相の通電パターン（各相のＰＷＭ信号のデューティ比）を更新し、相電流を計測する。図５には、モータ制御装置１００が、ＰＷＭ周期の２周期（ｎ＝２）毎に、ＰＷＭ信号のデューティ比の更新と相電流の計測を行う場合が一例として示されている。以下、ＰＷＭ信号のデューティ比を更新する周期を「制御周期」とも称する。

先ず、時刻ｔ０において、キャリアＣ１の生成が開始されるとき、閾値切替部４２Ｕ，４２Ｖ，４２Ｗは、ローレベルの制御信号Ｓｃに応じて可変閾値Ｕｄｕ１，Ｖｄｕ１，Ｗｄｕ１を選択し、閾値Ｕｄｕｘ，Ｖｄｕｘ，Ｗｄｕｘとして比較器４３Ｕ，４３Ｖ，４３Ｗにそれぞれ与える。これにより、第１期間Ａ（キャリアＣ１が生成されている期間）において、比較器４３Ｕ，４３Ｖ，４３Ｗは、キャリアＣ１と可変閾値Ｕｄｕ１，Ｖｄｕ１，Ｗｄｕ１とを比較する。

時刻ｔ１において、キャリアＣ１のレベルと可変閾値Ｕｄｕ１とが一致したとき、比較器４３Ｕは、出力信号Ｃｐｕの論理レベルを反転する（例えば、ローレベルからハイレベルに切り替える）。これにより、ＰＷＭ回路４４は、Ｕ相のＰＷＭ信号ＵＬをハイレベルからローレベルに切り替えるとともに、所定のデッドタイム経過後に、Ｕ相のＰＷＭ信号ＵＨをローレベルからハイレベルに切り替える。

次に、時刻ｔ２において、キャリアＣ１のレベルと可変閾値Ｖｄｕ１とが一致したとき、比較器４３Ｖは、出力信号Ｃｐｖの論理レベルを反転する（例えば、ローレベルからハイレベルに切り替える）。これにより、ＰＷＭ回路４４は、Ｖ相のＰＷＭ信号ＶＬをハイレベルからローレベルに切り替えるとともに、所定のデッドタイム経過後に、Ｖ相のＰＷＭ信号ＶＨをローレベルからハイレベルに切り替える。

次に、時刻ｔ３において、キャリアＣ１のレベルと可変閾値Ｗｄｕ１とが一致したとき、比較器４３Ｗは、出力信号Ｃｐｗの論理レベルを反転する（例えば、ローレベルからハイレベルに切り替える）。これにより、ＰＷＭ回路４４は、Ｗ相のＰＷＭ信号ＷＬをハイレベルからローレベルに切り替えるとともに、所定のデッドタイム経過後に、Ｗ相のＰＷＭ信号ＷＨをローレベルからハイレベルに切り替える。

その後、時刻ｔ４において、キャリアＣ１の生成が終了し、キャリアＣ２の生成が開始されるとき、切替制御部１５が制御信号Ｓｃをローレベルからハイレベルに切り替える。閾値切替部４２Ｕ，４２Ｖ，４２Ｗは、ハイレベルの制御信号Ｓｃに応じて、固定閾値Ｕｄｕ２，Ｖｄｕ２，Ｗｄｕ２を選択し、閾値Ｕｄｕｘ，Ｖｄｕｘ，Ｗｄｕｘとして比較器４３Ｕ，４３Ｖ，４３Ｗにそれぞれ与える。これにより、第２期間Ｂ（キャリアＣ２が生成されている期間）において、比較器４３Ｕ，４３Ｖ，４３Ｗは、キャリアＣ２と固定閾値Ｕｄｕ２，Ｖｄｕ２，Ｗｄｕ２とを比較する。

時刻ｔ５において、キャリアＣ２のレベルと固定閾値Ｕｄｕ２とが一致したとき、比較器４３Ｕは、出力信号Ｃｐｕの論理レベルを反転する（例えば、ハイレベルからローレベルに切り替える）。これにより、ＰＷＭ回路４４は、Ｕ相のＰＷＭ信号ＵＨをハイレベルからローレベルに切り替えるとともに、所定のデッドタイム経過後に、Ｗ相のＰＷＭ信号ＷＬをローレベルからハイレベルに切り替える。

次に、時刻ｔ６において、キャリアＣ２のレベルと固定閾値Ｖｄｕ２とが一致したとき、比較器４３Ｖは、出力信号Ｃｐｖの論理レベルを反転する（例えば、ハイレベルからローレベルに切り替える）。これにより、ＰＷＭ回路４４は、Ｖ相のＰＷＭ信号ＶＨをハイレベルからローレベルに切り替えるとともに、所定のデッドタイム経過後に、Ｖ相のＰＷＭ信号ＶＬをローレベルからハイレベルに切り替える。

次に、時刻ｔ７において、キャリアＣ２のレベルと固定閾値Ｗｄｕ２とが一致したとき、比較器４３Ｗは、出力信号Ｃｐｗの論理レベルを反転する（例えば、ハイレベルからローレベルに切り替える）。ＰＷＭ回路４４は、Ｗ相のＰＷＭ信号ＷＨをハイレベルからローレベルに切り替えるとともに、所定のデッドタイム経過後に、Ｗ相のＰＷＭ信号ＷＬをローレベルからハイレベルに切り替える。

その後、時刻ｔ８において、キャリアＣ２の生成が終了し、キャリアＣ１の生成が開始されるとき、切替制御部１５が制御信号Ｓｃをハイレベルからローレベルに切り替える。閾値切替部４２Ｕ，４２Ｖ，４２Ｗは、ローレベルの制御信号Ｓｃに応じて、可変閾値Ｕｄｕ１，Ｖｄｕ１，Ｗｄｕ１を選択し、閾値Ｕｄｕｘ，Ｖｄｕｘ，Ｗｄｕｘとしてそれぞれ出力する。その後は、時刻ｔ０からｔ８までと同様の処理により、各相のＰＷＭ信号が繰り返し生成される。

図５に示す例では、制御周期に含まれる２つのＰＷＭ周期の内、後半のＰＷＭ周期の第２期間Ｂ（時刻ｔ１０から時刻ｔ１５までの期間）において、モータ４の相電流の計測が行われる。

ＰＷＭ回路４４は、後半のＰＷＭ周期の第２期間Ｂにおいて、Ｕ相のＰＷＭ信号Ｕの信号レベルの切り替わり（例えば、ＰＷＭ信号ＵＨの立ち下がり）に応じて、割り込み信号Ｓｉを割り込みコントローラ４５へ与える。割り込みコントローラ４５は、割り込み信号Ｓｉに応じて、Ｖ相のＰＷＭ信号Ｖの信号レベルが切り替わる前に、電流検出部２７に対してＡ／Ｄ変換の指令を与える。具体的には、割り込みコントローラ４５は、ＰＷＭ信号ＵＬの立ち上がる時刻ｔ１１からＰＷＭ信号ＶＨが立ち下がる時刻ｔ１２までの期間Ｔｕにおける所定のタイミング（時刻）ｔｕで、電流検出部２７に対してＡ／Ｄ変換の指令を与える。電流検出部２７は、その指令に応じて、電流検出器２４の検出信号Ｓｄを検出する。

その後、ＰＷＭ回路４４は、Ｖ相のＰＷＭ信号Ｖの信号レベルの切り替わり（例えば、ＰＷＭ信号ＶＨの立ち下がり）に応じて、割り込み信号Ｓｉを割り込みコントローラ４５へ与える。割り込みコントローラ４５は、Ｗ相のＰＷＭ信号Ｖの信号レベルが切り替わる前に、電流検出部２７に対してＡ／Ｄ変換の指令を与える。具体的には、割り込みコントローラ４５は、ＰＷＭ信号ＶＬの立ち上がる時刻ｔ１４からＰＷＭ信号ＷＨが立ち下がる時刻ｔ１４までの期間Ｔｕｖにおける所定のタイミング（時刻）ｔｕｖで、電流検出部２７に対してＡ／Ｄ変換の指令を与える。電流検出部２７は、その指令に応じて、電流検出器２４の検出信号Ｓｄを検出する。

次に、本実施の形態に係るモータ制御装置１００によるモータ駆動制御処理の流れについて説明する。

図６は、実施の形態１に係るモータ制御装置１００によるモータ駆動制御処理の流れを示すフローチャートである。
例えば、上位装置（図示せず）からモータ４の回転速度指令ωｒｅｆが入力されたとき、モータ制御装置１００は、モータ４の駆動制御を開始する。

先ず、モータ制御装置１００は、モータ４を駆動するための通電パターンの生成処理を開始する（ステップＳ１０）。具体的には、デューティ比設定部３９がＵ相、Ｖ相、Ｗ相の各デューティ比Ｕｄｕ，Ｖｄｕ，Ｗｄｕの初期値を設定するとともに、キャリア発生部３７がキャリアＣ１，Ｃ２を生成し、ＰＷＭ信号生成部３２が、キャリアＣ１，Ｃ２と設定されたデューティ比Ｕｄｕ，Ｖｄｕ，Ｗｄｕとに基づいて、上述した手法により、モータ４の通電パターンを指定する６種類のＰＷＭ信号を生成し、モータ４に与える。

次に、モータ制御装置１００は、Ｕ，Ｖ，Ｗ各相の相電流Ｉｕ，Ｉｖ，Ｉｗを計測する（ステップＳ１１）。例えば、図５に示したように、電流検出部２７は、ＰＷＭ周期の第２期間Ｂにおけるタイミング（時刻）ｔｕにおいて、検出信号ＳｄをＡＤ変換器により取得し、その検出信号Ｓｄの取得値（Ｉｕ）を第１取得レジスタ（不図示）に格納する。また、電流検出部２７は、ＰＷＭ周期の第２期間Ｂにおけるタイミング（時刻）ｔｕｖにおいて、検出信号ＳｄをＡＤ変換器により取得し、その検出信号Ｓｄの取得値（Ｉｕ＋Ｉｗ）を第２取得レジスタ（不図示）に格納する。電流検出部２７は、第１取得レジスタ及び第２取得レジスタにそれぞれ格納された検出信号Ｓｄの計測値に基づいて、上述した手法により、相電流Ｉｕ，Ｉｖ，Ｉｗをそれぞれ算出する。

次に、ベクトル制御部３０が、ステップＳ１１において電流検出部２７により検出された３相電流Ｉｕ，Ｉｖ，Ｉｗの電流算出値に基づいて、ＰＩ制御等の電流制御を行い（ステップＳ１２）、各相の相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊（制御量）を算出する（ステップＳ１３）。

次に、デューティ比設定部３９が、ステップＳ１３で算出された各相の相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に基づいて、各相のデューティ比を更新する（ステップＳ１４）。具体的には、デューティ比設定部３９が相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に基づいて、デューティ比Ｕｄｕ，Ｖｄｕ，Ｗｄｕを算出し、可変閾値算出部４１が、算出されたデューティ比Ｕｄｕ，Ｖｄｕ，Ｗｄｕに基づいて、上述した手法により、可変閾値Ｕｄｕ１，Ｖｄｕ１，Ｗｄｕ１を更新する。

次に、ＰＷＭ信号生成部３２が、上述した手法により、更新されたデューティ比（可変閾値Ｕｄｕ１，Ｖｄｕ１，Ｗｄｕ１）に基づいて、上記６種類のＰＷＭ信号を生成する（ステップＳ１５）。

その後、モータ制御装置１００は、上位装置からモータの停止指令が入力されたか否かを判定する（ステップＳ１６）。モータの停止指令が入力された場合には、モータ制御装置１００はＰＷＭ信号の生成を停止して、モータ４の駆動を停止する。

一方、モータの停止指示が入力されていない場合には、モータ制御装置１００は、ステップＳ１１に移行し、モータの停止指令が入力されるまで、上述の処理（Ｓ１１～Ｓ１６）を繰り返し実行する。

以上、本実施の形態に係るモータ制御装置１００は、モータ４の各相に対応するＰＷＭ信号の１周期（ＰＷＭ周期）を第１期間Ａと第２期間Ｂとに分けた上で、各相に対応するＰＷＭ信号が、第１期間Ａにおいて指定されたデューティ比に応じたタイミングで信号レベルが切り替わり、第２期間Ｂにおいて互いに異なる固定されたタイミングで信号レベルが切り替わるように、各相に対応するＰＷＭ信号を生成する。そして、モータ制御装置１００は、ＰＷＭ周期の第２期間Ｂにおいて、電流検出器２４に流れる電流を検出する。

これによれば、相電流を計測するために設けたＰＷＭ周期内の第２期間Ｂでは、各ＰＷＭ信号の信号レベルが切り替わる順番が急変することなく固定されるので、従来のパルス位相調整を行うモータ制御装置に比べて、モータの電流の歪みを抑制することができる。これにより、モータ４の電流の歪みに起因する騒音の発生を防止することが可能となる。

また、ＰＷＭ周期内の第１期間Ａでは、設定されたデューティ比に応じたタイミングで各ＰＷＭ信号の信号レベルが切り替わるので、第２期間Ｂにおいて各ＰＷＭ信号の信号レベルの切り替わりタイミングを固定しても、モータ４の各コイルに必要な電圧を印加するための適切な通電パターンを実現することができる。

また、モータ制御装置１００において、ＰＷＭ信号生成部３２は、第２期間Ｂにおいて、例えば、ＰＷＭ信号Ｕ、ＰＷＭ信号Ｖ、ＰＷＭ信号Ｗの順に信号レベルが切り替わるように、ＰＷＭ信号Ｕ，Ｖ，Ｗを生成する。電流検出部２７は、第２期間Ｂにおいて、ＰＷＭ信号Ｕが変化してからＰＷＭ信号Ｖの信号レベルが変化する前の第１タイミング（図５における時刻ｔｖｗ）において電流検出器２４の電流を検出するとともに、第２期間Ｂにおいて、ＰＷＭ信号Ｖが変化してからＰＷＭ信号Ｗの信号レベルが変化する前の第２タイミング（図５における時刻ｔｗ）において電流検出器２４の電流を検出する。

これによれば、第１タイミングにおいて、Ｕ相の相電流Ｉｕを検出し、第２タイミングにおいて、Ｕ相の相電流ＩｕとＶ相の相電流Ｉｖとの和の電流（Ｉｕ＋Ｉｗ）を検出することができるので、上述の関係式（Ｉｕ＋Ｉｖ＋Ｉｗ＝０）を用いることにより、ＰＷＭ信号の１周期内に、３相全ての相電流Ｉｕ，Ｉｖ，Ｉｗを容易に算出することができる。

また、モータ制御装置１００は、第１期間Ａに対応する周期を有するのこぎり波状のキャリアＣ１と、第２期間Ｂに対応する周期を有するのこぎり波状のキャリアＣ２とを生成する。モータ制御装置１００は、設定されたデューティ比に基づいて調整された可変閾値Ｕｄｕ１，Ｖｄｕ１，Ｗｄｕ１とキャリアＣ１のレベルとの比較結果に基づいて、第１期間Ａにおける各ＰＷＭ信号の信号レベルが切り替わるタイミングを決定し、固定閾値Ｕｄｕ２，Ｖｄｕ２，Ｗｄｕ２とキャリアＣ２のレベルとの比較結果に基づいて、第２期間Ｂにおける各ＰＷＭ信号の信号レベルが切り替わるタイミングを決定する。

これによれば、第１期間Ａと第２期間Ｂのそれぞれの期間において、タイマの計測値と閾値との比較を１回行えばよいので、一般的なタイマが備えているアウトプットコンペア機能によってＰＷＭ信号Ｕ，Ｖ，Ｗを生成することができる。したがって、モータ制御装置１００の制御部２０を、ＰＷＭ信号Ｕ，Ｖ，Ｗのパターンを自在に調整できるような高機能のタイマを備えたマイクロコントローラでなく、標準的なタイマを備えた安価なマイクロコントローラで実現することができるので、モータ制御装置１００のコストを抑えることが可能となる。

また、二つのキャリアＣ１，Ｃ２を用いているので、キャリアＣ１の周期をキャリアＣ２の周期よりも長くなるように設定することにより、設定可能なデューティ比の範囲を広げることができる。これにより、モータ４の各相のコイルに印加する電圧の幅（パルス幅）を広げることができるので、より細やかなモータ制御を実現することが可能となる。

≪実施の形態２≫
図７は、実施の形態２に係るモータ制御装置１００Ａにおける、キャリア発生部３７Ａ及びＰＷＭ信号生成部３２Ａの構成例を示す図である。

実施の形態２に係るモータ制御装置１００Ａは、ＰＷＭキャリアとして三角波状のキャリアＣを用いる点において、実施の形態１に係るモータ制御装置と相違し、その他の点においては、実施の形態１に係るモータ制御装置１００と同様である。

なお、図７には、実施の形態２に係るモータ制御装置１００Ａの制御部２０Ａを構成する機能部のうち、キャリア発生部３７Ａ及びＰＷＭ信号生成部３２Ａのみを図示し、その他の実施の形態１に係る制御部２０と同様の構成要素については、図示を省略している。

キャリア発生部３７Ａは、ＰＷＭ周期における第１期間Ａに対応する周期でレベルが増加し、ＰＷＭ周期における第２期間Ｂに対応する周期でレベルが減少する三角波状のキャリアＣを生成する。

キャリア発生部３７Ａは、キャリアＣを生成するための機能部として、カウント部１２Ａ、比較器１４＿１，１４＿２、切替制御部１５Ａ、および周期情報記憶部１６Ａを有している。

カウント部１２Ａは、例えば、マイクロコントローラに内蔵されているカウンタ（アップダウンカウンタ）によって実現される。カウント部１２Ａには、クロックＣＬＫと、計数開始信号及び計数初期値信号とが入力される。

カウント部１２Ａは、計数開始信号が与えられると、クロックＣＬＫの計数を開始し、計数値の累加算（クロックＣＬＫが入力されるたびに１を加算）又は累減算（クロックが入力されるたびに１を減算）により、三角波状のキャリアであるキャリアＣを出力する。

また、カウント部１２Ａには、計数の初期値が設定されており、この初期値は、前述した計数初期値信号により設定される。

周期情報記憶部１６Ａは、キャリアＣの周期、すなわち、上述したＰＷＭ信号Ｕ，Ｖ，Ｗの１周期における第１期間Ａと第２期間Ｂの長さを指定するための情報を記憶する。具体的に、周期情報記憶部１６Ａは、三角波状のキャリアＣの最大値を指定する上限値Ｔと、三角波状のキャリアＣの最小値を指定する下限値Ｏを記憶する。

比較器１４＿１は、カウント部１２Ａの計数値と、周期情報記憶部１６Ａに記憶されている上限値Ｔとを比較し、計数値が上限値Ｔに達したことを検出して検出信号Ｃｐ１を出力する。

比較器１４＿２は、カウント部１２Ａの計数値と、周期情報記憶部１６Ａに記憶されている下限値Ｏとを比較し、計数値が上限値Ｔに達したことを検出して検出信号Ｃｐ２を出力する。

切替制御部１５Ａは、比較器１４＿１，１４＿２から出力された検出信号Ｃｐ１，Ｃｐ２に応じて、カウント部１２ＡおよびＰＷＭ信号生成部３２の閾値切替部４２Ｕ，４２Ｖ，４２Ｗに対して制御信号Ｓｃを出力する。

切替制御部１５Ａは、例えば、フリップフロップである。切替制御部１５Ａは、比較器１４＿１からの検出信号Ｃｐ１に応じて、ローレベルの制御信号Ｓｃを出力し、比較器１４＿２からの検出信号Ｃｐ２に応じて、ハイレベルの制御信号Ｓｃを出力する。

カウント部１２Ａは、切替制御部１５Ａから制御信号Ｓｃが入力されると、カウントの方向（アップｏｒダウン）を切り換える。

カウント部１２Ａは、切替制御部１５Ａからハイレベルの制御信号Ｓｃが入力されると、クロックの計数値を累加算し、切替制御部１５Ａからローレベルの制御信号Ｓｃが入力されると、クロックの計数値を累減算する。したがって、切替制御部１５Ａからハイレベルの制御信号Ｓｃは累加算を行うための加算指令であり、切替制御部１５Ａからローレベルの制御信号Ｓｃは累減算を行うための減算指令である。

切替制御部１５Ａには、前述した初期指令値信号が与えられる。切替制御部１５Ａ（フリップフロップ）の初期状態が「Ｈ」か「Ｌ」かは、上記初期指令値信号により設定される。

図８は、実施の形態２に係るモータ制御装置１００Ａによって生成されるＰＷＭ信号と相電流の検出タイミングを説明するための図である。
図８において、カウント部１２Ａに計数開始信号が入力されると、カウント部１２Ａはクロック発生部３６からのクロックＣＬＫの計数を開始する。前述のように、カウント部１２Ａ（アップダウンカウンタ）には初期値が設定されており、この初期値は例えば０に設定されている。したがって、カウント部１２Ａは、０から計数を開始する。また、カウント部１２Ａは、累加算、累減算を指令する切替制御部１５の制御信号Ｓｃは、初期状態において“ハイレベル”に設定されている。初期状態は、初期指令値信号が与えられた時点の切替制御部１５の出力状態である。したがって、カウント部１２Ａは計数を開始すると、計数値の累加算を行う。以上の結果、カウント部１２Ａの出力、すなわちキャリアＣは、図７に示すように、下限値（初期値）である０から、上限値Ｔに向って時間とともに増加していく。

そして、計数値が上限値Ｔに達すると、比較器１４＿１がこれを検出して、検出信号Ｃｐ１を切替制御部１５Ａに与える。切替制御部１５は、検出信号Ｃｐ１に応じて、制御信号Ｓｃの信号レベルを反転して、ローレベルとする。これにより、カウント部１２Ａの動作は累加算から累減算に転じるので、キャリアＣは、図７に示すように、上限値Ｔから下限値０に向って、時間とともに減少していく。

そして、計数値が下限値０に達すると、比較器１４＿２がこれを検出して、検出信号Ｃｐ２を切替制御部１５Ａに与える。切替制御部１５Ａは、検出信号Ｃｐ２に応じて、制御信号Ｓｃの信号レベルを反転して、ハイレベルとする。これにより、カウント部１２Ａの動作は再び累加算に転じるので、キャリアＣは、図７に示すように、下限値０から上限値Ｔに向って、時間とともに増加していく。

このような累加算、累減算の動作を繰り返すことにより、カウント部１２Ａから、図８に示すような三角波状のキャリアＣが出力される。

ＰＷＭ信号生成部３２Ａは、キャリア発生部３７から発生した三角波状のキャリアＣと、デューティ比設定部３９によって設定された各相のデューティ比Ｕｄｕ，Ｖｄｕ，Ｗｄｕとに基づいて、実施の形態１に係るＰＷＭ信号生成部３２と同様の手法により、ＰＷＭ信号を生成する。すなわち、図８に示すように、ＰＷＭ信号生成部３２Ａは、キャリアＣが増加していく期間（第１期間Ａ）では、可変閾値Ｕｄｕ１，Ｖｄｕ１，Ｗｄｕ１とキャリアＣのレベルとの比較結果に基づいて、各相のＰＷＭ信号の信号レベルが変化するタイミングを決定し、キャリアＣが減少していく期間（第２期間Ｂ）では、固定閾値Ｕｄｕ２，Ｖｄｕ２，Ｗｄｕ２とキャリアＣのレベルとの比較結果に基づいて、各相のＰＷＭ信号の信号レベルが変化するタイミングを決定する。

電流検出部２７が電流検出器２４の電流を検出するタイミングｔｕ，ｔｕｖは、実施の形態１に係るモータ制御装置１００と同様である。

以上、実施の形態２に係るモータ制御装置１００Ａによれば、実施の形態１に係るモータ制御装置１００と同様に、従来のパルス位相調整を行うモータ制御装置に比べて、モータの電流の歪みを抑制することができ、モータ４の電流の歪みに起因する騒音の発生を防止することが可能となる。

また、モータ制御装置１００Ａは、第１期間Ａに対応する周期でレベルが増加し、第２期間Ｂに対応する周期でレベルが減少する三角波状のキャリアＣを生成する。モータ制御装置１００Ａは、設定されたデューティ比に基づいて調整された可変閾値Ｕｄｕ１，Ｖｄｕ１，Ｗｄｕ１とキャリアＣのレベルとの比較結果に基づいて、第１期間Ａにおける各ＰＷＭ信号Ｕ，Ｖ，Ｗの信号レベルが切り替わるタイミングを決定し、固定閾値Ｕｄｕ２，Ｖｄｕ２，Ｗｄｕ２とキャリアＣのレベルとの比較結果に基づいて、第２期間Ｂにおける各ＰＷＭ信号Ｕ，Ｖ，Ｗの信号レベルが切り替わるタイミングを決定する。

これによれば、第１期間Ａと第２期間Ｂのそれぞれの期間において、タイマの計測値と閾値との比較を１回だけ行えばよいので、実施の形態１に係るモータ制御装置１００と同様に、一般的なタイマが備えているアウトプットコンペア機能によってＰＷＭ信号を生成することができる。したがって、モータ制御装置１００Ａの制御部２０Ａを、標準的なタイマを備えた安価なマイクロコントローラで実現することができるので、モータ制御装置１００Ａのコストを抑えることが可能となる。

≪実施の形態の拡張≫
以上、本発明者らによってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、上記実施の形態では、ＰＷＭ周期の２周期毎に、各相の通電パターン（各相のＰＷＭ信号のデューティ比）の更新と相電流の計測が実行される場合を例示したが、これに限られない。例えば、ＰＷＭ周期の１周期（ｎ＝１）毎に、各相の通電パターン（各相のＰＷＭ信号のデューティ比）の更新と相電流の計測が実行されてもよい。

また、上述のフローチャートは、動作を説明するための一例を示すものであって、これに限定されない。すなわち、フローチャートの各図に示したステップは具体例であって、このフローに限定されるものではない。例えば、一部の処理の順番が変更されてもよいし、各処理間に他の処理が挿入されてもよいし、一部の処理が並列に行われてもよい。

１…モータシステム、４…モータ、１２，１２Ａ…カウント部、１３…上限値切替部、１４，１４＿１，１４＿２…比較器、１５，１５Ａ…切替制御部、１６，１６Ａ…周期情報記憶部、２０，２０Ａ…制御部、２１…直流電源、２２ａ…正側母線、２２ｂ…負側母線、２３…インバータ回路、２４…電流検出器（シャント抵抗）、２５Ｕ，２５Ｕ－，２５Ｖ，２５Ｖ－，２５Ｗ，２５Ｗ－…スイッチング素子、２７…電流検出部、３０…ベクトル制御部、３１…デューティ比算出部、３２，３２Ａ…ＰＷＭ信号生成部、３３…駆動回路、３４…電流検出タイミング調整部、３５…通電パターン生成部、３６…クロック発生部、３７，３７Ａ…キャリア発生部、３９…デューティ比設定部、４０…固定閾値記憶部、４１…可変閾値算出部、４２Ｕ，４２Ｖ，４２Ｗ…閾値切替部、４３Ｕ，４３Ｖ，４３Ｗ…比較器、４４…ＰＷＭ回路、４５…割り込みコントローラ、１００，１００Ａ…モータ制御装置、Ａ…第１期間、Ｂ…第２期間、Ｃ，Ｃ１，Ｃ２…キャリア、ＣＬＫ…クロック、Ｃｐ，Ｃｐ１，Ｃｐ２…検出信号、Ｌｕ…Ｕ相コイル、Ｌｖ…Ｖ相コイル、Ｌｗ…Ｗ相コイル、Ｓｃ…制御信号、Ｓｄ…検出信号、Ｓｉ…割り込み信号、Ｃｐｕ，Ｃｐｖ，Ｃｐｗ…出力信号、Ｔ…上限値、Ｔ１…第１上限値、Ｔ２…第２上限値、Ｕｄｕ，Ｖｄｕ，Ｗｄｕ…デューティ比、Ｕｄｕ１，Ｖｄｕ１，Ｗｄｕ１…可変閾値、Ｕｄｕ２，Ｖｄｕ２，Ｗｄｕ２…固定閾値、ＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，ＷＬ，Ｕ，Ｖ，Ｗ…ＰＷＭ信号。

Claims (5)

1. 複数相のコイルを有するモータの各相にそれぞれ対応するＰＷＭ信号を生成する制御部と、
   前記ＰＷＭ信号に基づいて、各相の前記コイルを駆動するインバータ回路と、
   前記インバータ回路の直流ラインに直列に接続された電流検出器と、を備え、
   前記制御部は、
   前記電流検出器の電流を検出する電流検出部と、
   前記電流検出部の検出結果に基づいて、各相の前記ＰＷＭ信号のデューティ比を設定するデューティ比設定部と、
   前記デューティ比設定部によって設定された前記デューティ比に基づいて、各相の前記ＰＷＭ信号を生成するＰＷＭ信号生成部と、を有し、
   各相の前記ＰＷＭ信号の１周期は、第１期間と残りの第２期間とを含み、
   各相の前記ＰＷＭ信号は、前記第１期間において、設定された前記デューティ比に応じたタイミングで信号レベルが変化し、前記第２期間において、互いに異なる固定されたタイミングで信号レベルが変化し、
   前記第２期間において、各相の前記ＰＷＭ信号が切り替わる順番は、前記デューティ比の設定値に依らず固定され、
   前記電流検出部は、前記第２期間において、前記電流検出器の電流を検出する
   モータ制御装置。
2. 請求項１に記載のモータ制御装置において、
   前記複数相のコイルは、第１相のコイル、第２相のコイル、および第３相のコイルを含み、
   前記ＰＷＭ信号は、前記第１相に対応する第１ＰＷＭ信号と、前記第２相に対応する第２ＰＷＭ信号と、前記第３相に対応する第３ＰＷＭ信号とを含み、
   前記ＰＷＭ信号生成部は、前記第２期間において、前記第１ＰＷＭ信号、前記第２ＰＷＭ信号、前記第３ＰＷＭ信号の順に、信号レベルが切り替わるように、前記第１ＰＷＭ信号、前記第２ＰＷＭ信号、および前記第３ＰＷＭ信号を生成し、
   前記電流検出部は、前記第２期間において、前記第１ＰＷＭ信号が変化してから前記第２ＰＷＭ信号の信号レベルが変化する前の第１タイミングにおいて前記電流検出器の電流を検出するとともに、前記第２期間において、前記第２ＰＷＭ信号が変化してから前記第３ＰＷＭ信号の信号レベルが変化する前の第２タイミングにおいて前記電流検出器の電流を検出する
   ことを特徴とするモータ制御装置。
3. 請求項１または２に記載のモータ制御装置において、
   前記制御部は、
   前記第１期間に対応する周期を有するのこぎり波状の第１キャリアと、前記第２期間に対応する周期を有するのこぎり波状の第２キャリアとを生成するキャリア発生部を更に有し、
   前記ＰＷＭ信号生成部は、前記デューティ比に基づいて設定された第１閾値と前記第１キャリアのレベルとの比較結果に基づいて、前記第１期間における各相の前記ＰＷＭ信号の信号レベルが切り替わるタイミングを決定し、固定値である第２閾値と前記第２キャリアのレベルとの比較結果に基づいて、前記第２期間における各相の前記ＰＷＭ信号の信号レベルが切り替わるタイミングを決定する
   ことを特徴とするモータ制御装置。
4. 請求項１または２に記載のモータ制御装置において、
   前記制御部は、
   前記第１期間に対応する周期でレベルが増加し、前記第２期間に対応する周期でレベルが減少する三角波状のキャリアを生成するキャリア発生部を更に有し、
   前記ＰＷＭ信号生成部は、前記デューティ比に基づいて設定された第１閾値と前記キャリアのレベルとの比較結果に基づいて、前記第１期間において各相の前記ＰＷＭ信号の信号レベルが変化するタイミングを決定し、固定値である第２閾値と前記キャリアのレベルとの比較結果に基づいて、前記第２期間において各相の前記ＰＷＭ信号の信号レベルが変化するタイミングを決定する
   ことを特徴とするモータ制御装置。
5. 請求項１乃至４の何れか一項に記載のモータ制御装置と、
   前記モータと
   を備えるモータシステム。

Images