[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7295808B2 - アレイ基板、表示パネル及び表示装置 - Google Patents

アレイ基板、表示パネル及び表示装置 Download PDF

Info

Publication number
JP7295808B2
JP7295808B2 JP2019560372A JP2019560372A JP7295808B2 JP 7295808 B2 JP7295808 B2 JP 7295808B2 JP 2019560372 A JP2019560372 A JP 2019560372A JP 2019560372 A JP2019560372 A JP 2019560372A JP 7295808 B2 JP7295808 B2 JP 7295808B2
Authority
JP
Japan
Prior art keywords
area
circuit
array substrate
via hole
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019560372A
Other languages
English (en)
Other versions
JP2021524047A (ja
Inventor
▲パン▼ 李
勇 ▲喬▼
学光 ▲ハオ▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2021524047A publication Critical patent/JP2021524047A/ja
Application granted granted Critical
Publication of JP7295808B2 publication Critical patent/JP7295808B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Description

本願は、２０１８年５月２３日に出願した出願番号が２０１８２０７７７６６４．２であって、発明名称が「アレイ基板、表示パネル及び表示装置」である中国特許出願に基づいて優先権を主張し、当該中国特許出願の内容の全てを本願に援用する。
本願は、表示技術分野に関し、特に、アレイ基板、表示パネル及び表示装置に関する。
表示パネルの軽薄、低エネルギー消費、携帯の便利性への進展することに伴い、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）を代表とする新世代の表示技術がますます広い範囲で注目されている。ＯＬＥＤは、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、液晶ディスプレイ）の表示技術に比べて、軽薄、低エネルギー消費、低い駆動電圧、より優れた視野角及びコントラスト、より速い応答速度などの利点を有する。
上述した背景技術にて公開されている上記情報は、本発明の背景に対する理解を深めるためのものに過ぎないため、当業者に知られている従来技術を構成しない情報を含むことができる。
本発明の他の特性及びメリットは、以下の詳細な説明によって明瞭になり、或いは、部分的に本発明の実施によって得られる。
本発明の第１態様によれば、アレイ基板を提供する。前記アレイ基板は、積層された複数の導電層と隣接する２層の導電層の間に設置され且つ第１ビアホールが設置されている層間絶縁層とを含む回路領域と、前記回路領域以外の領域に設置される境界領域と、を含み、前記回路領域に近接する側の前記境界領域のプリセット範囲には、前記回路領域における第１ビアホールの均一性を向上するための第２ビアホールが設置され、前記第２ビアホール及び前記第１ビアホールは、同一層の層間絶縁層に設置されている。
本発明の一実施形態によれば、前記回路領域における第１ビアホールの密度は、前記境界領域における第２ビアホールの密度と同一である。
本発明の一実施形態によれば、前記回路領域における第１ビアホールの形状と前記境界領域における第２ビアホールの形状は、同一であってもよいし、異なっていてもよい。
本発明の一実施形態によれば、前記境界領域における第２ビアホールの形状は、円形、ストリップ状、矩形或いは不規則な形状のうちのいずれか１つ又は複数を含む。
本発明の一実施形態によれば、前記回路領域における第１ビアホールの分布は、前記境界領域における第２ビアホールの分布と同一である。
本発明の一実施形態によれば、前記回路領域は、表示回路領域、駆動回路領域及び静電気放電回路領域のうちのいずれか１つ又は複数を含む。
本発明の一実施形態によれば、前記境界領域は、リード線領域、ファンアウト領域及びバインディング領域のうちのいずれか１つ又は２つを含む。
本発明の一実施形態によれば、前記回路領域は、隣接して設置された第１回路領域及び第２回路領域を含み、前記境界領域は、前記第１回路領域と前記第２回路領域との間のギャップ領域である。
本発明の一実施形態によれば、前記回路領域は、複数の画素または複数のサブ画素を含み、前記プリセット範囲の幅は、前記画素または前記サブ画素の第１辺の幅より大きい。
本発明の一実施形態によれば、前記複数の導電層は、ソース／ドレイン金属層とゲート金属層と、を含み、前記層間絶縁層は、前記ソース／ドレイン金属層及び／又は前記ゲート金属層の上に設置されている。
本発明の第２態様によれば、上記のいずれかの実施例に記載のアレイ基板を含む表示パネルを提供する。
本発明の第３態様によれば、上記のいずれかの実施例に記載の表示パネルを含む表示装置を提供する。
本発明の第４態様によれば、アレイ基板の製造方法を提供する。前記アレイ基板は、回路領域と、前記回路領域以外の領域に設置されている境界領域と、を含み、前記回路領域は、積層された複数の導電層と、隣接する２層の導電層の間に設置された層間絶縁層と、を含む。前記製造方法は、前記層間絶縁層に第１ビアホールを設置するステップと、前記回路領域に近接する側の前記境界領域におけるプリセット範囲に、前記回路領域における第１ビアホールの均一性を向上するための第２ビアホールを設置するステップと、を含み、前記第２ビアホール及び前記第１ビアホールは、同一層の層間絶縁層に設置される。
本発明の一実施形態によれば、前記回路領域における第１ビアホールの密度は、前記境界領域における第２ビアホールの密度と同一である。
本発明の一実施形態によれば、前記回路領域における第１ビアホールの形状と前記境界領域における第２ビアホールの形状は、同一であってもよいし、異なっていてもよい。
本発明の一実施形態によれば、前記境界領域における第２ビアホールの形状は、円形、ストリップ状及び矩形のうちのいずれか１つ又は複数である。
本発明の一実施形態によれば、前記回路領域における第１ビアホールの分布は、前記境界領域における第２ビアホールの分布と同一である。
本発明の一実施形態によれば、前記回路領域は、表示回路領域、駆動回路領域及び静電気放電回路領域のうちのいずれか１つ又は複数を含む。
本発明の一実施形態によれば、前記境界領域は、リード線領域、ファンアウト領域及びバインディング領域のうちのいずれか１つ又は２つを含む。
なお、上述した一般的な記載及び後述する詳細な説明は、単なる例示的で解釈的なものであり、本発明を限定するものではない。
以下の図面は、明細書に組み入れて本明細書の一部分を構成し、本発明に該当する実施例を例示し、そして、明細書とともに本発明の原理を解釈するためのものである。
関連技術におけるアレイ基板を模式的に示す模式図である。 本発明の例示的な実施形態に係るアレイ基板を模式的に示す模式図である。 本発明の例示的な実施形態に係る他のアレイ基板を模式的に示す模式図である。
以下、図面を参照しながら例示的な実施形態をより全面的に説明する。ただし、例示的な実施形態は、多種の形態で実施することができるが、ここに説明する実施形態に限定されるものではない。逆に、これらの実施形態を提供することによって、本発明を全面で完全に、そして、例示的な実施形態の思想を全面的に当業者に伝達する。なお、図面は、本発明の模式的な図示に過ぎず、必ずしも縮尺通りに描かれてはいない。図面において、同一の符号が同一又は類似する部分を表しているので、重複の説明を省略する。
なお、説明する特徴、構成又は特性は、任意の適切な方式で一つ又は複数の実施例に組み合わせることができる。以下の説明において、本発明の実施例を充分に理解するために、多くの詳細を提供する。しかしながら、当業者が理解すべきことは、特定の細部のうちの一つ又は複数がなくても、本発明に係る技術案を実現でき、或いは、他の方法、要素、材料、装置、ステップなどを採用することができる。他の場合には、本発明の各形態をあいまいすることを避けるように、周知の構成、方法、装置、実施、材料又は動作を詳しく表現や説明しない。
図面に示したいくつかのブロック図は、機能的な実体であり、必ずしも物理的に又は論理的に独立する実体に対応する必要はない。これらの機能的な実体は、ソフトウェア形式で実現されたり、１つ又は複数のハードウェアモジュール或いは集積回路で実現されたり、異なるネットワーク及び／又はプロセッサ装置及び／又はマイクロコントローラ装置で実現される。
以下の例示的な実施例において説明する実施形態は、本発明と一致する全ての実施形態を代表するものではない。即ち、これらは、特許請求の範囲に記載の本発明のある側面に一致する装置及び方法の一例に過ぎない。
図１は、関連技術におけるアレイ基板を模式的に示す模式図である。
図１に示すように、これは、関連技術におけるＯＬＤＥのアレイ基板１００のＩＬＤ（ＩｎｔｅｒＬａｙｅｒ Ｄｉｅｌｅｃｔｒｉｃ、層間絶縁層又は層間媒体層）ビアホール（即ち、図１における第１ビアホール１３１）の分布の模式図である。ここで、アレイ基板１００は、回路領域と、前記回路領域以外の領域に設置されている境界領域と、を含むことができる。
例えば、前記回路領域は、表示回路領域１１１、駆動回路領域１１２（例えば、Ｇａｔｅ ｄｒｉｖｅｒ ｏｎ Ａｒｒａｙ、ゲート駆動回路領域、以下、単にＧＯＡ領域と称する。）及び静電気放電（Ｅｌｅｃｔｒｏ－Ｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ、静電気放電、以下、単にＥＳＤと称する）回路領域（図示せず）などのいずれか１つ又は複数を含むことができる。
例えば、前記境界領域は、リード線領域１２１、ファンアウト領域１２２、バインディング領域１２３、表示回路領域１１１と駆動回路領域１１２との間のギャップ領域１２４などのいずれか１つ又は複数を含むことができる。ここで、表示回路領域１１１、駆動回路領域１１２及び静電気放電回路領域には、第１ビアホール１３１が設置される。ここで、ＩＬＤビアホールを一例として説明するが、本発明ではこれに限定されない。
関連技術において、一般的に、ＩＬＤ第１ビアホール１３１は、表示回路領域１１１、ＧＯＡ領域１１２、ＥＳＤ領域などの領域に形成されている。通常、これらの領域の間にギャップが存在している。これらのギャップ領域及び／又はリード線領域１２１及び／又はファンアウト領域１２２及び／又はバインディング領域１２３にも、ＩＬＤ層が形成されている。ＩＬＤ第１ビアホール１３１の形成は、ＰＲ（Ｐｈｏｔｏｒｅｓｉｓｔ、フォトレジスト）塗布、露光、現像及びドライエッチングなどの一連のプロセスが必要となる。プロセス誤差の影響により、前記回路領域以外（例えば、回路領域のギャップ領域に近接する境界）の領域に位置するＩＬＤ第１ビアホール１３１のサイズが前記回路領域の内部よりも大きい場合がある。即ち、オーバーエッチングの現象が生じるので、究極的に表示パネルの表示不良に起こすことがある。
まず、本発明の実施形態は、アレイ基板を提供する。上記アレイ基板は、積層された複数の導電層及び隣接する２層の導電層の間に設置され且つ第１ビアホールが設置されている層間絶縁層ＩＬＤを備える回路領域と、前記回路領域以外の領域に設置されている境界領域と、を含むことができる。前記回路領域に近接する側の前記境界領域のプリセット範囲に、前記回路領域における第１ビアホールの均一性を向上するための第２ビアホールを設置することができる。ここで、前記第２ビアホール及び前記第１ビアホールは、同一層の層間絶縁層ＩＬＤに設置されることができる。
本発明の実施形態に係るアレイ基板によれば、アレイ基板の回路領域の境界以外の所定の範囲、即ち前記回路領域に近接する側の境界領域のプリセット範囲に、例えばＩＬＤ第２ビアホールのような第２ビアホールを設置することによって、マスク（ＭＡＳＫ）を追加することなく、回路領域境界以外のＩＬＤ第２ビアホール及び回路領域の内部のＩＬＤ第１ビアホールの均一性を実現することができるので、回路領域の境界においてＩＬＤビアホールがオーバーエッチングされることによる表示不良の問題を解決することができる。これにより、プロセスにおけるアレイ基板の歩留まりを向上させ、表示パネルの表示効果を改善することができるので、アレイ基板の生産コストを低減することができる。
例示的な実施例において、前記第１ビアホール及び前記第２ビアホールは、前記層間絶縁層に設置されたビアホール、即ちＩＬＤビアホールであってもよい。
なお、以下の実施例において、いずれも前記第１ビアホール及び前記第２ビアホールの両方がＩＬＤビアホールである場合を一例として説明するが、本発明ではこれに限定されない。同じプロセス、例えばＰＲ塗布、露光、現像及びドライエッチングなどの一連のプロセスにより形成されるその他のビアホールは、いずれも本発明の技術案に適用されることができる。
例示的な実施例において、前記回路領域は、表示回路領域、駆動回路領域、静電気放電回路領域などのいずれか１つ又は複数を含むことができる。
例示的な実施例において、前記境界領域は、リード線領域、ファンアウト領域、バインディング領域などのいずれか１つ又は２つを含むことができる。
例示的な実施例において、前記回路領域は、隣接して設置されている第１回路領域及び第２回路領域を含む。前記境界領域は、前記第１回路領域と前記第２回路領域との間のギャップ領域である。
例えば、前記第１回路領域が表示回路領域であり、前記第２回路領域が駆動回路領域であり、前記境界領域が前記表示回路領域と前記駆動回路領域との間のギャップ領域であってもよいが、本発明ではこれに限定されない。
図２は、本発明の例示的な実施形態に係るアレイ基板を模式的に示す模式図である。
図２に示すように、表示回路領域１１１のＩＬＤ層の上には、複数の第１ビアホール１３１が設置され、表示回路領域１１１に近接する側の表示回路領域１１１以外のリード線領域１２１におけるＩＬＤ層の上には、第２ビアホール１３２が設置されてもよい。
本発明の実施例において、以下のプロセスによって、前記第１ビアホール１３１及び／又は第２ビアホール１３２を形成することができる。アレイ基板にＩＬＤ層を積層させた後、フォトレジスト（ＰＲ）を塗布し、その後、紫外線をマスクを通過してＰＲに照射することができる。露光処理後、現像液により露光された部分のＰＲを除去し、ＰＲパターンを形成する。さらに、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ、ＲＩＥ）を行ってＩＬＤビアホールのパターンを形成する。
例えば、エッチングガスとして、ＨＦ、ＣＦ４などを使用することができる。
ここで、現像液は、例えば水で希釈されたテトラメチルアンモニウムハイドロオキサイド（Ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ、 ＴＭＡＯＨ）のような強アルカリ溶液である。
例示的な実施例において、前記複数の導電層は、ソース／ドレイン金属層と、ゲート金属層と、を含むことができる。ここで、前記層間絶縁層は、前記ソース／ドレイン金属層（ＳＤ金属層）及び／又は前記ゲート金属層（Ｇａｔｅ金属層）に設置されることができる。
例えば、前記層間絶縁層は、第１絶縁層と、第２絶縁層と、を含むことができる。ここで、前記ソース／ドレイン金属層は、基板の上に設置され、前記第１絶縁層は、前記ソース／ドレイン金属層の上に設置され、前記ゲート金属層は、前記第１絶縁層の上に設置され、前記第２絶縁層は、前記ゲート金属層の上に設置されてもよいが、本発明はこれに限定されるものではない。
本発明の実施形態に係るアレイ基板によれば、表示回路領域１１１の内部には、第１ビアホール１３１が形成されているとともに、表示回路領域１１１の境界以外のリード線領域１２１には、第２ビアホール１３２が形成されている。リード線領域１２１におけるリード線が位置する層は、ＳＤ金属層又はＧａｔｅ金属層であり、ＩＬＤの形成時に既に形成されたので、リード線に影響を与えない。リード線領域１２１に例えばＩＬＤ第２ビアホールのような第２ビアホール１３２を形成することで、回路領域１１１の内部におけるＩＬＤ第１ビアホールのような第１ビアホール１３１以外の一致性を確保できるので、表示回路領域１１１の内部におけるＩＬＤ第１ビアホールの均一性が維持されることができる。
例示的な実施例において、前記回路領域における第１ビアホールの密度と前記境界領域における第２ビアホールの密度は、同一である。なお、ここでの前記回路領域における第１ビアホールの密度と前記境界領域における第２ビアホールの密度が同一であることは、回路領域の境界以外の所定の範囲内における第２ビアホールの密度と回路領域内における対応する第１ビアホールの密度が略同一であることを意味する。
ここで、第１ビアホールの密度は、回路領域の内部における第１ビアホールの面積の和と前記回路領域の総面積との比として、例えば、表示回路領域の内部における第１ビアホールの面積の和と前記表示回路領域の総面積との比として定義されることができる。第２ビアホールの密度は、対応する境界領域の内部における第２ビアホールの面積の和と第２ビアホールが位置するプリセット範囲の面積の比として、例えば、前記リード線領域の内部における第２ビアホールの面積の和と第２ビアホールが設置されている前記リード線領域のプリセット範囲の面積との比として定義されることができる。
例示的な実施例において、前記回路領域の第１ビアホールの形状は、前記境界領域の第２ビアホールの形状と同一であってもよいし、異なっていてもよい。
図２に示す実施例において、表示回路領域１１１における第１ビアホール１３１とリード線領域１２１における第２ビアホール１３２の形状は、同一であり、いずれも円形であるが、本発明ではこれに限定されない。他の実施例において、リード線領域１２１における第２ビアホール１３２は、表示回路領域１１１における第１ビアホール１３１の形状と一致しなくてもよい。
例えば、前記境界領域における第２ビアホールの形状は、ストリップ状、矩形、或いは不規則な形状などのいずれか１つ又は複数であってもよい。
例示的な実施例において、前記境界領域における第２ビアホールの形状がストリップ状である場合、前記ストリップ状は、直線であってもよいし、曲線であってもよく、溝に類似するものであってもよい。
例示的な実施例において、前記回路領域における第１ビアホールの分布は、前記境界領域における第２ビアホールの分布と同一である。
図２に示す実施例において、表示回路領域１１１における第１ビアホール１３１及びリード線領域１２１における第２ビアホール１３２の形状、分布及びビアホールの密度を均一に保持することによって、アレイ基板の回路領域の内部におけるＩＬＤビアホールの均一性をさらに改善することができ、これにより良好な表示効果を達成することができる。
例示的な実施例において、前記回路領域は、複数の画素又は複数のサブ画素を含むことができる。ここで、前記プリセット範囲の幅は、前記画素又はサブ画素の第１辺（例えば、前記画素又はサブ画素の短辺である。）の幅よりも大きくなるように設定されることができる。
例えば、図２に示す実施例において、リード線領域１２１における第２ビアホール１３２のプリセット範囲の幅ｗは、前記画素又はサブ画素の短辺の幅よりも大きくなるように設定されることができる。
ここで、第２ビアホールを設置するためのプリセット範囲の幅の範囲は、ビアホールを形成するための露光、現像及びドライエッチングの精度、均一性、現像液の粘着性に関係されるが、回路領域の面積及び辺の長さとは直接に関係されない。ダミー（ｄｕｍｍｙ）ビアホール（即ち、上記の第２ビアホール）が存在すれば、正常に機能するビアホール（即ち、上記の第１ビアホール）に有益な効果をもたらすことができる。
図３は、本発明の例示的な実施形態に係る他のアレイ基板を模式的に示す模式図である。
図３に示すように、表示回路領域１１１には、複数の第１ビアホール１３１が設置されることができる。表示回路領域１１１に近接する側の表示回路領域１１１以外のファンアウト領域１２２のプリセット範囲内にも、第２ビアホール１３２を設置することができる。ここで、第２ビアホール１３２が設置されているプリセット範囲の幅は、ｗである。即ち、図２に示した上記の実施例と同様の理由に基づいて、ＩＬＤビアホールも、ファンアウト領域１２２に形成されることができる。
同様に、他の実施例において、上記の効果を達成するため、駆動回路領域、ＥＳＤ領域などのＩＬＤ第１ビアホールのような第１ビアホールを設置する必要がある領域の境界以外には、所定の数のＩＬＤ第２ビアホールのような第２ビアホールを設置することができる。
例示的な本実施形態は、さらに、上記のいずれかの実施例に記載されたアレイ基板を含む表示パネルを提供する。
例示的な実施例において、前記表示パネルは、ＯＬＥＤ表示パネルであることができる。ＯＬＥＤ表示パネルのアレイ構造が複雑であるので、対応するプロセスもより複雑になり、そして、ＩＬＤビアホールの密度は、同じＰＰＩ（Ｐｉｘｅｌｓ Ｐｅｒ Ｉｎｃｈ、１インチあたりのピクセル数）のＬＣＤ表示パネルよりも遥かに大きくなる。
しかし、本発明は、これに限定されなく、例えば、ＬＣＤ表示パネル又は同じプロセスにより形成された任意の他の表示パネルであってもよい。
上記表示パネル及び上記のアレイ基板は、同一の技術的な特徴及び動作原理を有し、上記の内容を既に詳細に説明したので、ここでは詳細な説明を省略する。
例示的な本実施形態は、さらに、上記のいずれかの実施例に記載された表示パネルを含む表示装置を提供する。
当業者は、明細書に対する理解及び明細書に記載された発明に対する実施を介して、本発明の他の実施形態を容易に獲得することができる。本願は、本発明に対する任意の変形、用途、又は適応的な変化を含み、このような変形、用途、又は適応的な変化は、本発明の一般的な原理に従い、本発明で開示されていない当該技術分野の公知知識又は通常の技術手段を含む。明細書及び実施例は、単に例示的なものであって、本発明の本当の範囲と主旨は、以下の特許請求の範囲によって示される。
以上、本発明に係る例示的な実施形態を具体的に説明した。なお、本発明は、本明細書で説明された詳細な構造、配置方式又は実現方法に限定されるものではない。逆に、本発明は、添付した特許請求の精神及び範囲内に含まれる様々な修正や等価配置を含む。
１００ アレイ基板
１１１ 表示回路領域
１１２ 駆動回路領域
１２１ リード線領域
１２２ ファンアウト領域
１２３ バインディング領域
１２４ ギャップ領域
１３１ 第１ビアホール
１３２ 第２ビアホール

Claims (19)

  1. アレイ基板であって、
    積層された複数の導電層と、隣接する２層の導電層の間に設置され且つ第１ビアホールが設置されている層間絶縁層と、を含む回路領域と、
    前記回路領域以外の領域に設置される境界領域と、を含み、
    前記回路領域に近接する側の前記境界領域のプリセット範囲には、前記回路領域における第１ビアホールの均一性を向上するための第２ビアホールが設置され、
    前記第２ビアホール及び前記第１ビアホールは、同一層の層間絶縁層に設置され、
    前記回路領域は、隣接して設置される第１回路領域及び第２回路領域を含み、前記境界領域は、前記第１回路領域と前記第２回路領域との間のギャップ領域であり、
    前記第１回路領域に近接する側の前記ギャップ領域のプリセット範囲と前記第２回路領域に近接する側の前記ギャップ領域のプリセット範囲には、それぞれ前記第２ビアホールが設置されている
    ことを特徴とするアレイ基板。
  2. 前記回路領域における第１ビアホールの密度は、前記境界領域における第２ビアホールの密度と同一である
    請求項１に記載のアレイ基板。
  3. 前記回路領域における第１ビアホールの形状と前記境界領域における第２ビアホールの形状は、同一であり、或いは異なる
    請求項１に記載のアレイ基板。
  4. 前記境界領域における第２ビアホールの形状は、円形、ストリップ状及び矩形のうちのいずれか１つ又は複数である
    請求項１又は３に記載のアレイ基板。
  5. 前記回路領域における第１ビアホールの分布は、前記境界領域における第２ビアホールの分布と同一である
    請求項２に記載のアレイ基板。
  6. 前記回路領域は、表示回路領域、駆動回路領域及び静電気放電回路領域のうちのいずれか１つ又は複数を含む
    請求項１に記載のアレイ基板。
  7. 前記境界領域は、リード線領域、ファンアウト領域及びバインディング領域のうちのいずれか１つ又は２つをさらに含む
    請求項１に記載のアレイ基板。
  8. 前記回路領域は、複数の画素又はサブ画素を含み、
    前記プリセット範囲の幅は、前記画素又はサブ画素の第１辺の幅より大きい
    請求項１に記載のアレイ基板。
  9. 前記複数の導電層は、ソース／ドレイン金属層及びゲート金属層を含み、
    前記層間絶縁層は、前記ソース／ドレイン金属層及び／又は前記ゲート金属層の上に設置される
    請求項１に記載のアレイ基板。
  10. 請求項１から請求項９のいずれか１項に記載のアレイ基板を含む表示パネル。
  11. 前記表示パネルは、ＯＬＥＤ表示パネルである
    請求項１０に記載の表示パネル。
  12. 請求項１０又は１１に記載の表示パネルを含む表示装置。
  13. アレイ基板の製造方法であって、
    前記アレイ基板は、回路領域と、前記回路領域以外の領域に設置されている境界領域と、を含み、前記回路領域は、積層された複数の導電層と、隣接する２層の導電層の間に設置される層間絶縁層とを含み、前記回路領域は、隣接して設置される第１回路領域及び第２回路領域を含み、前記境界領域は、前記第１回路領域と前記第２回路領域との間のギャップ領域であり、
    前記アレイ基板の製造方法は、
    前記層間絶縁層に第１ビアホールを設置するステップと、
    前記回路領域に近接する側の前記境界領域のプリセット範囲に、前記回路領域における第１ビアホールの均一性を向上するための第２ビアホールを設置するステップと、含み、
    前記第２ビアホール及び前記第１ビアホールは、同一層の層間絶縁層に設置され、
    前記第１回路領域に近接する側の前記ギャップ領域のプリセット範囲と前記第２回路領域に近接する側の前記ギャップ領域のプリセット範囲には、それぞれ前記第２ビアホールが設置されている
    ことを特徴とするアレイ基板の製造方法。
  14. 前記回路領域における第１ビアホールの密度は、前記境界領域における第２ビアホールの密度と同一である
    請求項１３に記載のアレイ基板の製造方法。
  15. 前記回路領域における第１ビアホールの形状と前記境界領域における第２ビアホールの形状は、同一であり、或いは異なる
    請求項１３に記載のアレイ基板の製造方法。
  16. 前記境界領域における第２ビアホールの形状は、円形、ストリップ状及び矩形のうちのいずれか１つ又は複数である
    請求項１３又は１５に記載のアレイ基板の製造方法。
  17. 前記回路領域における第１ビアホールの分布は、前記境界領域における第２ビアホールの分布と同一である
    請求項１４に記載のアレイ基板の製造方法。
  18. 前記回路領域は、表示回路領域、駆動回路領域及び静電気放電回路領域のうちのいずれか１つ又は複数を含む
    請求項１３に記載のアレイ基板の製造方法。
  19. 前記境界領域は、リード線領域、ファンアウト領域及びバインディング領域のうちのいずれか１つ又は２つをさらに含む
    請求項１３に記載のアレイ基板の製造方法。
JP2019560372A 2018-05-23 2019-04-04 アレイ基板、表示パネル及び表示装置 Active JP7295808B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201820777664.2 2018-05-23
CN201820777664.2U CN208489194U (zh) 2018-05-23 2018-05-23 阵列基板、显示面板及显示装置
PCT/CN2019/081587 WO2019223434A1 (zh) 2018-05-23 2019-04-04 阵列基板、显示面板及显示装置

Publications (2)

Publication Number Publication Date
JP2021524047A JP2021524047A (ja) 2021-09-09
JP7295808B2 true JP7295808B2 (ja) 2023-06-21

Family

ID=65249856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019560372A Active JP7295808B2 (ja) 2018-05-23 2019-04-04 アレイ基板、表示パネル及び表示装置

Country Status (6)

Country Link
US (1) US11398539B2 (ja)
EP (1) EP3799127A4 (ja)
JP (1) JP7295808B2 (ja)
KR (1) KR102341556B1 (ja)
CN (1) CN208489194U (ja)
WO (1) WO2019223434A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208489194U (zh) * 2018-05-23 2019-02-12 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
CN111077707A (zh) * 2019-12-18 2020-04-28 Tcl华星光电技术有限公司 一种阵列基板和显示面板
CN111223439A (zh) * 2020-03-12 2020-06-02 深圳市华星光电半导体显示技术有限公司 应用于阵列基板的goa电路、阵列基板及goa电路的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047515A (ja) 2006-07-19 2008-02-28 Canon Inc 表示装置
WO2012086111A1 (ja) 2010-12-20 2012-06-28 パナソニック株式会社 有機ｅｌディスプレイパネル及びその製造方法
JP2015049948A (ja) 2013-08-29 2015-03-16 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
JP2016105170A (ja) 2010-10-25 2016-06-09 セイコーエプソン株式会社 電気光学装置および電子機器
US20170125505A1 (en) 2015-10-30 2017-05-04 Samsung Display Co., Ltd. Organic light emitting display device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3779243B2 (ja) 2002-07-31 2006-05-24 富士通株式会社 半導体装置及びその製造方法
US7030651B2 (en) 2003-12-04 2006-04-18 Viciciv Technology Programmable structured arrays
KR100772251B1 (ko) * 2006-07-12 2007-11-01 동부일렉트로닉스 주식회사 반도체 소자의 더미 콘택 및 그 제조 방법
US7951704B2 (en) * 2008-05-06 2011-05-31 Spansion Llc Memory device peripheral interconnects and method of manufacturing
US8084858B2 (en) 2009-04-15 2011-12-27 International Business Machines Corporation Metal wiring structures for uniform current density in C4 balls
JP2011076804A (ja) 2009-09-29 2011-04-14 Panasonic Corp 有機ｅｌ表示装置およびその製造方法
US8597860B2 (en) * 2011-05-20 2013-12-03 United Microelectronics Corp. Dummy patterns and method for generating dummy patterns
US10177032B2 (en) * 2014-06-18 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaging devices, and methods of packaging semiconductor devices
CN104600200B (zh) * 2014-12-26 2017-07-28 上海天马微电子有限公司 一种阵列基板及显示面板
CN104867450B (zh) * 2015-06-05 2017-09-19 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US9786839B2 (en) 2015-07-23 2017-10-10 Globalfoundries Singapore Pte. Ltd. 3D MRAM with through silicon vias or through silicon trenches magnetic shielding
KR102422035B1 (ko) 2015-12-01 2022-07-19 엘지디스플레이 주식회사 표시장치
US9793246B1 (en) * 2016-05-31 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Pop devices and methods of forming the same
CN107068613A (zh) 2016-12-30 2017-08-18 深圳市华星光电技术有限公司 Oled显示装置的阵列基板及其制作方法
CN207116434U (zh) 2017-08-02 2018-03-16 京东方科技集团股份有限公司 一种oled基板及显示装置
CN107731846B (zh) 2017-08-31 2019-01-01 长江存储科技有限责任公司 提高沟道通孔均一性的三维存储器形成方法
CN107910333A (zh) 2017-10-27 2018-04-13 武汉华星光电半导体显示技术有限公司 阵列基板及显示装置
CN208489194U (zh) 2018-05-23 2019-02-12 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047515A (ja) 2006-07-19 2008-02-28 Canon Inc 表示装置
JP2016105170A (ja) 2010-10-25 2016-06-09 セイコーエプソン株式会社 電気光学装置および電子機器
WO2012086111A1 (ja) 2010-12-20 2012-06-28 パナソニック株式会社 有機ｅｌディスプレイパネル及びその製造方法
JP2015049948A (ja) 2013-08-29 2015-03-16 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
US20170125505A1 (en) 2015-10-30 2017-05-04 Samsung Display Co., Ltd. Organic light emitting display device

Also Published As

Publication number Publication date
KR20190134730A (ko) 2019-12-04
EP3799127A4 (en) 2023-04-12
CN208489194U (zh) 2019-02-12
EP3799127A1 (en) 2021-03-31
JP2021524047A (ja) 2021-09-09
US20210167159A1 (en) 2021-06-03
KR102341556B1 (ko) 2021-12-22
WO2019223434A1 (zh) 2019-11-28
US11398539B2 (en) 2022-07-26

Similar Documents

Publication Publication Date Title
US10539836B2 (en) Display substrate, method of fabricating the same, and display device
CN102169260B (zh) Tft-lcd像素电极层结构、制备方法及其掩膜板
WO2020248701A1 (zh) 阵列基板、显示面板及显示装置
US9865623B2 (en) Array substrate and manufacturing method thereof, and display device
JP7295808B2 (ja) アレイ基板、表示パネル及び表示装置
JP6227674B2 (ja) 酸化物薄膜トランジスターアレイ基板、その製造方法及び表示パネル
KR20130134448A (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
US9064751B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR101467710B1 (ko) Ｔｆｔ 어레이 기판, 그 제조방법 및 디스플레이 장치
WO2017024640A1 (zh) 阵列基板及其制造方法
WO2017118105A1 (zh) 阵列基板及其制作方法、显示装置
US11145682B2 (en) Array substrate and method for fabricating the same, display panel, display device
US9690146B2 (en) Array substrate, its manufacturing method, and display device
US9268182B2 (en) Color filter substrate, TFT array substrate, manufacturing method of the same, and liquid crystal display panel
WO2020124767A1 (zh) Tft基板的制作方法及tft基板
US8963160B2 (en) Thin film transistor array substrate, manufacturing method thereof and display device
WO2016041349A1 (zh) 阵列基板及其制备方法、显示装置
WO2018098994A1 (zh) 阵列基板及其制作方法、显示面板和显示装置
US10141352B2 (en) Manufacturing method of array substrate, array substrate and display device
CN104952887A (zh) 一种阵列基板及其制备方法、显示装置
US10942403B2 (en) Display substrate and display apparatus
US10685989B2 (en) Method for manufacturing display panel, display panel, and display device
WO2023212977A1 (zh) 阵列基板、其制作方法及显示面板
WO2021056732A1 (zh) 一种阵列基板及其制备方法
WO2020037724A1 (zh) 阵列基板及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230609

R150 Certificate of patent or registration of utility model

Ref document number: 7295808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150