JP7279824B2 - 電子時計、領域判定方法、およびプログラム - Google Patents
電子時計、領域判定方法、およびプログラム Download PDFInfo
- Publication number
- JP7279824B2 JP7279824B2 JP2022000782A JP2022000782A JP7279824B2 JP 7279824 B2 JP7279824 B2 JP 7279824B2 JP 2022000782 A JP2022000782 A JP 2022000782A JP 2022000782 A JP2022000782 A JP 2022000782A JP 7279824 B2 JP7279824 B2 JP 7279824B2
- Authority
- JP
- Japan
- Prior art keywords
- area
- storage area
- cpu
- written
- 0xff
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stored Programmes (AREA)
Description
本発明は、電子時計、領域判定方法、およびプログラムに関する。
近年、電子機器の発売後に不具合を修正させるため、または機能や性能を向上させるために、ユーザが電子機器のプログラムをアップデート可能なものが各種実用化されている。このような電子機器は、例えばインターネットに接続可能であり、ネットワーク経由でプログラムをアップデート（更新）する場合がある。
特許文献１には、制御ソフトウェアを更新する方法が開示されている。特許文献１の要約書には、「無線端末装置は自装置の運用に係る現用の制御ソフトウェアのバージョン情報を網側に接続するソフトウェア供給装置に通知し、ソフトウェア供給装置は通知されたバージョン情報を自己が蓄積管理する最新のバージョン情報と比較して更新の必要性有無を判定すると共に、更新が必要な場合は通知されたバージョンの改訂用に適合する新しい制御ソフトウェアを無線端末装置にダウンロードする。」と記載されている。
電子時計では、ファームウェアの記憶領域を２つ持つことで、一方の記憶領域のファームウェアの書き換えを中断しても、他方の記憶領域のファームウェアから正常に起動可能となる。但し、このような機能を実現するためには、電子時計のプロセッサは、どちらの記憶領域が使用領域であるかを把握する必要がある。例えば、ファームウェアのヘッダ部分が書き換えられたのちに、電圧降下などにより時計ＬＳＩ（Large-Scale Integration）がリセットされたならば、ヘッダ部分のバージョン情報を読み出すだけは、書き換えが成功したかどうかが判別できず、どちらの記憶領域が使用領域であるか把握できない。
そこで、本発明は、電子時計、領域判定方法、およびプログラムについて、フラッシュメモリの書き換えに成功したか否かを容易に判定することを課題とする。
本発明は、上記目的を達成するため、
所定の時間間隔おきに所定の角度だけ回動する指針と、
被書き込み対象が書き込まれる２つの記憶領域を有する記憶部と、
制御部と、
を備え、
前記制御部は、
前記指針が回動する前記所定の時間間隔おきに発生するタイミングと重ならない所定のタイミングである場合に、前記２つの記憶領域のうち前記被書き込み対象が正常に書き込まれなかった記憶領域を被フォーマット領域、又は、次回に前記被書き込み対象が書き込まれる領域である書き込み領域と判定し、前記２つの記憶領域に前記被書き込み対象がどちらも正常に書き込まれている場合は前記２つの記憶領域のうち前記被書き込み対象が書き込まれたタイミングが早い記憶領域を前記被フォーマット領域、又は、前記書き込み領域と判定する被フォーマット領域決定処理を行う、
ことを特徴とする電子時計である。
所定の時間間隔おきに所定の角度だけ回動する指針と、
被書き込み対象が書き込まれる２つの記憶領域を有する記憶部と、
制御部と、
を備え、
前記制御部は、
前記指針が回動する前記所定の時間間隔おきに発生するタイミングと重ならない所定のタイミングである場合に、前記２つの記憶領域のうち前記被書き込み対象が正常に書き込まれなかった記憶領域を被フォーマット領域、又は、次回に前記被書き込み対象が書き込まれる領域である書き込み領域と判定し、前記２つの記憶領域に前記被書き込み対象がどちらも正常に書き込まれている場合は前記２つの記憶領域のうち前記被書き込み対象が書き込まれたタイミングが早い記憶領域を前記被フォーマット領域、又は、前記書き込み領域と判定する被フォーマット領域決定処理を行う、
ことを特徴とする電子時計である。
以降、本発明を実施するための形態を、各図を参照して詳細に説明する。
本実施形態の電子時計は、ファームウェアやデータを特定するバージョン情報を、ファームウェアやデータを書き込む記憶領域のフッタ部にコピーする。ファームウェアやデータのバージョン情報をフッタ部にコピーした場合、書き換えに失敗した場合を検知できる。
本実施形態の電子時計は、ファームウェアやデータを特定するバージョン情報を、ファームウェアやデータを書き込む記憶領域のフッタ部にコピーする。ファームウェアやデータのバージョン情報をフッタ部にコピーした場合、書き換えに失敗した場合を検知できる。
更にファームウェアやデータのブロックサイズ情報をフッタ部に書き込んだ場合、消去すべきブロックサイズが明確になるので、消去時間と消去に伴う消費電力を削減することができる。
図１は、本実施形態における電子時計１の概略を示す構成図である。
電子時計１は、特には限られないが、例えば腕に装着するためのバンドを備えた腕時計型の電子時計である。この電子時計１は、時計ＬＳＩであるマイクロコンピュータ２、操作部３１、表示部３２、電源部３３、電池３４を含んで構成される。電子時計１は更に、通信部４とアンテナ４１、ＧＰＳ（Global Positioning System）部５とアンテナ５１、フラッシュメモリ６、振動子７を含んで構成される。なお、図ではアンテナ４１，５１を“ＡＮＴ”と記載している。
電子時計１は、特には限られないが、例えば腕に装着するためのバンドを備えた腕時計型の電子時計である。この電子時計１は、時計ＬＳＩであるマイクロコンピュータ２、操作部３１、表示部３２、電源部３３、電池３４を含んで構成される。電子時計１は更に、通信部４とアンテナ４１、ＧＰＳ（Global Positioning System）部５とアンテナ５１、フラッシュメモリ６、振動子７を含んで構成される。なお、図ではアンテナ４１，５１を“ＡＮＴ”と記載している。
操作部３１は、例えばリュウズやボタンであり、ユーザの操作情報をマイクロコンピュータ２に伝達する。表示部３２は、例えば文字盤と指針などであり、マイクロコンピュータ２の指示により現在時刻を含む各種情報を表示する。電池３４と電源部３３は、この電子時計１に電力を供給する。
電源部３３は、例えば、電圧変換回路である。電源部３３は、電子時計１内の各部の動作電圧で電力を供給する。電池３４としては、例えば、ボタン型乾電池などの一次電池が用いられる。または電池３４として、ソーラパネルと二次電池の組合せが用いられてもよい。
通信部４は、例えばBluetooth（登録商標） Low Energyに準拠した無線通信により、アンテナ４１、を介して外部と通信する。これにより電子時計１は、新たなファームウェアを外部から受信する。
ＧＰＳ部５は、ＧＰＳ受信ＩＣで構成されており、ＧＰＳ衛星から送信される極超短波の衛星信号をアンテナ５１によって受信し、現在位置や現在時刻を計測するものである。このＧＰＳ受信ＩＣは、ＣＰＵ（Central Processing Unit）５２とＲＡＭ（Random Access Memory）５３とを備える。ＣＰＵ５２は、後記するフラッシュメモリ６の記憶領域０（６１）および記憶領域１（６２）をＲＡＭ５３に読み込んで実行する第１のプロセッサである。
フラッシュメモリ６は、情報を読み出しおよび書き込み可能に記憶する不揮発性の半導体メモリである。このフラッシュメモリ６には、記憶領域０（６１）および記憶領域１（６２）を含んでいる。記憶領域０（６１）および記憶領域１（６２）は、ＣＰＵ５２がＲＡＭ５３が読み込んで参照するためのデータが記憶される。
フラッシュメモリ６の１回の消去単位は4Kbytesであり、これをブロックと呼ぶ。それ以上のサイズ消去するときには、4Kbytesのブロックの消去を繰り返す。フラッシュメモリ６の指定されたブロックを消去すると、そのブロックのデータは全て0xFFとなる。
フラッシュメモリ６の消去済みのアドレス空間には、データを書き込むことができる。フラッシュメモリ６の１回の書き込み単位は256Bytesなので、それ以上のサイズのデータを書き込むときには、256Bytes単位の書き込みと読み込みと確認（ベリファイ）を繰り返すとよい。
ＣＰＵ２１は、電子時計１を統括制御する第２のプロセッサである。ＣＰＵ２１の処理能力は、ＣＰＵ５２の処理能力よりも低い。またＣＰＵ２１の動作保証電圧の下限は、ＣＰＵ５２の動作保証電圧の下限よりも低い。電源電圧の低下によりＣＰＵ５２が動作しなくなった後でも、ＣＰＵ２１は動作することができる。
振動子７は、例えば、水晶振動子であり、後記する発振回路２５と組み合わされて固有の周波数信号を生成する。
マイクロコンピュータ２は、ＣＰＵ２１、ＲＡＭ２２を含んで構成される。マイクロコンピュータ２は更に、発振回路２５、分周回路２６、計時回路２７を含んで構成され、外付けのＲＯＭ（Read Only Memory）２３に接続されている。
マイクロコンピュータ２は、ＣＰＵ２１、ＲＡＭ２２を含んで構成される。マイクロコンピュータ２は更に、発振回路２５、分周回路２６、計時回路２７を含んで構成され、外付けのＲＯＭ（Read Only Memory）２３に接続されている。
ＣＰＵ２１は、ＲＡＭ２２をワーク領域としてＲＯＭ２３やフラッシュメモリ６に記憶されたプログラムによる各種演算処理を行い、電子時計１の全体動作を統括制御するものである。ＲＡＭ２２は電源バックアップされているため、次回の起動時に参照する情報を好適に記憶できる。次回の起動時にＣＰＵ２１が参照する情報は、ＲＡＭ２２に記憶される。このＣＰＵ２１は、記憶領域０，１の特定アドレス空間にプログラムまたはデータとこのプログラムまたはこのデータを特定する特定情報とを書き込み、この記憶領域の特定アドレス空間とは異なるアドレス空間に特定情報を書き込む。
発振回路２５は、振動子７と組み合わされて固有の周波数信号を生成して分周回路２６に出力する。発振回路２５としては、例えば、水晶発振回路が用いられる。
分周回路２６は、発振回路２５から入力された信号をＣＰＵ２１や計時回路２７が利用する各種周波数の信号に分周して出力する。
分周回路２６は、発振回路２５から入力された信号をＣＰＵ２１や計時回路２７が利用する各種周波数の信号に分周して出力する。
計時回路２７は、分周回路２６から入力された所定の周波数信号の回数を計数し、初期時刻に加算してゆくことで現在時刻を計数するカウンタ回路である。計時回路２７により計数される現在時刻は、ＣＰＵ２１により読み出されて時刻表示に用いられる。この時刻の計数は、ソフトウェア的に制御されてもよい。また、振動子７、発振回路２５、分周回路２６、及び計時回路２７により時刻を計数する計時部が構成されてもよい。
図２は、オールクリア後のＧＰＳ処理を示すフローチャートである。
ユーザが電子時計１をオールクリア（ＡＣ）したならば、この電子時計１のＣＰＵ２１は、ＧＰＳフラッシュ未使用領域決定処理（図５・図６参照）を実行する（ステップＳ１０）。オールクリアは、電池３４が切れた場合や、プログラムが暴走した場合に行われる。
ユーザが電子時計１をオールクリア（ＡＣ）したならば、この電子時計１のＣＰＵ２１は、ＧＰＳフラッシュ未使用領域決定処理（図５・図６参照）を実行する（ステップＳ１０）。オールクリアは、電池３４が切れた場合や、プログラムが暴走した場合に行われる。
ＣＰＵ２１は、この未使用領域決定処理が成功したか否かを判定する（ステップＳ１１）。処理に成功したと判定したならば（Ｙｅｓ）、ＣＰＵ２１は、ステップＳ１４の処理に進む。処理に失敗したと判定したならば（Ｎｏ）、ＣＰＵ２１は、ステップＳ１２の処理に進む。
ステップＳ１２において、ＣＰＵ２１は、現在のモードが通常モードであるか否かを判定する（ステップＳ１２）。ここで通常モードとは、電子時計１が時刻を計時するモードのことをいう。ＣＰＵ２１は、現在のモードが通常モードではないと判定したならば（Ｎｏ）、この判定処理を繰り返す。ＣＰＵ２１は、現在のモードが通常モードであると判定したならば（Ｙｅｓ）、ステップＳ１３の処理に進む。
ステップＳ１３において、ＣＰＵ２１は、ホームタイム（ＨＴ）の秒が５５秒であるか否かを判定する。ＣＰＵ２１は、ホームタイムの秒が５５秒ではなかったならば（Ｎｏ）、ステップＳ１２の処理に戻り、ホームタイムの秒が５５秒であったならば（Ｙｅｓ）、ステップＳ１０の処理に戻る。
つまりＣＰＵ２１は、現在のモードが通常モードではないか、またはホームタイムの秒が５５秒でなかったならば（Ｎｏ）、ステップＳ１２の処理に戻り、ステップＳ１２，Ｓ１３の判定を繰り返す。ＣＰＵ２１は、現在のモードが通常モードであり、かつホームタイムの秒が５５秒であったならば（Ｙｅｓ）、ステップＳ１０の処理に戻り、未使用領域決定処理を再び実行する。
本実施形態では、ステップＳ１２，Ｓ１３の判定処理により、未使用領域決定処理が再び実行されるタイミングは、秒針が５５秒を示していたときに限定される。つまり、未使用領域決定処理のタイミングと秒針の運針タイミングとをずらし、秒針の運針が止まっていると考えられる場合を狙って、未使用領域の消去を行っている。これにより、電子時計１は、ユーザに正確な時刻を表示できる。
ステップＳ１４において、ＣＰＵ２１は、現在のモードが通常モードであるか否かを判定する。ＣＰＵ２１は、現在のモードが通常モードではないと判定したならば（Ｎｏ）、ステップＳ１７の処理に進む。ＣＰＵ２１は、現在のモードが通常モードであると判定したならば（Ｙｅｓ）、ステップＳ１５の処理に進む。
ステップＳ１５において、ＣＰＵ２１は、ホームタイム（ＨＴ）の時刻が午前２時～５時であるか否かを判定する。この時刻を判別する理由は、この時間帯はユーザが時刻を確認していない可能性が高いからである。ＣＰＵ２１は、ホームタイム（ＨＴ）の時刻が午前２時～５時ならば（Ｙｅｓ）、更に分秒が３０分５０秒であるか否かを判定する（ステップＳ１６）。ＣＰＵ２１は、ホームタイム（ＨＴ）の分秒が３０分５０秒ならば、ステップＳ１９に進み、ＧＰＳフラッシュの未使用領域消去処理を実行する。ステップＳ１６を判定する理由は、同時間帯に自動的に行われる標準電波受信等の処理と重なるのを避けるためである。ステップＳ１６において、ＣＰＵ２１は、ホームタイム（ＨＴ）の分秒が３０分５０秒ではないならば、ステップＳ１４の処理に戻る。
つまりＣＰＵ２１は、ホームタイム（ＨＴ）の時刻が午前２時～５時ではないか、または分秒が３０分５０秒ではないならば、ステップＳ１４の処理に戻る。ＣＰＵ２１は、ホームタイム（ＨＴ）の時刻が午前２時～５時であり、かつ分秒が３０分５０秒であったならば、ＧＰＳフラッシュの未使用領域消去処理を実行する（ステップＳ１９）。
またＣＰＵ２１は、ステップＳ１７において、現在のモードがストップウオッチモードであるか否かを判定する。ＣＰＵ２１は、現在のモードがストップウオッチモードではないと判定したならば（Ｎｏ）、ステップＳ１４の処理に戻る。
更にＣＰＵ２１は、現在のモードがストップウオッチモードであると判定したならば（Ｙｅｓ）、秒針停止から１分経過したか否かを判定する（ステップＳ１８）。ＣＰＵ２１は、この判定条件が成立したならば、ステップＳ１９に進み、ＧＰＳフラッシュの未使用領域消去処理（図７参照）を実行する。ステップＳ１８を判定する理由は、秒針停止中の処理なら消去中の運針停止が目立たないためと、１分経過していれば、ユーザの操作がないものと想定されるためである。
その後、ステップＳ２０において、ＣＰＵ２１は、記憶領域の消去が成功したか否かを判定する。ＣＰＵ２１は、記憶領域の消去が成功したならば（Ｙｅｓ）、図２の処理を終了し、記憶領域の消去が失敗したならば（Ｎｏ）、ステップＳ１４の処理に戻る。
電子時計１では、消去と書き換えとを連続して行うことは消費電流の関係から極めて困難である。消去中は、時計ＬＳＩ（マイクロコンピュータ２）とＧＰＳマイコン（ＣＰＵ５２）の通信中に運針タイミングが来てしまう可能性があるため、消去が完了まで運針を停止しており、ユーザに時刻を表示できなかった。
図２のＧＰＳ処理により、電子時計１は、深夜の時間帯や、秒針が止まって一定時間が経過した場合等の、秒針の運針が止まっていると考えられる場合を狙って未使用領域の消去を行う。そのため、電子時計１は、運針タイミングを避けて未使用領域を消去し、ユーザに正確な時刻を表示できる。
図３は、秒針の運針とＧＰＳフラッシュ未使用領域決定処理とを示すタイミングチャートである。
図３の上側は、秒針の運針タイミングを示しており、秒の値が１２の倍数のときに運針する。ＧＰＳフラッシュの未使用領域決定処理の開始タイミングは、５５秒であり、平均の処理時間は３秒である。よって、未使用領域決定処理の実行と秒針の運針とが重複することはない。
《第１の実施形態》
図４は、第１の実施形態における記憶領域０，１の構成を示す図である。
記憶領域０には、参照データテーブルと地図データとが記憶されている。
図４は、第１の実施形態における記憶領域０，１の構成を示す図である。
記憶領域０には、参照データテーブルと地図データとが記憶されている。
参照データテーブルは、アドレス空間0x100000～0x10FFFFのうち上位のアドレス空間0x100000～(0x100002+X1)に記憶されている。参照データテーブルは、ヘッダ部分の２バイトのバージョン情報と、それ以降のX1 Bytesの本体とで構成される。ここで、バージョン情報は、0x01,0x00である。バージョン情報は、消去済みであるか否かを判定するため、0xFF,0xFF以外の値が付与されている。ＣＰＵ２１は、このバージョン情報の値により参照データテーブルのバージョンを特定する。
参照データテーブルの本体以降は、リザーブ領域（Reserved）であり、アドレス空間 (0x100003+X1)～0x10FFFFに記憶されている。リザーブ領域は全て0xFFである。このリザーブ領域により、バージョン間のサイズの相違を吸収可能である。
地図データは、アドレス空間0x110000～0x1FFFFBのうち上位のアドレス空間0x110000～(0x110002+Y1)に記憶されている。地図データは、ヘッダ部分の２バイトのバージョン情報と、それ以降のY1 Bytesの本体とで構成される。ここで、バージョン情報は、0x03,0x00である。バージョン情報は、消去済みであるか否かを判定するため、0xFF,0xFF以外の値が付与されている。ＣＰＵ２１は、このバージョン情報の値により地図データのバージョンを特定する。
地図データの本体以降は、リザーブ領域（Reserved）であり、アドレス空間 (0x110003+Y1)～0x1FFFFBに記憶されている。リザーブ領域は全て0xFFである。リザーブ領域により、バージョン間のサイズの相違を吸収可能である。
つまり参照データテーブルと地図データとが記憶される特定アドレス空間は、アドレス空間0x100000～0x1FFFFBである。
つまり参照データテーブルと地図データとが記憶される特定アドレス空間は、アドレス空間0x100000～0x1FFFFBである。
記憶領域０のアドレス空間0x1FFFFC～0x1FFFFDには、参照データテーブルのバージョン情報が記憶される。記憶領域０のアドレス空間0x1FFFFE～0x1FFFFFには、地図データのバージョン情報が記憶される。これらアドレス空間0x1FFFFC～0x1FFFFFは、記憶領域０のフッタであり、参照データテーブルや地図データを記憶する特定アドレス空間とは異なるアドレス空間である。
記憶領域１には、記憶領域０と同様に参照データテーブルと地図データとが記憶されており、フッタに参照データテーブルのバージョン情報と地図データのバージョン情報とがコピーされている。
参照データテーブルは、アドレス空間0x200000～0x20FFFFのうち上位のアドレス空間0x200000～(0x200002+X2)に記憶されている。参照データテーブルは、ヘッダ部分の２バイトのバージョン情報と、それ以降のX2 Bytesの本体とで構成される。ここで、バージョン情報は、0x02,0x00である。バージョン情報は、消去済みであるか否かを判定するため、0xFF,0xFF以外の値が付与されている。ＣＰＵ２１は、このバージョン情報の値により参照データテーブルのバージョンを特定する。
参照データテーブルは、アドレス空間0x200000～0x20FFFFのうち上位のアドレス空間0x200000～(0x200002+X2)に記憶されている。参照データテーブルは、ヘッダ部分の２バイトのバージョン情報と、それ以降のX2 Bytesの本体とで構成される。ここで、バージョン情報は、0x02,0x00である。バージョン情報は、消去済みであるか否かを判定するため、0xFF,0xFF以外の値が付与されている。ＣＰＵ２１は、このバージョン情報の値により参照データテーブルのバージョンを特定する。
参照データテーブルの本体以降は、リザーブ領域（Reserved）であり、アドレス空間 (0x200003+X1)～0x20FFFFに記憶されている。リザーブ領域は全て0xFFである。このリザーブ領域により、バージョン間のサイズの相違を吸収可能である。
地図データは、アドレス空間0x210000～0x2FFFFBのうち上位のアドレス空間0x210000～(0x210002+Y2)に記憶されている。地図データは、ヘッダ部分の２バイトのバージョン情報と、それ以降のY2 Bytesの本体とで構成される。ここで、バージョン情報は、0x04,0x00である。バージョン情報は、消去済みであるか否かを判定するため、0xFF,0xFF以外の値が付与されている。ＣＰＵ２１は、このバージョン情報の値により地図データのバージョンを特定する。
地図データの本体以降は、リザーブ領域（Reserved）であり、アドレス空間 (0x210003+Y2)～0x2FFFFBに記憶されている。リザーブ領域は全て0xFFである。リザーブ領域により、バージョン間のサイズの相違を吸収可能である。
つまり参照データテーブルと地図データとが記憶される特定アドレス空間は、アドレス空間0x200000～0x2FFFFBである。
つまり参照データテーブルと地図データとが記憶される特定アドレス空間は、アドレス空間0x200000～0x2FFFFBである。
記憶領域０のアドレス空間0x2FFFFC～0x2FFFFDには、参照データテーブルのバージョン情報が記憶される。記憶領域０のアドレス空間0x2FFFFE～0x2FFFFFには、地図データのバージョン情報が記憶される。これらアドレス空間0x2FFFFC～0x2FFFFFは、記憶領域０のフッタであり、参照データテーブルや地図データを記憶する特定アドレス空間とは異なるアドレス空間である。
第１の実施形態の電子時計１は、記憶領域０，１のうち最初に書き換えるヘッダ部分と最後に書き換えるフッタ部分に共通したバージョン情報を持っている。これらヘッダ部分とフッタ部分とは、256Bytes以上離れており書き込みブロックが異なるため、書き込みのタイミングが異なる。
書き換え途中で失敗してマイクロコンピュータ２にリセットが掛かった場合、ヘッダ部分とフッタ部分のバージョン情報が異なるため、書き換えの失敗を判断できる。消去途中で失敗してマイクロコンピュータ２にリセットが掛かった場合も同様にヘッダ部分とフッタ部分のバージョン情報が異なるため、消去の失敗を判断できる。
図５と図６は、記憶領域の使用と未使用の決定処理を示すフローチャートである。
ＣＰＵ２１は、記憶領域０の参照データテーブルのバージョン情報を読み出し（ステップＳ３０）、バージョン情報が0xFF,0xFFであるか否かを判定する（ステップＳ３１）。ＣＰＵ２１は、バージョン情報が0xFF,0xFFでないならば（Ｎｏ）、ステップＳ３２の処理に進み、バージョン情報が0xFF,0xFFならば（Ｙｅｓ）、ステップＳ３６の処理に進む。
ＣＰＵ２１は、記憶領域０の参照データテーブルのバージョン情報を読み出し（ステップＳ３０）、バージョン情報が0xFF,0xFFであるか否かを判定する（ステップＳ３１）。ＣＰＵ２１は、バージョン情報が0xFF,0xFFでないならば（Ｎｏ）、ステップＳ３２の処理に進み、バージョン情報が0xFF,0xFFならば（Ｙｅｓ）、ステップＳ３６の処理に進む。
ステップＳ３２において、ＣＰＵ２１は、記憶領域０の地図データのバージョン情報を読み出し、読み出したバージョン情報が0xFF,0xFFであるか否かを判定する（ステップＳ３３）。ＣＰＵ２１は、バージョン情報が0xFF,0xFFでないならば（Ｎｏ）、ステップＳ３４の処理に進み、バージョン情報が0xFF,0xFFならば（Ｙｅｓ）、ステップＳ３６の処理に進む。ここで、ステップＳ３６の処理に進む理由は、記憶領域０は書き換えに失敗していると判断できるためである。記憶領域１が有効であるか否かを判定しないことにより、消費電力を抑えることができる。
つまりＣＰＵ２１は、参照データテーブルのバージョン情報または地図データのバージョン情報のうちいずれかが0xFF,0xFFならば（Ｙｅｓ）、記憶領域０が未使用であると判定してステップＳ３６の処理に進む。またＣＰＵ２１は、両バージョン情報がいずれも0xFF,0xFFではなかったならば（Ｎｏ）、ステップＳ３４の処理に進む。
ステップＳ３４において、ＣＰＵ２１は、記憶領域０のフッタ部分に記憶されていた両バージョン情報を読み出す。ＣＰＵ２１は、読み出した両バージョン情報と、参照データテーブルおよび地図データのヘッダ部分に記憶されていた両バージョン情報とを比較する（ステップＳ３５）。ＣＰＵ２１は、両バージョン情報が一致しなかったならば（Ｎｏ）、ステップＳ３６の処理に進む。またＣＰＵ２１は、両バージョン情報が一致したならば（Ｙｅｓ）、図６のステップＳ４０の処理に進む。
なお、記憶領域０のどこかで書き換えが失敗した場合、ヘッダのバージョン情報と、フッタのバージョン情報とが一致しなくなる。そのため、ヘッダのバージョン情報と、フッタのバージョン情報を比較することにより、書き換えが失敗したか否かを判断できる。
ステップＳ３６において、ＣＰＵ２１は、記憶領域１のフッタのバージョン情報を読み出して、使用すべき地図データのバージョンを確定すると共に、記憶領域１の地図データを使用することを確定する（ステップＳ３７）。これによりＣＰＵ２１は、記憶領域１に地図データが正しく書き込まれていることを判定する。
例えばＲＡＭ２２上の使用先を示す変数に記憶領域１の識別子を代入し、ＲＡＭ２２上のバージョン変数に、使用すべき地図データのバージョンを代入するとよい。これによりＣＰＵ５２は、使用先を示す変数の識別子に基づき、記憶領域０，１のいずれかに書き込まれた地図データを読み出す。
例えばＲＡＭ２２上の使用先を示す変数に記憶領域１の識別子を代入し、ＲＡＭ２２上のバージョン変数に、使用すべき地図データのバージョンを代入するとよい。これによりＣＰＵ５２は、使用先を示す変数の識別子に基づき、記憶領域０，１のいずれかに書き込まれた地図データを読み出す。
更にＣＰＵ２１は、記憶領域０の消去フラグをセットし（ステップＳ３８）、ＧＰＳ電源をオフすると（ステップＳ３９）、この処理から図２の処理に戻る。消去フラグは、例えばＲＡＭ２２に配置される。これにより、ＣＰＵ２１は、正しく書き込まれていない記憶領域を消去する。
図６のステップＳ４０において、ＣＰＵ２１は、記憶領域１の参照データテーブルのバージョン情報を読み出し、バージョン情報が0xFF,0xFFであるか否かを判定する（ステップＳ４１）。ＣＰＵ２１は、バージョン情報が0xFF,0xFFでないならば（Ｎｏ）、ステップＳ４２の処理に進み、バージョン情報が0xFF,0xFFならば（Ｙｅｓ）、ステップＳ４７の処理に進む。
ステップＳ４２において、ＣＰＵ２１は、記憶領域１の地図データのバージョン情報を読み出し、読み出したバージョン情報が0xFF,0xFFであるか否かを判定する（ステップＳ４３）。ＣＰＵ２１は、バージョン情報が0xFF,0xFFでないならば、ステップＳ４４の処理に進み、バージョン情報が0xFF,0xFFならば（Ｙｅｓ）、ステップＳ４７の処理に進む。
つまりＣＰＵ２１は、参照データテーブルのバージョン情報または地図データのバージョン情報のうちいずれかが0xFF,0xFFならば（Ｙｅｓ）、記憶領域１が未使用であると判定してステップＳ４７の処理に進む。またＣＰＵ２１は、両バージョン情報がいずれも0xFF,0xFFではなかったならば（Ｎｏ）、ステップＳ４４の処理に進む。
ステップＳ４４において、ＣＰＵ２１は、記憶領域１のフッタ部分に記憶されていた両バージョン情報を読み出す。ＣＰＵ２１は、読み出した両バージョン情報と、参照データテーブルおよび地図データのヘッダ部分に記憶されていた両バージョン情報とを比較する（ステップＳ４５）。ＣＰＵ２１は、両バージョン情報が一致しなかったならば（Ｎｏ）、ステップＳ４７の処理に進む。またＣＰＵ２１は、両バージョン情報が一致したならば（Ｙｅｓ）、ステップＳ４６の処理に進む。このとき、記憶領域０と記憶領域１の両方に正しくデータが記憶されている。そのため、２つの記憶領域のバージョンを比較して、新しいバージョンが記憶されている方を使用する。
ステップＳ４６において、ＣＰＵ２１は、記憶領域０のバージョン情報と記憶領域１のバージョン情報とを比較して、記憶領域１のバージョン情報が最新であるか否かを判定する。ＣＰＵ２１は、記憶領域１のバージョン情報が最新ならば（Ｙｅｓ）、図５のステップＳ３６の処理に進み、記憶領域１のバージョン情報が最新でないならば（Ｎｏ）、ステップＳ４７の処理に進む。
ステップＳ４７において、ＣＰＵ２１は、使用すべき地図データのバージョンを確定すると共に、記憶領域０の地図データを使用することを確定する。これによりＣＰＵ２１は、記憶領域０に地図データが正しく書き込まれていることを判定する。
ＣＰＵ２１は、例えばＲＡＭ２２上の使用先を示す変数に記憶領域０の識別子を代入し、ＲＡＭ２２上のバージョン変数に、使用すべき地図データのバージョンを代入するとよい。
ＣＰＵ２１は、例えばＲＡＭ２２上の使用先を示す変数に記憶領域０の識別子を代入し、ＲＡＭ２２上のバージョン変数に、使用すべき地図データのバージョンを代入するとよい。
更にＣＰＵ２１は、記憶領域１の消去フラグをセットし（ステップＳ４８）、ＧＰＳ電源をオフすると（ステップＳ４９）、この処理から図２の処理に戻る。
図７は、未使用領域の消去処理を示すフローチャートである。
ＧＰＳフラッシュの未使用領域消去処理は、図２のステップＳ１９で呼び出される。
ＧＰＳフラッシュの未使用領域消去処理は、図２のステップＳ１９で呼び出される。
ＣＰＵ２１は、記憶領域０の消去フラグがセットされていれば（ステップＳ５０→Ｙｅｓ）、記憶領域０を消去して（ステップＳ５１）、この消去フラグをクリアする（ステップＳ５２）。ＣＰＵ２１は、記憶領域０の消去フラグがセットされていなければ（ステップＳ５０→Ｎｏ）、ステップＳ５３の処理に進む。
ＣＰＵ２１は、記憶領域１の消去フラグがセットされていれば（ステップＳ５３→Ｙｅｓ）、記憶領域１を消去して（ステップＳ５４）、この消去フラグをクリアする（ステップＳ５５）。これによりＣＰＵ２１は、図７の処理を終了する。
ＣＰＵ２１は、記憶領域１の消去フラグがセットされていなければ（ステップＳ５３→Ｎｏ）、図７の処理を終了する。
ＣＰＵ２１がＧＰＳフラッシュの未使用領域消去処理を実行することで、記憶領域０，１のうちいずれかが消去され、新たなデータやファームウェアで書き換え可能な状態となる。
ＣＰＵ２１がＧＰＳフラッシュの未使用領域消去処理を実行することで、記憶領域０，１のうちいずれかが消去され、新たなデータやファームウェアで書き換え可能な状態となる。
図８は、消去済みの領域の書き換え処理を示すフローチャートである。
この書き換え処理は、例えばユーザによる書き換え指示の操作によって実行される。
この書き換え処理は、例えばユーザによる書き換え指示の操作によって実行される。
ＣＰＵ２１は、記憶領域１を使用しているか否かを判定し（ステップＳ６０）、更に記憶領域０の消去フラグがクリアされているか否かを判定する（ステップＳ６１）。
ＣＰＵ２１は、記憶領域１が使用されており（ステップＳ６０→Ｙｅｓ）、かつ記憶領域０の消去フラグがクリアされていたならば（ステップＳ６１→Ｙｅｓ）、記憶領域０に参照データテーブルと地図データを書き込む（ステップＳ６２）。ここでＣＰＵ２１は、ステップＳ６２を実行することにより、記憶領域０の特定アドレス空間にデータを書き込む第１書込手段として機能する。
ＣＰＵ２１は更に、記憶領域０のフッタにバージョン情報を書き込み（ステップＳ６３）、ステップＳ６４の処理に進む。ここでＣＰＵ２１は、ステップＳ６３を実行することにより、記憶領域０の特定アドレス空間とは異なるアドレス空間に、データを特定する特定情報と同一の特定情報を書き込む第２書込手段として機能する。
ＣＰＵ２１は、記憶領域１が使用されており（ステップＳ６０→Ｙｅｓ）、かつ記憶領域０の消去フラグがクリアされていたならば（ステップＳ６１→Ｙｅｓ）、記憶領域０に参照データテーブルと地図データを書き込む（ステップＳ６２）。ここでＣＰＵ２１は、ステップＳ６２を実行することにより、記憶領域０の特定アドレス空間にデータを書き込む第１書込手段として機能する。
ＣＰＵ２１は更に、記憶領域０のフッタにバージョン情報を書き込み（ステップＳ６３）、ステップＳ６４の処理に進む。ここでＣＰＵ２１は、ステップＳ６３を実行することにより、記憶領域０の特定アドレス空間とは異なるアドレス空間に、データを特定する特定情報と同一の特定情報を書き込む第２書込手段として機能する。
ＣＰＵ２１は、記憶領域１が使用されていないか（ステップＳ６０→Ｎｏ）、または記憶領域０の消去フラグがクリアされていなかったならば（ステップＳ６１→Ｎｏ）、ステップＳ６４の処理に進む。
ＣＰＵ２１は、記憶領域０を使用しているか否かを判定し（ステップＳ６４）、更に記憶領域１の消去フラグがクリアされているか否かを判定する（ステップＳ６５）。
ＣＰＵ２１は、記憶領域０が使用されており（ステップＳ６４→Ｙｅｓ）、かつ記憶領域１の消去フラグがクリアされていたならば（ステップＳ６５→Ｙｅｓ）、記憶領域１に参照データテーブルと地図データを書き込む（ステップＳ６６）。ここでＣＰＵ２１は、ステップＳ６６を実行することにより、記憶領域１の特定アドレス空間にデータを書き込む第１書込手段として機能する。
ＣＰＵ２１は更に、記憶領域１のフッタにバージョン情報を書き込み（ステップＳ６７）、図８の処理を終了する。ここでＣＰＵ２１は、ステップＳ６７を実行することにより、記憶領域０の特定アドレス空間とは異なるアドレス空間に、データを特定する特定情報と同一の特定情報を書き込む第２書込手段として機能する。
ＣＰＵ２１は、記憶領域０が使用されており（ステップＳ６４→Ｙｅｓ）、かつ記憶領域１の消去フラグがクリアされていたならば（ステップＳ６５→Ｙｅｓ）、記憶領域１に参照データテーブルと地図データを書き込む（ステップＳ６６）。ここでＣＰＵ２１は、ステップＳ６６を実行することにより、記憶領域１の特定アドレス空間にデータを書き込む第１書込手段として機能する。
ＣＰＵ２１は更に、記憶領域１のフッタにバージョン情報を書き込み（ステップＳ６７）、図８の処理を終了する。ここでＣＰＵ２１は、ステップＳ６７を実行することにより、記憶領域０の特定アドレス空間とは異なるアドレス空間に、データを特定する特定情報と同一の特定情報を書き込む第２書込手段として機能する。
ＣＰＵ２１は、記憶領域０が使用されていないか（ステップＳ６４→Ｎｏ）、または記憶領域１の消去フラグがクリアされていなかったならば（ステップＳ６５→Ｎｏ）、図８の処理を終了する。
第１の実施形態の電子時計１のＣＰＵ２１は、最初に書き換えるヘッダ部分と最後に書き換えるフッタ部分に共通したバージョン情報を書き込んでいる。書き換え途中に電圧降下などが発生してマイクロコンピュータ２がリセットされ、この書き換えが失敗した場合、ヘッダ部分のバージョン情報は、フッタ部分のバージョン情報と相違する。そのため、ＣＰＵ２１は、書き換えに失敗したことを判断可能である。
《変形例１》
本実施形態では図４に示したように、記憶領域０には、アドレス空間0x100000～0x100001とアドレス空間0x110000～0x110001に、それぞれバージョン情報を記憶している。更に両バージョン情報をアドレス空間0x1FFFFC～0x1FFFFDとアドレス空間0x1FFFFE～0x1FFFFFとにコピーしてある。
本実施形態では図４に示したように、記憶領域０には、アドレス空間0x100000～0x100001とアドレス空間0x110000～0x110001に、それぞれバージョン情報を記憶している。更に両バージョン情報をアドレス空間0x1FFFFC～0x1FFFFDとアドレス空間0x1FFFFE～0x1FFFFFとにコピーしてある。
しかし、アドレス空間0x100000～0x100001に記憶されたバージョン情報のみを、対応するアドレス空間0x1FFFFE～0x1FFFFFにコピーしてもよい。このように、２面の記憶領域が複数のデータで構成される場合、代表データのバージョン情報をフッタにコピーしてもよい。
なお、記憶領域１も同様である。
なお、記憶領域１も同様である。
《変形例２》
記憶領域０のアドレス空間0x100000～0x100001に参照データテーブルのバージョン情報が記憶されているとき、参照データテーブルの領域のフッタに相当するアドレス空間0x10FFFE～0x10FFFFにこのバージョン情報をコピーしてもよい。
記憶領域０のアドレス空間0x100000～0x100001に参照データテーブルのバージョン情報が記憶されているとき、参照データテーブルの領域のフッタに相当するアドレス空間0x10FFFE～0x10FFFFにこのバージョン情報をコピーしてもよい。
同様に記憶領域０のアドレス空間0x110000～0x110001に地図データのバージョン情報が記憶されているとき、地図データの領域のフッタに相当するアドレス空間0x1FFFFE～0x1FFFFFにこのバージョン情報をコピーしてもよい。
このように、各データを記憶する各領域のフッタに、バージョン情報をコピーしてもよい。
なお、記憶領域１も同様である。
なお、記憶領域１も同様である。
《第１の実施形態の効果》
記憶領域のフッタにバージョン情報のコピーを記憶し、ヘッダ部分とフッタ部分のバージョン情報を比較することにより、書き換えが成功したか否かを判断できる。
記憶領域のフッタにバージョン情報のコピーを記憶し、ヘッダ部分とフッタ部分のバージョン情報を比較することにより、書き換えが成功したか否かを判断できる。
《第２の実施形態》
第１の実施形態の電子時計１は、各記憶領域のヘッダ部分にデータのバージョン情報と本体を書き込んだのち、各記憶領域のフッタ部分にバージョン情報をコピーしている。
第１の実施形態の電子時計１は、各記憶領域のヘッダ部分にデータのバージョン情報と本体を書き込んだのち、各記憶領域のフッタ部分にバージョン情報をコピーしている。
これに対して第２の実施形態の電子時計１は、各記憶領域のフッタ部分に、データの容量情報を保存している。これにより、データが書き込まれている範囲をＣＰＵ２１が判断でき、データが書き込まれている範囲のみを消去することで消去時間を短縮し消費電力を低減させることが可能である。これにより、時計に搭載されるボタン電池の寿命を延ばすことができる。
図９は、第２の実施形態における記憶領域０，１の構成を示す図である。
記憶領域０には、参照データテーブルと地図データとが記憶されている。
記憶領域０には、参照データテーブルと地図データとが記憶されている。
参照データテーブルは、アドレス空間0x100000～0x10FFFFのうち上位のアドレス空間0x100000～(0x100002+X1)に記憶される。参照データテーブルは、ヘッダ部分の２バイトのバージョン情報と、それ以降のX1 Bytesの本体とで構成される。ここで、バージョン情報には、0x01,0x00の値が付与されている。バージョン情報は、消去済みであるか否かを判定するため、0xFF,0xFF以外の値が付与されている。
参照データテーブルの本体以降は、リザーブ領域（Reserved）であり、アドレス空間 (0x100003+X1)～0x10FFFFに記憶されている。リザーブ領域は全て0xFFである。このリザーブ領域により、バージョン間のサイズの相違を吸収可能である。
地図データは、アドレス空間0x110000～0x1FFFFBのうち上位のアドレス空間0x110000～(0x110002+Y1)に記憶されている。地図データは、ヘッダ部分の２バイトのバージョン情報と、それ以降のY1 Bytesの本体とで構成される。ここで、バージョン情報には、0x03,0x00の値が付与されている。バージョン情報は、消去済みであるか否かを判定するため、0xFF,0xFF以外の値が付与されている。
地図データの本体以降は、リザーブ領域（Reserved）であり、アドレス空間 (0x110003+Y1)～0x1FFFFBに記憶されている。リザーブ領域は全て0xFFである。リザーブ領域により、バージョン間のサイズの相違を吸収可能である。
つまり参照データテーブルと地図データとが記憶される特定アドレス空間は、アドレス空間0x100000～0x1FFFFBである。
記憶領域０のフッタであるアドレス空間0x1FFFFC～0x1FFFFFには、地図データの容量情報である(0x010002+Y1)が記憶される。アドレス空間0x1FFFFC～0x1FFFFFは、記憶領域０のフッタであり、参照データテーブルや地図データを記憶する特定アドレス空間とは異なるアドレス空間である。
つまり参照データテーブルと地図データとが記憶される特定アドレス空間は、アドレス空間0x100000～0x1FFFFBである。
記憶領域０のフッタであるアドレス空間0x1FFFFC～0x1FFFFFには、地図データの容量情報である(0x010002+Y1)が記憶される。アドレス空間0x1FFFFC～0x1FFFFFは、記憶領域０のフッタであり、参照データテーブルや地図データを記憶する特定アドレス空間とは異なるアドレス空間である。
記憶領域１には、記憶領域０と同様に参照データテーブルと地図データとが記憶されており、フッタに地図データの容量情報が記憶される。
参照データテーブルは、アドレス空間0x200000～0x20FFFFのうち上位のアドレス空間0x200000～(0x200002+X2)に記憶されている。参照データテーブルは、ヘッダ部分の２バイトのバージョン情報と、それ以降のX2 Bytesの本体とで構成される。ここで、バージョン情報は、0x02,0x00である。バージョン情報は、消去済みであるか否かを判定するため、0xFF,0xFF以外の値が付与されている。ＣＰＵ２１は、このバージョン情報の値により参照データテーブルのバージョンを特定する。
参照データテーブルは、アドレス空間0x200000～0x20FFFFのうち上位のアドレス空間0x200000～(0x200002+X2)に記憶されている。参照データテーブルは、ヘッダ部分の２バイトのバージョン情報と、それ以降のX2 Bytesの本体とで構成される。ここで、バージョン情報は、0x02,0x00である。バージョン情報は、消去済みであるか否かを判定するため、0xFF,0xFF以外の値が付与されている。ＣＰＵ２１は、このバージョン情報の値により参照データテーブルのバージョンを特定する。
参照データテーブルの本体以降は、リザーブ領域（Reserved）であり、アドレス空間 (0x200003+X1)～0x20FFFFに記憶されている。リザーブ領域は全て0xFFである。このリザーブ領域により、バージョン間のサイズの相違を吸収可能である。
地図データは、アドレス空間0x210000～0x2FFFFBのうち上位のアドレス空間0x210000～(0x210002+Y2)に記憶されている。地図データは、ヘッダ部分の２バイトのバージョン情報と、それ以降のY2 Bytesの本体とで構成される。ここで、バージョン情報は、0x04,0x00である。バージョン情報は、消去済みであるか否かを判定するため、0xFF,0xFF以外の値が付与されている。ＣＰＵ２１は、このバージョン情報の値により地図データのバージョンを特定する。
地図データの本体以降は、リザーブ領域（Reserved）であり、アドレス空間 (0x210003+Y2)～0x2FFFFBに記憶されている。リザーブ領域は全て0xFFである。リザーブ領域により、バージョン間のサイズの相違を吸収可能である。
つまり参照データテーブルと地図データとが記憶される特定アドレス空間は、アドレス空間0x200000～0x2FFFFBである。
つまり参照データテーブルと地図データとが記憶される特定アドレス空間は、アドレス空間0x200000～0x2FFFFBである。
記憶領域１のフッタであるアドレス空間0x2FFFFC～0x2FFFFFには、地図データの容量情報である(0x010002+Y2)が記憶される。アドレス空間0x1FFFFC～0x1FFFFFは、記憶領域１のフッタであり、参照データテーブルや地図データを記憶する特定アドレス空間とは異なるアドレス空間である。
記憶領域０，１においてフッタが最後に書き込まれるため、書き換え途中で失敗してマイクロコンピュータ２にリセットが掛かった場合、フッタ部分の容量情報が0xFF,0xFF,0xFF,0xFFとなるため、書き換えの失敗を判断できる。消去途中で失敗してマイクロコンピュータ２にリセットが掛かった場合、ヘッダ部分のパージョン情報が0xFF,0xFFになるため、消去の失敗を判断できる。
図１０と図１１は、記憶領域の利用と未使用の決定処理を示すフローチャートである。
ＣＰＵ２１は、記憶領域０の参照データテーブルのバージョン情報を読み出し（ステップＳ７０）、バージョン情報が0xFF,0xFFであるか否かを判定する（ステップＳ７１）。ＣＰＵ２１は、バージョン情報が0xFF,0xFFでないならば（Ｎｏ）、ステップＳ７２の処理に進み、バージョン情報が0xFF,0xFFならば（Ｙｅｓ）、ステップＳ７６の処理に進む。
ＣＰＵ２１は、記憶領域０の参照データテーブルのバージョン情報を読み出し（ステップＳ７０）、バージョン情報が0xFF,0xFFであるか否かを判定する（ステップＳ７１）。ＣＰＵ２１は、バージョン情報が0xFF,0xFFでないならば（Ｎｏ）、ステップＳ７２の処理に進み、バージョン情報が0xFF,0xFFならば（Ｙｅｓ）、ステップＳ７６の処理に進む。
ステップＳ７２において、ＣＰＵ２１は、記憶領域０の地図データのバージョン情報を読み出し、読み出したバージョン情報が0xFF,0xFFであるか否かを判定する（ステップＳ７３）。ＣＰＵ２１は、バージョン情報が0xFF,0xFFでないならば、ステップＳ７４の処理に進み、バージョン情報が0xFF,0xFFならば（Ｙｅｓ）、ステップＳ７６の処理に進む。ここで、ステップＳ７６の処理に進む理由は、記憶領域０は書き換えに失敗していると判断できるためである。記憶領域１が有効であるか否かを判定しないことにより、消費電力を抑えることができる。
つまりＣＰＵ２１は、参照データテーブルのバージョン情報または地図データのバージョン情報のうちいずれかが0xFF,0xFFならば（Ｙｅｓ）、記憶領域０が未使用であると判定してステップＳ７６の処理に進む。またＣＰＵ２１は、両バージョン情報がいずれも0xFF,0xFFではなかったならば（Ｎｏ）、ステップＳ７４の処理に進む。
ステップＳ７６において、ＣＰＵ２１は、記憶領域０のフッタの地図容量情報を読み出し、ステップＳ７７の処理に進む。
ステップＳ７４において、ＣＰＵ２１は、記憶領域０のフッタ部分に記憶されていた地図容量情報を読み出し、0xFF,0xFF,0xFF,0xFFと比較する（ステップＳ７５）。ＣＰＵ２１は、地図容量情報が0xFF,0xFF,0xFF,0xFFと一致しなかったならば（Ｎｏ）、ステップＳ７７の処理に進む。またＣＰＵ２１は、地図容量情報が0xFF,0xFF,0xFF,0xFFと一致したならば（Ｙｅｓ）、図１１のステップＳ８２の処理に進む。
なお、記憶領域０のどこかで書き換えが失敗した場合、地図容量情報は書き込まれなくなり、消去直後の状態0xFF,0xFF,0xFF,0xFFとなる。そのため、地図容量情報と0xFF,0xFF,0xFF,0xFFとを比較することにより、書き換えが失敗したか否かを判断できる。
ステップＳ７７において、ＣＰＵ２１は、記憶領域１の参照データテーブルおよび地図データのバージョン情報を読み出す。ＣＰＵ２１は、記憶領域１のフッタの地図容量情報を読み出す（ステップＳ７８）。ＣＰＵ２１は、記憶領域１の地図データを使用することを確定すると共に、使用すべき地図データのバージョンを確定する（ステップＳ７９）。これによりＣＰＵ２１は、記憶領域１に地図データが正しく書き込まれていることを判定する。
ＣＰＵ２１は、例えばＲＡＭ２２上の使用先を示す変数に記憶領域１の識別子を代入し、ＲＡＭ２２上のバージョン変数に、使用すべき地図データのバージョンを代入するとよい。
ＣＰＵ２１は、例えばＲＡＭ２２上の使用先を示す変数に記憶領域１の識別子を代入し、ＲＡＭ２２上のバージョン変数に、使用すべき地図データのバージョンを代入するとよい。
更にＣＰＵ２１は、記憶領域０の消去フラグをセットし（ステップＳ８０）、ＧＰＳ電源をオフすると（ステップＳ８１）、図２の処理に戻る。消去フラグは、例えばＲＡＭ２２に配置される。
図１１のステップＳ８２において、ＣＰＵ２１は、記憶領域１の参照データテーブルのバージョン情報を読み出し、バージョン情報が0xFF,0xFFであるか否かを判定する（ステップＳ８３）。ＣＰＵ２１は、バージョン情報が0xFF,0xFFでないならば（Ｎｏ）、ステップＳ８４の処理に進み、バージョン情報が0xFF,0xFFならば（Ｙｅｓ）、ステップＳ８９の処理に進む。
ステップＳ８４において、ＣＰＵ２１は、記憶領域１の地図データのバージョン情報を読み出し、読み出したバージョン情報が0xFF,0xFFであるか否かを判定する（ステップＳ８５）。ＣＰＵ２１は、バージョン情報が0xFF,0xFFでないならば、ステップＳ８６の処理に進み、バージョン情報が0xFF,0xFFならば（Ｙｅｓ）、ステップＳ８９の処理に進む。
つまりＣＰＵ２１は、参照データテーブルのバージョン情報または地図データのバージョン情報のうちいずれかが0xFF,0xFFならば（Ｙｅｓ）、記憶領域１が未使用であると判定してステップＳ８９の処理に進む。またＣＰＵ２１は、両バージョン情報がいずれも0xFF,0xFFではなかったならば（Ｎｏ）、ステップＳ８６の処理に進む。
ステップＳ８９において、ＣＰＵ２１は、記憶領域１のフッタ部分に記憶されていた地図容量情報を読み出し、ステップＳ９０の処理に進む。
ステップＳ８６において、ＣＰＵ２１は、記憶領域１のフッタ部分に記憶されていた地図容量情報を読み出し、0xFF,0xFF,0xFF,0xFFと比較する（ステップＳ８７）。ＣＰＵ２１は、地図容量情報が0xFF,0xFF,0xFF,0xFFと一致しなかったならば（Ｎｏ）、ステップＳ９０の処理に進む。またＣＰＵ２１は、地図容量情報が0xFF,0xFF,0xFF,0xFFと一致したならば（Ｙｅｓ）、ステップＳ８８の処理に進む。このとき、記憶領域０と記憶領域１の両方に正しくデータが記憶されている。そのため、２つの記憶領域のバージョンを比較して、新しいバージョンが記憶されている方を使用する。
ステップＳ８８において、ＣＰＵ２１は、記憶領域０のバージョン情報と記憶領域１のバージョン情報とを比較し、記憶領域１のバージョン情報が最新であるか否かを判定する。ＣＰＵ２１は、記憶領域１のバージョン情報が最新ならば（Ｙｅｓ）、図１０のステップＳ７７の処理に進み、記憶領域１のバージョン情報が最新でないならば（Ｎｏ）、ステップＳ９０の処理に進む。
ステップＳ９０において、ＣＰＵ２１は、記憶領域０の地図データを使用することを確定し、かつ使用すべき地図データのバージョンを確定する。これによりＣＰＵ２１は、記憶領域０に地図データが正しく書き込まれていることを判定する。
ＣＰＵ２１は、例えばＲＡＭ２２上の使用先を示す変数に記憶領域０の識別子を代入し、ＲＡＭ２２上のバージョン変数に、使用すべき地図データのバージョンを代入するとよい。
ＣＰＵ２１は、例えばＲＡＭ２２上の使用先を示す変数に記憶領域０の識別子を代入し、ＲＡＭ２２上のバージョン変数に、使用すべき地図データのバージョンを代入するとよい。
更にＣＰＵ２１は、記憶領域１の消去フラグをセットし（ステップＳ９１）、ＧＰＳ電源をオフすると（ステップＳ９２）、この処理から図２の処理に戻る。
図１２は、未使用領域の消去処理を示すフローチャートである。
ＧＰＳフラッシュの未使用領域消去処理は、図２のステップＳ１９で呼び出される。
ＧＰＳフラッシュの未使用領域消去処理は、図２のステップＳ１９で呼び出される。
ＣＰＵ２１は、記憶領域０の消去フラグがセットされていれば（ステップＳ１００→Ｙｅｓ）、記憶領域０のフッタに記憶された地図容量を読み取り（ステップＳ１０１）、消去すべきブロックサイズを算出する。ここで消去すべきブロックサイズは、参照データテーブルのブロックサイズと、地図容量を１ブロックの容量で除算した値との和である。ＣＰＵ２１は、記憶領域０の先頭から所定ブロックを消去し（ステップＳ１０２）、記憶領域０のフッタのブロックを消去し（ステップＳ１０３）、この消去フラグをクリアする（ステップＳ１０４）。ＣＰＵ２１は、記憶領域０の消去フラグがセットされていなければ（ステップＳ１００→Ｎｏ）、ステップＳ１０５の処理に進む。
ＣＰＵ２１は、記憶領域１の消去フラグがセットされていれば（ステップＳ１０５→Ｙｅｓ）、記憶領域１のフッタに記憶された地図容量を読み取り（ステップＳ１０６）、消去すべきブロックサイズを算出する。ここで消去すべきブロックサイズは、参照データテーブルのブロックサイズと、地図容量を１ブロックの容量（4Kbytes）で除算した値との和である。ＣＰＵ２１は、記憶領域１の先頭から所定ブロックを消去し（ステップＳ１０７）、記憶領域１のフッタのブロックを消去し（ステップＳ１０８）、この消去フラグをクリアする（ステップＳ１０９）。これによりＣＰＵ２１は、図１２の処理を終了する。
ＣＰＵ２１は、記憶領域１の消去フラグがセットされていなければ（ステップＳ１０５→Ｎｏ）、図１２の処理を終了する。
ＣＰＵ２１がＧＰＳフラッシュの未使用領域消去処理を実行することで、記憶領域０，１のうちいずれかが消去され、新たなデータやファームウェアで書き換え可能な状態となる。
ＣＰＵ２１がＧＰＳフラッシュの未使用領域消去処理を実行することで、記憶領域０，１のうちいずれかが消去され、新たなデータやファームウェアで書き換え可能な状態となる。
図１３は、消去済みの領域の書き換え処理を示すフローチャートである。
この書き換え処理は、例えばユーザによる書き換え指示の操作によって実行される。
この書き換え処理は、例えばユーザによる書き換え指示の操作によって実行される。
ＣＰＵ２１は、記憶領域１を使用しているか否かを判定し（ステップＳ１２０）、更に記憶領域０の消去フラグがクリアされているか否かを判定する（ステップＳ１２１）。
ＣＰＵ２１は、記憶領域１が使用されており（ステップＳ１２０→Ｙｅｓ）、かつ記憶領域０の消去フラグがクリアされていたならば（ステップＳ１２１→Ｙｅｓ）、記憶領域０に参照データテーブルと地図データを書き込む（ステップＳ１２２）。ここでＣＰＵ２１は、ステップＳ１２２を実行することにより、記憶領域０の特定アドレス空間にデータを書き込む第１書込手段として機能する。
ＣＰＵ２１は更に、記憶領域０のフッタに地図容量情報を書き込み（ステップＳ１２３）、ステップＳ１２４の処理に進む。ここでＣＰＵ２１は、ステップＳ１２３を実行することにより、記憶領域０の特定アドレス空間とは異なるアドレス空間にデータの容量を示す容量情報を書き込む第２書込手段として機能する。
ＣＰＵ２１は、記憶領域１が使用されており（ステップＳ１２０→Ｙｅｓ）、かつ記憶領域０の消去フラグがクリアされていたならば（ステップＳ１２１→Ｙｅｓ）、記憶領域０に参照データテーブルと地図データを書き込む（ステップＳ１２２）。ここでＣＰＵ２１は、ステップＳ１２２を実行することにより、記憶領域０の特定アドレス空間にデータを書き込む第１書込手段として機能する。
ＣＰＵ２１は更に、記憶領域０のフッタに地図容量情報を書き込み（ステップＳ１２３）、ステップＳ１２４の処理に進む。ここでＣＰＵ２１は、ステップＳ１２３を実行することにより、記憶領域０の特定アドレス空間とは異なるアドレス空間にデータの容量を示す容量情報を書き込む第２書込手段として機能する。
ＣＰＵ２１は、記憶領域１が使用されていないか（ステップＳ１２０→Ｎｏ）、または記憶領域０の消去フラグがクリアされていなかったならば（ステップＳ１２１→Ｎｏ）、ステップＳ１２４の処理に進む。
ステップＳ１２４においてＣＰＵ２１は、記憶領域０を使用しているか否かを判定し、更に記憶領域１の消去フラグがクリアされているか否かを判定する（ステップＳ１２５）。
ＣＰＵ２１は、記憶領域０が使用されており（ステップＳ１２４→Ｙｅｓ）、かつ記憶領域１の消去フラグがクリアされていたならば（ステップＳ１２５→Ｙｅｓ）、記憶領域１に参照データテーブルと地図データを書き込む（ステップＳ１２６）。ここでＣＰＵ２１は、ステップＳ１２６を実行することにより、記憶領域１の特定アドレス空間にデータを書き込む第１書込手段として機能する。
ＣＰＵ２１は更に、記憶領域１のフッタに地図容量情報を書き込み（ステップＳ１２７）、図１３の処理を終了する。ここでＣＰＵ２１は、ステップＳ１２７を実行することにより、記憶領域１の特定アドレス空間とは異なるアドレス空間にデータの容量を示す容量情報を書き込む第２書込手段として機能する。
ＣＰＵ２１は、記憶領域０が使用されており（ステップＳ１２４→Ｙｅｓ）、かつ記憶領域１の消去フラグがクリアされていたならば（ステップＳ１２５→Ｙｅｓ）、記憶領域１に参照データテーブルと地図データを書き込む（ステップＳ１２６）。ここでＣＰＵ２１は、ステップＳ１２６を実行することにより、記憶領域１の特定アドレス空間にデータを書き込む第１書込手段として機能する。
ＣＰＵ２１は更に、記憶領域１のフッタに地図容量情報を書き込み（ステップＳ１２７）、図１３の処理を終了する。ここでＣＰＵ２１は、ステップＳ１２７を実行することにより、記憶領域１の特定アドレス空間とは異なるアドレス空間にデータの容量を示す容量情報を書き込む第２書込手段として機能する。
ＣＰＵ２１は、記憶領域０が使用されていないか（ステップＳ１２４→Ｎｏ）、または記憶領域１の消去フラグがクリアされていなかったならば（ステップＳ１２５→Ｎｏ）、図１３の処理を終了する。
《第２の実施形態の効果》
記憶領域のフッタに0xFF,0xFF,…以外のデータを記憶し、フッタ部分に0xFF,0xFF,…以外のデータが記憶されているか確認することにより、書き換えが成功したか否かを判断できる。
記憶領域のフッタに0xFF,0xFF,…以外のデータを記憶し、フッタ部分に0xFF,0xFF,…以外のデータが記憶されているか確認することにより、書き換えが成功したか否かを判断できる。
《第３の実施形態》
第３の実施形態の電子時計１は、各記憶領域のフッタ部分に電源電圧情報を保存している。
ＣＰＵ２１がフラッシュメモリの書き換えに失敗する主たる理由は、電池３４の容量低下に伴い、電源電圧が降下して、ＣＰＵ２１が動作できなくなることである。よって、フラッシュメモリを書き換える際の電源電圧情報を記憶しておくことで、フラッシュメモリの書き換え失敗の要因を解析することができる。
第３の実施形態の電子時計１は、各記憶領域のフッタ部分に電源電圧情報を保存している。
ＣＰＵ２１がフラッシュメモリの書き換えに失敗する主たる理由は、電池３４の容量低下に伴い、電源電圧が降下して、ＣＰＵ２１が動作できなくなることである。よって、フラッシュメモリを書き換える際の電源電圧情報を記憶しておくことで、フラッシュメモリの書き換え失敗の要因を解析することができる。
図１４は、第３の実施形態における記憶領域０，１の構成を示す図である。
記憶領域０には、参照データテーブルと地図データとが記憶されている。
記憶領域０には、参照データテーブルと地図データとが記憶されている。
参照データテーブルは、アドレス空間0x100000～0x10FFFFのうち上位のアドレス空間0x100000～(0x100002+X1)に記憶されている。参照データテーブルは、ヘッダ部分の２バイトのバージョン情報と、それ以降のX1 Bytesの本体とで構成される。ここで、バージョン情報には、0x01,0x00の値が付与されている。バージョン情報は、消去済みであるか否かを判定するため、0xFF,0xFF以外の値が付与されている。
参照データテーブルの本体以降は、リザーブ領域（Reserved）であり、アドレス空間 (0x100003+X1)～0x10FFFFに記憶されている。リザーブ領域は全て0xFFである。このリザーブ領域により、バージョン間のサイズの相違を吸収可能である。
地図データは、アドレス空間0x110000～0x1FFFF9のうち上位のアドレス空間0x110000～(0x110002+Y1)に記憶されている。地図データは、ヘッダ部分の２バイトのバージョン情報と、それ以降のY1 Bytesの本体とで構成される。ここで、バージョン情報には、0x03,0x00の値が付与されている。バージョン情報は、消去済みであるか否かを判定するため、0xFF,0xFF以外の値が付与されている。
地図データの本体以降は、リザーブ領域（Reserved）であり、アドレス空間 (0x110003+Y1)～0x1FFFF9に記憶されている。リザーブ領域は全て0xFFである。リザーブ領域により、バージョン間のサイズの相違を吸収可能である。
つまり参照データテーブルと地図データとが記憶される特定アドレス空間は、アドレス空間0x100000～0x1FFFF9である。
記憶領域０のアドレス空間0x1FFFFA～0x1FFFFBには、書込前の電源電圧情報が記憶される。アドレス空間0x1FFFFC～0x1FFFFDには、参照データテーブルのバージョン情報が記憶される。記憶領域０のアドレス空間0x1FFFFE～0x1FFFFFには、地図データのバージョン情報が記憶される。これらアドレス空間0x1FFFFA～0x1FFFFFは、記憶領域０のフッタであり、参照データテーブルや地図データを記憶する特定アドレス空間とは異なるアドレス空間である。
つまり参照データテーブルと地図データとが記憶される特定アドレス空間は、アドレス空間0x100000～0x1FFFF9である。
記憶領域０のアドレス空間0x1FFFFA～0x1FFFFBには、書込前の電源電圧情報が記憶される。アドレス空間0x1FFFFC～0x1FFFFDには、参照データテーブルのバージョン情報が記憶される。記憶領域０のアドレス空間0x1FFFFE～0x1FFFFFには、地図データのバージョン情報が記憶される。これらアドレス空間0x1FFFFA～0x1FFFFFは、記憶領域０のフッタであり、参照データテーブルや地図データを記憶する特定アドレス空間とは異なるアドレス空間である。
記憶領域１には、記憶領域０と同様に参照データテーブルと地図データとが記憶されている。
参照データテーブルは、アドレス空間0x200000～0x20FFFFのうち上位のアドレス空間0x200000～(0x200002+X2)に記憶されている。参照データテーブルは、ヘッダ部分の２バイトのバージョン情報と、それ以降のX2 Bytesの本体とで構成される。ここで、バージョン情報は、0x02,0x00である。バージョン情報は、消去済みであるか否かを判定するため、0xFF,0xFF以外の値が付与されている。ＣＰＵ２１は、このバージョン情報の値により参照データテーブルのバージョンを特定する。
参照データテーブルは、アドレス空間0x200000～0x20FFFFのうち上位のアドレス空間0x200000～(0x200002+X2)に記憶されている。参照データテーブルは、ヘッダ部分の２バイトのバージョン情報と、それ以降のX2 Bytesの本体とで構成される。ここで、バージョン情報は、0x02,0x00である。バージョン情報は、消去済みであるか否かを判定するため、0xFF,0xFF以外の値が付与されている。ＣＰＵ２１は、このバージョン情報の値により参照データテーブルのバージョンを特定する。
参照データテーブルの本体以降は、リザーブ領域（Reserved）であり、アドレス空間 (0x200003+X1)～0x20FFFFに記憶されている。リザーブ領域は全て0xFFである。このリザーブ領域により、バージョン間のサイズの相違を吸収可能である。
地図データは、アドレス空間0x210000～0x2FFFF9のうち上位のアドレス空間0x210000～(0x210002+Y2)に記憶されている。地図データは、ヘッダ部分の２バイトのバージョン情報と、それ以降のY2 Bytesの本体とで構成される。ここで、バージョン情報は、0x04,0x00である。バージョン情報は、消去済みであるか否かを判定するため、0xFF,0xFF以外の値が付与されている。ＣＰＵ２１は、このバージョン情報の値により地図データのバージョンを特定する。
地図データの本体以降は、リザーブ領域（Reserved）であり、アドレス空間 (0x210003+Y2)～0x2FFFF9に記憶されている。リザーブ領域は全て0xFFである。リザーブ領域により、バージョン間のサイズの相違を吸収可能である。
つまり参照データテーブルと地図データとが記憶される特定アドレス空間は、アドレス空間0x200000～0x2FFFF9である。
つまり参照データテーブルと地図データとが記憶される特定アドレス空間は、アドレス空間0x200000～0x2FFFF9である。
記憶領域１のアドレス空間0x2FFFFA～0x2FFFFBには、書込前の電源電圧情報が記憶される。アドレス空間0x2FFFFC～0x2FFFFDには、参照データテーブルのバージョン情報が記憶される。記憶領域１のアドレス空間0x2FFFFE～0x2FFFFFには、地図データのバージョン情報が記憶される。これらアドレス空間0x2FFFFA～0x2FFFFFは、記憶領域１のフッタであり、参照データテーブルや地図データを記憶する特定アドレス空間とは異なるアドレス空間である。
図１５は、消去済みの領域の書き換え処理を示すフローチャートである。
この書き換え処理は、例えばユーザによる書き換え指示の操作によって実行される。
この書き換え処理は、例えばユーザによる書き換え指示の操作によって実行される。
ＣＰＵ２１は、記憶領域１を使用しているか否かを判定し（ステップＳ１３０）、更に記憶領域０の消去フラグがクリアされているか否かを判定する（ステップＳ１３１）。
ＣＰＵ２１は、記憶領域１が使用されており（ステップＳ１３０→Ｙｅｓ）、かつ記憶領域０の消去フラグがクリアされていたならば（ステップＳ１３１→Ｙｅｓ）、記憶領域０のフッタに電圧センサ２１１で検知した電源電圧情報を書き込む（ステップＳ１３２）。ＣＰＵ２１は更に、記憶領域０に参照データテーブルと地図データを書き込み（ステップＳ１３３）、フッタにバージョン情報を追記し（ステップＳ１３４）、ステップＳ１３５の処理に進む。
ＣＰＵ２１は、記憶領域１が使用されており（ステップＳ１３０→Ｙｅｓ）、かつ記憶領域０の消去フラグがクリアされていたならば（ステップＳ１３１→Ｙｅｓ）、記憶領域０のフッタに電圧センサ２１１で検知した電源電圧情報を書き込む（ステップＳ１３２）。ＣＰＵ２１は更に、記憶領域０に参照データテーブルと地図データを書き込み（ステップＳ１３３）、フッタにバージョン情報を追記し（ステップＳ１３４）、ステップＳ１３５の処理に進む。
ＣＰＵ２１は、記憶領域１が使用されていないか（ステップＳ１３０→Ｎｏ）、または記憶領域０の消去フラグがクリアされていなかったならば（ステップＳ１３１→Ｎｏ）、ステップＳ１３５の処理に進む。
ステップＳ１３５において、ＣＰＵ２１は、記憶領域０を使用しているか否かを判定し、更に記憶領域１の消去フラグがクリアされているか否かを判定する（ステップＳ１３６）。
ＣＰＵ２１は、記憶領域０が使用されており（ステップＳ１３５→Ｙｅｓ）、かつ記憶領域１の消去フラグがクリアされていたならば（ステップＳ１３６→Ｙｅｓ）、記憶領域１のフッタに電圧センサ２１１で検知した電源電圧情報を書き込む（ステップＳ１３７）。ＣＰＵ２１は更に、記憶領域１に参照データテーブルと地図データを書き込み（ステップＳ１３８）、フッタにバージョン情報を追記し（ステップＳ１３９）、図１５の処理を終了する。
ＣＰＵ２１は、記憶領域０が使用されており（ステップＳ１３５→Ｙｅｓ）、かつ記憶領域１の消去フラグがクリアされていたならば（ステップＳ１３６→Ｙｅｓ）、記憶領域１のフッタに電圧センサ２１１で検知した電源電圧情報を書き込む（ステップＳ１３７）。ＣＰＵ２１は更に、記憶領域１に参照データテーブルと地図データを書き込み（ステップＳ１３８）、フッタにバージョン情報を追記し（ステップＳ１３９）、図１５の処理を終了する。
ＣＰＵ２１は、記憶領域０が使用されていないか（ステップＳ１３５→Ｎｏ）、または記憶領域１の消去フラグがクリアされていなかったならば（ステップＳ１３６→Ｎｏ）、図１５の処理を終了する。
（変形例）
本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で、変更実施が可能であり、例えば、次の（ａ）～（ｈ）のようなものがある。
本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で、変更実施が可能であり、例えば、次の（ａ）～（ｈ）のようなものがある。
（ａ） 記憶領域に書き込まれる情報は、参照データテーブルや地図データに限定されず、ＧＰＳ部５のＣＰＵ５２が読み込んで参照するためのデータや、ＧＰＳ部５のＣＰＵ５２が読み込んで実行するためのファームウェア（プログラム）であってもよい。
（ｂ） 記憶領域のフッタに記憶される情報は、バージョン情報のコピーに限定されない。例えばデータ本体のチェックサム値やＣＲＣ（Cyclic Redundancy Check）値など、データ本体を識別可能な他の情報が記憶されてもよい。
（ｃ） バージョン情報は、必ずしも記憶領域の先頭に記憶されていなくてもよく、最初の書き込み動作で書き込まれるメモリ空間に記憶されていればよい。例えば、記憶領域のうち所定のオフセット（0x000080など）で示されるアドレス空間に記憶されていてもよい。
（ｃ） バージョン情報は、必ずしも記憶領域の先頭に記憶されていなくてもよく、最初の書き込み動作で書き込まれるメモリ空間に記憶されていればよい。例えば、記憶領域のうち所定のオフセット（0x000080など）で示されるアドレス空間に記憶されていてもよい。
（ｄ） 記憶領域にデータやソフトウェアプログラムを書き込んだのち、記憶領域のフッタに書き込み日時や、データやソフトウェアプログラムの入手先などのアップデートに係る情報を書き込んでもよい。これにより、不具合が発生した場合に、アップデートに係る情報を特定可能である。
（ｅ） 記憶領域のフッタのサイズは、フラッシュメモリの消去単位以下であればよく、限定されない。
（ｆ） フラッシュメモリに書き込まれる情報は、ＣＰＵ５２が参照するデータやＣＰＵ５２が実行するファームウェア（プログラム）に限定されない。ＣＰＵ２１が参照するデータやＣＰＵ２１が実行するファームウェア（プログラム）であってもよい。
（ｇ） 記憶領域の使用と未使用の決定処理を実行する主体は、ＣＰＵ２１に限られず、ＣＰＵ５２が実行してもよい。
（ｈ） ＣＰＵ２１が読み込んで実行するためのプログラムまたはＣＰＵ２１が読み込んで参照するためのデータを、ＣＰＵ２１自身がフラッシュメモリに書き込んでもよい。
（ｅ） 記憶領域のフッタのサイズは、フラッシュメモリの消去単位以下であればよく、限定されない。
（ｆ） フラッシュメモリに書き込まれる情報は、ＣＰＵ５２が参照するデータやＣＰＵ５２が実行するファームウェア（プログラム）に限定されない。ＣＰＵ２１が参照するデータやＣＰＵ２１が実行するファームウェア（プログラム）であってもよい。
（ｇ） 記憶領域の使用と未使用の決定処理を実行する主体は、ＣＰＵ２１に限られず、ＣＰＵ５２が実行してもよい。
（ｈ） ＣＰＵ２１が読み込んで実行するためのプログラムまたはＣＰＵ２１が読み込んで参照するためのデータを、ＣＰＵ２１自身がフラッシュメモリに書き込んでもよい。
以下に、この出願の願書に最初に添付した特許請求の範囲に記載した発明を付記する。付記に記載した請求項の項番は、この出願の願書に最初に添付した特許請求の範囲の通りである。
〔付記〕
〔付記〕
《請求項１》
プログラムまたはデータを記憶する記憶領域を有するメモリと、
前記記憶領域の特定アドレス空間に前記プログラムまたは前記データと当該プログラムまたは当該データを特定する特定情報とを書き込み、当該記憶領域の前記特定アドレス空間とは異なるアドレス空間に当該特定情報を書き込むプロセッサと、
を備えることを特徴とするデータ管理装置。
《請求項２》
前記メモリは、前記プログラムまたは前記データを記憶する記憶領域を複数含んでおり、
前記プロセッサは、各前記記憶領域の特定アドレス空間の前記プログラムまたは前記データに含まれる特定情報と各前記記憶領域の前記異なるアドレス空間に含まれる特定情報とを照合して、前記データまたは前記プログラムが正しく書き込まれているか否かを判定すると共に、正しく書き込まれていない記憶領域を消去する、
ことを特徴とする請求項１に記載のデータ管理装置。
《請求項３》
前記メモリは、前記プログラムまたは前記データを記憶する記憶領域を複数含んでおり、
前記プロセッサは、各前記記憶領域の前記特定アドレス空間の前記プログラムまたは前記データに含まれる特定情報と各前記記憶領域の前記異なるアドレス空間の特定情報とを照合して、前記データまたは前記プログラムが正しく書き込まれているか否かを判定すると共に、正しく書き込まれている記憶領域に記憶されたプログラムまたはデータを使用する、
ことを特徴とする請求項１又は２に記載のデータ管理装置。
《請求項４》
プログラムまたはデータを記憶する記憶領域を有するメモリと、
前記記憶領域の特定アドレス空間に新たなプログラムまたはデータを書き込み、当該プログラムまたは当該データの容量を示す容量情報を当該記憶領域の前記特定アドレス空間とは異なるアドレス空間に書き込むプロセッサと、
を備えることを特徴とするデータ管理装置。
《請求項５》
前記プロセッサは、前記記憶領域の前記異なるアドレス空間に記憶された前記容量情報に基づき、当該記憶領域を消去する、
ことを特徴とする請求項４に記載のデータ管理装置。
《請求項６》
第１のプロセッサと、
前記第１のプロセッサが読み込んで実行するためのプログラムまたは前記第１のプロセッサが読み込んで参照するためのデータを記憶する記憶領域を有するメモリと、
前記記憶領域の特定アドレス空間に前記プログラムまたは前記データを書き込み、当該プログラムまたは当該データを特定する特定情報を当該記憶領域の前記特定アドレス空間とは異なるアドレス空間に書き込む第２のプロセッサと、
を備えることを特徴とするデータ管理装置。
《請求項７》
前記メモリは、前記プログラムまたは前記データを記憶する記憶領域を複数含んでおり、
前記第２のプロセッサは、各前記記憶領域の前記特定アドレス空間の前記プログラムまたは前記データに含まれる特定情報と各前記記憶領域の前記異なるアドレス空間の特定情報とを照合して、前記データまたは前記プログラムが正しく書き込まれているか否かを判定すると共に、正しく書き込まれている記憶領域に記憶されたプログラムまたはデータを前記第１のプロセッサに使用させる、
ことを特徴とする請求項６に記載のデータ管理装置。
《請求項８》
前記メモリは、前記プログラムまたは前記データを記憶する記憶領域を複数含んでおり、
前記第１のプロセッサは、各前記記憶領域の前記特定アドレス空間の前記プログラムまたは前記データに含まれる特定情報と各前記記憶領域の前記異なるアドレス空間の特定情報とを照合して、前記データまたは前記プログラムが正しく書き込まれているか否かを判定すると共に、正しく書き込まれている記憶領域に記憶されたプログラムまたはデータを読み込む、
ことを特徴とする請求項６に記載のデータ管理装置。
《請求項９》
電源を供給する電池と、
前記電源の電圧を検知する電圧センサと、を備え、
前記第２のプロセッサは、前記プログラムまたは前記データを特定する特定情報と共に、前記電圧センサで検知した電源電圧情報を前記記憶領域の前記異なるアドレス空間に書き込む、
ことを特徴とする請求項６ないし８のうちいずれか１項に記載のデータ管理装置。
《請求項１０》
第１のプロセッサと、
前記第１のプロセッサが読み込んで実行するためのプログラムまたは前記第１のプロセッサが読み込んで参照するためのデータを記憶する記憶領域を有するメモリと、
前記記憶領域の特定アドレス空間に新たなプログラムまたはデータを書き込み、当該プログラムまたは当該データの容量を示す容量情報を当該記憶領域の前記特定アドレス空間とは異なるアドレス空間に書き込む第２のプロセッサと、
を備えることを特徴とするデータ管理装置。
《請求項１１》
前記第２のプロセッサは、前記記憶領域の前記異なるアドレス空間に記憶された前記容量情報に基づき、当該記憶領域を消去する、
ことを特徴とする請求項１０に記載のデータ管理装置。
《請求項１２》
請求項１ないし１１のうちいずれか１項に記載のデータ管理装置と、
時刻を計数する計時部と、
前記計時部が計数する前記時刻を表示する表示部と、
を備えることを特徴とする電子時計。
《請求項１３》
記憶領域の特定アドレス空間にデータまたはプログラムを特定する特定情報が記憶されると共に、前記記憶領域の前記特定アドレス空間とは異なるアドレス空間に前記特定情報と同一の特定情報が記憶されており、
前記記憶領域の前記特定アドレス空間の特定情報と前記記憶領域の前記異なるアドレス空間の特定情報とを照合して、前記データまたは前記プログラムが正しく書き込まれているか否かを判定する、
ことを特徴とするデータ管理方法。
《請求項１４》
記憶領域の特定アドレス空間にデータまたはプログラムが記憶されると共に、前記記憶領域の前記特定アドレス空間とは異なるアドレス空間に前記データまたは前記プログラムの容量を示す容量情報が記憶されており、
前記記憶領域の前記異なるアドレス空間に記憶された前記容量情報に基づき、当該記憶領域を消去する、
ことを特徴とするデータ管理方法。
《請求項１５》
記憶領域の特定アドレス空間にデータまたはプログラムを書き込む第１書込手段、
前記記憶領域の前記特定アドレス空間とは異なるアドレス空間に、前記データまたは前記プログラムを特定する特定情報と同一の特定情報を書き込む第２書込手段、
前記記憶領域の前記特定アドレス空間の特定情報と前記記憶領域の前記異なるアドレス空間の特定情報とを照合して、前記データまたは前記プログラムが正しく書き込まれているか否かを判定する判定手段、
としてコンピュータを機能させるためのデータ管理プログラム。
《請求項１６》
記憶領域の特定アドレス空間にデータまたはプログラムを書き込む第１書込手段、
前記記憶領域の前記特定アドレス空間とは異なるアドレス空間に前記データまたは前記プログラムの容量を示す容量情報を書き込む第２書込手段、
前記記憶領域の前記異なるアドレス空間に記憶された前記容量情報に基づき、当該記憶領域を消去する消去手段、
としてコンピュータを機能させるためのデータ管理プログラム。
プログラムまたはデータを記憶する記憶領域を有するメモリと、
前記記憶領域の特定アドレス空間に前記プログラムまたは前記データと当該プログラムまたは当該データを特定する特定情報とを書き込み、当該記憶領域の前記特定アドレス空間とは異なるアドレス空間に当該特定情報を書き込むプロセッサと、
を備えることを特徴とするデータ管理装置。
《請求項２》
前記メモリは、前記プログラムまたは前記データを記憶する記憶領域を複数含んでおり、
前記プロセッサは、各前記記憶領域の特定アドレス空間の前記プログラムまたは前記データに含まれる特定情報と各前記記憶領域の前記異なるアドレス空間に含まれる特定情報とを照合して、前記データまたは前記プログラムが正しく書き込まれているか否かを判定すると共に、正しく書き込まれていない記憶領域を消去する、
ことを特徴とする請求項１に記載のデータ管理装置。
《請求項３》
前記メモリは、前記プログラムまたは前記データを記憶する記憶領域を複数含んでおり、
前記プロセッサは、各前記記憶領域の前記特定アドレス空間の前記プログラムまたは前記データに含まれる特定情報と各前記記憶領域の前記異なるアドレス空間の特定情報とを照合して、前記データまたは前記プログラムが正しく書き込まれているか否かを判定すると共に、正しく書き込まれている記憶領域に記憶されたプログラムまたはデータを使用する、
ことを特徴とする請求項１又は２に記載のデータ管理装置。
《請求項４》
プログラムまたはデータを記憶する記憶領域を有するメモリと、
前記記憶領域の特定アドレス空間に新たなプログラムまたはデータを書き込み、当該プログラムまたは当該データの容量を示す容量情報を当該記憶領域の前記特定アドレス空間とは異なるアドレス空間に書き込むプロセッサと、
を備えることを特徴とするデータ管理装置。
《請求項５》
前記プロセッサは、前記記憶領域の前記異なるアドレス空間に記憶された前記容量情報に基づき、当該記憶領域を消去する、
ことを特徴とする請求項４に記載のデータ管理装置。
《請求項６》
第１のプロセッサと、
前記第１のプロセッサが読み込んで実行するためのプログラムまたは前記第１のプロセッサが読み込んで参照するためのデータを記憶する記憶領域を有するメモリと、
前記記憶領域の特定アドレス空間に前記プログラムまたは前記データを書き込み、当該プログラムまたは当該データを特定する特定情報を当該記憶領域の前記特定アドレス空間とは異なるアドレス空間に書き込む第２のプロセッサと、
を備えることを特徴とするデータ管理装置。
《請求項７》
前記メモリは、前記プログラムまたは前記データを記憶する記憶領域を複数含んでおり、
前記第２のプロセッサは、各前記記憶領域の前記特定アドレス空間の前記プログラムまたは前記データに含まれる特定情報と各前記記憶領域の前記異なるアドレス空間の特定情報とを照合して、前記データまたは前記プログラムが正しく書き込まれているか否かを判定すると共に、正しく書き込まれている記憶領域に記憶されたプログラムまたはデータを前記第１のプロセッサに使用させる、
ことを特徴とする請求項６に記載のデータ管理装置。
《請求項８》
前記メモリは、前記プログラムまたは前記データを記憶する記憶領域を複数含んでおり、
前記第１のプロセッサは、各前記記憶領域の前記特定アドレス空間の前記プログラムまたは前記データに含まれる特定情報と各前記記憶領域の前記異なるアドレス空間の特定情報とを照合して、前記データまたは前記プログラムが正しく書き込まれているか否かを判定すると共に、正しく書き込まれている記憶領域に記憶されたプログラムまたはデータを読み込む、
ことを特徴とする請求項６に記載のデータ管理装置。
《請求項９》
電源を供給する電池と、
前記電源の電圧を検知する電圧センサと、を備え、
前記第２のプロセッサは、前記プログラムまたは前記データを特定する特定情報と共に、前記電圧センサで検知した電源電圧情報を前記記憶領域の前記異なるアドレス空間に書き込む、
ことを特徴とする請求項６ないし８のうちいずれか１項に記載のデータ管理装置。
《請求項１０》
第１のプロセッサと、
前記第１のプロセッサが読み込んで実行するためのプログラムまたは前記第１のプロセッサが読み込んで参照するためのデータを記憶する記憶領域を有するメモリと、
前記記憶領域の特定アドレス空間に新たなプログラムまたはデータを書き込み、当該プログラムまたは当該データの容量を示す容量情報を当該記憶領域の前記特定アドレス空間とは異なるアドレス空間に書き込む第２のプロセッサと、
を備えることを特徴とするデータ管理装置。
《請求項１１》
前記第２のプロセッサは、前記記憶領域の前記異なるアドレス空間に記憶された前記容量情報に基づき、当該記憶領域を消去する、
ことを特徴とする請求項１０に記載のデータ管理装置。
《請求項１２》
請求項１ないし１１のうちいずれか１項に記載のデータ管理装置と、
時刻を計数する計時部と、
前記計時部が計数する前記時刻を表示する表示部と、
を備えることを特徴とする電子時計。
《請求項１３》
記憶領域の特定アドレス空間にデータまたはプログラムを特定する特定情報が記憶されると共に、前記記憶領域の前記特定アドレス空間とは異なるアドレス空間に前記特定情報と同一の特定情報が記憶されており、
前記記憶領域の前記特定アドレス空間の特定情報と前記記憶領域の前記異なるアドレス空間の特定情報とを照合して、前記データまたは前記プログラムが正しく書き込まれているか否かを判定する、
ことを特徴とするデータ管理方法。
《請求項１４》
記憶領域の特定アドレス空間にデータまたはプログラムが記憶されると共に、前記記憶領域の前記特定アドレス空間とは異なるアドレス空間に前記データまたは前記プログラムの容量を示す容量情報が記憶されており、
前記記憶領域の前記異なるアドレス空間に記憶された前記容量情報に基づき、当該記憶領域を消去する、
ことを特徴とするデータ管理方法。
《請求項１５》
記憶領域の特定アドレス空間にデータまたはプログラムを書き込む第１書込手段、
前記記憶領域の前記特定アドレス空間とは異なるアドレス空間に、前記データまたは前記プログラムを特定する特定情報と同一の特定情報を書き込む第２書込手段、
前記記憶領域の前記特定アドレス空間の特定情報と前記記憶領域の前記異なるアドレス空間の特定情報とを照合して、前記データまたは前記プログラムが正しく書き込まれているか否かを判定する判定手段、
としてコンピュータを機能させるためのデータ管理プログラム。
《請求項１６》
記憶領域の特定アドレス空間にデータまたはプログラムを書き込む第１書込手段、
前記記憶領域の前記特定アドレス空間とは異なるアドレス空間に前記データまたは前記プログラムの容量を示す容量情報を書き込む第２書込手段、
前記記憶領域の前記異なるアドレス空間に記憶された前記容量情報に基づき、当該記憶領域を消去する消去手段、
としてコンピュータを機能させるためのデータ管理プログラム。
１ 電子時計 （データ管理装置）
２ マイクロコンピュータ
２１ ＣＰＵ （第２のプロセッサ）
２２ ＲＡＭ
２３ ＲＯＭ
２５ 発振回路
２６ 分周回路
２７ 計時回路
３１ 操作部
３２ 表示部
３３ 電源部
３４ 電池
４ 通信部
４１ アンテナ
５ ＧＰＳ部
５１ アンテナ
５２ ＣＰＵ （第１のプロセッサ）
５３ ＲＡＭ
６ フラッシュメモリ
６１ 領域０
６２ 領域１
７ 振動子
２ マイクロコンピュータ
２１ ＣＰＵ （第２のプロセッサ）
２２ ＲＡＭ
２３ ＲＯＭ
２５ 発振回路
２６ 分周回路
２７ 計時回路
３１ 操作部
３２ 表示部
３３ 電源部
３４ 電池
４ 通信部
４１ アンテナ
５ ＧＰＳ部
５１ アンテナ
５２ ＣＰＵ （第１のプロセッサ）
５３ ＲＡＭ
６ フラッシュメモリ
６１ 領域０
６２ 領域１
７ 振動子
Claims (7)
- 所定の時間間隔おきに所定の角度だけ回動する指針と、
被書き込み対象が書き込まれる２つの記憶領域を有する記憶部と、
制御部と、
を備え、
前記制御部は、
前記指針が回動する前記所定の時間間隔おきに発生するタイミングと重ならない所定のタイミングである場合に前記２つの記憶領域のうち前記被書き込み対象が正常に書き込まれなかった記憶領域を被フォーマット領域、又は、次回に前記被書き込み対象が書き込まれる領域である書き込み領域と判定し、前記２つの記憶領域に前記被書き込み対象がどちらも正常に書き込まれている場合は前記２つの記憶領域のうち前記被書き込み対象が書き込まれたタイミングが早い記憶領域を前記被フォーマット領域、又は、前記書き込み領域と判定する被フォーマット領域決定処理を行う、
ことを特徴とする電子時計。 - 現在時刻を計時する計時部をさらに備え、
前記制御部は、
前記計時部が計時する前記現在時刻が所定の時刻である場合に、前記被フォーマット領域決定処理で前記被フォーマット領域と判定された記憶領域のフォーマットを開始する、
ことを特徴とする請求項１に記載の電子時計。 - 経過時間を計時する計時部をさらに備え、
前記制御部は、
前記指針を回動させて前記計時部が計時する前記経過時間を表示するストップウォッチモードを実行している場合であって、前記指針が所定の時間以上回動していない場合に、前記被フォーマット領域決定処理において前記被フォーマット領域と判定された記憶領域のフォーマットを開始する、
ことを特徴とする請求項１に記載の電子時計。 - 前記被書き込み対象とは、地図データである、
ことを特徴とする請求項１に記載の電子時計。 - 前記制御部は、
前記被フォーマット領域決定処理において前記被フォーマット領域と判定された記憶領域をフォーマットし次回に前記被書き込み対象が書き込まれる領域として設定する、
ことを特徴とする請求項１に記載の電子時計。 - 所定の時間間隔おきに所定の角度だけ回動する指針と、
被書き込み対象が書き込まれる２つの記憶領域を有する記憶部と、
を備える電子時計が実行する領域判定方法であって、
前記指針が回動する前記所定の時間間隔おきに発生するタイミングと重ならない所定のタイミングである場合に、前記２つの記憶領域のうち前記被書き込み対象が正常に書き込まれなかった記憶領域を被フォーマット領域、又は、次回に前記被書き込み対象が書き込まれる領域である書き込み領域と判定し、前記２つの記憶領域に前記被書き込み対象がどちらも正常に書き込まれている場合は前記２つの記憶領域のうち前記被書き込み対象が書き込まれたタイミングが早い記憶領域を前記被フォーマット領域、又は、前記書き込み領域と判定する被フォーマット領域決定処理を行う、制御処理
を有することを特徴とする領域判定方法。 - 所定の時間間隔おきに所定の角度だけ回動する指針と、
被書き込み対象が書き込まれる２つの記憶領域を有する記憶部と、
を備える電子時計のコンピュータを、
前記指針が回動する前記所定の時間間隔おきに発生するタイミングと重ならない所定のタイミングである場合に、前記２つの記憶領域のうち前記被書き込み対象が正常に書き込まれなかった記憶領域を被フォーマット領域、又は、次回に前記被書き込み対象が書き込まれる領域である書き込み領域と判定し、前記２つの記憶領域に前記被書き込み対象がどちらも正常に書き込まれている場合は前記２つの記憶領域のうち前記被書き込み対象が書き込まれたタイミングが早い記憶領域を前記被フォーマット領域、又は、前記書き込み領域と判定する被フォーマット領域決定処理を行う、制御手段
として機能させることを特徴とするプログラム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022000782A JP7279824B2 (ja) | 2017-09-04 | 2022-01-06 | 電子時計、領域判定方法、およびプログラム |
| JP2023077016A JP7501726B2 (ja) | 2022-01-06 | 2023-05-09 | 電子時計、方法、およびプログラム |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017169142A JP7009843B2 (ja) | 2017-09-04 | 2017-09-04 | データ管理装置、電子時計、データ管理方法、およびデータ管理プログラム |
| JP2022000782A JP7279824B2 (ja) | 2017-09-04 | 2022-01-06 | 電子時計、領域判定方法、およびプログラム |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017169142A Division JP7009843B2 (ja) | 2017-09-04 | 2017-09-04 | データ管理装置、電子時計、データ管理方法、およびデータ管理プログラム |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023077016A Division JP7501726B2 (ja) | 2022-01-06 | 2023-05-09 | 電子時計、方法、およびプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022033318A JP2022033318A (ja) | 2022-02-28 |
| JP7279824B2 true JP7279824B2 (ja) | 2023-05-23 |
Family
ID=87852602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022000782A Active JP7279824B2 (ja) | 2017-09-04 | 2022-01-06 | 電子時計、領域判定方法、およびプログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7279824B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011164827A (ja) | 2010-02-08 | 2011-08-25 | Nippon Avionics Co Ltd | フラッシュメモリを備えた電子機器およびフラッシュメモリに格納されたプログラムの更新方法 |
| JP2015175808A (ja) | 2014-03-18 | 2015-10-05 | セイコーエプソン株式会社 | 電波時計及び受信制御方法 |
| JP2016121877A (ja) | 2014-12-24 | 2016-07-07 | シチズンホールディングス株式会社 | 電子機器 |
| JP2016200508A (ja) | 2015-04-10 | 2016-12-01 | セイコーエプソン株式会社 | 通信システム、電子時計および通信装置 |
| US20170123640A1 (en) | 2014-08-02 | 2017-05-04 | Apple Inc. | Context-specific user interfaces |
-
2022
- 2022-01-06 JP JP2022000782A patent/JP7279824B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011164827A (ja) | 2010-02-08 | 2011-08-25 | Nippon Avionics Co Ltd | フラッシュメモリを備えた電子機器およびフラッシュメモリに格納されたプログラムの更新方法 |
| JP2015175808A (ja) | 2014-03-18 | 2015-10-05 | セイコーエプソン株式会社 | 電波時計及び受信制御方法 |
| US20170123640A1 (en) | 2014-08-02 | 2017-05-04 | Apple Inc. | Context-specific user interfaces |
| JP2016121877A (ja) | 2014-12-24 | 2016-07-07 | シチズンホールディングス株式会社 | 電子機器 |
| JP2016200508A (ja) | 2015-04-10 | 2016-12-01 | セイコーエプソン株式会社 | 通信システム、電子時計および通信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022033318A (ja) | 2022-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002333990A (ja) | プログラム更新装置およびプログラム更新方法 | |
| JP2022003571A (ja) | データ管理装置、電子時計、データ管理方法、およびデータ管理プログラム | |
| JP7279824B2 (ja) | 電子時計、領域判定方法、およびプログラム | |
| JP7501726B2 (ja) | 電子時計、方法、およびプログラム | |
| US8321626B2 (en) | Management of configuration data using persistent memories requiring block-wise erase before rewriting | |
| JP6903968B2 (ja) | 電子機器、電子時計、プログラム書込方法、およびプログラム | |
| CN110133987B (zh) | 计时测量装置、电子时钟、计时测量方法、存储有程序的存储介质 | |
| JP6658610B2 (ja) | 情報通知方法、情報通知装置、及びプログラム | |
| JP4680686B2 (ja) | コンピュータ端末用記憶媒体 | |
| JP6048118B2 (ja) | 発電機能付き携帯電子機器 | |
| CN108519735A (zh) | 电子表、显示控制方法及记录介质 | |
| JP4032069B2 (ja) | 電波修正機能付き時計 | |
| EP1160637A1 (en) | Check for plausibility of time information provided by real time clock of a mobile terminal | |
| CN109426138B (zh) | 电子钟表、处理选择方法以及存储介质 | |
| CN111026441B (zh) | 电子设备、信息处理方法以及存储有信息处理程序的存储介质 | |
| JP6702246B2 (ja) | 衛星電波受信装置、電子時計、日時取得方法及びプログラム | |
| JP6841106B2 (ja) | 無線通信装置、電子時計、無線通信方法、及びプログラム | |
| JP2004054421A (ja) | メモリ、情報処理装置、記憶方法および情報処理方法 | |
| JP2019158632A (ja) | 衛星電波受信装置、電子時計及び日時取得方法 | |
| JP6950469B2 (ja) | 表示装置、電子時計、表示方法、及びプログラム | |
| JP6958201B2 (ja) | 無線通信装置、電子時計、無線通信方法、及びプログラム | |
| US20200103832A1 (en) | Timepiece, control method for change of time, and storage medium | |
| JP2017054372A (ja) | 制御方法およびそれを利用した通信装置 | |
| JP7127319B2 (ja) | 電子端末、電子時計、セキュリティ設定方法及びプログラム | |
| JP6866712B2 (ja) | 電子時計、受信動作制御方法及びプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220126 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230424 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7279824 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |