[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7270422B2 - 表示装置及び表示ドライバ - Google Patents

表示装置及び表示ドライバ Download PDF

Info

Publication number
JP7270422B2
JP7270422B2 JP2019046651A JP2019046651A JP7270422B2 JP 7270422 B2 JP7270422 B2 JP 7270422B2 JP 2019046651 A JP2019046651 A JP 2019046651A JP 2019046651 A JP2019046651 A JP 2019046651A JP 7270422 B2 JP7270422 B2 JP 7270422B2
Authority
JP
Japan
Prior art keywords
driver
signal
gate
display
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019046651A
Other languages
English (en)
Other versions
JP2020148915A (ja
Inventor
五常 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2019046651A priority Critical patent/JP7270422B2/ja
Priority to CN202211379187.1A priority patent/CN115631730A/zh
Priority to US16/816,300 priority patent/US11393409B2/en
Priority to CN202010170319.4A priority patent/CN111696492B/zh
Publication of JP2020148915A publication Critical patent/JP2020148915A/ja
Priority to US17/850,947 priority patent/US11756490B2/en
Application granted granted Critical
Publication of JP7270422B2 publication Critical patent/JP7270422B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/062—Waveforms for resetting a plurality of scan lines at a time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)

Description

本発明は、表示装置及び表示ドライバに関する。
液晶表示装置や有機ＥＬ（Electro Luminescence）等の表示デバイスの駆動方式として、アクティブマトリクス駆動方式が採用されている。アクティブマトリクス駆動方式の表示装置では、表示パネルは画素部及び画素スイッチをマトリクス状に配置した半導体基板から構成されている。ゲートパルスにより画素スイッチのオンオフを制御し、画素スイッチがオンになるときに映像データ信号に対応した階調電圧信号を画素部に供給して、各画素部の輝度を制御することにより、表示が行われる。表示装置の駆動回路は、例えばゲートパルスを制御するゲート制御回路、データ線にデータ信号を供給するドライバＩＣ、及びこれらの動作タイミングを制御するためのタイミングコントローラを含む。
このような表示装置として、内部クロックの位相及び周波数を安定に固定するためのクロックトレーニングを実行するドライバＩＣを有する表示装置が提案されている（例えば、特許文献１）。タイミングコントローラは、ピアツーピア（以下、Ｐ２Ｐと称する）インタフェースを介してドライバＩＣと接続され、例えばｍｉｎｉ－ＬＶＤＳ（mini-Low Voltage Differential Signaling）等の差動信号方式により、プリアンブル信号及び映像データからなるシリアルデータをドライバＩＣに供給する。ドライバＩＣは、クロックトレーニングのためのデータパターンであるプリアンブル信号を用いて、クロックトレーニングを行う。
特開２０１５－７９２３６号公報
タイミングコントローラは、データをドライバＩＣに供給する際、当該データがクロックトレーニングのためのデータパターンと表示用のデータとのいずれであるのかをドライバＩＣにおいて判別可能とするためのデータ切替信号をドライバＩＣに供給する。例えば、タイミングコントローラは、“Ｌ”レベルのデータ切替信号をドライバＩＣに供給するとともに、クロックトレーニングのためのデータパターンをドライバＩＣに供給する。その後、タイミングコントローラとドライバＩＣとの間のＰ２Ｐインタフェースがアンロック状態からロック状態（安定状態）に切り替わると、タイミングコントローラは、切替信号を“Ｈ”レベルに切り替え、表示用のデータをドライバＩＣに供給する。ドライバＩＣは、これに応じてゲート制御信号をゲート制御回路に供給し、ゲート制御回路を制御してゲートパルスを表示パルスに印加させるとともに、データ線にデータ信号を供給する。これにより、表示パネルに画像が表示される。
しかし、表示パネルに画像が表示されている通常の表示期間において、ＥＳＤ（Electro Static Discharge）によるノイズ等のため、タイミングコントローラとドライバＩＣとの間のＰ２Ｐインタフェースがアンロック状態となってしまう場合がある。Ｐ２Ｐインタフェースがアンロック状態になると、ドライバＩＣにデータが正常に取り込まれないため、ドライバＩＣは正常な値のゲート制御信号及びデータ信号を出力することができなくなる。その結果、表示パネルには期待される表示と異なる表示がなされてしまうという問題点があった。
本発明は、上記問題点に鑑みてなされたものであり、ノイズ等の影響による表示パネルの誤表示を抑制することが可能な表示装置を提供することを目的とする。
本発明に係る表示装置は、複数本のデータ線及び複数本の走査線と、前記複数本のデータ線及び複数本の走査線の交差部の各々に設けられた画素スイッチ及び画素部と、を有する表示パネルと、前記画素スイッチをオンに制御するゲート信号を前記複数本の走査線に供給するゲートドライバと、プリアンブルと前記表示パネルに表示される映像データとが交互に連続するシリアルデータ信号を出力する表示コントローラと、前記表示コントローラとインタフェースを介して接続され、前記表示コントローラから前記インタフェースを介して伝送される前記シリアルデータ信号に基づいて、前記シリアルデータ信号中の前記映像データの伝送時における前記インタフェースの安定状態または非安定状態を検出し、前記映像データの伝送時に前記インタフェースの非安定状態を検出した場合に、前記ゲートドライバからの前記ゲート信号の供給を停止させるためのゲートリセット信号を出力するソースドライバと、を備えることを特徴とする。
本発明に係る表示ドライバは、複数本のデータ線及び複数本の走査線と、前記複数本のデータ線及び前記複数本の走査線の交差部の各々に設けられた画素スイッチ及び画素部と、を有する表示パネルと、前記画素スイッチをオンに制御するゲート信号を前記複数本の走査線に供給するゲートドライバと、に接続され、映像データに対応する階調電圧信号を前記複数本のデータ線に供給する表示ドライバであって、インタフェースを介して表示コントローラと接続され、前記表示コントローラから前記インタフェースを介して、プリアンブルと前記映像データとが交互に連続するシリアルデータ信号の供給を受け、前記インタフェースを介して伝送された前記シリアルデータ信号に基づいて、前記シリアルデータ信号中の前記映像データの伝送時における前記インタフェースが安定状態および非安定状態であることを検出する検出部と、前記映像データの伝送時に前記インタフェースの非安定状態が前記検出部によって検出された場合に、前記ゲートドライバの動作を停止させるためのゲートリセット信号を出力するゲートリセット信号出力部と、を有することを特徴とする。
本発明の表示装置によれば、ノイズ等によりタイミングコントローラとドライバＩＣとの間のインタフェースがアンロック状態となった場合に、表示パネルに誤表示がなされることを抑制することが可能となる。
実施例１の表示装置の構成を示すブロック図である。 実施例１の表示装置の各部の状態及び出力信号を示すタイムチャートである。 比較例１の表示装置の各部の状態及び出力信号を示すタイムチャートである。 比較例１の表示パネルにおける表示態様を模式的に示す図である。 実施例１の表示パネルにおける表示態様を模式的に示す図である。 実施例２の表示装置の構成を示すブロック図である。 実施例２のリセット信号生成回路の構成を示す回路図である。 実施例２の表示装置の各部の状態及び出力信号を示すタイムチャートである。 比較例２の表示装置の各部の状態及び出力信号を示すタイムチャートである。 比較例２の表示パネルにおける表示態様を模式的に示す図である。 実施例２の表示パネルにおける表示態様を模式的に示す図である。
以下に本発明の好適な実施例を詳細に説明する。なお、以下の各実施例における説明及び添付図面においては、実質的に同一または等価な部分には同一の参照符号を付している。
図１は、本実施例の表示装置１００の構成を示すブロック図である。表示装置１００は、表示パネル１０、タイミングコントローラ１１、ソースドライバ１２及びゲートドライバ１３を有する。
表示パネル１０は、例えば液晶表示パネル又は有機ＥＬ（electro luminescence）パネル等からなる画像表示デバイスである。表示パネル１０には、２次元画面の水平方向に伸張するｍ個（ｍは２以上の自然数）の水平走査ラインＳ１～Ｓｍと、２次元画面の垂直方向に伸張するｎ個（ｎは２以上の自然数）のソースラインＤ１～Ｄｎとが形成されている。水平走査ライン及びソースラインの各交差部の領域、つまり図１において破線にて囲まれた領域には、画素を担う表示セルが形成されている。
タイミングコントローラ１１は、ソースドライバ１２にデータライン信号ＤＡＴＡＰ／Ｎを供給することにより、表示パネル１０における画像の表示タイミングを制御する表示コントローラ（いわゆるＴ－ＣＯＮ）である。タイミングコントローラ１１は、ピアツーピアのインタフェース（以下、Ｐ２ＰＩＦと称する）を介してソースドライバ１２と接続されており、例えばｍｉｎｉ－ＬＶＤＳ等の差動信号方式により、データライン信号ＤＡＴＡＰ／Ｎの伝送を行う。
データライン信号ＤＡＴＡＰ／Ｎは、プリアンブル信号と１フレーム分の表示用の映像データ（以下、表示用データと称する）とが交互に連続してなるシリアルデータ信号である。プリアンブル信号は、クロックトレーニングのためのトレーニングパターンデータを含む。トレーニングパターンデータとは、ソースドライバ１２において内部クロックの位相と周波数とを安定に固定するために実行するクロックトレーニングに用いられるデータである。タイミングコントローラは、１フレームの表示期間において、まずトレーニングパターンデータを含むプリアンブル信号をソースドライバ１２に供給し、これに続いて１フレーム分の表示用データをソースドライバ１２に供給する。
タイミングコントローラ１１とソースドライバ１２との間のＰ２ＰＩＦは、トレーニングパターンデータの伝送によりアンロック状態（非安定状態）からロック状態（安定状態）へと切り替わる。このため、クロックトレーニング期間の後の表示期間における表示用データの伝送は、通常の場合（すなわち、ノイズ等の影響がない場合）、ロック状態のＰ２ＰＩＦを介して行われる。
また、タイミングコントローラ１１は、データライン信号ＤＡＴＡＰ／Ｎがトレーニングパターンデータなのか表示用データなのかをソースドライバ１２側で判別可能とするためのデータ切替信号ＳＦＣをソースドライバ１２に供給する。例えば、タイミングコントローラ１１は、データライン信号ＤＡＴＡＰ／Ｎとしてトレーニングパターンデータを供給する際に、“Ｌ”レベルのデータ切替信号ＳＦＣをソースドライバ１３に供給する。また、タイミングコントローラ１１は、データライン信号ＤＡＴＡＰ／Ｎとして表示用データを供給する際に、“Ｈ”レベルのデータ切替信号ＳＦＣをソースドライバ１２に供給する。
ソースドライバ１２は、タイミングコントローラ１１からＰ２ＰＩＦを介して供給された表示用データに基づいて、１水平走査ライン毎にｎ個の画像駆動電圧を生成し、表示パネル１０のソースラインＤ１～Ｄｎに印加する表示ドライバである。本実施例において、ソースドライバ１２は１つのＩＣ（Integrated Circuit）から構成されている。また、ソースドライバ１２は、ゲートドライバ１３の動作を制御するためのゲート制御信号ＣＳをゲートドライバ１３に供給する。
また、ソースドライバ１２は、アンロック状態検出回路２１及びリセット信号生成回路２２を有する。アンロック状態検出回路２１は、Ｐ２ＰＩＦを介して伝送されるデータに基づいて、Ｐ２ＰＩＦがアンロック状態であることを検出する。例えば、アンロック状態検出回路２１は、タイミングコントローラ１１から誤り符号を含むデータがデータライン信号ＤＡＴＡＰ／Ｎとして伝送され、このデータに基づいて誤り検出を行うことでＰ２ＰＩＦのアンロック状態を検出する。
リセット信号生成回路２２は、ゲートドライバ１３の動作を停止させるためのゲートリセット信号ＲＳを生成する。リセット信号生成回路２２は、例えばＰ２ＰＩＦのアンロック状態が検出された場合には“Ｈ”レベル、アンロック状態が検出されない場合には“Ｌ”レベルのゲートリセット信号ＲＳを生成する。なお、本実施例のソースドライバ１２はゲートドライバ１３と信号ラインにより直接接続されており、リセット信号生成回路２２が生成したゲートリセット信号ＲＳはゲートドライバ１３に供給される。
ゲートドライバ１３は、ゲート制御回路３１及びリセット回路３２を含む。ゲート制御回路３１は、ソースドライバ１２から供給されたゲート制御信号ＣＳに基づいてゲートパルスを生成し、表示パネル１０の走査ラインＳ１～Ｓｍ各々に順次、択一的に印加する。リセット回路３２は、ソースドライバ１２から供給されたゲートリセット信号ＲＳに応じて、ゲート制御回路３１によるゲートパルスの印加動作を停止させ、ゲート制御回路３１の動作状態をリセットする。
次に、本実施例の表示装置１００の動作について、図２のタイムチャートを参照して説明する。なお、ここでは表示期間中にタイミングコントローラ１１とソースドライバ１２との間のＰ２ＰＩＦにアンロック状態が生じた場合の動作について説明する。
まず、クロックトレーニング期間（図２では、ＣＴ期間として示す）において、タイミングコントローラ１１は、“Ｌ”レベルのデータ切替信号ＳＦＣをソースドライバ１２に供給する。また、当該期間において、タイミングコントローラ１１は、トレーニングパターンデータ（図２では、Ｔ－データとして示す）をソースドライバ１２に供給する。タイミングコントローラ１１とソースドライバ１２との間のインタフェースであるＰ２ＰＩＦは、アンロック状態からロック状態に切り替わる。
次に、通常のデータ表示を行う表示期間（図２では、Ｌ１ＤＰ、Ｌ２ＤＰ・・・ＬＮＤＰとして示す）において、タイミングコントローラ１１は、“Ｈ”レベルのデータ切替信号ＳＦＣをソースドライバ１２に供給する。そして、タイミングコントローラ１１は、表示用データをデータライン信号ＤＡＴＡＰ／Ｎとしてソースドライバ１２に供給する。例えば、タイミングコントローラ１１は、まず表示期間Ｌ１ＤＰにおいて、１ライン目の表示セル（すなわち、水平走査ラインＳ１に沿った表示セル）に画像を表示するための表示用データＤ１をソースドライバ１２に供給する。
ソースドライバ１２は、表示用データＤ１に基づいてゲート制御信号ＣＳを生成し、ゲートドライバ１３に供給する。ゲートドライバ１３のゲート制御回路３１は、ゲート制御信号ＣＳの供給に応じてアクティブ状態となり、１ライン目の水平走査ラインＳ１にゲートパルスを印加する。また、ソースドライバ１２は、１水平走査ライン分のｎ個の画像駆動電圧を表示パネル１０のソースラインＤ１～Ｄｎに印加する。これにより、表示パネル１０の１ライン分の表示が行われる。
次に、表示期間Ｌ２ＤＰにおいて、タイミングコントローラ１１は、２ライン目の表示セル（すなわち、水平走査ラインＳ２に沿った表示セル）に画像を表示するための表示用データＤ２をデータライン信号ＤＡＴＡＰ／Ｎとしてソースドライバ１２に供給する。このとき、ＥＳＤ等のノイズの影響により、タイミングコントローラ１１とソースドライバ１２との間のインタフェースであるＰ２ＰＩＦがアンロック状態になったとすると、データライン信号ＤＡＴＡＰ／Ｎの伝送に異常が生じる。
ソースドライバ１２のアンロック状態検出回路２１は、タイミングコントローラ１１から供給されたデータライン信号ＤＡＴＡＰ／Ｎに基づいて、Ｐ２ＰＩＦのアンロック状態を検出する。リセット信号生成回路２２は、アンロック状態検出回路２１によるアンロック状態の検出に応じて、“Ｈ”レベルのゲートリセット信号ＲＳをゲートドライバ１３に供給する。
ゲートドライバ１３のリセット回路３２は、“Ｈ”レベルのゲートリセット信号ＲＳの供給に応じてゲート制御回路３１の動作を停止させ、動作状態をリセットする。これにより、ゲート制御回路３１によるゲートパルスの印加が停止し、表示パネル１０は従前の表示状態を保持する。
ソースドライバ１２のリセット信号生成回路２２は、１フレーム期間の終了まで（すなわち、表示期間ＬＮＤＰまで）の間、“Ｈ”レベルのゲートリセット信号ＲＳの供給を継続する。ゲートドライバ１３のリセット回路３２は、これに応じてゲート制御回路３１の動作を停止させるため、表示パネル１０には１フレーム期間の終了まで従前の表示状態が保持される。
次のフレーム期間になると、ソースドライバ１２は、ゲートリセット信号ＲＳの信号レベルを“Ｌ”に戻す。１フレーム期間の先頭はクロックトレーニング期間であるため、タイミングコントローラ１１は、“Ｌ”レベルのデータ切替信号ＳＦＣ及びトレーニングパターンデータをソースドライバ１２に供給する。タイミングコントローラ１１とソースドライバ１２との間のＰ２ＰＩＦは、アンロック状態からロック状態に切り替わる。
続く表示期間において、タイミングコントローラ１１は、表示用データＤ１、Ｄ２・・・ＤＮをデータライン信号ＤＡＴＡＰ／Ｎとしてソースドライバ１２に順次供給する。ソースドライバ１２は、ゲート制御信号ＲＳをゲートドライバ１３に供給する。ゲートドライバ１３のゲート制御回路３１はアクティブ状態となり、水平走査ラインＳ１～Ｓｍの各々にゲートパルスを印加する。ソースドライバ１２は、画像駆動電圧を表示パネル１０のソースラインＤ１～Ｄｎに印加する。Ｐ２ＰＩＦにＥＳＤノイズ等に起因するアンロック状態が発生しない場合、表示パネル１０では先頭ラインから順に正常に画像表示が行われる。
このように、本実施例の表示装置１００では、ソースドライバ１２が、表示期間中にＰ２ＰＩＦがアンロック状態となったことを検出すると、ゲートリセット信号ＲＳをゲートドライバ１３に供給し、ゲート制御回路３１の動作を停止させる。表示パネル１０は、これに応じて従前の表示状態を保持する。
本実施例の表示装置１００によれば、画像の表示期間中にタイミングコントローラ１１とソースドライバ１２との間のＰ２ＰＩＦがアンロック状態となることによる表示パネル１０の誤表示を抑えることができる。これについて、図３～図５を参照しつつ説明する。
図３は、本実施例とは異なり、ソースドライバ１２がゲートリセット信号ＲＳの生成及び供給を行わない比較例１の表示装置の動作を示すタイムチャートである。クロックトレーニング期間及び表示期間Ｌ１ＤＰにおける動作については、本実施例の表示装置１００と同様である。
表示期間Ｌ２ＤＰにおいて、ＥＳＤによるノイズが発生し、Ｐ２ＰＩＦがアンロック状態になったとすると、タイミングコントローラ１１から出力された表示用データがソースドライバ１２に正常に取り込まれない。このため、ソースドライバ１２は、正常な値のゲート制御信号ＣＳ及び画素駆動電圧（すなわち、ソース出力）を出力することができない。
図４は、比較例１の表示装置における表示パネルの表示態様を模式的に示す図である。表示期間Ｌ２ＤＰでＰ２ＰＩＦのアンロック状態が生じたとすると、正常なゲートパルスの印加及び画素駆動電圧の印加が行われないため、２番目のライン（水平走査ラインＳ２）以降の画像表示は、期待される表示内容とは異なる表示（すなわち、誤表示）となってしまう。
これに対し、図５は、本実施例の表示装置１００における表示パネル１０の表示態様を模式的に示す図である。表示期間Ｌ２ＤＰでＰ２ＰＩＦのアンロック状態が生じた場合、ソースドライバ１２からゲートドライバ１３へのゲートリセット信号ＲＳの供給によりゲートパルスの印加が停止し、表示パネル１０の従前の表示状態が保持される。このため、比較例１の表示装置とは異なり、表示パネル１０には誤表示が生じない。
以上のように、本実施例の表示装置によれば、ノイズ等の影響による表示パネルの誤表示を抑制することが可能となる。
次に、本発明の実施例２について説明する。本実施例の表示装置は、ソースドライバが複数のドライバＩＣから構成されている点で実施例１の表示装置と異なる。
図６は、本実施例の表示装置２００の構成を示すブロック図である。表示装置２００は、表示パネル２０、タイミングコントローラ１１、第１ドライバＩＣ１２Ａ、第２ドライバＩＣ１２Ｂ及びゲートドライバ１３を有する。
表示パネル２０は、液晶表示パネル又は有機ＥＬパネル等からなる画像表示デバイスである。表示パネル２０には、２次元画面の水平方向に伸張するｍ個（ｍは２以上の自然数）の水平走査ラインＳ１～Ｓｍと、２次元画面の垂直方向に伸張する２ｎ個（ｎは２以上の自然数）のソースラインＤ１～Ｄ２ｎとが形成されている。すなわち、本実施例の表示パネル２０は、水平方向に実施例１の表示パネル１０の約２倍の幅を有する。水平走査ライン及びソースラインの各交差部の領域には、画素を担う表示セルが形成されている。
タイミングコントローラ１１は、第１ドライバＩＣ１２Ａ及び第２ドライバＩＣ１２Ｂの各々とＰ２ＰＩＦを介して接続され、データライン信号ＤＡＴＡＰ／Ｎの供給を行う。タイミングコントローラ１１は、表示用データ又はトレーニングパターンデータを、データライン信号ＤＡＴＡＰ／Ｎとして第１ドライバＩＣ１２Ａ及び第２ドライバＩＣ１２Ｂの各々に供給する。実施例１と同様、Ｐ２ＰＩＦは、クロックトレーニング期間におけるトレーニングパターンデータの伝送によりアンロック状態からロック状態へと切り替わる。このため、クロックトレーニング期間の後の表示期間における表示用データの伝送は、通常の場合（すなわち、ノイズ等の影響がない場合）、ロック状態のＰ２ＰＩＦを介して行われる。
また、タイミングコントローラ１１は、データ切替信号ＳＦＣを第１ドライバＩＣ１２Ａ及び第２ドライバＩＣ１２Ｂの各々に供給する。タイミングコントローラ１１は、トレーニングパターンデータの供給時には“Ｌ”レベル、表示用データの供給時には“Ｈ”レベルのデータ切替信号ＳＦＣを第１ドライバＩＣ１２Ａ及び第２ドライバＩＣ１２Ｂの各々に供給する。
第１ドライバＩＣ１２Ａは、タイミングコントローラ１１からＰ２ＰＩＦを介して供給された表示用データに基づいて、１水平走査ライン毎にｎ個の画像駆動電圧を生成し、表示パネル１０のソースラインＤ１～Ｄｎに印加するドライバＩＣである。第１ドライバＩＣ１２Ａは、実施例１のソースドライバ１２と同様、ゲート制御信号ＣＳ１及びゲートリセット信号ＲＳ１を生成して出力する機能を有する。しかし、第１ドライバＩＣ１２Ａとゲートドライバ１３との間は信号ラインにより接続されていないため、第１ドライバＩＣ１２Ａから出力されるゲート制御信号ＣＳ及びゲートリセット信号ＲＳは、ゲートドライバ１３には供給されない。
一方、第２ドライバＩＣ１２Ｂは、タイミングコントローラ１１からＰ２ＰＩＦを介して供給された表示用データに基づいて、１水平走査ライン毎にｎ個の画像駆動電圧を生成し、表示パネル２０のソースラインＤｎ＋１～Ｄ２ｎに印加するドライバＩＣである。第２ドライバＩＣ１２Ｂは、第１ドライバＩＣ１２Ａとは異なり、信号ラインを介してゲートドライバ１３と接続されている。第２ドライバＩＣ１２Ｂは、ゲート制御信号ＣＳ２を生成し、ゲートドライバ１３に供給する。また、第２ドライバＩＣ１２Ｂは、ゲートリセット信号ＲＳ２を生成し、ゲートドライバ１３に供給する。
また、第１ドライバＩＣ１２Ａと第２ドライバＩＣ１２Ｂとの間はロック信号Ｓ１の伝送ラインＬ１により接続されている。ロック信号Ｓ１は、第１ドライバＩＣ１２Ａ及び第２ドライバＩＣ１２ＢのいずれかでＰ２ＰＩＦのアンロック状態が検出された場合に“Ｌ”レベル、それ以外の場合に“Ｈ”レベルとなる信号である。伝送ラインＬ１は電源電圧ＶＤＤを供給する電源に接続されており、ロック信号Ｓ１は“Ｈ”レベルにおいて電源電圧ＶＤＤの電圧レベルを有する。
図７は、第１ドライバＩＣ１２Ａ及び第２ドライバＩＣ１２Ｂの各々のリセット信号生成回路の構成を示す回路図である。ここでは、ゲートドライバ１３及び各々のドライバＩＣのアンロック状態検出回路を併せて示している。
第１ドライバＩＣ１２Ａは、アンロック状態検出回路２１Ａ及びリセット信号生成回路２２Ａを有する。アンロック状態検出回路２１Ａは、タイミングコントローラ１１から供給されたデータライン信号ＤＡＴＡＰ／Ｎに基づいて、タイミングコントローラ１１と第１ドライバＩＣ１２Ａとの間のＰ２ＰＩＦがアンロック状態であることを検出する。Ｐ２ＰＩＦのアンロック状態を検出すると、アンロック状態検出回路２１Ａは、“Ｈ”レベルの状態検出信号ＤＳ１をリセット信号生成回路２２Ａに供給する。
リセット信号生成回路２２Ａは、トランジスタＭＮ１及びインバータＩＶ１を含む。トランジスタＭＮ１は、Ｎチャネル型ＭＯＳトランジスタから構成されている。トランジスタＭＮ１は、ソースが接地され、ゲートに状態検出信号ＤＳ１の印加を受ける。トランジスタＭＮ１のドレインは、オープンドレイン端子としてロック信号Ｓ１の伝送ラインＬ１に接続されている。
インバータＩＮＶ１は、入力信号を反転して出力するインバータ回路である。インバータＩＮＶ１の入力端は、トランジスタＭＮ１のドレインに接続されるとともにロック信号Ｓ１の伝送ラインＬ１に接続されている。このため、インバータＩＮＶ１の出力端からは、ロック信号Ｓ１とは反対の論理を有する信号がゲートリセット信号ＲＳ１として出力される。なお、上記の通り第１ドライバＩＣ１２Ａはゲートドライバ１３と直接接続されていないため、リセット信号ＲＳ１はゲートドライバ１３には供給されない。
第２ドライバＩＣ１２Ｂは、アンロック状態検出回路２１Ｂ及びリセット信号生成回路２２Ｂを有する。アンロック状態検出回路２１Ｂは、タイミングコントローラ１１から供給されたデータライン信号ＤＡＴＡＰ／Ｎに基づいて、タイミングコントローラ１１と第２ドライバＩＣ１２Ｂとの間のＰ２ＰＩＦがアンロック状態であることを検出する。Ｐ２ＰＩＦのアンロック状態を検出すると、アンロック状態検出回路２１Ｂは、“Ｈ”レベルの状態検出信号ＤＳ２をリセット信号生成回路２２Ｂに供給する。
リセット信号生成回路２２Ｂは、トランジスタＭＮ２及びインバータＩＶ２を含む。トランジスタＭＮ２は、Ｎチャネル型ＭＯＳトランジスタから構成されている。トランジスタＭＮ２は、ソースが接地され、ゲートに状態検出信号ＤＳ２の印加を受ける。トランジスタＭＮ２のドレインは、オープンドレイン端子としてロック信号Ｓ１の伝送ラインＬ１に接続されている。
インバータＩＮＶ２は、入力信号を反転して出力するインバータ回路である。インバータＩＮＶ２の入力端は、トランジスタＭＮ２のドレインに接続されるとともにロック信号Ｓ１の伝送ラインＬ１に接続されている。このため、インバータＩＮＶ２の出力端からは、ロック信号Ｓ１とは反対の論理を有する信号がゲートリセット信号ＲＳ２として出力される。第１ドライバＩＣ１２Ａとは異なり、第２ドライバＩＣ１２Ｂはゲートドライバ１３と信号ラインを介して接続されているため、ゲートリセット信号ＲＳ２はゲートドライバ１３に供給される。
例えば、第１ドライバＩＣ１２Ａのアンロック状態検出回路２１ＡによってＰ２ＰＩＦのアンロック状態が検出された場合、アンロック状態検出回路２１Ａは、“Ｈ”レベルの状態検出信号ＤＳ１をトランジスタＭＮ１のゲートに印加する。これにより、トランジスタＭＮ１がオン状態となり、ロック信号Ｓ１の信号レベルは“Ｌ”レベル（すなわち、接地電位ＶＳＳレベル）となる。リセット信号生成回路２２Ａから出力された“Ｌ”レベルのロック信号Ｓ１は、伝送ラインＬ１を介してリセット信号生成回路２２ＢのインバータＩＮＶ２に入力される。インバータＩＮＶ２は、“Ｌ”レベルのロック信号Ｓ１を反転した“Ｈ”レベルのリセット信号ＲＳ２を出力し、ゲートドライバ１３に供給する。
一方、第２ドライバＩＣ１２Ｂのアンロック状態検出回路２１ＢによってＰ２ＰＩＦのアンロック状態が検出された場合、アンロック状態検出回路２１Ｂは、“Ｈ”レベルの状態検出信号ＤＳ２をトランジスタＭＮ２のゲートに印加する。これにより、トランジスタＭＮ２がオン状態となり、ロック信号Ｓ１の信号レベルは“Ｌ”レベル（すなわち、接地電位ＶＳＳレベル）となる。インバータＩＮＶ２は、“Ｌ”レベルのロック信号Ｓ１を反転した“Ｈ”レベルのリセット信号ＲＳ２を出力し、ゲートドライバ１３に供給する。
いずれのドライバＩＣにおいてもＰ２ＰＩＦのアンロック状態が検出されない場合、トランジスタＭＮ１及びＭＮ２はいずれもオン状態とはならず、ロック信号Ｓ１の信号レベルは“Ｈ”レベル（すなわち、電源電位ＶＤＤレベル）に維持される。
このように、本実施例の表示装置２００では、第１ドライバＩＣ１２Ａ及び第２ドライバＩＣ１２ＢのいずれかでＰ２ＰＩＦのアンロック状態が検出された場合には、“Ｈ”レベルのゲートリセット信号ＲＳがゲートドライバ１３に供給される。また、第１ドライバＩＣ１２Ａ及び第２ドライバＩＣ１２ＢのいずれにおいてもＰ２ＰＩＦのアンロック状態が検出されない場合には、“Ｌ”レベルのゲートリセット信号ＲＳがゲートドライバ１３に供給される。
再び図６を参照すると、ゲートドライバ１３は、ゲート制御回路３１及びリセット回路３２を含む。ゲート制御回路３１は、第２ドライバＩＣ１２Ｂから供給されたゲート制御信号ＣＳ２に基づいてゲートパルスを生成し、表示パネル２０の走査ラインＳ１～Ｓｍ各々に順次、択一的に印加する。リセット回路３２は、第２ドライバＩＣ１２Ｂから供給されたゲートリセット信号ＲＳ２に応じて、ゲート制御回路３１によるゲートパルスの印加動作を停止させ、ゲート制御回路３１の動作状態をリセットする。
次に、本実施例の表示装置２００の動作について、図８のタイムチャートを参照して説明する。なお、ここでは表示期間中にタイミングコントローラ１１と第１ドライバＩＣ１２Ａとの間のＰ２ＰＩＦにアンロック状態が生じた場合の動作について説明する。
まず、クロックトレーニング期間（図８では、ＣＴ期間として示す）において、タイミングコントローラ１１は、“Ｌ”レベルのデータ切替信号ＳＦＣを第１ドライバＩＣ１２Ａ及び第２ドライバＩＣ１２Ｂに供給する。また、当該期間において、タイミングコントローラ１１は、トレーニングパターンデータ（図８では、Ｔ－データとして示す）を第１ドライバＩＣ１２Ａ及び第２ドライバＩＣ１２Ｂに供給する。タイミングコントローラ１１と第１ドライバＩＣ１２Ａとの間のインタフェースであるＰ２ＰＩＦは、アンロック状態からロック状態に切り替わる。同様に、タイミングコントローラ１１と第２ドライバＩＣ１２Ｂとの間のインタフェースであるＰ２ＰＩＦは、アンロック状態からロック状態に切り替わる。
次に、通常のデータ表示を行う表示期間（図８では、Ｌ１ＤＰ、Ｌ２ＤＰ・・・ＬＮＤＰとして示す）において、タイミングコントローラ１１は、“Ｈ”レベルのデータ切替信号ＳＦＣを第１ドライバＩＣ１２Ａ及び第２ドライバＩＣ１２Ｂに供給する。そして、タイミングコントローラ１１は、表示用データをデータライン信号ＤＡＴＡＰ／Ｎとして第１ドライバＩＣ１２Ａ及び第２ドライバＩＣ１２Ｂに供給する。例えば、タイミングコントローラ１１は、まず表示期間Ｌ１ＤＰにおいて、１ライン目の表示セル（すなわち、水平走査ラインＳ１に沿った表示セル）に画像を表示するための表示用データＤ１を第１ドライバＩＣ１２Ａ及び第２ドライバＩＣ１２Ｂに供給する。
第２ドライバＩＣ１２Ｂは、ゲート制御信号ＣＳ２をゲートドライバ１３に供給する。ゲートドライバ１３のゲート制御回路３１は、これに応じてアクティブ状態となり、１ライン目の水平走査ラインＳ１にゲートパルスを印加する。また、第１ドライバＩＣ１２Ａは、１水平走査ライン分のｎ個の画像駆動電圧を表示パネル２０のソースラインＤ１～Ｄｎに印加する。同様に、第２ドライバＩＣ１２Ｂは、１水平走査ライン分のｎ個の画像駆動電圧を表示パネル２０のソースラインＤｎ＋１～Ｄ２ｎに印加する。これにより、表示パネル２０の１ライン分の表示が行われる。
次に、表示期間Ｌ２ＤＰにおいて、タイミングコントローラ１１は、２ライン目の表示セル（すなわち、水平走査ラインＳ２に沿った表示セル）に画像を表示するための表示用データＤ２をデータライン信号ＤＡＴＡＰ／Ｎとして第１ドライバＩＣ１２Ａ及び第２ドライバＩＣ１２Ｂに供給する。このとき、ＥＳＤ等のノイズの影響により、タイミングコントローラ１１と第１ドライバＩＣ１２Ａとの間のインタフェースであるＰ２ＰＩＦがアンロック状態になったとすると、タイミングコントローラ１１と第１ドライバＩＣ１２Ａとの間のデータライン信号ＤＡＴＡＰ／Ｎの伝送に異常が生じる。
第１ドライバＩＣ１２Ａのアンロック状態検出回路２１Ａは、タイミングコントローラ１１から供給されたデータライン信号ＤＡＴＡＰ／Ｎに基づいて、タイミングコントローラ１１と第１ドライバＩＣ１２Ａとの間のＰ２ＰＩＦのアンロック状態を検出し、“Ｈ”レベルの状態検出信号ＤＳ１をトランジスタＭＮ１のゲートに印加する。これにより、トランジスタＭＮ１はオン状態となり、ロック信号Ｓ１の信号レベルは“Ｌ”レベルとなる。
第２ドライバＩＣ１２Ｂのリセット信号生成回路２２ＢのインバータＩＮＶ２は、入力端に“Ｌ”レベルのロック信号Ｓ１の入力を受け、これを反転した“Ｈ”レベルのゲートリセット信号ＲＳ２を出力する。ゲートリセット信号ＲＳ２は、ゲートドライバ１３に供給される。
ゲートドライバ１３のリセット回路３２は、“Ｈ”レベルのゲートリセット信号ＲＳ２の供給に応じてゲート制御回路３１の動作を停止させ、動作状態をリセットする。これにより、ゲート制御回路３１によるゲートパルスの印加が停止し、表示パネル２０は従前の表示状態を保持する。
次のフレーム期間になると、第２ドライバＩＣ１２Ｂは、ゲートリセット信号ＲＳ２の信号レベルを“Ｌ”に戻す。１フレーム期間の先頭はクロックトレーニング期間であるため、タイミングコントローラ１１は、“Ｌ”レベルのデータ切替信号ＳＦＣ及びトレーニングパターンデータを第１ドライバＩＣ１２Ａ及び第２ドライバＩＣ１２Ｂに供給する。タイミングコントローラ１１と第１ドライバＩＣ１２Ａとの間のＰ２ＰＩＦは、アンロック状態からロック状態に切り替わる。タイミングコントローラ１１と第２ドライバＩＣ１２Ｂとの間のＰ２ＰＩＦは、ロック状態のまま維持される。
続く表示期間において、タイミングコントローラ１１は、表示用データＤ１、Ｄ２・・・ＤＮをデータライン信号ＤＡＴＡＰ／Ｎとして第１ドライバＩＣ１２Ａ及び第２ドライバＩＣ１２Ｂに順次供給する。第２ドライバＩＣ１２Ｂは、ゲート制御信号ＲＳをゲートドライバ１３に供給する。ゲートドライバ１３のゲート制御回路３１はアクティブ状態となり、水平走査ラインＳ１～Ｓｍの各々にゲートパルスを印加する。第１ドライバＩＣ１２Ａは、画像駆動電圧を表示パネル２０のソースラインＤ１～Ｄｎに印加する。第２ドライバＩＣ１２Ｂは、画像駆動電圧を表示パネル２０のソースラインＤｎ＋１～Ｄ２ｎに印加する。Ｐ２ＰＩＦにＥＳＤノイズ等に起因するアンロック状態が発生しない場合、表示パネル２０では先頭ラインから順に正常に画像表示が行われる。
このように、本実施例の表示装置２００では、表示期間中にタイミングコントローラ１１と第１ドライバＩＣ１２Ａとの間のＰ２ＰＩＦがアンロック状態となったことを第１ドライバＩＣ１２Ａが検出すると、“Ｌ”レベルのロック信号Ｓ１が第２ドライバＩＣ１２Ｂに供給される。第２ドライバＩＣ１２Ｂは、“Ｌ”レベルのロック信号Ｓ１を反転した“Ｈ”レベルのゲートリセット信号ＧＲＳをゲートドライバ１３に供給し、ゲート制御回路３１の動作を停止させる。表示パネル２０は、これに応じて従前の表示状態を保持する。
本実施例の表示装置２００によれば、Ｐ２ＰＩＦのアンロック状態が、ゲートドライバ１３に直接接続されていない第１ソースドライバ１３Ａとタイミングコントローラ１１との間のＰ２ＰＩＦで生じた場合にも、表示パネル２０の誤表示を抑えることができる。これについて、図９～図１１を参照しつつ説明する。
図９は、本実施例とは異なり、第１ドライバＩＣ１２Ａ及び第２ドライバＩＣ１２Ｂがロック信号Ｓ１の信号端子を有しない（すなわち、伝送ラインＬ１を介したロック信号Ｓ１の伝送を行わない）比較例２の表示装置の動作を示すタイムチャートである。クロックトレーニング期間及び表示期間Ｌ１ＤＰにおける動作については、本実施例の表示装置２００と同様である。
表示期間Ｌ２ＤＰにおいて、ＥＳＤによるノイズが発生し、タイミングコントローラ１１と第１ドライバＩＣ１２Ａとの間のＰ２ＰＩＦがアンロック状態になったとすると、タイミングコントローラ１１から出力された表示用データが第１ドライバＩＣ１２Ａに正常に取り込まれない。このため、第１ドライバ１２Ａは、正常な値の画素駆動電圧（すなわち、ソース出力）を出力することができない。
また、第１ドライバＩＣ１２Ａとゲートドライバ１３との間は信号ラインで接続されていないため、第１ドライバＩＣ１２Ａが出力するゲートリセット信号ＲＳは、ゲートドライバ１３には供給されない。従って、ゲート制御回路３１は、通常通りのゲートパルスの印加動作を継続する。
図１０は、比較例２の表示装置における表示パネルの表示態様を模式的に示す図である。表示期間Ｌ２ＤＰでタイミングコントローラ１１と第１ソースドライバ１３Ａとの間のＰ２ＰＩＦのアンロック状態が生じたとすると、ソースラインＤ１～Ｄｎでは正常な画素駆動電圧の印加が行われないため、表示パネル２０の左側半分における２番目のライン（水平走査ラインＳ２）以降の画像表示は、期待される表示内容とは異なる表示（すなわち、誤表示）となってしまう。
これに対し、図１１は、本実施例の表示装置２００における表示パネル２０の表示態様を模式的に示す図である。表示期間Ｌ２ＤＰでタイミングコントローラ１１と第１ソースドライバ１３Ａとの間のＰ２ＰＩＦのアンロック状態が生じた場合、ロック信号Ｓ１の信号レベルが“Ｌ”レベルとなり、第２ドライバＩＣ１２Ｂのリセット信号生成回路２２Ｂは、“Ｈ”レベルのゲートリセット信号ＲＳ２をゲートドライバ１３に供給する。これにより、ゲートパルスの印加が停止し、表示パネル２０の従前の表示状態が保持される。このため、比較例２の表示装置とは異なり、表示パネル２０には誤表示が生じない。
以上のように、本実施例の表示装置によれば、ソースドライバが複数のドライバＩＣから構成されている場合において、ノイズ等の影響による表示パネルの誤表示を抑制することが可能となる。
なお、本発明は上記実施形態に限定されない。例えば、上記実施例２では、ソースドライバが２つのドライバＩＣから構成されている場合を例として説明したが、ドライバＩＣの数はこれに限られず、３以上の複数のドライバＩＣから構成されている場合にも適用が可能である。
また、アンロック状態検出回路２１（２１Ａ、２１Ｂ）がＰ２ＰＩＦのアンロック状態を検出する際の検出方法は、特に限定されない。例えば、タイミングコントローラ１１が誤り符号を含むデータをデータライン信号ＤＡＴＡＰ／Ｎとしてソースドライバ１２に供給し、ソースドライバ１２が誤り検出を行うことにより、Ｐ２ＰＩＦのアンロック状態を検出する構成であってもよい。また、データライン信号ＤＡＴＡＰ／Ｎの波形に基づいて、Ｐ２ＰＩＦのアンロック状態を検出する構成であってもよい。
１００ 表示装置
１０ 表示パネル
１１ タイミングコントローラ
１２ ソースドライバ
１２Ａ 第１ドライバＩＣ
１２Ｂ 第２ドライバＩＣ
１３ ゲートドライバ
２０ 表示パネル
２１ アンロック状態検出回路
２２ リセット信号生成回路
３１ ゲート制御回路
３２ リセット回路

Claims (10)

  1. 複数本のデータ線及び複数本の走査線と、前記複数本のデータ線及び複数本の走査線の交差部の各々に設けられた画素スイッチ及び画素部と、を有する表示パネルと、
    前記画素スイッチをオンに制御するゲート信号を前記複数本の走査線に供給するゲートドライバと、
    プリアンブルと前記表示パネルに表示される映像データとが交互に連続するシリアルデータ信号を出力する表示コントローラと、
    前記表示コントローラとインタフェースを介して接続され、前記表示コントローラから前記インタフェースを介して伝送される前記シリアルデータ信号に基づいて、前記シリアルデータ信号中の前記映像データの伝送時における前記インタフェースの安定状態または非安定状態を検出し、前記映像データの伝送時に前記インタフェースの非安定状態を検出した場合に、前記ゲートドライバからの前記ゲート信号の供給を停止させるためのゲートリセット信号を出力するソースドライバと、
    を備えることを特徴とする表示装置。
  2. 前記ソースドライバは、前記シリアルデータ信号に基づいて前記インタフェースの非安定状態を検出する検出部と、前記検出部に接続され、前記ゲートドライバに前記ゲートリセット信号を供給するゲートリセット信号出力部とを有することを特徴とする請求項１に記載の表示装置。
  3. 前記シリアルデータ信号のプリアンブルは、クロックトレーニング用のデータパターンを含み、
    前記インタフェースは、前記クロックトレーニング用のデータパターンの伝送により非安定状態から安定状態へと切り替わり、
    前記ソースドライバの前記検出部は、前記クロックトレーニング用のデータパターンの伝送後に前記インタフェースの安定状態で開始された前記映像データの伝送中に、前記インタフェースが非安定状態になったことを検出することを特徴とする請求項２に記載の表示装置。
  4. 前記シリアルデータ信号は、プリアンブルと前記表示パネルの１フレーム分の前記映像データとが交互に連続する信号であり、
    前記表示パネルは、前記ゲートリセット信号に基づく前記ゲートドライバからの前記ゲート信号の供給の停止に応じて、前フレームにおける表示状態を保持することを特徴とする請求項２又は３に記載の表示装置。
  5. 前記ソースドライバは、前記映像データに対応する階調電圧信号の前記複数本のデータ線に対する供給を分割して担う複数のドライバＩＣから構成され、
    前記複数のドライバＩＣの各々は、前記検出部と、前記検出部によって前記表示コントローラとの間の前記インタフェースの非安定状態が検出されたことを示すロック信号を生成するロック信号生成部と、を有し、前記表示コントローラとの間の前記インタフェースにおいて互いに異なる部分を有するように前記表示コントローラと接続されるとともに、前記ロック信号を共有するための信号ラインを介して互いに接続され、
    前記複数のドライバＩＣのうちの少なくとも１のドライバＩＣは、前記ゲートドライバと接続され、前記ロック信号に基づいて、前記複数のドライバＩＣのうちのいずれかにおいて前記インタフェースの非安定状態が検出された場合に、前記ゲートリセット信号を前記ゲートドライバに供給することを特徴とする請求項２乃至４のいずれか１に記載の表示装置。
  6. 前記複数のドライバＩＣの各々は、オープンドレイン出力の信号端子を有し、前記複数のドライバＩＣのうちの他のドライバＩＣと前記信号端子及び前記信号ラインを介して互いに接続されていることを特徴とする請求項５に記載の表示装置。
  7. 前記ゲートドライバは、記複数本の走査線に前記ゲート信号を供給するゲート制御回路と、
    前記ゲートリセット信号に応じて、前記ゲート制御回路の動作を停止させるリセット回路と、を有することを特徴とする請求項１乃至６のいずれか１に記載の表示装置。
  8. 前記検出部は、前記シリアルデータ信号中の前記映像データの伝送時における前記映像データの誤り発生を検出することによって前記インタフェースの非安定状態を検出することを特徴とする請求項２に記載の表示装置。
  9. 複数本のデータ線及び複数本の走査線と、前記複数本のデータ線及び前記複数本の走査線の交差部の各々に設けられた画素スイッチ及び画素部と、を有する表示パネルと、前記画素スイッチをオンに制御するゲート信号を前記複数本の走査線に供給するゲートドライバと、に接続され、映像データに対応する階調電圧信号を前記複数本のデータ線に供給する表示ドライバであって、
    インタフェースを介して表示コントローラと接続され、前記表示コントローラから前記インタフェースを介して、プリアンブルと前記映像データとが交互に連続するシリアルデータ信号の供給を受け、
    前記インタフェースを介して伝送された前記シリアルデータ信号に基づいて、前記シリアルデータ信号中の前記映像データの伝送時における前記インタフェースが安定状態および非安定状態であることを検出する検出部と、
    前記映像データの伝送時に前記インタフェースの非安定状態が前記検出部によって検出された場合に、前記ゲートドライバの動作を停止させるためのゲートリセット信号を出力するゲートリセット信号出力部と、
    を有することを特徴とする表示ドライバ。
  10. 前記複数本のデータ線に対する前記階調電圧信号の供給を分割して担う複数のドライバＩＣを含み、
    前記複数のドライバＩＣの各々は、前記検出部と、前記検出部によって前記表示コントローラとの間の前記インタフェースの非安定状態が検出されたことを示すロック信号を生成するロック信号生成部と、を有し、前記表示コントローラとの間の前記インタフェースにおいて互いに異なる部分を有するように前記表示コントローラと接続されるとともに、前記ロック信号を共有するための信号ラインを介して互いに接続され、
    前記複数のドライバＩＣのうちの少なくとも１のドライバＩＣは、前記ゲートドライバと接続され、前記ロック信号に基づいて、前記複数のドライバＩＣのうちのいずれかにおいて前記インタフェースの非安定状態が検出された場合に、前記ゲートリセット信号を前記ゲートドライバに供給することを特徴とする請求項９に記載の表示ドライバ。
JP2019046651A 2019-03-14 2019-03-14 表示装置及び表示ドライバ Active JP7270422B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019046651A JP7270422B2 (ja) 2019-03-14 2019-03-14 表示装置及び表示ドライバ
CN202211379187.1A CN115631730A (zh) 2019-03-14 2020-03-12 显示装置及显示驱动器
US16/816,300 US11393409B2 (en) 2019-03-14 2020-03-12 Display device and display driver
CN202010170319.4A CN111696492B (zh) 2019-03-14 2020-03-12 显示装置及显示驱动器
US17/850,947 US11756490B2 (en) 2019-03-14 2022-06-27 Display device and display driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019046651A JP7270422B2 (ja) 2019-03-14 2019-03-14 表示装置及び表示ドライバ

Publications (2)

Publication Number Publication Date
JP2020148915A JP2020148915A (ja) 2020-09-17
JP7270422B2 true JP7270422B2 (ja) 2023-05-10

Family

ID=72422852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019046651A Active JP7270422B2 (ja) 2019-03-14 2019-03-14 表示装置及び表示ドライバ

Country Status (3)

Country Link
US (2) US11393409B2 (ja)
JP (1) JP7270422B2 (ja)
CN (2) CN115631730A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210086858A (ko) * 2019-12-31 2021-07-09 삼성디스플레이 주식회사 표시 장치
US11749170B2 (en) 2021-12-21 2023-09-05 Sharp Display Technology Corporation Display device with optimized protocol for source driver
JP2024049779A (ja) * 2022-09-29 2024-04-10 ラピステクノロジー株式会社 表示装置及びソースドライバ
CN116741109B (zh) * 2023-05-29 2024-01-09 北京显芯科技有限公司 数据传输方法、显示装置及显示器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006098923A (ja) 2004-09-30 2006-04-13 Toshiba Matsushita Display Technology Co Ltd 平面型表示装置
JP2008241828A (ja) 2007-03-26 2008-10-09 Hitachi Displays Ltd 表示装置
JP2009109955A (ja) 2007-11-01 2009-05-21 Mitsubishi Electric Corp マトリクス表示装置用タイミングコントローラ、及びこれを採用した液晶表示装置
JP2009163239A (ja) 2007-12-31 2009-07-23 Lg Display Co Ltd 平板表示装置のデータインターフェース装置及び方法
JP2010204667A (ja) 2009-03-04 2010-09-16 Silicon Works Co Ltd データ駆動部のモニタリング手段が具備されたディスプレイ駆動システム
JP2015079236A (ja) 2013-10-16 2015-04-23 エルジー ディスプレイ カンパニー リミテッド 表示装置とその駆動方法
JP2018109751A (ja) 2016-12-29 2018-07-12 エルジー ディスプレイ カンパニー リミテッド 表示装置、駆動コントローラ及び駆動方法
JP2018180414A (ja) 2017-04-19 2018-11-15 三菱電機株式会社 液晶表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4887657B2 (ja) * 2005-04-27 2012-02-29 日本電気株式会社 アクティブマトリクス型表示装置及びその駆動方法
KR101344835B1 (ko) * 2006-12-11 2013-12-26 삼성디스플레이 주식회사 게이트 구동 신호 지연을 감소시키는 방법 및 액정 표시장치
KR101187571B1 (ko) * 2010-12-28 2012-10-05 주식회사 실리콘웍스 Ｂｅｒｔ 기능이 추가된 타이밍 컨트롤러와 소스 드라이버 사이의 데이터 전송 방법 및 장치
CN103544932B (zh) * 2012-07-10 2016-01-27 冠捷投资有限公司 预防讯号切换导致画面显示异常的显示方法及其显示设备
KR101995290B1 (ko) 2012-10-31 2019-07-03 엘지디스플레이 주식회사 표시장치와 그 구동 방법
JP6425115B2 (ja) * 2014-07-03 2018-11-21 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 タイミングコントローラ及び表示装置
WO2016080498A1 (ja) * 2014-11-21 2016-05-26 シャープ株式会社 アクティブマトリクス基板及び表示パネル
KR20160091518A (ko) * 2015-01-23 2016-08-03 삼성디스플레이 주식회사 표시장치
KR102498501B1 (ko) * 2015-12-31 2023-02-10 엘지디스플레이 주식회사 표시장치와 그 구동 방법
JP2020101709A (ja) * 2018-12-21 2020-07-02 シナプティクス インコーポレイテッド 表示ドライバ及びその動作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006098923A (ja) 2004-09-30 2006-04-13 Toshiba Matsushita Display Technology Co Ltd 平面型表示装置
JP2008241828A (ja) 2007-03-26 2008-10-09 Hitachi Displays Ltd 表示装置
JP2009109955A (ja) 2007-11-01 2009-05-21 Mitsubishi Electric Corp マトリクス表示装置用タイミングコントローラ、及びこれを採用した液晶表示装置
JP2009163239A (ja) 2007-12-31 2009-07-23 Lg Display Co Ltd 平板表示装置のデータインターフェース装置及び方法
JP2010204667A (ja) 2009-03-04 2010-09-16 Silicon Works Co Ltd データ駆動部のモニタリング手段が具備されたディスプレイ駆動システム
JP2015079236A (ja) 2013-10-16 2015-04-23 エルジー ディスプレイ カンパニー リミテッド 表示装置とその駆動方法
JP2018109751A (ja) 2016-12-29 2018-07-12 エルジー ディスプレイ カンパニー リミテッド 表示装置、駆動コントローラ及び駆動方法
JP2018180414A (ja) 2017-04-19 2018-11-15 三菱電機株式会社 液晶表示装置

Also Published As

Publication number Publication date
CN111696492B (zh) 2022-11-25
US20200294453A1 (en) 2020-09-17
CN115631730A (zh) 2023-01-20
CN111696492A (zh) 2020-09-22
JP2020148915A (ja) 2020-09-17
US11393409B2 (en) 2022-07-19
US11756490B2 (en) 2023-09-12
US20220328014A1 (en) 2022-10-13

Similar Documents

Publication Publication Date Title
JP7270422B2 (ja) 表示装置及び表示ドライバ
US10847114B2 (en) Electro-optical device and electronic device
US7064738B2 (en) Liquid crystal display device and driving method thereof
TWI690911B (zh) 一種顯示接面裝置
KR102223438B1 (ko) 터치스크린 패널 일체형 표시장치 및 표시패널
US8149204B2 (en) Gate driver with error blocking mechanism, method of operating the same, and display device having the same
US9299302B2 (en) Display device
US20080204388A1 (en) Liquid crystal display device having time controller and source driver
JP2008089851A (ja) 表示装置
US20180090056A1 (en) Interface circuit
JP2009238892A (ja) 集積回路装置、電気光学装置及び電子機器
US20230230557A1 (en) Interface circuit, source driver, and display device
JP7114875B2 (ja) 電気光学装置、電気光学装置の制御方法および電子機器
KR20160086436A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
JP2014052535A (ja) データ線ドライバ及び液晶表示装置
KR102401064B1 (ko) 게이트 구동 회로 및 이를 이용한 평판 표시 장치
US10379415B2 (en) Display apparatus
JP2009251593A (ja) 表示装置およびその駆動方法
JP2010282046A (ja) 液晶表示装置
JP2006349873A (ja) 液晶駆動回路および液晶表示装置
US11847990B2 (en) Display device
US11127368B2 (en) Data transmitting system and display apparatus having the same and method of transmitting data using the same
KR20160083370A (ko) 표시장치
US11455939B2 (en) Interface circuit, source driver, and display device
KR20160043176A (ko) 표시장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230425

R150 Certificate of patent or registration of utility model

Ref document number: 7270422

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150