JP2015079236A

JP2015079236A - 表示装置とその駆動方法

Info

Publication number: JP2015079236A
Application number: JP2014142345A
Authority: JP
Inventors: ソンス・ハン; Sung Su Han; スヒョク・チャン; Suhyuk Chan; ホオンベ・キム; Hoonbae Kim; セミン・クン; Semin Kung
Original assignee: LG Display Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2013-10-16
Filing date: 2014-07-10
Publication date: 2015-04-23
Anticipated expiration: 2034-07-10
Also published as: JP6006754B2; EP2863293B1; US20150103038A1; TW201516998A; TWI546785B; US10001886B2; KR102112089B1; CN104575413B; EP2863293A1; CN104575413A; KR20150044318A

Abstract

【課題】タイミングコントローラとソースドライブＩＣとの間のＥＰＩインターフェースで、タッチセンサ駆動期間にピクセル電圧変動を防止することができるようにした表示装置とその駆動方法を提供する。
【解決手段】本発明に係る表示装置とその駆動方法は、ピクセル駆動期間の間、プリアンブル信号、コントロールデータと入力映像のデータをソースドライブＩＣに伝送し、タッチセンサ駆動期間の間前記プリアンブル信号を前記ソースドライブＩＣに伝送するタイミングコントローラを含む。
【選択図】図１３

Description

本発明は、表示装置とその駆動方法に関する。

平板表示装置には、液晶表示装置（Liquid Crystal Display Device：ＬＣＤ）、有機発光表示装置（Organic Light Emitting Display Device：ＯＬＥＤＤｉｓｐｌａｙ）、電気泳動表示装置（Electrophoretic Display Device：ＥＰＤ）、プラズマディスプレイパネル（ Plasma Display Panel：ＰＤＰ）などがある。

アクティブマトリクス（Active Matrix）タイプの表示装置は、ピクセル(pixel、画素)の各々にスイッチ素子として薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」と称する）が形成される。表示装置の駆動回路は、入力映像をピクセルに書き込む。表示装置の駆動回路は、データ電圧を出力するデータ駆動回路、データ電圧に同期されるゲートパルス（またはスキャンパルス）を出力するゲート駆動回路（またはスキャン駆動回路）、およびデータ駆動回路とゲート駆動回路の動作タイミングを制御するためのタイミングコントローラ（Timing controller）を含む。データ駆動回路は、複数のソースドライブ集積回路（Integrated Circuit以下、「ＩＣ」と称する）を含むことができる。ゲート駆動回路は、複数のゲートドライブＩＣを含むことができる。

タイミングコントローラは、mini ＬＶＤＳ（Low Voltage Differential Signaling）のような標準インターフェースを介してデジタルビデオデータと、デジタルビデオデータのサンプリングのためのクロック、ソースドライブＩＣの動作を制御するための制御信号等をソースドライブＩＣに供給する。ソースドライブＩＣは、タイミングコントローラから入力されるデジタルビデオデータをアナログデータ電圧に変換して、データラインに供給する。

mini ＬＶＤＳ（Low Voltage Differential Signaling）インターフェースを介してタイミングコントローラとソースドライブＩＣをマルチドロップ（Multi Drop）方式で接続する場合に、タイミングコントローラとソースドライブＩＣの間にＲデータ伝送配線、Ｇデータ伝送配線、Ｂデータ伝送配線、ソースドライブＩＣの出力と極性変換動作の動作タイミングなどを制御するための制御配線、クロック伝送配線を含む多くの配線が必要である。mini-ＬＶＤＳインターフェース方式において、ＲＧＢデータ伝送の例を挙げると、ＲＧＢデジタルビデオデータとクロックのそれぞれを差信号（differential signal）対で伝送するので、奇数データと偶数データを同時に伝送する場合に、タイミングコントローラとソースドライブＩＣの間には、ＲＧＢデータの伝送のために少なくとも１４本の配線が必要である。ＲＧＢデータが１０ｂｉｔデータであれば１８本の配線が必要である。したがって、タイミングコントローラとソースドライブＩＣの間に実現されたソース印刷回路基板（Printed Circuit Board、ＰＣＢ）には多くの配線が形成されるべきなので、その幅を減少することは難しい。

本願出願人は、タイミングコントローラとソースドライブＩＣをポイント対ポイント（point to point）方式で接続して、タイミングコントローラとソースドライブＩＣの間の配線数を最小化し、信号伝送を安定化するための新しい信号伝送プロトコル（以下「ＥＰＩインターフェースプロトコル」という）を、特許文献１、特許文献２、特許文献３などで提案したことがある。

ＥＰＩインターフェースプロトコルは、以下の（１）乃至（３）のような特徴を有する。

（１）配線の共有なしで信号配線対（以下、「ＥＰＩ配線対」と称する）を経由してタイミングコントローラの送信端とソースドライブＩＣの受信端をポイント対ポイント方式で接続する。

（２）タイミングコントローラとソースドライブＩＣの間に別々のクロック配線対を接続しない。タイミングコントローラは、ＥＰＩの配線対を介してクロック信号とともにデジタルデータをソースドライブＩＣに伝送する。デジタルデータは、入力映像のビデオデータと、ソースドライブＩＣの動作を制御するためのコントロールデータに分けられる。

（３）ソースドライブＩＣの各々にＣＤＲ（Clock and Data Recovery）のためのクロック復元回路が内蔵されている。タイミングコントローラは、クロック復元回路の出力位相と周波数が固定(lock)することができるように、クロックトレーニング・パターン（clock training pattern）信号であるプリアンブル（preamble）信号をソースドライブＩＣに伝送する。ソースドライブＩＣの内蔵のクロック復元回路は、ＥＰＩの配線対を介して入力されるプリアンブル信号に基づいて内部クロックを発生し、その内部クロックの位相と周波数を固定(lock)する。

ソースドライブＩＣは内部クロックの位相と周波数が固定されると、出力の安定状態を指示するハイロジックレベル（High logic level）のロック信号（Lock signal、ＬＯＣＫ）をタイミングコントローラにフィードバック（Feedback）入力する。

ＥＰＩインターフェースプロトコルにおいて、前述したように、タイミングコントローラは、コントロールデータと入力映像のビデオデータを伝送する前にプリアンブル信号をソースドライブＩＣに伝送する。ソースドライブＩＣのクロック復元回路は、プリアンブル信号に応じてクロックトレーニング（Clock training）の動作を実行して、内部クロックの位相と周波数を安定に固定する。内部クロックの位相と周波数が安定に固定されると、ソースドライブＩＣとタイミングコントローラの間で入力映像のデータが伝送されるデータリンクが確立される。タイミングコントローラは、最後のソースドライブＩＣから受信したロック信号が受信された後、コントロールデータとビデオデータをソースドライブＩＣに伝送し始める。

ソースドライブＩＣのうち、いずれか一つでも内蔵されたクロック復元回路の出力位相と周波数がアンロック（Unlock）されると、ロック信号をロー・ロジック・レベル（Low logic level）に反転させ、最後のソースドライブＩＣは、反転されたロック信号をタイミングコントローラに伝送する。タイミングコントローラは、ロック信号がローロジックレベルに反転すると、プリアンブル信号をソースドライブＩＣに伝送し、ソースドライブＩＣのクロックトレーニングを再開する。

表示装置には、タッチＵＩ（User Interface）を実現するためにタッチセンサがインセル（In-cell）タイプでピクセルアレイに内蔵することができる。タッチセンサが表示装置のピクセルアレイに内蔵された場合、タッチセンサとピクセル間の干渉を防止するために、ピクセル駆動期間とタッチセンサ駆動期間が時分割される。これは、タッチセンサとピクセルが寄生容量（parasitic capacitance）を介してカップリング（coupling）されているからである。タッチセンサ駆動期間にピクセル電圧が変動すると、寄生容量を介して、その電圧がタッチセンサに印加され、タッチセンサの出力にノイズが発生する。しかし、ＥＰＩインターフェースプロトコルは、ピクセル駆動期間とタッチセンサ駆動期間が時分割されたときのタッチセンサ駆動期間にピクセル電圧変動を防止することができる制御方法を定義していない。

米国特許第８，３３０，６９９号明細書米国特許第７，８９８，５１８号明細書米国特許第７，９４８，４６５号明細書

本発明の目的は、タイミングコントローラとソースドライブＩＣとの間のＥＰＩインターフェースにおいて、タッチセンサ駆動期間にピクセル電圧変動を防止することができるようにした表示装置とその駆動方法を提供することにある。

前記目的を達成するために、本発明に係る表示装置は、ピクセル駆動期間の間、プリアンブル信号、コントロールデータ及び入力映像のデータをソースドライブＩＣに伝送し、タッチセンサ駆動期間の間、前記プリアンブル信号を前記ソースドライブＩＣに伝送するタイミングコントローラーを含み、前記ピクセルは、前記タッチセンサ駆動期間の間前記ピクセル駆動期間に充電した最後のデータ電圧または特定の電圧を維持する。

また、本発明に係る表示装置の駆動方法は、ピクセル駆動期間の間、プリアンブル信号、コントロールデータ及び入力映像のデータをソースドライブＩＣに伝送する段階と、タッチセンサ駆動期間の間、前記プリアンブル信号を前記ソースドライブＩＣに伝送する段階を含み、前記ピクセルは、前記タッチセンサ駆動期間の間前記ピクセル駆動期間に充電した最後のデータ電圧または特定の電圧を維持する。

本発明は、ＥＰＩのインターフェースプロトコルにタッチセンシング期間中のピクセルの電圧を直流電圧に維持する対策を定義して、タッチセンサ駆動期間にピクセル電圧変動を防止することができる。

本発明の実施の形態に係る表示装置を示すブロック図である。ピクセルアレイに内蔵されたタッチセンサの一例を示す図である。ピクセルアレイに内蔵されたタッチセンサの他の例を示す図である。図３に示されたタッチセンサの駆動を示す波形図である。タッチセンサ駆動回路とタッチセンサの間に設置されたマルチプレクサを示す図である。ピクセル駆動期間とタッチセンサ駆動期間の時分割駆動方法の例を示す波形図である。ピクセル駆動期間とタッチセンサ駆動期間の時分割駆動方法の例を示す波形図である。タイミングコントローラとソースドライブＩＣの間に接続されるＥＰＩの配線を示す図である。図８に図示されたタイミングコントローラとソースドライブＩＣのクロック復元回路を示す図である。図９に示されたタイミングコントローラとソースドライブＩＣ間の信号伝送のためのＥＰＩインターフェースプロトコルを示す波形図である。水平ブランク期間中にソースドライブＩＣに伝送されるＥＰＩインターフェース信号を示して波形図である。ソースドライブＩＣの内部回路の構成を示すブロック図である。タッチセンサ駆動期間の間、ソース出力イネーブル信号とソースドライブＩＣの出力を示す波形図である。タッチセンサ駆動期間の間、ソース出力イネーブル信号とソースドライブＩＣの出力を示す波形図である。

以下、添付した図面を参照して本発明に係る好適な実施の形態を詳細に説明する。以下の説明において、本発明に関連する公知の機能あるいは構成についての具体的な説明が本発明の要旨を不必要に不明確にすると判断される場合には、その詳細な説明を省略する。

本発明の表示装置は、液晶表示装置（ＬＣＤ）、有機発光表示装置（ＯＬＥＤ）、電気泳動表示装置（ＥＰＤ）、プラズマディスプレイパネル（ＰＤＰ）などの平板表示素子に基づいて実現することができる。以下の実施の形態において、平板表示素子の一例として、表示装置を液晶表示素子の中心に説明するが、本発明の表示装置は、液晶表示装置に限定されないことに注意しなければならない。

本発明のタッチセンサは、ピクセルアレイに内蔵される。タッチセンサは、タッチ前後の容量（capacitance）の変化に基づいて、タッチ入力をセンシングする静電容量式のタッチセンサとして実現することができる。静電容量式のタッチセンサは、相互（Mutual）容量式のタッチセンサと、自己（Self）容量式のタッチセンサに分かれることができる。相互容量は、図２に示すように直交する二導体配線の間に形成される。自己容量は、図３のような一方向に形成された単層の導体配線に沿って形成される。

図１及び図２を参照すると、本発明の実施の形態に係るタッチセンサ内蔵型表示装置は、表示パネル１００、ディスプレイ駆動回路２０２、２０４、１０４、タッチセンサ駆動回路３０２、３０４、３０６などを含む。

表示パネル１００のＴＦＴアレイ基板は、複数のデータライン（Ｄ１〜Ｄｍ、ｍは正の整数）、データラインＤ１〜Ｄｍと交差する複数のゲートライン（Ｇ１〜Ｇｎ、ｎは正の整数）、データラインＤ１〜ＤｍとゲートラインＧ１〜Ｇｎの交差部に形成される複数のＴＦＴ、ＴＦＴを介してデータラインと接続され、データ電圧を充電する複数のピクセル電極１１、共通電圧Ｖｃｏｍが供給される複数の共通電極、複数のタッチセンサなどを含む。ＴＦＴアレイ基板は、図示しないストレージキャパシタ（Storage Capacitor、Ｃｓｔ）をさらに含む。ストレージキャパシタは、ピクセル電極１１に接続されて液晶セルの電圧を維持する。

タッチセンサは、図２のような相互容量式のタッチセンサで実現されたり、図３〜図５のような自己容量式のタッチセンサとして実現することができる。相互容量式のタッチセンサは、Ｔｘライン（Ｔｘ１〜Ｔｘｊ、ｊはｎより小さい正の整数）、Ｒｘライン（Ｒｘ１〜Ｒｘｉ、ｉはｍより小さい正の整数）、およびＴｘラインＴｘ１〜ＴｘｊとＲｘラインＲｘ１〜Ｒｘｉの交差部に形成された相互容量（mutual capacitance）などを含む。

ＴｘラインＴｘ１〜ＴｘｊとＲｘラインＲｘ１〜Ｒｘｉは、共通電極に接続され、ピクセル駆動期間（図６および図７は、Ｔ１）の間に、共通電極に共通電圧Ｖｃｏｍを供給する。タッチセンサ駆動期間（図６および図７、Ｔ２）の間、ＴｘラインＴｘ１〜Ｔｘｊには、タッチセンサを駆動するための駆動信号が供給され、ＲｘラインＲｘ１〜Ｒｘｉには、駆動信号に同期してタッチセンサの出力が受信される。

表示パネル１００のピクセルアレイは、入力映像が表示される。ピクセルアレイのピクセルは、データラインＤ１〜ＤｍとゲートラインＧ１〜Ｇｎによって定義されたピクセルの領域に形成されてマトリックス状に配置される。ピクセルの各々は、ピクセル電極１１に印加されるデータ電圧と共通電極に印加される共通電圧Ｖｃｏｍの電圧差に応じて印加される電界により駆動され、入射光の透過量を調節する。ＴＦＴは、ゲートラインＧ１〜Ｇｎからのゲートパルスに応答してターンーオンされ、データラインＤ１〜Ｄｍからの電圧を液晶セルのピクセル電極１１に供給する。共通電極は、ピクセル駆動期間Ｔ１の間に共通電圧Ｖｃｏｍが印加され、ピクセルの基準電位を形成する。共通電極は、図２および図５のように分割されて、タッチセンサ駆動期間の間タッチセンサの電極で用いる。

表示パネル１００のカラーフィルタ基板には、ブラックマトリックス、カラーフィルタなどが形成される。表示パネル１００のＴＦＴアレイ基板とカラーフィルタ基板には、それぞれ偏光板が付着され液晶と接する内面に液晶のプレチルト角を設定するための配向膜が形成される。表示パネル１００の液晶層にはセルギャップ（Cell gap）を維持するためのカラムスペーサが形成される。

ディスプレイ駆動回路２０２、２０４、１０４は、ピクセルにデータを書き込む。このディスプレイ駆動回路２０２、２０４、１０４は、データ駆動回路２０２、ゲート駆動回路２０４、およびタイミングコントローラ１０４を含む。

データ駆動回路２０２は、複数のソースドライブＩＣＳＤＩＣを含む。ソースドライブＩＣＳＤＩＣは、ＥＰＩの配線対を介してタイミングコントローラ１０４にポイント対ポイント形態で接続される。ソースドライブＩＣＳＤＩＣは、ピクセル駆動期間Ｔ１の間、アナログビデオデータ電圧を出力する。

ソースドライブＩＣＳＤＩＣは、ピクセル駆動期間Ｔ１の間、ＥＰＩ配線対を介してタイミングコントローラ１０４から入力されるデジタルビデオデータＲＧＢをサンプリング（sampling）して、ラッチ（Latch）する。そして、ソースドライブＩＣＳＤＩＣは、ピクセル駆動期間Ｔ１の間、デジタルビデオデータＲＧＢをアナログ正極性／負極性ガンマ補償電圧に変換して、データ電圧を出力する。正極性／負極性データ電圧（図６、＋／−）は、データラインＤ１〜Ｄｍに供給される。

ソースドライブＩＣＳＤＩＣは、タイミングコントローラ１０４からコントロールデータが受信されない場合、図１３及び図１４のようにソース出力イネーブル信号ＳＯＥをロー（low）論理で発生する。ソースドライブＩＣＳＤＩＣは、ソース出力イネーブル信号ＳＯＥのロー（low）論理の期間にデータ電圧を出力する反面、ソース出力イネーブル信号ＳＯＥのハイ（high）論理期間の間データ電圧を出力せずにチャージシェアリング（Charge sharing）を実施する。

ソースドライブＩＣＳＤＩＣの出力チャネルは、タッチセンサ駆動期間Ｔ２の間のピクセル駆動期間Ｔ１に出力した最後のデータ電圧をそのまま維持することができる。ピクセルは、ピクセル駆動期間Ｔ１に充電した最後のデータ電圧をタッチセンサ駆動期間Ｔ２の間維持するため、タッチセンサに充電された電圧の変動をもたらさない。

ソースドライブＩＣＳＤＩＣは、タッチセンサ駆動期間Ｔ２の初期に入力された特定階調のデジタルデータをガンマ補償電圧に変換して生成された特定電圧をすべてのデータラインに供給することができる。この場合、すべてのデータラインは、同じ電位の特定電圧が印加されるので、タッチセンサ駆動期間Ｔ２の間、同じ電位を維持する。このように、データラインの電位がすべて同じになると、データラインの偏差がないので、タッチセンサに影響を与えるノイズの低減効果をさらに大きくすることができる。ピクセルは、ゲートパルスが発生しないので、データラインに特定電圧が印加されても、ピクセル駆動期間Ｔ１に充電した最後のデータ電圧を維持する。したがって、ピクセルは、タッチセンサ駆動期間Ｔ２間にタッチセンサに充電された電圧の変動をもたらさない。

これとは異なる方法として、ソースドライブＩＣＳＤＩＣは、タイミングコントローラ１０４の制御下にタッチセンサ駆動期間Ｔ２の間、出力チャネルをハイインピーダンス（high impedence）状態に切り替えすることができる。ソースドライブＩＣＳＤＩＣの出力チャンネルをハイインピーダンス状態に制御することにより、ソースドライブＩＣＳＤＩＣの出力チャネルがデータラインＤ１〜Ｄｍと接続されない。この場合にも、ピクセルは、タッチセンサの期間Ｔ２の間、最後のデータ電圧を維持するか、特定電圧を維持する。

タッチセンサ駆動期間Ｔ１の間、ソースドライブＩＣＳＤＩＣの出力制御方法は、タイミングコントローラ１０４のコントロールデータにエンコードされるオプション情報に基づいて制御することができる。したがって、ピクセルは、タッチセンサ駆動期間Ｔ２の間にタッチセンサに充電された電圧の変動をもたらさない。

ソースドライブＩＣＳＤＩＣは、タッチセンサ駆動期間Ｔ２の間にタイミングコントローラ１０４から入力されるプリアンブル信号に応じてクロックトレーニングを行います。

ゲート駆動回路２０４は、ピクセル駆動期間Ｔ１の間、タイミングコントローラ１０４の制御下にデータ電圧に同期されるゲートパルス（またはスキャンパルス）を発生し、そのゲートパルスをシフト（shift）してゲートラインＧ１〜Ｇｎにゲートパルスを順次供給する。ゲート駆動回路２０４は、スキャン駆動回路としても知られている。ゲート駆動回路２０４は、１つ以上のゲートドライブＩＣを含む。ゲートドライブＩＣは、ピクセル駆動期間Ｔ１の間、タイミングコントローラ１０４の制御下にデータ電圧に同期されるゲートパルスをゲートラインＧ１〜Ｇｎに順次供給し、入力映像のデータが書き込まれる表示パネル１００のラインを選択する。ゲートパルスは、図６のようにゲートハイ電圧（ＶＧＨ）とゲートロー電圧ＶＧＬ間でスイングする。

ゲート駆動回路２０４は、タッチセンサ駆動期間Ｔ２の間にゲートパルスを発生させずにゲートロー電圧ＶＧＬをゲートラインＧ１〜Ｇｎに供給する。従って、ゲートラインＧ１〜Ｇｎは、ピクセル駆動期間Ｔ１の間にゲートパルスをピクセルのＴＦＴに供給して、表示パネル１００においてデータが書き込まれるラインを順次選択して、タッチセンサ駆動期間Ｔ２の間にゲートロー電圧ＶＧＬを維持しタッチセンサの出力変動を防止する。

タイミングコントローラ１０４は、外部のホストシステムから入力される垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、データイネーブル信号（Data Enable、ＤＥ）、メインクロックＭＣＬＫなどのタイミング信号を用いて、データ駆動回路２０２の動作タイミングを制御するためのソースコントロールのデータをエンコードしてＥＰＩ配線対を介してソースドライブＩＣＳＤＩＣに伝送する。また、タイミングコントローラ１０４は、外部のホストシステムから入力されるタイミング信号を用いて、ゲート駆動回路２０４の動作タイミングを制御するためのタイミング制御信号をゲート駆動回路２０４に伝送する。ゲート駆動回路２０４のタイミング制御信号は、ゲートスタートパルス（Gate Start Pulse、ＧＳＰ）、ゲートシフトクロック（Gate Shift Clock、ＧＳＣ）、ゲート出力イネーブル信号（Gate Output Enable、ＧＯＥ）などを含む。ソースコントロールデータは、極性制御信号（Polarity、ＰＯＬ）、ソース出力イネーブル信号（Source Output Enable、ＳＯＥ）は、ソースドライブＩＣの出力チャネルを制御するためのオプション情報などを含む。

タイミングコントローラ１０４は、ホストシステムから入力される外部データイネーブル信号を予め設定されたピクセル駆動期間Ｔ１内に圧縮して、内部データイネーブル信号ｉＤＥを発生する。そして、タイミングコントローラ１０４は、垂直同期信号Ｖｓｙｃと内部データイネーブル信号ｉＤＥのタイミングに合わせて１フレーム期間を１つ以上ののピクセル駆動期間Ｔ１と複数のタッチセンサ駆動期間Ｔ２に時分割する垂直同期信号Ｔｓｙｎｃを発生する。タイミングコントローラ１０４は、垂直同期信号Ｔｓｙｎｃをタッチコントローラ１０４に伝送して、ディスプレイ駆動回路２０２、２０４、１０４とタッチセンサ駆動回路３０２、３０４、３０６の動作を同期させる。

タイミングコントローラ１０４は、内部データイネーブル信号ｉＤＥが一定時間以上発生しない場合プリアンブル信号だけソースドライブＩＣＳＤＩＣに伝送する。そして、タイミングコントローラ１０４は、内部データイネーブル信号ｉＤＥが発生し始めたら、プリアンブル信号、コントロールデータ、および入力映像のデータをソースドライブＩＣＳＤＩＣに伝送する。

タイミングコントローラ１０４は、ピクセル駆動期間Ｔ１の間、ＥＰＩインターフェースプロトコルに基づいて、プリアンブル信号をソースドライブＩＣＳＤＩＣに伝送した後、コントロールデータ、入力映像のデジタルビデオデータの順でEPI 信号をソースドライブＩＣＳＤＩＣに伝送する。タイミングコントローラ１０４は、タッチセンサ駆動期間Ｔ２の間、内部データイネーブル信号ｉＤＥがないので、ソースドライブＩＣＳＤＩＣのクロックトレーニングのためのプリアンブル信号だけソースドライブＩＣＳＤＩＣに伝送する。

ホストシステムは、入力映像のデジタルビデオデータＲＧＢを表示パネル１００に表示するに適合するフォーマットに変換する。ホストシステムは、入力映像のデジタルビデオデータとともにタイミング信号をタイミングコントローラ１０４に伝送する。

ホストシステムは、テレビシステム、セットトップボックス、ナビゲーションシステム、ＤＶＤプレーヤー、ブルーレイプレーヤー、パーソナルコンピュータ（ＰＣ）、ホームシアターシステム、携帯電話システム（Phone system）のいずれかで実現されて入力映像を受信する。ホストシステムは、タッチコントローラー３０６から受信されたタッチ入力座標に関連したアプリケーションを実行する。

相互容量式のタッチセンサは、図２のような電極構造でピクセルアレイに内蔵することができる。ＴｘラインＴｘ１〜Ｔｘｊは、共通電極の分割パターンＴ１１〜Ｔ２３とリンクパターンＬ１１〜Ｌ２２を含む。第１ＴｘラインＴｘ１は、リンクパターンＬ１１、Ｌ１２を経由して横方向に沿って接続された複数の共通電極の分割パターンＴ１１〜Ｔ１３を含む。第２ＴｘラインＴｘ２は、リンクパターンＬ２１、Ｌ２２を経由して横方向に沿って接続された複数の共通電極分割パターンＴ２１〜Ｔ２３を含む。共通電極分割パターンＴ１１〜Ｔ２３のそれぞれの大きさは、２つ以上のピクセル領域を含むようにピクセルサイズより広いサイズにパターニングされる。共通電極の分割パターンＴ１１〜Ｔ２３のそれぞれは、ＩＴＯ（Indium Tin Oxide）のような透明伝導性物質で形成することができる。リンクパターンＬ１１〜Ｌ２２は、横方向（または水平方向）に隣接する共通電極分割パターンＴ１１〜Ｔ２３を電気的に接続する。相互容量式のタッチセンサの構造は、図２に限定されない。例えば、ピクセルアレイに内蔵された相互容量式のタッチセンサは、本願出願人によって既に出願されて登録された韓国特許第１０１３１８４４８号明細書で提案された構造で製作することができる。

タッチセンサ駆動回路３０２、３０４、３０６は、タッチセンサ駆動期間Ｔ２の間、タッチセンサを駆動して、タッチ入力をセンシング（sensing）する。タッチセンサ駆動回路３０２、３０４、３０６は、駆動回路３０２、センシング回路３０４とタッチコントローラ３０６などを含む。

駆動回路３０２は、ピクセル駆動期間Ｔ１の間、ＴｘラインＴｘ１〜Ｔｘｊに共通電圧Ｖｃｏｍを供給し、タッチセンサ駆動期間Ｔ２の間、ＴｘラインＴｘ１〜Ｔｘｊに駆動信号を供給する。駆動信号は、タッチ駆動電圧（Ｖｄｒｖ）と基準電圧（Ｖｒｅｆ）との間でスイングする。

センシング回路３０４は、ピクセル駆動期間Ｔ１の間、ＲｘラインＲｘ１〜Ｒｘｉに共通電圧Ｖｃｏｍを供給し、タッチセンサ駆動期間Ｔ２の間にタッチセンサの電圧を受信する。センシング回路３０４は、ＲｘラインＲｘ１〜Ｒｘｉを介して受信されたタッチセンサのアナログ出力を増幅してデジタルデータに変換して、タッチローデータ（Touch raw data）を発生する。

タッチコントローラ３０６は、センシング回路３０４から受信されたタッチローデータをあらかじめ設定されたタッチ認識アルゴリズムで分析し、所定のしきい値電圧以上のタッチローデータをタッチ入力データと判定して、タッチ入力位置の座標値を算出する。タッチコントローラ３０６から出力されたタッチ入力位置の座標情報は、外部のホストシステムに伝送する。

図３〜〜図５は、自己容量式のタッチセンサとその駆動方法を示す図である。

図３〜図５を参照すると、自己容量式のタッチセンサは、共通電極分割パターンＣＯＭ１〜ＣＯＭｎで形成される。共通電極分割パターンＣＯＭ１〜ＣＯＭｎのそれぞれは、ＩＴＯで形成され得、セルより大きいサイズにパターニングすることができる。

駆動回路３０８は、センシングラインＳ１〜Ｓｎを介して共通電極分割パターンＣＯＭ１〜ＣＯＭｎに１対１で接続することができる。駆動回路３０８は、ピクセル駆動期間Ｔ１の間に共通電極分割パターンＣＯＭ１〜ＣＯＭｎに共通電圧Ｖｃｏｍを供給する。駆動回路３０８は、タッチセンサ駆動期間Ｔ２に、図４のような駆動信号をセンシングラインＳ１〜Ｓｎに供給して、タッチセンサの容量変化をセンシングし、タッチローデータを出力する。図示しないタッチコントローラは、駆動回路３０８から受信されたタッチローデータを分析して、タッチ入力位置の座標情報を算出し、その座標情報をホストシステムに伝送する。

駆動回路３０８のピン（pin）の数を減少するために、駆動回路３０８とセンシングラインＳ１〜Ｓｎとの間に、図５のように、マルチプレクサ（multiplexer）３１０が設置することができる。センシングラインＳ１〜Ｓｎが３つのグループに分けられると、マルチプレクサ３１０は、駆動回路３０８のピンＰ１〜Ｐｎ／３を第１グループのセンシングラインに接続して、第１グループのセンシングラインに接続された静電容量センサに駆動信号を同時に供給する。続いて、マルチプレクサ３１０は、駆動回路３０８のピンＰ１〜Ｐｎ／３を第２グループのセンシングラインに接続して、第２グループのセンシングラインに接続ばれた静電容量センサに駆動信号を同時に供給する。続いて、マルチプレクサ３１０は、駆動回路３０８のピンＰ１〜Ｐｎ／３を第３グループのセンシングラインに接続して、第３グループのセンシングラインに接続された静電容量センサに駆動信号を同時に供給する。

タッチセンサは、図６及び図７のようなタッチセンサ駆動期間Ｔ２に駆動される。タッチセンサ駆動期間Ｔ２の間のピクセルは、現在のタッチセンサ駆動期間Ｔ２の直前のピクセル駆動期間Ｔ１に充電した最後のデータ電圧または特定電圧を維持する。

図６及び図７は、ピクセル駆動期間Ｔ１とタッチセンサ駆動期間Ｔ２の時分割駆動方法の例を示す波形図である。

ピクセル駆動期間Ｔ１とタッチセンサ駆動期間Ｔ２は、図６のように、１フレーム期間を２分割して確保することができる。この場合に、ピクセル駆動期間Ｔ１の間に１フレーム分のビデオデータがすべてのピクセルに書き込まれ、タッチセンサ駆動期間Ｔ２の間、すべてのタッチセンサラインが駆動される。

また、ピクセル駆動期間Ｔ１とタッチセンサ駆動期間Ｔ２のそれぞれは、図７のようにｎ（ｎは２以上の正の整数）個に分割することができる。この場合には、分割されたタッチセンサ駆動期間Ｔ２♯１〜Ｔ２♯ｎは、分割されたピクセル駆動期間Ｔ１♯１〜Ｔ１♯ｎの間に割り当てられる。

ピクセルがｎ（ｎは２以上ｊ／２より小さい正の整数）個のグループに分割されるとき、分割されたピクセル駆動期間Ｔ１♯１〜Ｔ１♯ｎは、１つのピクセルのグループを駆動するのに必要な時間で設定される。タッチセンサがｎ個のグループに分割されると、分割されたタッチセンサ駆動期間Ｔ２♯１〜Ｔ２♯ｎは、１つのタッチセンサグループを駆動するのに必要な時間で設定される。図７の例では、1つのタッチセンサグループは、２つのＴｘラインに接続されたタッチセンサを含む。

図７を参照すると、第１ピクセル駆動期間Ｔ１♯１中、第１ピクセルのグループのピクセルにビデオデータが書き込まれた後、第１タッチセンサ駆動期間Ｔ２♯１中、第１タッチセンサグループのタッチセンサが駆動される。続いて、第２ピクセル駆動期間Ｔ１♯２の間に第２ピクセルのグループのピクセルにビデオデータが書き込まれた後、第２タッチセンサ駆動期間Ｔ２♯２の間に第２タッチセンサグループのタッチセンサが駆動される。

図８は、タイミングコントローラＴＣＯＮとソースドライブＩＣＳＤＩＣとの間に接続されるＥＰＩ配線ＥＰＩを示す図である。図９は、タイミングコントローラＴＣＯＮとソースドライブＩＣＳＤＩＣのクロック復元回路を示す図である。図１０は、タイミングコントローラＴＣＯＮとソースドライブＩＣＳＤＩＣとの間の信号伝送のためのＥＰＩインターフェースプロトコルを示す波形図である。図１１は、水平ブランク期間中にソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８に伝送されるＥＰＩインターフェース信号を示して波形図である。

図８を参照すると、実線は、プリアンブル信号、コントロールデータ、入力映像のビデオデータなどの信号が伝送されるＥＰＩの配線対ＥＰＩを示す。点線は、ロックＬＯＣＫ信号が伝送されるロック配線ＬＣＳ１、ＬＣＳ２を示す。

タイミングコントローラＴＣＯＮは、ＥＰＩの配線対ＥＰＩを介してソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８のそれぞれに直列に接続される。

タイミングコントローラＴＣＯＮは、ピクセル駆動期間Ｔ１の間、ＥＰＩの配線対ＥＰＩを介してプリアンブル信号、コントロールデータ、ビデオデータの順にＥＰＩ信号をソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８に順次伝送する。コントロールデータパケットは、クロックビット（Clock bit）、コントロールスタートビット（Control start bit、ＣＴＲ＿Ｓｔａｒｔ）は、ソースおよびゲートコントロールデータなどを含むビットストリーム（bit stream）に伝送される。ビデオデータパケットは、クロックビット、内部データイネーブルビット、ＲＧＢデータビットなどを含むビットストリームに伝送される。ソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８のそれぞれは、ＥＰＩの配線対ＥＰＩを介して入力される内部クロック信号を復元する。

タイミングコントローラＴＣＯＮは、第１段階（Phase-I）でロックスタート信号をロック配線ＬＣＳ１を介して第１ソースドライブＩＣＳＤＩＣ♯１に伝送し、クロックトレーニングのためのプリアンブル信号をＥＰＩ配線対を介してソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８に伝送する。ソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８は、前位置(stage)のソースドライブＩＣからのハイロジックレベルのロック信号ＬＯＣＫとプリアンブル信号が入力されるクロックトレーニングを介して内部クロックを発生し、その内部クロックの位相と周波数が固定ＬＯＣＫしてＣＤＲの機能が安定化されると、次位置のソースドライブＩＣにハイロジックレベルのロック信号を伝送する。すべてのソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８のＣＤＲが安定されると、最後のソースドライブＩＣＳＤＩＣ♯８は、ハイロジックレベルのロック信号ＬＯＣＫをロックフィードバック信号配線ＬＣＳ２を介してタイミングコントローラＴＣＯＮに伝送する。第１ソースドライブＩＣＳＤＩＣ♯１には、ロック信号入力端子に、別のソースドライブＩＣのロック信号出力端子が接続されていない。このため、第１ソースドライブＩＣＳＤＩＣ♯１のロック信号入力端子には、ハイロジックレベルの直流電源電圧（Ｖｃｃ）が入力される。

タイミングコントローラＴＣＯＮは、最後のソースドライブＩＣＳＤＩＣ♯８からハイロジックレベルのロック信号ＬＯＣＫを受信した後、第２および第３段階（Phase-II、Phase-III）でコントロールデータとビデオデータをソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８のそれぞれに伝送する。コントロールデータは、ソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８から出力されるデータ電圧の出力タイミング、データ電圧の極性などを制御するためのソースコントロールデータを含む。コントロールデータは、ゲートドライブＩＣ（ＧＩＣ）の動作タイミングを制御するためのゲートコントロールデータを含むことができる。

タイミングコントローラＴＣＯＮは、インターフェース受信回路２１を介してホストシステムからの入力映像のデジタルビデオデータＲＧＢを受信する。タイミングコントローラＴＣＯＮは、内部タイミング制御信号発生回路２２を用いて、ホストシステムから入力される外部タイミング信号に基づいて、ソースコントロールデータとゲートコントロールデータを含むコントロールデータを生成する。エンコーダ２３は、ＥＰＩインターフェースプロトコルで定められたフォーマットでデータパケットにクロックＣＬＫを内蔵（Embed）する。エンコーダ２３の出力は、送信バッファ２４を介して次の信号対に変換され、ソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８に伝送される。

ソースドライブＩＣＳＤＩＣ♯８の受信バッファ２５は、ＥＰＩ配線対ＥＰＩを介してタイミングコントローラＴＣＯＮからＥＰＩの信号を受信する。ソースドライブＩＣＳＤＩＣのクロック復元回路２６は、受信されたクロックを復元して内部クロックを発生する。サンプリング回路２７は、内部クロックのタイミングに合わせてコントロールデータとデジタルビデオデータのビットそれぞれをサンプリングする。

図１０において、Ｔｌｏｃｋは、プリアンブル信号がソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８に伝送され始めた後、ソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８のクロック復元回路の出力が安定して固定されてロック信号ＬＯＣＫがハイロジックレベルＨに反転するまでの時間である。

ＥＰＩインターフェースのプロトコルにおいて、１データパケットは複数のデータビットとデータビットの前と後ろに割り当てられたクロックビットを含み、ソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８に伝送される。データビットはコントロールデータあるいは入力映像のデジタルビデオデータのビットである。

ＥＰＩインターフェースプロトコルにおいて、第１段階（Phase-I）信号、第２段階（Phase-II）信号、および第３段階（Phase-III）は、内部データイネーブル信号ｉＤＥのパルス間の水平ブランク期間（Horizontal blank period）ごとにソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８に伝送される。

ソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８のそれぞれは、ｋ（ｋは２以上の正の整数）個のデータラインＤ１〜Ｄｋに正極性／負極性データ電圧を供給する。

ソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８のそれぞれは、図１２のようにデータサンプリングおよび直並列変換部７１、デジタルアナログ変換器（Digital to Analog Convertor、以下、「ＤＡＣ」と称する。）７２、および出力回路７３などを備える。

データのサンプリングおよび直並列変換部７１は、受信バッファ２５、クロック復元回路２６、およびサンプリング回路２７を含む。データサンプリングおよび直並列変換部７１は、クロック復元回路２６を用いて内部クロックを出力し、その内部クロックに応じてＥＰＩ配線対ＥＰＩを介して受信された入力映像のＲＧＢデジタルビデオデータのビットをサンプリングする。そして、データのサンプリングおよび直並列変換部７１は、サンプリングされたデータビットをラッチした後に同時に出力することにより、並列データに変換する。

データサンプリングおよび直並列変換部７１は、ＥＰＩ配線対ＥＰＩを介して受信されるコントロールデータをコードマッピング方式で復元して、ソースコントロールデータを発生する。コントロールデータにゲートコントロールデータがエンコードされた場合には、データサンプリングおよび直並列変換部７１は、ＥＰＩの配線対を介して入力されるコントロールデータからゲートコントロールデータを復元して、ゲート駆動回路のＩＣに伝送する。ソースコントロールデータは、ソース出力イネーブル信号ＳＯＥ、極性制御信号ＰＯＬ、オプション情報などを含むことができる。極性制御信号ＰＯＬは、データラインＤ１〜Ｄｋに供給される正極性／負極性アナログデータ電圧の極性を指示する。ソースコントロールのデータとゲートコントロールデータは、タイミングコントローラＴＣＯＮによってエンコードされ、第２段階（Phase-II）でＥＰＩ配線対ＥＰＩを介してソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８に伝送される。ＥＰＩインターフェースプロトコルでコントロールデータのエンコード方法と復元方法は、本願出願人によって出願されて登録された韓国特許第１０１３２５４３５号明細書、米国特許第７，９４８，４６５号明細書などで提案されている。

ＤＡＣ７２は、データサンプリングおよび直並列変換部７１から入力されたビデオデータを正極性ガンマ補償電圧ＧＨと負極性のガンマ補償電圧ＧＬに変換し、正極性／負極性アナログビデオデータ電圧を発生する。ＤＡＣ７２は、極性制御信号ＰＯＬに応答してデータ電圧の極性を反転させる。

出力回路７３は、ソース出力イネーブル信号ＳＯＥのハイ論理期間の間、データ電圧を出力せずにチャージシェアリング（Charge sharing）を介して正極性データ電圧と負極性データ電圧の平均電圧をデータラインＤ１〜Ｄｋに供給する。チャージシェアリングの時間の間、ソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８で正極性データ電圧が供給される出力チャンネルと負極性データ電圧が供給される出力チャネルが短絡（short circuit）して正極性データ電圧と負極性のデータ電圧の平均電圧がデータラインＤ１〜Ｄｋに供給する。出力回路７３は、ソース出力イネーブル信号ＳＯＥのロー論理期間中に正極性／負極性データ電圧を出力バッファを介してデータラインＤ１〜Ｄｋに供給する。したがって、ソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８は、ソース出力イネーブル信号ＳＯＥのロー論理期間のデータ電圧を出力して、極性制御信号ＰＯＬに応じて、データ電圧の極性を反転させる。

図１３及び図１４は、タッチセンサ駆動期間中は、ソース出力イネーブル信号ＳＯＥとソースドライブＩＣの出力を示す波形図である。

図１３を参照すると、ソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８は、ピクセル駆動期間Ｔ１の間、タイミングコントローラＴＣＯＮから受信されたコントロールデータを復元して１水平期間の周期で論理が反転されるソース出力イネーブル信号ＳＯＥを発生する。

ソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８はタッチセンサ駆動期間Ｔ２の間にタイミングコントローラＴＣＯＮからコントロールデータが受信されないので、ソース出力イネーブル信号ＳＯＥをロー論理で維持し、出力チャネルの電圧を最後のデータ電圧に維持する。ピクセルは、ピクセル駆動期間Ｔ１に充電した最後のデータ電圧をタッチセンサ駆動期間Ｔ２の間維持する。

タイミングコントローラＴＣＯＮは、タッチセンサ駆動期間Ｔ２の間にプリアンブル信号をソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８に伝送し、コントロールデータと入力映像のビデオデータを伝送しない。つまり、ＥＰＩインターフェースは、タッチセンサ駆動期間Ｔ２の間にタイミングコントローラＴＣＯＮにフィードバックされるロック信号ＬＯＣＫの論理にかかわらず、第１段階（Phase-I）を維持する。したがって、ソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８はタッチセンサ駆動期間Ｔ２の間のクロックトレーニングを続け、新しいデータ電圧を出力しない。ソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８はタッチセンサ駆動期間Ｔ２の間、以前のピクセル駆動期間Ｔ１の最後のデータ電圧を維持する。

図１４を参照すると、ソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８は、ピクセル駆動期間Ｔ１の間、タイミングコントローラＴＣＯＮから受信されたコントロールのデータを復元して１水平期間の周期で論理が反転されるソース出力イネーブル信号ＳＯＥを発生する。

タイミングコントローラＴＣＯＮは、タッチセンサ駆動期間Ｔ２の初期に、ダミーデータイネーブルパルス１４を追加生成し、そのパルス１４に同期して、特定の階調データをＥＰＩ配線対ＥＰＩを介してソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８に伝送した後、タッチセンサ駆動期間Ｔ２の間にプリアンブル信号をソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８に伝送する。特定階調データは、入力映像とは無関係に、タイミングコントローラＴＣＯＮのレジスタ（register）に予め格納されたデータである。特定の階調データは、タッチセンサ駆動期間Ｔ２の初期に加えて発生されるダミーデータパケット１５内にエンコードされ、ソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８に伝送される。

ソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８はタッチセンサ駆動期間Ｔ２の初期に受信された特定の階調データをガンマ補償電圧に変換して特定電圧を出力する。ソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８はタッチセンサ駆動期間Ｔ２の間、ソース出力イネーブル信号ＳＯＥをロー論理で維持して、出力チャンネルの電圧を特定電圧に維持する。ピクセルは、ゲートパルスが発生しないので、データラインに特定電圧が印加されてもタッチセンサ駆動期間Ｔ２の間、最後のデータ電圧を維持する。

ソースドライブＩＣＳＤＩＣ♯１〜ＳＤＩＣ♯８は、特定電圧を出力した後、残りのタッチセンサ駆動期間Ｔ２の間、プリアンブル信号に応じてクロックトレーニングを続ける。

前述したように、本発明は、ＥＰＩのインターフェースプロトコルにタッチセンシング期間の間、ピクセルの電圧を直流電圧に維持する方案を定義して、タッチセンサ駆動期間にピクセル電圧変動を防止することができる。

Claims

ピクセル駆動期間の間、表示パネルのピクセルがデータ電圧を充電し、タッチセンサ駆動期間の間、前記表示パネルに内蔵されたタッチセンサが駆動される表示装置において、
前記ピクセル駆動期間の間、プリアンブル信号、コントロールデータ及び入力映像のデータをソースドライブＩＣに伝送し、前記タッチセンサ駆動期間の間前記プリアンブル信号を前記ソースドライブＩＣに伝送するタイミングコントローラを含み、
前記ピクセルは、前記タッチセンサ駆動期間の間前記ピクセル駆動期間に充電した最後のデータ電圧または特定の電圧を維持することを特徴とする表示装置。
前記タイミングコントローラは、
前記タッチセンサ駆動期間の間、前記コントロールデータと前記入力映像のデータを前記ソースドライブＩＣに伝送しないことを特徴とする、請求項１記載の表示装置。
前記ソースドライブＩＣは、
前記タッチセンサ駆動期間の間、前記プリアンブル信号に基づいて内部クロックを発生するクロックトレーニングを継続し、
前記ソースドライブＩＣの出力タイミングを定義するソース出力イネーブル信号を特定の論理値に維持することを特徴とする、請求項２記載の表示装置。
前記ソースドライブＩＣの出力チャンネルは、前記タッチセンサ駆動期間の間、前記最後のデータ電圧または特定の直流電圧を維持することを特徴とする、請求項３記載の表示装置。
前記ソースドライブＩＣの出力チャンネルは、前記タッチセンサ駆動期間の間、前記最後のデータ電圧または特定の電圧を前記ピクセルアレイのデータラインに供給することを特徴とする、請求項４記載の表示装置。
前記ソースドライブＩＣの出力チャンネルは、前記タッチセンサ駆動期間の間前記ピクセルアレイのデータラインと接続されず、ハイインピーダンス状態を維持することを特徴とする、請求項４記載の表示装置。
ピクセル駆動期間の間、表示パネルのピクセルがデータ電圧を充電し、タッチセンサ駆動期間の間前記表示パネルに内蔵されたタッチセンサが駆動される表示装置の駆動方法において、
前記ピクセル駆動期間の間、プリアンブル信号、コントロールデータ及び入力映像のデータをソースドライブＩＣに伝送する段階と、
前記タッチセンサ駆動期間の間、前記プリアンブル信号を前記ソースドライブＩＣに伝送する段階とを含み、
前記ピクセルは、前記タッチセンサ駆動期間の間、前記ピクセル駆動期間に充電した最後のデータ電圧または特定の電圧を維持することを特徴とする表示装置の駆動方法。
前記タッチセンサ駆動期間の間、前記コントロールデータと前記入力映像のデータを前記ソースドライブＩＣに伝送しない段階をさらに含むことを特徴とする、請求項７記載の表示装置の駆動方法。
前記ソースドライブＩＣは、
前記タッチセンサ駆動期間の間、前記プリアンブル信号に基づいて内部クロックを発生するクロックトレーニングを継続し、
前記ソースドライブＩＣの出力タイミングを定義するソース出力イネーブル信号を特定の論理値に維持することを特徴とする、請求項８記載の表示装置の駆動方法。
前記ソースドライブＩＣの出力チャンネルは、前記タッチセンサ駆動期間の間、前記最後のデータ電圧または特定の直流電圧を維持することを特徴とする、請求項９記載の表示装置の駆動方法。
前記ソースドライブＩＣの出力チャンネルは、前記タッチセンサ駆動期間の間、前記最後のデータ電圧または特定の電圧を前記ピクセルアレイのデータラインに供給することを特徴とする、請求項１０記載の表示装置の駆動方法。
前記ソースドライブＩＣの出力チャンネルは、前記タッチセンサ駆動期間の間前記ピクセルアレイのデータラインと接続されず、ハイインピーダンス状態を維持することを特徴とする、請求項１０記載の表示装置の駆動方法。