[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7058520B2 - シリコン膜の成膜方法及び基板処理装置 - Google Patents

シリコン膜の成膜方法及び基板処理装置 Download PDF

Info

Publication number
JP7058520B2
JP7058520B2 JP2018038719A JP2018038719A JP7058520B2 JP 7058520 B2 JP7058520 B2 JP 7058520B2 JP 2018038719 A JP2018038719 A JP 2018038719A JP 2018038719 A JP2018038719 A JP 2018038719A JP 7058520 B2 JP7058520 B2 JP 7058520B2
Authority
JP
Japan
Prior art keywords
film
silicon film
gas
etching
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018038719A
Other languages
English (en)
Other versions
JP2019153715A (ja
Inventor
充弘 岡田
達也 宮原
圭介 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018038719A priority Critical patent/JP7058520B2/ja
Priority to CN201910142632.4A priority patent/CN110233096B/zh
Priority to KR1020190023592A priority patent/KR102490920B1/ko
Priority to US16/291,485 priority patent/US10892162B2/en
Publication of JP2019153715A publication Critical patent/JP2019153715A/ja
Priority to US17/111,867 priority patent/US11600490B2/en
Application granted granted Critical
Publication of JP7058520B2 publication Critical patent/JP7058520B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/542—Controlling the film thickness or evaporation rate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、シリコン膜の成膜方法及び基板処理装置に関する。
従来、下地にアミノシラン系ガスを供給してシード層を形成し、シード層にアミノ基を含まないシラン系ガスを供給してシリコン膜を形成することで、シリコン膜の薄膜化を実現する方法が知られている（例えば、特許文献１参照）。また、下地の上にアモルファスシリコン膜を形成した後、Ｃｌ２ガスを用いてアモルファスシリコン膜をドライエッチングして膜厚を減ずることで、アモルファスシリコン膜の薄膜化と表面の平滑化を実現する方法が知られている（例えば、特許文献２参照）。この方法では、表面平滑性に優れ、ピンホールを有しない薄膜シリコンを形成できる。
特開２０１４－１２７６９４号公報 特開２０１３－２６５１３号公報
しかしながら、上記の方法では、更なる薄膜化の要求に対応してシリコン膜を薄膜化することが困難である。
そこで、本発明の一態様では、表面平滑性に優れた極薄膜のシリコン膜を形成することが可能なシリコン膜の成膜方法を提供することを目的とする。
上記目的を達成するため、本発明の一態様に係るシリコン膜の成膜方法は、凹凸が形成された下地の上にピンホールが生じない膜厚のアモルファスシリコン膜を成膜する成膜工程と、前記アモルファスシリコン膜に少なくともＢｒ ２ ガス、ＨＢｒガス、Ｉ ２ ガス、ＨＩガスのいずれかを含むエッチングガスを供給して前記アモルファスシリコン膜の膜厚を減ずるエッチング工程と、を有し、前記成膜工程は、前記下地の前記凹凸に対してコンフォーマルに前記アモルファスシリコン膜を成膜し、前記エッチング工程は、前記下地の前記凹凸に成膜された前記アモルファスシリコン膜をコンフォーマルにエッチングする。
開示のシリコン膜の成膜方法によれば、表面平滑性に優れた極薄膜のシリコン膜を形成することができる。
本発明の実施形態に係る縦型熱処理装置の一例を示す断面図 図１の縦型熱処理装置の処理容器を説明するための図 本発明の実施形態に係るシリコン膜の成膜方法の一例を示すフローチャート ピンホールの有無の評価方法の説明図 シリコン膜の表面ＳＥＭ像を示す図（１） シリコン膜の表面ＳＥＭ像を示す図（２） シリコン膜の表面ＳＥＭ像を示す図（３） シリコン膜の表面ＳＥＭ像を示す図（４） シリコン膜の膜厚とピンホール数との関係を示す図 Ｌ＆Ｓパターンの断面形状を示す図 ａ－Ｓｉ膜に対するエッチングガスのエッチング速度の温度依存性を示す図
以下、本発明を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。
〔基板処理装置の全体構成〕
本発明の実施形態に係るシリコン膜の成膜方法が実施可能な基板処理装置について、バッチ式の縦型熱処理装置を例に挙げて説明する。図１は、本発明の実施形態に係る縦型熱処理装置の一例を示す断面図である。
基板処理装置１は、基板である半導体ウエハ（以下「ウエハＷ」という。）を収容する処理容器３４と、処理容器３４の下端の開口部を気密に塞ぐ蓋部３６と、処理容器３４内に収容可能であり、複数のウエハＷを所定間隔で保持する基板保持具であるウエハボート３８と、処理容器３４内へ所定のガスを導入するガス供給手段４０と、処理容器３４内のガスを排気する排気手段４１と、ウエハＷを加熱する加熱手段４２とを有している。
処理容器３４は、下端部が開放された有天井の円筒形状の内管４４と、下端部が開放されて内管４４の外側を覆う有天井の円筒形状の外管４６とを有する。内管４４及び外管４６は、石英等の耐熱性材料により形成されており、同軸状に配置されて二重管構造となっている。
内管４４の天井部４４Ａは、例えば平坦になっている。内管４４の一側には、その長手方向（上下方向）に沿ってガスノズルを収容するノズル収容部４８が形成されている。本発明の実施形態では、図２に示されるように、内管４４の側壁の一部を外側へ向けて突出させて凸部５０を形成し、凸部５０内をノズル収容部４８として形成している。
また、ノズル収容部４８に対向させて内管４４の反対側の側壁には、その長手方向（上下方向）に沿って幅Ｌ１の矩形状の開口部５２が形成されている。
開口部５２は、内管４４内のガスを排気できるように形成されたガス排気口である。開口部５２の長さは、ウエハボート３８の長さと同じであるか、又は、ウエハボート３８の長さよりも長く上下方向へそれぞれ延びるようにして形成されている。即ち、開口部５２の上端は、ウエハボート３８の上端に対応する位置以上の高さに延びて位置され、開口部５２の下端は、ウエハボート３８の下端に対応する位置以下の高さに延びて位置されている。具体的には、図１に示されるように、ウエハボート３８の上端と開口部５２の上端との間の高さ方向の距離Ｌ２は０ｍｍ～５ｍｍ程度の範囲内である。また、ウエハボート３８の下端と開口部５２の下端との間の高さ方向の距離Ｌ３は０ｍｍ～３５０ｍｍ程度の範囲内である。
処理容器３４の下端は、例えばステンレス鋼により形成される円筒形状のマニホールド５４によって支持されている。マニホールド５４の上端にはフランジ部５６が形成されており、フランジ部５６上に外管４６の下端部を設置して支持するようになっている。フランジ部５６と外管４６との下端部との間にはＯリング等のシール部材５８を介在させて外管４６内を気密状態にしている。
マニホールド５４の上部の内壁には、円環状の支持部６０が設けられており、支持部６０上に内管４４の下端部を設置してこれを支持するようになっている。マニホールド５４の下端の開口部には、蓋部３６がＯリング等のシール部材６２を介して気密に取り付けられており、処理容器３４の下端の開口部、即ち、マニホールド５４の開口部を気密に塞ぐようになっている。蓋部３６は、例えばステンレス鋼により形成される。
蓋部３６の中央部には、磁性流体シール部６４を介して回転軸６６が貫通させて設けられている。回転軸６６の下部は、ボートエレベータよりなる昇降手段６８のアーム６８Ａに回転自在に支持されている。
回転軸６６の上端には回転プレート７０が設けられており、回転プレート７０上に石英製の保温台７２を介してウエハＷを保持するウエハボート３８が載置されるようになっている。従って、昇降手段６８を昇降させることによって蓋部３６とウエハボート３８とは一体として上下動し、ウエハボート３８を処理容器３４内に対して挿脱できるようになっている。
ガス供給手段４０は、マニホールド５４に設けられており、内管４４内へ処理ガス、パージガス等のガスを導入する。ガス供給手段４０は、複数（例えば３本）の石英製のガスノズル７６、７８、８０を有している。各ガスノズル７６、７８、８０は、内管４４内にその長手方向に沿って設けられると共に、その基端がＬ字状に屈曲されてマニホールド５４を貫通するようにして支持されている。
ガスノズル７６、７８、８０は、図２に示されるように、内管４４のノズル収容部４８内に周方向に沿って一列になるように設置されている。各ガスノズル７６、７８、８０には、その長手方向に沿って所定の間隔で複数のガス孔７６Ａ、７８Ａ、８０Ａが形成されており、各ガス孔７６Ａ、７８Ａ、８０Ａより水平方向に向けて各ガスを放出できるようになっている。所定の間隔は、例えばウエハボート３８に支持されるウエハＷの間隔と同じになるように設定される。また、高さ方向の位置は、各ガス孔７６Ａ、７８Ａ、８０Ａが上下方向に隣り合うウエハＷ間の中間に位置するように設定されており、各ガスをウエハＷ間の空間部に効率的に供給できるようになっている。
ガスの種類としては、成膜ガス、エッチングガス及びパージガスが用いられ、各ガスを流量制御しながら必要に応じて各ガスノズル７６、７８、８０を介して供給できるようになっている。
成膜ガスは、シリコン含有ガスであってよい。シリコン含有ガスとしては、例えばＤＩＰＡＳ（ジイソプロピルアミノシラン）、３ＤＭＡＳ（トリスジメチルアミノシラン）、ＢＴＢＡＳ（ビスターシャルブチルアミノシラン）等のアミノシラン系ガス、ＳｉＨ４（モノシラン）、Ｓｉ２Ｈ６（ジシラン）、ＤＣＳ（ジクロロシラン）、ＨＣＤ（ヘキサクロロジシラン）等のアミノ基を含まないシラン系ガスが挙げられる。
エッチングガスは、臭素又はヨウ素を含有するガスであってよい。臭素を含有するガスとしては、例えばＢｒ２（臭素）、ＨＢｒ（臭化水素）が挙げられる。ヨウ素を含有するガスとしては、例えばＩ２（ヨウ素）、ＨＩ（ヨウ化水素）が挙げられる。
パージガスは、不活性ガスであってよい。不活性ガスとしては、例えばＮ２（窒素）、Ａｒ（アルゴン）が挙げられる。
また、マニホールド５４の上部の側壁であって、支持部６０の上方には、ガス出口８２が形成されており、内管４４と外管４６との間の空間部８４を介して開口部５２より排出される内管４４内のガスを排気できるようになっている。ガス出口８２には、排気手段４１が設けられる。排気手段４１は、ガス出口８２に接続された排気通路８６を有しており、排気通路８６には、圧力調整弁８８及び真空ポンプ９０が順次介設されて、処理容器３４内を真空引きできるようになっている。
外管４６の外周側には、外管４６を覆うように円筒形状の加熱手段４２が設けられている。加熱手段４２は、処理容器３４内に収容されるウエハＷを加熱する。
このように形成された基板処理装置１の全体の動作は、例えばコンピュータ等の制御手段１１０により制御される。また、基板処理装置１の全体の動作を行うコンピュータのプログラムは、記憶媒体１１２に記憶されている。記憶媒体１１２は、例えばフレキシブルディスク、コンパクトディスク、ハードディスク、フラッシュメモリ、ＤＶＤ等であってよい。
〔シリコン膜の成膜方法〕
本発明の実施形態に係るシリコン膜の成膜方法について説明する。図３は、本発明の実施形態に係るシリコン膜の成膜方法の一例を示すフローチャートである。
本発明の実施形態に係るシリコン膜の成膜方法は、下地の上に所望の膜厚よりも厚い膜厚のシリコン膜を成膜する成膜工程Ｓ１と、シリコン膜に臭素又はヨウ素を含有するエッチングガスを供給してシリコン膜の膜厚を減ずるエッチング工程Ｓ２とを有する。本発明の実施形態では、まず、所定間隔を有して多数枚のウエハＷを保持したウエハボート３８を処理容器３４内に搬入する。次いで、同一の処理室である処理容器３４内において真空雰囲気下で成膜工程Ｓ１及びエッチング工程Ｓ２を連続して行うことで、ウエハＷ上に所望の膜厚のシリコン膜を成膜する。また、各工程間において、処理容器３４内のガスを置換するパージ工程を行ってもよい。次いで、処理容器３４内からシリコン膜が成膜されたウエハＷを保持したウエハボート３８を搬出する。なお、成膜工程Ｓ１及びエッチング工程Ｓ２は、異なる処理室で行ってもよい。
成膜工程Ｓ１は、下地の上に成膜ガスを供給して所望の膜厚よりも厚い膜厚のシリコン膜を成膜する工程である。成膜工程Ｓ１において成膜するシリコン膜の膜厚は、ピンホールが生じない膜厚のシリコン膜であることが好ましく、シリコン膜の成膜条件に応じて選択される。例えば、膜厚が２５Å以下の場合にシリコン膜にピンホールが生じる成膜条件の場合、成膜工程Ｓ１では、下地の上に２５Åよりも厚い膜厚のシリコン膜を成膜することが好ましく、例えば２５Åよりも５Å厚い３０Åの膜厚のシリコン膜を成膜することが好ましい。すなわち、ピンホール限界よりも５Å以上厚く成膜することが望ましい。
成膜工程Ｓ１は、例えば下地にアミノシラン系ガスを供給して下地の表面にシード層を形成するシード層形成ステップと、シード層にアミノ基を含まないシラン系ガスを供給してシード層の上にシリコン膜を成膜するシリコン膜成膜ステップとを有する工程であってよい。また、シード層形成ステップとシリコン膜成膜ステップとの間に、シード層にシリコン膜成膜ステップで用いられるシラン系ガスよりも高次のシラン系ガスを供給する第２のシリコン膜成膜ステップを有していてもよい。また、各工程間において、処理容器３４内のガスを置換するパージ工程を有していてもよい。
エッチング工程Ｓ２は、シリコン膜に臭素又はヨウ素を含有するエッチングガスを供給してシリコン膜の膜厚を減ずることで、シリコン膜の膜厚を所望の膜厚に調整する工程である。このとき、臭素又はヨウ素を含有するエッチングガスを用いたシリコン膜のエッチングは、シリコン膜の表面のラフネスを悪化させず、且つコンフォーマルなエッチングになるため、表面積が大きい凹凸パターンであっても制御性よくエッチングすることができる。また、エッチング工程Ｓ２は、生産性の観点から、成膜工程Ｓ１よりも高い温度で行うことが好ましい。
パージ工程は、処理容器３４内のガスを置換する工程である。パージ工程では、処理容器３４内にガスノズル８０からパージガスを導入し、処理容器３４内に残存する成膜ガスやエッチングガスをパージガスに置換する。
以上に説明したように、本発明の実施形態に係るシリコン膜の成膜方法は、まず、下地の上に所望の膜厚よりも厚い膜厚のシリコン膜を成膜する。これにより、所望の膜厚のシリコン膜よりもピンホールが少ないシリコン膜を成膜できる。次いで、シリコン膜に臭素又はヨウ素を含有するエッチングガスを供給してシリコン膜の膜厚を減ずることで、シリコン膜の膜厚を所望の膜厚に調整する。これにより、シリコン膜の表面のラフネスを悪化させず、且つコンフォーマルなエッチングになるため、表面積が大きい凹凸パターンであっても制御性よくエッチングすることができる。その結果、表面平滑性に優れた極薄膜のシリコン膜を形成することができる。
〔実施例１〕
本発明の実施形態に係るシリコン膜の成膜方法の作用・効果を確認した実施例１について説明する。
＜サンプル＞
実施例１において作製したサンプルについて説明する。
（サンプル１Ａ～１Ｆ）
酸化膜が形成されたシリコン基板の上に膜厚が５０Åのシリコン膜を成膜した後（成膜工程Ｓ１）、シリコン膜をエッチバックし（エッチング工程Ｓ２）、膜厚が１９Å、２０Å、２１Å、２３Å、２５Å、２６Åのシリコン膜を形成した。シリコン基板及び酸化膜は下地の一例であり、シリコン膜はピンホールの有無を評価する対象の膜の一例である。膜厚が１９Å、２０Å、２１Å、２３Å、２５Å、２６Åのシリコン膜が形成されたシリコン基板を、それぞれサンプル１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆとした。また、成膜工程Ｓ１及びエッチング工程Ｓ２におけるプロセス条件は以下の通りである。
・成膜工程Ｓ１（シード層形成ステップ）
基板温度：３８０℃
処理容器３４内の圧力：１．０Ｔｏｒｒ（１３３．３Ｐａ）
ガス：ＤＩＰＡＳ
・成膜工程Ｓ１（シリコン膜成膜ステップ）
基板温度：４７０℃
処理容器３４内の圧力：３．０Ｔｏｒｒ（３９９．９Ｐａ）
ガス：ＤＣＳ／ＳｉＨ４
・エッチング工程Ｓ２
基板温度：５５０℃
処理容器３４内の圧力：２０～８０Ｔｏｒｒ（２６６６～１０６６６Ｐａ）
ガス：ＨＢｒ
（サンプル２Ａ～２Ｇ）
酸化膜が形成されたシリコン基板の上に膜厚が２５Å、２７．７Å、３３．７Å、３４．８Å、３９．５Å、４２．８Å、５４．７Åのシリコン膜を成膜した。膜厚が２５Å、２７．７Å、３３．７Å、３４．８Å、３９．５Å、４２．８Å、５４．７Åのシリコン膜が形成されたシリコン基板を、それぞれサンプル２Ａ、２Ｂ、２Ｃ、２Ｄ、２Ｅ、２Ｆ、２Ｇとした。なお、成膜工程Ｓ１におけるプロセス条件はサンプル１Ａ～１Ｆ１と同様である。
（サンプル３Ａ）
酸化膜が形成されたシリコン基板の上に膜厚が５０Åのシリコン膜を成膜した後（成膜工程Ｓ１）、シリコン膜をエッチバックし（エッチング工程Ｓ２）、膜厚が１５Åのシリコン膜を形成し、サンプル３Ａとした。なお、成膜工程Ｓ１及びエッチング工程Ｓ２におけるプロセス条件は以下の通りである。
・成膜工程Ｓ１（シード層形成ステップ）
基板温度：３８０℃
処理容器３４内の圧力：１．０Ｔｏｒｒ（１３３．３Ｐａ）
ガス：ＤＩＰＡＳ
・成膜工程Ｓ１（第２のシリコン膜成膜ステップ）
基板温度：３８０℃
処理容器３４内の圧力：１．０Ｔｏｒｒ（１３３．３Ｐａ）
ガス：Ｓｉ２Ｈ６
・成膜工程Ｓ１（シリコン膜成膜ステップ）
基板温度：４７０℃
処理容器３４内の圧力：３．０Ｔｏｒｒ（３９９．９Ｐａ）
ガス：ＤＣＳ／ＳｉＨ４
・エッチング工程Ｓ２
基板温度：５５０℃
処理容器３４内の圧力：２０～８０Ｔｏｒｒ（２６６６～１０６６６Ｐａ）
ガス：ＨＢｒ
（サンプル４Ａ）
酸化膜が形成されたシリコン基板の上に膜厚が１５Åのシリコン膜を成膜し、サンプル４Ａとした。なお、成膜工程Ｓ１におけるプロセス条件はサンプル３Ａと同様である。
＜評価方法＞
シリコン膜の表面のピンホールの有無の評価方法について説明する。図４は、ピンホールの有無の評価方法の説明図である。図４（ａ）はシリコン基板の上に酸化膜及びシリコン膜を成膜したサンプルの概略断面及び走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）による表面画像を示す。図４（ｂ）は図４（ａ）のサンプルを０．５ｗｔ％のＤＨＦ（希フッ酸）に１０分間を浸したサンプルの概略断面及び表面ＳＥＭ像を示す。図４（ｃ）は図４（ｂ）のサンプルを３３℃に調温した２．５％のＴＭＡＨ（水酸化テトラメチルアンモニウム）に浸したサンプルの概略断面及び表面ＳＥＭ像を示す。
まず、図４（ａ）に示されるように、シリコン基板２０１の上に酸化膜２０２及びシリコン膜２０３が成膜されたサンプル１Ａ～１Ｆ、２Ａ～２Ｇ、３Ａ、４Ａを用意する。このとき、図４（ａ）に示されるように、シリコン膜２０３にピンホール２０４が生じている場合であっても、ピンホール２０４のサイズが微小であるため表面ＳＥＭ像でピンホール２０４の有無を評価することは困難である。
次いで、図４（ｂ）に示されるように、シリコン基板２０１を０．５ｗｔ％のＤＨＦに１０分間を浸す。このとき、ＤＨＦはシリコン膜をほとんどエッチングしないが、酸化膜をエッチングする性質を有するので、シリコン膜２０３がエッチングマスクとして機能し、シリコン膜２０３に生じたピンホール２０４を介して酸化膜２０２の一部がエッチングされる。これにより、酸化膜２０２の表面に、平面視でシリコン膜２０３に生じたピンホール２０４よりも大きな径を有する凹部２０５が形成される。
次いで、図４（ｃ）に示されるように、シリコン基板２０１を３３℃に調温した２．５％のＴＭＡＨに浸す。このとき、ＴＭＡＨはシリコン膜／酸化膜選択比が高いので、シリコン膜２０３がエッチングされて除去され、酸化膜２０２が残存する。これにより、シリコン膜２０３に生じたピンホール２０４と対応する位置に凹部２０５が形成された酸化膜２０２が表面に露出する。
次いで、図４（ｃ）で得られたサンプルの表面をＳＥＭにより観察し、表面ＳＥＭ像を取得する。また、画像解析ソフトウェアを用いて表面ＳＥＭ像上のピンホールを検出し、ピンホール数を計測する。なお、画像解析ソフトウェアとしては、種々のソフトウェアを利用可能である。これにより、ピンホールの有無及びピンホール数を明瞭に確認できる。
＜評価結果１＞
サンプル１Ｂ及びサンプル２Ａについて、前述の評価方法により、シリコン膜の表面のピンホールの有無を評価した。図５及び図６は酸化膜の表面ＳＥＭ像を示す図であり、それぞれサンプル１Ｂ及びサンプル２Ａの酸化膜の表面ＳＥＭ像を示す。
サンプル１Ｂではピンホールが生じていなかったのに対し（図５参照）、サンプル２Ａでは多数のピンホールが生じていた（図６参照）。この結果から、成膜工程Ｓ１の後にエッチング工程Ｓ２を実施することで、シリコン膜の表面にピンホールが発生することを防止し、表面平滑性に優れた極薄膜のシリコン膜を形成できると考えられる。
＜評価結果２＞
サンプル３Ａ及びサンプル４Ａについて、前述の評価方法により、シリコン膜の表面のピンホールの有無を評価した。図７及び図８は酸化膜の表面ＳＥＭ像を示す図であり、それぞれサンプル３Ａ及びサンプル４Ａの酸化膜の表面ＳＥＭ像を示す。
サンプル３Ａではピンホールが生じていなかったのに対し（図７参照）、サンプル４Ａでは多数のピンホールが生じていた（図８参照）。この結果から、成膜工程Ｓ１の後にエッチング工程Ｓ２を実施することで、シリコン膜の表面にピンホールが発生することを防止し、表面平滑性に優れた極薄膜のシリコン膜を形成できると考えられる。
＜評価結果３＞
サンプル１Ａ～１Ｆ及びサンプル２Ａ～２Ｇについて、前述の評価方法により、シリコン膜の表面のピンホール数を評価した。図９は、シリコン膜の膜厚とピンホール数との関係を示す図である。図９中、横軸はシリコン膜の膜厚（Å）を示し、縦軸はシリコン膜の表面のピンホール数（個）（観察エリア：約１．２μｍ×０．９μｍ）を示す。また、図９中、丸印はサンプル１Ａ～１Ｆを示し、三角印はサンプル２Ａ～２Ｇを示す。
図９の丸印で示されるサンプル１Ａ～１Ｆでは、膜厚が１９Åの場合に１個のピンホールが生じていたが、膜厚が２０Å、２１Å、２３Å、２５Å、２６Åの場合にはピンホールが全く生じていなかった。一方、図９の三角印で示されるサンプル２Ａ～２Ｇでは、膜厚が３４．８Å、３９．５Å、４２．８Å、５４．７Åの場合にはピンホールは生じていなかったが、膜厚が２５Å、２７．７Å、３３．７Åの場合にはそれぞれ４１０個、２２４個、９個のピンホールが生じていた。これらの結果から、成膜工程Ｓ１の後にエッチング工程Ｓ２を実施することで、シリコン膜の表面にピンホールが発生することを防止し、表面平滑性に優れた極薄膜のシリコン膜を形成できると考えられる。
〔実施例２〕
実施例２では、エッチングガスの一例であるＨＢｒを用いた場合に得られるシリコン膜の断面形状及び表面形状について、ＳＥＭ及び原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope）により評価した。また、比較のために、エッチングガスとして塩素（Ｃｌ２）を用いた場合に得られるシリコン膜の断面形状及び表面形状についても同様に評価した。
まず、表面にラインアンドスペース（Ｌ＆Ｓ）パターンが形成されたシリコン基板の凹凸形状に沿ってシリコン酸化膜を形成した。続いて、シリコン酸化膜にアミノシラン系ガスであるＤＩＰＡＳを供給して第１シード層を形成し、第１シード層にＳｉ２Ｈ６を供給して第２シード層を形成した。続いて、第２シード層にＳｉＨ４を供給してＬ＆Ｓパターンに対してコンフォーマルにアモルファスシリコン（ａ－Ｓｉ）膜を形成した。続いて、ａ－Ｓｉ膜に対して、エッチングガスとしてＣｌ２又はＨＢｒを供給してａ－Ｓｉ膜の膜厚を減じた。なお、第１シード層、第２シード層、及びａ－Ｓｉ膜の合計の膜厚は約２５ｎｍであった。また、Ｃｌ２を用いたエッチングでは処理容器３４内の圧力を３．０Ｔｏｒｒ（３９９．９Ｐａ）、基板温度を３２５℃とし、ＨＢｒを用いたエッチングでは処理容器３４内の圧力を２０Ｔｏｒｒ（２６６６Ｐａ）、基板温度を５５０℃とした。
次に、作製したサンプルの断面形状をＳＥＭにより評価した。
図１０はＬ＆Ｓパターンの断面形状を示す図であり、図１０（ａ）はＨＢｒを用いてａ－Ｓｉ膜をエッチングしたサンプルの断面形状を示し、図１０（ｂ）はＣｌ２を用いてａ－Ｓｉ膜をエッチングしたサンプルの断面形状を示す。なお、シリコン基板とａ－Ｓｉ膜との間に形成されたシリコン酸化膜はａ－Ｓｉ膜に対して非常に薄い膜であるため、図１０（ａ）及び図１０（ｂ）に示される図では確認できなかった。
図１０（ａ）に示されるように、ＨＢｒを用いてａ－Ｓｉ膜をエッチングした場合、シリコン基板のＬ＆Ｓパターンに対してコンフォーマルに成膜されたａ－Ｓｉ膜がコンフォーマルにエッチングされていることが分かる。言い換えると、Ｌ＆Ｓパターンのライン側壁の上部に残存するａ－Ｓｉ膜の膜厚Ｔｔｏｐと、Ｌ＆Ｓパターンのライン側壁の下部に残存するａ－Ｓｉ膜の膜厚Ｔｂｔｍとがほとんど同じであり、Ｌ＆Ｓパターンのスペースの断面形状が略Ｕ字状であることが分かる。
一方、図１０（ｂ）に示されるように、Ｃｌ２を用いてａ－Ｓｉ膜をエッチングした場合、シリコン基板のＬ＆Ｓパターンに対してコンフォーマルに成膜されたａ－ｓｉ膜がＬ＆Ｓパターンのライン側壁の下部よりも上部で多くエッチングされていることが分かる。言い換えると、Ｌ＆Ｓパターンのライン側壁の上部に残存するａ－Ｓｉ膜の膜厚Ｔｔｏｐが、Ｌ＆Ｓパターンのライン側壁の下部に残存するａ－Ｓｉ膜の膜厚Ｔｂｔｍよりも薄くなり、Ｌ＆Ｓパターンのスペースの断面形状が略Ｖ字状であることが分かる。
以上のことから、ＨＢｒを用いてａ－Ｓｉ膜をエッチングすることで、凹凸形状に対してコンフォーマルに成膜されたａ－Ｓｉ膜をコンフォーマルにエッチングできると言える。
次に、作製したサンプルの表面形状をＡＦＭにより評価した。
ＡＦＭによる評価の結果、ａ－Ｓｉ膜をエッチングする前のＬ＆Ｓパターンのライン表面での表面粗さＲａは０．２８９であった。また、ＨＢｒを用いてａ－Ｓｉ膜をエッチングした場合、Ｌ＆Ｓパターンのライン表面の表面粗さＲａは０．２４４であり、ａ－Ｓｉ膜をエッチングする前よりも平滑な表面が得られた。一方、Ｃｌ２を用いてａ－Ｓｉ膜をエッチングした場合、Ｌ＆Ｓパターンのライン表面の表面粗さＲａは０．３４２であり、ａ－Ｓｉ膜をエッチングする前よりも表面粗さＲａが大きい値となった。
以上のことから、ＨＢｒを用いてａ－Ｓｉ膜をエッチングすることで、表面平滑性に優れたａ－Ｓｉ膜を形成できると言える。
〔実施例３〕
実施例３では、エッチングガスの一例であるＨＢｒのａ－Ｓｉ膜に対するエッチング速度の温度依存性について評価した。また、比較のために、Ｃｌ２のａ－Ｓｉ膜に対するエッチング速度の温度依存性についても評価した。
図１１は、ａ－Ｓｉ膜に対するエッチングガスのエッチング速度の温度依存性を示す図である。図１１では、エッチング温度（℃）を横軸に示し、エッチング速度（Å／ｍｉｎ）を縦軸に示す。また、図１１において、一般的なａ－Ｓｉ膜の成膜温度帯を実線で囲んだ範囲として示す。
図１１に示されるように、ＨＢｒをエッチングガスとした場合、一般的に用いられる温度（例えば３８０℃～５３０℃）でａ-Ｓｉ膜を成膜した後、ａ－Ｓｉ膜の成膜温度と同程度又はやや高い温度でａ－Ｓｉ膜のエッチングを行うことができる。そのため、ａ－Ｓｉ膜のエッチングを行う前の温度安定化にほとんど時間を要さない。
一方、Ｃｌ２をエッチングガスとした場合、一般的に用いられる温度でａ－Ｓｉ膜を成膜した後にエッチングを行うと、ａ－Ｓｉ膜を成膜した後、エッチングにより減ずるａ－Ｓｉ膜の膜厚を制御できる温度（例えば３５０℃以下）まで温度を下げる必要がある。そのため、ａ－Ｓｉ膜のエッチングを行う前の温度安定化に要する時間が長くなる。
以上のことから、ａ－Ｓｉ膜をエッチングする場合、エッチングガスとしてＨＢｒを用いることで、ａ－Ｓｉ膜のエッチングを行う前の温度安定化に要する時間を短縮でき、生産性が向上する。
以上、本発明を実施するための形態について説明したが、上記内容は、発明の内容を限定するものではなく、本発明の範囲内で種々の変形及び改良が可能である。
上記の実施形態では、基板処理装置として、一度に複数のウエハに対して処理を行うバッチ式の縦型熱処理装置を例に挙げて説明したが、本発明はこれに限定されない。例えば、ウエハを１枚ずつ処理する枚葉式の装置であってもよい。また、例えば処理容器内の回転テーブルの上に配置した複数のウエハを回転テーブルにより公転させ、原料ガスが供給される領域と、原料ガスと反応する反応ガスが供給される領域とを順番に通過させてウエハの表面に成膜するセミバッチ式の装置であってもよい。
２０１ シリコン基板
２０２ 酸化膜
２０３ シリコン膜
２０４ ピンホール
２０５ 凹部

Claims (6)

  1. 凹凸が形成された下地の上にピンホールが生じない膜厚のアモルファスシリコン膜を成膜する成膜工程と、
    前記アモルファスシリコン膜に少なくともＢｒ ２ ガス、ＨＢｒガス、Ｉ ２ ガス、ＨＩガスのいずれかを含むエッチングガスを供給して前記アモルファスシリコン膜の膜厚を減ずるエッチング工程と、
    を有し、
    前記成膜工程は、前記下地の前記凹凸に対してコンフォーマルに前記アモルファスシリコン膜を成膜し、
    前記エッチング工程は、前記下地の前記凹凸に成膜された前記アモルファスシリコン膜をコンフォーマルにエッチングする、
    シリコン膜の成膜方法。
  2. 前記成膜工程は、
    前記下地にアミノシラン系ガスを供給して前記下地の表面にシード層を形成するシード層形成ステップと、
    前記シード層にアミノ基を含まないシラン系ガスを供給して前記シード層の上にアモルファスシリコン膜を成膜するシリコン膜成膜ステップと、
    を有する、
    請求項１に記載のシリコン膜の成膜方法。
  3. 前記シード層形成ステップと前記シリコン膜成膜ステップとの間に、前記シード層に前記シリコン膜成膜ステップで用いられる前記シラン系ガスよりも高次のシラン系ガスを供給する第２のシリコン膜成膜ステップを有する、
    請求項２に記載のシリコン膜の成膜方法。
  4. 前記成膜工程と前記エッチング工程とは、同一の処理室内で連続して行われる、
    請求項１乃至３のいずれか一項に記載のシリコン膜の成膜方法。
  5. 前記エッチング工程は、前記成膜工程よりも高い温度で行われる、
    請求項１乃至４のいずれか一項に記載のシリコン膜の成膜方法。
  6. 凹凸が形成された基板を収容する処理容器と、
    前記処理容器内へ成膜ガス及びエッチングガスを導入するガス供給手段と、
    前記基板の上にピンホールが生じない膜厚のアモルファスシリコン膜を成膜する成膜工程と、前記アモルファスシリコン膜に少なくともＢｒ ２ ガス、ＨＢｒガス、Ｉ ２ ガス、ＨＩガスのいずれかを含むエッチングガスを供給して前記アモルファスシリコン膜の膜厚を減ずるエッチング工程と、を実行するように制御する制御手段と、
    を備え、
    前記成膜工程は、前記基板の前記凹凸に対してコンフォーマルに前記アモルファスシリコン膜を成膜し、
    前記エッチング工程は、前記基板の前記凹凸に成膜された前記アモルファスシリコン膜をコンフォーマルにエッチングする、
    基板処理装置。
JP2018038719A 2018-03-05 2018-03-05 シリコン膜の成膜方法及び基板処理装置 Active JP7058520B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018038719A JP7058520B2 (ja) 2018-03-05 2018-03-05 シリコン膜の成膜方法及び基板処理装置
CN201910142632.4A CN110233096B (zh) 2018-03-05 2019-02-26 硅膜的成膜方法和基板处理装置
KR1020190023592A KR102490920B1 (ko) 2018-03-05 2019-02-28 실리콘막의 성막 방법 및 기판 처리 장치
US16/291,485 US10892162B2 (en) 2018-03-05 2019-03-04 Silicon film forming method and substrate processing apparatus
US17/111,867 US11600490B2 (en) 2018-03-05 2020-12-04 Silicon film forming method and substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018038719A JP7058520B2 (ja) 2018-03-05 2018-03-05 シリコン膜の成膜方法及び基板処理装置

Publications (2)

Publication Number Publication Date
JP2019153715A JP2019153715A (ja) 2019-09-12
JP7058520B2 true JP7058520B2 (ja) 2022-04-22

Family

ID=67768200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018038719A Active JP7058520B2 (ja) 2018-03-05 2018-03-05 シリコン膜の成膜方法及び基板処理装置

Country Status (4)

Country Link
US (2) US10892162B2 (ja)
JP (1) JP7058520B2 (ja)
KR (1) KR102490920B1 (ja)
CN (1) CN110233096B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021096155A1 (ko) * 2019-11-11 2021-05-20 주식회사 동진쎄미켐 원자층 증착 및 기상 증착용 기판 표면 개질제 및 이를 이용한 기판 표면의 개질 방법
JP7386732B2 (ja) * 2020-03-06 2023-11-27 東京エレクトロン株式会社 成膜方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013026513A (ja) 2011-07-22 2013-02-04 Tokyo Electron Ltd アモルファスシリコン膜の成膜方法および成膜装置
JP2017162851A (ja) 2016-03-07 2017-09-14 東京エレクトロン株式会社 凹部内の結晶成長方法および処理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5733820A (en) * 1995-04-27 1998-03-31 Sharp Kabushiki Kaisha Dry etching method
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
US7195992B2 (en) * 2003-10-07 2007-03-27 Sandisk 3D Llc Method of uniform seeding to control grain and defect density of crystallized silicon for use in sub-micron thin film transistors
JP5710267B2 (ja) * 2007-12-21 2015-04-30 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ シリコン構造体の製造及びプロファイル制御を伴うシリコンディープエッチング
JP5793398B2 (ja) * 2011-10-28 2015-10-14 東京エレクトロン株式会社 シード層の形成方法及びシリコン含有薄膜の成膜方法
JP5947710B2 (ja) * 2012-12-27 2016-07-06 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置
JP5925673B2 (ja) 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
JP6082712B2 (ja) * 2013-07-31 2017-02-15 東京エレクトロン株式会社 シリコン膜の成膜方法および薄膜の成膜方法
JP6210039B2 (ja) * 2014-09-24 2017-10-11 セントラル硝子株式会社 付着物の除去方法及びドライエッチング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013026513A (ja) 2011-07-22 2013-02-04 Tokyo Electron Ltd アモルファスシリコン膜の成膜方法および成膜装置
JP2017162851A (ja) 2016-03-07 2017-09-14 東京エレクトロン株式会社 凹部内の結晶成長方法および処理装置

Also Published As

Publication number Publication date
US11600490B2 (en) 2023-03-07
US20190272995A1 (en) 2019-09-05
US10892162B2 (en) 2021-01-12
JP2019153715A (ja) 2019-09-12
US20210090887A1 (en) 2021-03-25
CN110233096A (zh) 2019-09-13
KR102490920B1 (ko) 2023-01-25
CN110233096B (zh) 2023-11-24
KR20190105512A (ko) 2019-09-17

Similar Documents

Publication Publication Date Title
TWI819348B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
US8753984B2 (en) Method and apparatus for forming silicon nitride film
KR102368311B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
TW201936970A (zh) 用於氮化矽薄膜的處理
JP5682290B2 (ja) 炭素含有薄膜のスリミング方法及び酸化装置
US20220277955A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2011014872A (ja) アモルファスカーボン膜の形成方法および形成装置
JP2018157095A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US11600490B2 (en) Silicon film forming method and substrate processing apparatus
US11101131B2 (en) Film forming method and film forming apparatus
KR102582447B1 (ko) 성막 방법 및 성막 장치
JP2013093525A (ja) 成膜装置及びその運用方法
JP7018849B2 (ja) 成膜方法及び成膜装置
JP2019197872A (ja) 半導体膜の形成方法及び成膜装置
JP7186909B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7572124B2 (ja) 成膜方法
JP7305013B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7135190B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7110468B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法。
JP5276743B2 (ja) アモルファスカーボン膜の形成方法および形成装置
JP2022186306A (ja) 成膜方法及び成膜装置
JP7313402B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及びエッチング方法
JP7149890B2 (ja) 成膜方法及び成膜装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200923

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220412

R150 Certificate of patent or registration of utility model

Ref document number: 7058520

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150