[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6938568B2 - 半導体光デバイスの製造方法及び半導体光デバイス - Google Patents

半導体光デバイスの製造方法及び半導体光デバイス Download PDF

Info

Publication number
JP6938568B2
JP6938568B2 JP2019115631A JP2019115631A JP6938568B2 JP 6938568 B2 JP6938568 B2 JP 6938568B2 JP 2019115631 A JP2019115631 A JP 2019115631A JP 2019115631 A JP2019115631 A JP 2019115631A JP 6938568 B2 JP6938568 B2 JP 6938568B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
optical device
inas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019115631A
Other languages
English (en)
Other versions
JP2021002593A (ja
Inventor
嘉孝 門脇
嘉孝 門脇
田中 治
治 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Priority to JP2019115631A priority Critical patent/JP6938568B2/ja
Priority to US17/596,587 priority patent/US20220367749A1/en
Priority to PCT/JP2020/023653 priority patent/WO2020255976A1/ja
Priority to CN202080039758.XA priority patent/CN113994487A/zh
Priority to TW109120631A priority patent/TWI755761B/zh
Priority to TW110138881A priority patent/TWI766814B/zh
Publication of JP2021002593A publication Critical patent/JP2021002593A/ja
Priority to JP2021092439A priority patent/JP2021129119A/ja
Application granted granted Critical
Publication of JP6938568B2 publication Critical patent/JP6938568B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、半導体光デバイスの製造方法及び半導体光デバイスに関する。
従来、波長1700nm以上の中赤外領域を発光波長とする中赤外発光の半導体発光素子及び、当該中赤外領域を検出波長とする中赤外領域の半導体受光素子などの、中赤外領域を発光又は受光する半導体受光素子が知られている。例えば、中赤外発光の半導体発光素子は、センサー、ガス分析などの用途で、幅広く用いられている。
このような半導体光デバイスの受発光波長を、1.7μm〜12μmの中赤外領域とする場合、格子定数の小さいものから順に、GaAs、InP、InAs、GaSb、InSbなどの化合物基板を成長用基板として用い、それら化合物の混晶の組み合わせを成長用基板上にエピタキシャル成長して構成することが一般的である。これら化合物基板の中でも、InAs、GaSb、InSb化合物基板は、1.7μm〜12μmの中赤外領域となる発光層の格子定数と近くなる。そのため、中赤外領域の半導体光デバイス用の成長用基板としては、InAs、GaSb、InSbを用いることが好ましいと考えられてきた。
例えば、特許文献1には、例えばInAs基板上にInSbP層を形成した後、InAsSbP活性層を形成している。特許文献1では、2.6〜4.7μmの波長に対して導電性のInAs基板をそのまま発光素子に使用している。
また、特許文献2には、InP基板上にGaSb層と、InGaAsSb系の多重量子井戸層を形成して受光素子とすることが記載されている。そして、GaSb層には自由キャリアの影響での光吸収があることと、InP基板は、波長3μm〜12μmの光に透明であることが記載されている。
また、特許文献3には、成長用の半絶縁性GaAs基板上に形成された、動作波長1μm以上の直列接続型光デバイスが開示されている。
特表2015−534270号公報 特開2012−256826号公報 特開2010−238999号公報
近年、発光素子の効率及び受光素子の感度などの半導体光デバイスの特性のさらなる向上が求められている。ここで、特許文献1〜3に記載されるいずれの技術においても、成長用基板が半導体光デバイスの支持基板としてそのまま用いられる。しかしこの場合、絶縁材料及び導電材料を含む配電部を支持基板と半導体層との間に設けて半導体光デバイスの特性を改善する手法を適用することは困難である。そこで本発明者らは、成長用基板上にエピタキシャル成長させて形成した半導体積層体上に配電部を設け、当該半導体積層体及び配電部を、成長用基板とは異なる支持基板と貼合せ、その後に成長用基板を除去する手法(以下、「接合法」)の適用を試みた。中赤外領域を動作波長とする半導体光デバイスを作製するためには、In並びにAs及びSbを少なくとも含むInAsSbP系III−V族化合物半導体を成長用基板上にエピタキシャル成長することが一般的である。Sbを少なくとも含むInAsSbP系III−V族化合物半導体を用いる場合、特許文献2,3のようにInP基板又はGaAs基板を成長用基板として用いることは選択肢の一つである。しかしながら、成長用基板上に形成する半導体層との格子定数差を鑑みると、これらの成長用基板では半導体層の結晶性の悪化が懸念される。そのため、InAs基板を成長用基板として用いることを本発明者らは想起した。しかしながら、InAs基板を成長用基板として用いつつ、配電部を半導体積層体上に形成するために接合法を適用する場合、InAs基板を除去する必要があるところ、InAs基板上に成長させた半導体積層体をエッチングすることなく、製造プロセスとして過度に複雑な工程を経ずにInAs基板を除去することは困難であることが本発明者らの実験により確認された。配電部を設けるために接合法を用いて、In並びにAs及びSbを少なくとも含む半導体層を備える半導体光デバイスの特性改善を実現するためには、InAs基板の除去技術の確立が必要であることを、本発明者らは新たな課題として想到した。接合法においてInAs基板を適切に除去することができれば、配電部を配置できるため、InAsSbP系III−V族化合物半導体を備える半導体光デバイスの特性改善は十分に見込まれる。
そこで本発明は、In並びにAs及びSbを少なくとも含む半導体層を備える半導体光デバイスの光デバイス特性を改善することのできる、半導体光デバイスの製造方法を提供することを目的とする。さらに本発明は、この製造方法により製造される半導体光デバイスの提供を目的とする。
本発明者は、上記課題を解決する方途について鋭意検討し、接合法を用いる際にInAs成長用基板上に設けた半導体積層体をエッチングすることなく、製造プロセスとして過度に複雑な工程を経ずにInAs成長用基板を除去することのできるエッチングストップ層を見出し、本発明を完成するに至った。すなわち、本発明の要旨構成は以下のとおりである。
(1)InAs成長用基板上に、Ga及びSbを少なくとも含むGaAsSb系III−V族化合物半導体からなるエッチングストップ層を形成する第1工程と、
前記エッチングストップ層上に、In及びAsを少なくとも含むInAsSbP系III−V族化合物半導体からなる層を複数層積層した半導体積層体を形成する第2工程と、
前記半導体積層体上に、貫通孔を具える透明絶縁層及び前記貫通孔に設けられたオーミック電極部を備える配電部を形成する第3工程と、
前記半導体積層体及び前記配電部を、少なくとも金属接合層を介して支持基板と接合する第4工程と、
前記InAs成長用基板を除去する第5工程と、を有し、
前記半導体積層体における少なくとも一つの前記層のInAsSbP系III−V族化合物半導体は、In並びにAs及びSbを少なくとも含むことを特徴とする半導体光デバイスの製造方法。
(2)前記エッチングストップ層を構成するGaAsSb系III−V族化合物半導体がGa並びにAs及びSbを少なくとも含む、前記(1)に記載の半導体光デバイスの製造方法。
(3)前記エッチングストップ層が超格子積層体を備え、
前記超格子積層体はGa並びにAs及びSbを含む層を備える、前記(1)に記載の半導体光デバイスの製造方法。
(4)前記半導体積層体は、n型クラッド層と、活性層と、p型クラッド層とをこの順に備える、前記(1)〜(3)に記載の半導体光デバイスの製造方法。
(5)前記半導体積層体がダブルヘテロ構造を具え、前記活性層を構成するInAsSbP系III−V族化合物半導体がIn並びにAs及びSbを少なくとも含む、前記(4)に記載の半導体光デバイスの製造方法。
(6)前記半導体積層体が障壁層及び井戸層を備える量子井戸構造を具え、前記障壁層を構成するInAsSbP系III−V族化合物半導体がIn並びにAs及びSbを少なくとも含む、前記(4)に記載の半導体光デバイスの製造方法。
(7)前記半導体光デバイスの動作波長が3.4μm以上である、前記(1)〜(6)のいずれかに記載の半導体光デバイスの製造方法。
(8)支持基板と、
前記支持基板の表面に設けられた金属接合層と、
前記金属接合層上の、貫通孔を具える透明絶縁層及び前記貫通孔に設けられたオーミック電極部を備える配電部と、
前記配電部上の、In及びAsを少なくとも含むInAsSbP系III−V族化合物半導体を複数層積層してなる半導体積層体と、を備えることを特徴とする半導体光デバイス。
(9)前記半導体積層体は、n型クラッド層と、活性層と、p型クラッド層とをこの順に含む、前記(8)に記載の半導体光デバイス。
(10)前記半導体積層体がダブルヘテロ構造を具え、前記活性層を構成するInAsSbP系III−V族化合物半導体がIn並びにAs及びSbを少なくとも含む、前記(9)に記載の半導体光デバイス。
(11)前記半導体積層体が障壁層及び井戸層を備える量子井戸構造を具え、前記障壁層を構成するInAsSbP系III−V族化合物半導体がIn並びにAs及びSbを少なくとも含む、前記(9)に記載の半導体光デバイス。
(12)前記半導体光デバイスの動作波長が3.4μm以上である、前記(8)〜(11)のいずれかに記載の半導体光デバイス。
本発明によれば、In並びにAs及びSbを少なくとも含む半導体層を備える半導体光デバイスの光デバイス特性を改善することのできる、半導体光デバイスの製造方法を提供することができる。さらに本発明は、この製造方法により製造される半導体光デバイスを提供することができる。
本発明による半導体光デバイスの製造方法の一実施形態を説明する断面模式図である。 図1に続く本発明による半導体光デバイスの製造方法の一実施形態を説明する断面模式図である。 図2に続く本発明による半導体光デバイスの製造方法の一実施形態を説明する断面模式図である。 図3に続く本発明による半導体光デバイスの製造方法の一実施形態を説明する断面模式図である。 図4Aに続く本発明による半導体光デバイスの製造方法の一実施形態を説明する断面模式図である。 図4Bに続く本発明による半導体光デバイスの製造方法の一実施形態を説明する断面模式図である。 図4Cに続く本発明による半導体光デバイスの製造方法の一実施形態を説明する断面模式図である。 図4Dに続く本発明による半導体光デバイスの製造方法の一実施形態を説明する断面模式図である。 図5に続く本発明による半導体光デバイスの製造方法の一実施形態を説明する断面模式図である。 図6に続く本発明による半導体光デバイスの製造方法の一実施形態を説明する断面模式図である。 図7Aに続く本発明による半導体光デバイスの製造方法の一実施形態による得られた半導体光デバイスの一例を説明する断面模式図である。 本発明による半導体光デバイスの製造方法における配電部の好適態様を説明する断面拡大模式図である。 本発明による半導体光デバイスの別の実施形態を説明する断面模式図である。 実施例1における配電部を作製した後のオーミック電極部の形状及び配置を示す平面模式図である。 実施例1における上部電極の形状及び配置を示す平面模式図である。
本発明に従う実施形態の説明に先立ち、以下の点について予め説明する。
<組成>
まず、本明細書において、III-V族化合物の組成比を明示せずに単に「AlInGaAsSbP」と表記する場合は、III族元素(Al,In,Gaの合計)と、V族元素(As,Sb,P)との化学組成比が1:1であり、かつ、III族元素であるAl、In及びGaの比率と、V族元素であるAs、Sb及びPの比率とがそれぞれ不定の、任意の化合物を意味するものとする。この場合、III族元素にAl、In及びGaのいずれか1つ又は2つの元素が含まれない場合を含み、また、V族元素にAs、Sb及びPのいずれか1つまたは2つが含まれない場合を含むものとする。ただし、具体的なIII族元素及びV族元素のいずれか一方又は両方を「少なくとも含む」と明示的に記載する場合、記載対象のIII族元素及びV族元素がそれぞれ0%超100%以下で含まれる。例えば、「In及びSbを少なくとも含む」AlInGaAsSbPには、In及びSbがそれぞれ0%超100%以下で含まれる。この場合、In及びSb以外のAl及びGa並びにAs及びPのそれぞれは含まれてもよいし、含まれなくてもよい。また、AlInGaAsSbP「系」III−V族化合物半導体には、任意のドーパントが含まれてもよい。なお、AlInGaAsSbPの各III−V族元素の成分組成比は、フォトルミネッセンス測定及びX線回折測定などによって測定することができる。
一方、「AlInGaAsSbP」の表記から具体的なIII族元素又はV族元素を除いて記載する場合には、対象のIII族元素又はV族元素は組成に含まれないものとする。例えば、「InAsSbP」と表記する場合、その組成は一般式:InAsxSbyz)により表され、Al及びGaは含まれない。なおこの場合、各元素の組成比については以下の関係が成立し、V族元素の組成比の合計が1となる。また、III族元素の組成比の合計も1である。
z=1−x−y,0≦x≦1,0≦y≦1,0≦z≦1
<p型、n型及びi型並びにドーパント濃度>
本明細書において、電気的にp型として機能する層をp型半導体層(「p型層」と略称する場合がある。)と称し、電気的にn型として機能する層をn型半導体層(「n型層」と略称する場合がある。)と称する。一方、Si、Zn、S、Sn、Mg等の特定の不純物を意図的には添加しておらず、電気的にp型又はn型として機能しない場合、「i型」又は「アンドープ」と言う。アンドープのIII−V族化合物半導体層には、製造過程における不可避的な不純物の混入はあってよい。具体的には、ドーパント濃度が低い(例えば7.6×1015atoms/cm3未満)場合、「アンドープ」であるとして、本明細書では取り扱うものとする。Si、Sn、S、Te、Mg、Zn等の不純物濃度の値は、SIMS分析によるものとする。なお、各半導体層の境界付近においてドーパント濃度の値は大きく変移するため、各層の膜厚方向の中央におけるドーパント濃度の値をドーパント濃度の値とする。
<各層の膜厚及び組成>
また、形成される各層の厚み全体は、走査型電子顕微鏡または透過型電子顕微鏡による断面観察により算出できる。さらに、各層の厚みのそれぞれは、透過型電子顕微鏡による成長層の断面観察から算出できる。また、超格子構造のように各層の厚みが小さい場合にはTEM−EDSを用いて厚みを測定することができる。なお、断面図において、所定の層が傾斜面を有する場合、その層の厚みは、当該層の直下層の平坦面からの最大高さを用いるものとする。
<実施形態における図面の対応関係>
本発明に従う半導体光デバイスの説明に先立ち、図1〜図7Bの関係について予め説明する。図1〜図7Bは、本発明による半導体光デバイス100の製造方法の一実施形態における各工程を説明する一連の模式断面図である。なお、図1〜5と図6〜図7Bとでは天地逆転している。また、図8は、配電部160を形成する工程(図4Cに対応)における配電部160の好適態様の拡大図である。なお、同一の、又は対応する構成要素には原則として同一の参照番号を付して、重複する説明を省略する。また、本発明に従う半導体光デバイスは、発光型と受光型の2つの実施形態に大きく区分される。発光型の半導体光デバイスはさらに、単一素子構造の半導体発光素子と、半導体発光素子が基板上に直列接続された半導体光アレイとを含み、図7Bの半導体光デバイス100は半導体発光素子の一態様であり、図9の半導体光デバイス200は半導体光アレイの一態様である。なお、各図において、説明の便宜上、基板及び各層の縦横の比率を実際の比率から誇張して示している。
続いて、本発明による半導体光デバイスの製造方法を説明する。本発明による半導体光デバイスの製造方法は、後記の第1工程と、第2工程と、第3工程と、第4工程と、第5工程と、少なくとも有する。
上記第1工程において、InAs成長用基板上に、Ga及びSbを少なくとも含むGaAsSb系III−V族化合物半導体からなるエッチングストップ層を形成する。上記第2工程において、前記エッチングストップ層上に、In及びAsを少なくとも含むInAsSbP系III−V族化合物半導体からなる層を複数層積層した半導体積層体を形成する。上記第3工程において、前記半導体積層体上に、貫通孔を具える透明絶縁層及び前記貫通孔に設けられたオーミック電極部を備える配電部を形成する。上記第4工程において、前記半導体積層体及び前記配電部を、少なくとも金属接合層を介して支持基板と接合する。上記第5工程において、前記InAs成長用基板を除去する。ここで、前記半導体積層体における少なくとも一つの前記層のInAsSbP系III−V族化合物半導体は、In並びにAs及びSbを少なくとも含む。
本発明では、先に述べたように、InAs成長用基板上にIn並びにAs及びSbを少なくとも含むInAsSbP系III−V族化合物半導体からなる層をエピタキシャル成長させ(第2工程)、さらに配電部を形成する(第3工程)。さらに、本発明ではInAs成長用基板とは異なる支持基板との接合を行った後(第4工程)に、InAs成長用基板を除去する(第5工程)。そのため、Ga及びSbを少なくとも含むGaAsSb系III−V族化合物半導体からなるエッチングストップ層を成長用基板上に形成する(第1工程)。
以下では、まず、半導体発光素子としての半導体光デバイス100を製造する方法の実施形態の説明を通じて、本発明による製造方法を具体的に説明する。
(第1実施形態:半導体発光素子)
本発明の第1実施形態に従う半導体光デバイス100の製造方法は、InAs成長用基板110(図1)上に、エッチングストップ層130を形成する第1工程(図2)と、エッチングストップ層130上に半導体積層体140を形成する第2工程(図3)と、半導体積層体140上に配電部160を形成する第3工程(図4C)と、支持基板180を接合する第4工程(図5)と、成長用基板110を除去する除去工程(図6)と、少なくとも有する。図1〜図7Bを参照するように、本製造方法はさらに初期バッファ層形成工程(図2参照)、金属反射層形成工程(図4D参照)、金属接合層形成工程(図5参照)、初期バッファ層除去工程(図7A参照)、エッチングストップ層除去工程(図7A参照)及び電極形成工程(図7B参照)を任意に有してもよい。以下、上記任意工程を含めて、各工程を順次説明する。
<第1工程>
図1,図2を参照する。まず、第1工程では、InAs成長用基板110上に、少なくともGa及びSbを含むGaAsSb系III−V族化合物半導体からなるエッチングストップ層130を形成する。そして、エッチングストップ層130は、Ga及びSbを少なくとも含むGaAsSb系III−V族化合物半導体からなる。なお、第1工程に先立ち、InAs成長用基板110の表面に初期バッファ層120を形成する初期バッファ層形成工程を本製造方法はさらに有してもよい。この場合、エッチングストップ層130を初期バッファ層120上に形成する。
<<InAs成長用基板>>
InAs成長用基板110には、一般的に入手可能なn型InAs基板、アンドープのInAs基板、p型InAs基板のいずれを用いることもできる。
<<エッチングストップ層>>
エッチングストップ層130は、InAs成長用基板110をエッチングする際のエッチング液(濃度8M(mol/L)以上の濃塩酸などであり、第5工程において詳細を後述する)に対してエッチング速度が十分に小さく、InAs成長用基板を完全に除去するまでは不溶な半導体層である。さらに、エッチングストップ層130は、InAs成長用基板110上に成長可能な格子定数を具える。
−エッチングストップ層の組成範囲−
エッチングストップ層130GaAsSb系III−V族化合物半導体の組成範囲は、As組成比をxESLとすると、GaAsxESb1-xEと表される。そして、As組成xEは、0≦xE≦0.4であることが好ましい。As組成xEが0.4を超えると上記エッチング液でもエッチングされる恐れがあり、As組成比xEがこの範囲であれば、エッチングストップ層130は上述したエッチング液への不溶性を具えつつ、InAs成長用基板110上にエピタキシャル成長可能である。また、GaAsSb系III−V族化合物半導体がGa並びにAs及びSbを少なくとも含むことも好ましい。すなわち、As組成比xEが0<xEであることもより好ましく、さらに好ましくは0.02≦xE≦0.13である。As組成比xEがこの範囲であると、InAs成長用基板との格子定数差を低減できる。
−エッチングストップ層の層構造−
なお、エッチングストップ層130は単層構造を備えてもよいし、複数層構造を備えてもよい。さらに、エッチングストップ層130が超格子積層体を備え、この超格子積層体はGa並びにAs及びSbを含む層を備えることも好ましい。図2において、エッチングストップ層130は、第1の層130a及び第2の層130bを順次繰り返し積層してなる超格子積層体を備える。例えば単層で成長基板と格子整合の組成を成長することが困難な場合でも、臨界膜厚以下の厚みで成長基板に対して格子定数の大きな組成と格子定数の小さな組成の超格子構造とすることで歪みを補償することができる。超格子構造のエッチングストップ層全体の平均組成の格子定数を成長基板の格子定数に近づけることで、結晶性が良好で十分な膜厚のエッチングストップ層を得ることができる。また、第1の層130aの成分組成をGaAsxE1Sb1-xE1と表す場合、0.08≦xE1≦0.80とすることができ、0.10≦xE1≦0.40とすることが好ましい。また、第2の層130bの成分組成をGaAsxE2Sb1-xE2と表す場合、0≦xE2≦0.08とすることができ、0≦xE2≦0.05とすることが好ましい。このとき、第1の層130aの膜厚をt1、第2の層130bの膜厚をt2とあらわす場合、その平均組成xE3は(xE1×t1+xE2×t2)/(t1+t2)とあらわすことができる。この平均組成xE3は0≦xE3≦0.4とすることができ、より好ましくは0.02≦xE3≦0.13である。
−エッチングストップ層の膜厚−
エッチングストップ層130の全体の膜厚は制限されないが、例えば10nm〜200nmとすることができる。エッチングストップ層130が超格子積層体を備える場合、各層の膜厚を0.05nm〜10.0nmとすることができ、両者の組数を10〜200組とすることができる。
−初期バッファ層−
前述のとおり、InAs成長用基板110の表面に初期バッファ層120を形成してもよい。InAs成長用基板110上に直接エッチングストップ層130を形成する場合、InAs成長用基板110の基板表面の酸化膜及び汚染などの影響を防止することができるためである。InAsからなる初期バッファ層を成長することで、エッチングストップ層130と初期バッファ層120との界面の清浄化が期待できる。これにより、エピタキシャル成長させる半導体層の結晶性の向上や成長基板を除去した後の表面が安定する効果も期待できる。
−成長法−
各半導体層は、エピタキシャル成長により形成することができ、例えば、有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)法や分子線エピタキシ(MBE:Molecular Beam Epitaxy)法、スパッタ法などの公知の薄膜成長方法により形成することができる。例えば、In源としてトリメチルインジウム(TMIn)、Ga源としてトリメチルガリウム(TMGa)やトリエチルガリウム(TEGa)、As源としてアルシン(AsH3)やターシャルブチルアルシン(TBAs)、Sb源としてトリメチルアンチモン(TMSb)、トリエチルアンチモン(TESb)、トリスジメチルアミノアンチモン(TDMASb)、P源としてホスフィン(PH3)やターシャルブチルホスフィン(TBP)を所定の混合比で用い、これらの原料ガスを、キャリアガスを用いつつ気相成長させることにより、成長時間に応じてInGaAsSbP層を所望の厚みで形成することができる。なお、エピタキシャル成長させる他のInGaAsP、GaAsSbについても、同様の方法により形成することができる。各層をp型又はn型にドーパントする場合は、所望に応じたドーパント源のガスをさらに用いればよい。第2工程においても同様である。
<第2工程>
図3を参照する。第2工程において、エッチングストップ層130上に、In及びAsを少なくとも含むInAsSbP系III−V族化合物半導体からなる層を複数層積層した半導体積層体140を形成する。本実施形態における半導体積層体140は、n型クラッド層141と、活性層145と、p型クラッド層147とをこの順に含む。なお、活性層がp型クラッド層及びn型クラッド層の間に形成されていれば、p型クラッド層及びn型クラッド層のいずれから形成しても構わない。以下では、図3に即してn型クラッド層141上に活性層145及びp型クラッド層147が順次形成される態様を説明する。
<<半導体積層体>>
半導体積層体140は、活性層145を、n型クラッド層141及びp型クラッド層147で挟持したダブルヘテロ(DH)構造とすることができる。この場合、活性層145を構成するInAsSbP系III−V族化合物半導体がIn並びにAs及びSbを含むことが好ましい。また、活性層145は、結晶欠陥抑制による光出力向上のため、多重量子井戸(MQW)構造を具えることも好ましい。この多重量子井戸構造を具える活性層145は、井戸層145w及び障壁層145bを交互に繰り返した構造により形成することができる。そして、井戸層145wをIn並びにAs及びSbを少なくとも含むInAsSbとすることができる。また、障壁層145bを、井戸層145wよりもバンドギャップの大きなInAsSbPとすることができる。このような半導体積層体140により、半導体光デバイス100の発光波長を、所望の中赤外領域の波長とすることができる。
−動作波長(発光波長)−
例えば、活性層145の組成変更により、半導体光デバイス100の発光ピーク波長を1700〜12000nm(1.7〜12μm)とすることができる。半導体光デバイス100の動作波長(発光波長)を3.1μm以上としてもよく、3.4μm以上とすることも好ましい。前掲した特許文献1では、成長用基板であるInAs基板がそのまま支持基板として用いられるところ、InAsは波長3.4μm未満の中赤外光を一部吸収するし、波長3.4μm以上であっても光吸収はゼロではない。本実施形態ではInAs成長用基板110を除去するため、こうした活性層からの発光をInAs基板が吸収する懸念は生じず、半導体光デバイスの光デバイス特性が特に有利となる。
−活性層の組成−
また、井戸層145wの成分組成をInAsxwSb1-xwと表す場合、0.7≦xw≦1.0とすることができ、0.8≦xw≦1.0とすることが好ましい。また、障壁層145bの成分組成をInAsxb1-xbと表す場合、0.5≦xb≦1とすることができ、0.8≦xb≦1とすることが好ましい。なお、量子井戸構造の場合であればInAsP系III−V族化合物の組成変更に加えて井戸層145wと障壁層145bの組成差を調整して、井戸層にひずみを加えることも好ましい。
−クラッド層の組成−
n型クラッド層141及びp型クラッド層147は、In及びAsを少なくとも含むInAsP系III−V族化合物半導体からなる層であることが好ましい。n型クラッド層141及びp型クラッド層147がGaを含めないことにより、エッチングストップ層130を除去する場合に各クラッド層のエッチングを確実に阻止することができるためである。また、n型クラッド層141としてはn型のInAsを用いることが特に好ましく、p型クラッド層147としてはp型のInAsを用いることが特に好ましい。
−半導体積層体の膜厚−
半導体積層体140の全体の膜厚は制限されないが、例えば2μm〜8μmとすることができる。また、n型クラッド層141の膜厚も制限されないが、例えば0.5μm〜5μmとすることができる。さらに、活性層145の膜厚も制限されないが、例えば3nm〜1000nmとすることができる。また、p型クラッド層147の膜厚も制限されないが、例えば0.1μm〜3μmとすることができる。活性層145が量子井戸構造を具える場合、井戸層145wの膜厚を3nm〜20nmとすることができ、障壁層145bの厚みを5〜50nmとすることができ、両者の組数を1〜50.5組とすることができる。なお、まず障壁層145bを形成し、次いで、井戸層145w及び障壁層145b(膜厚:8nm)を交互にN組(Nは整数)積層し、合計N.5組形成することも好ましい。この場合、量子井戸構造の両端が障壁層145bとなる。
−半導体積層体における他の半導体層−
また、図示しないものの、半導体積層体140はn型クラッド層141及びp型クラッド層147の、活性層145と反対側(すなわち後述する電極を形成する側)に、各クラッド層よりもドーパント濃度が高いコンタクト層をさらに備えることも好ましい。また、半導体積層体140は、n型クラッド層141及び活性層145の間と、活性層145及びp型クラッド層147の間とに、それぞれi型のスペーサ層を備えてもよい。また、活性層145とpクラッド層147の間に、p型の電子ブロック層を備えても良い。
<第3工程>
第3工程では、p型クラッド層147上(コンタクト層をさらに設ける場合はコンタクト層上)に、貫通孔161Aを具える透明絶縁層161及び貫通孔161Aに設けられたオーミック電極部165を備える配電部160を形成する。配電部160を形成する具体的手法は任意である。工程の順番は種々に選択できる。図4A、図4B及び図4Cを用いて、配電部160を形成するための具体的な態様を説明する。
まず透明絶縁層161を半導体積層体140上に成膜する(図4A)。成膜法としては、プラズマCVD法及びスパッタ法などの、公知の手法が適用可能である。その後、透明絶縁層161上にフォトマスクを用いてレジストパターンを形成する。次いで、レジストパターンを利用してエッチングにより透明絶縁層161の一部を除去し、貫通孔161Aを形成する(図4B)。貫通孔161Aが設けられることにより、半導体積層体140の最表面の一部領域は露出する。その後、オーミック電極部165を成膜し、次いでレジストパターンを利用してリフトオフすれば、配電部160を形成することができる。配電部160には、透明絶縁層161及びオーミック電極部165が並列して配設されることになる。なお、ここで透明絶縁層161をエッチングする際のレジストパターンと、オーミック電極部165をリフトオフする際のレジストパターンは同一のものを用いてもよいし、改めてパターニングしなおしてもよい。なお、図面では簡略化のためオーミック電極部は貫通孔161Aを充填するよう図示しているものの、これに限定されない。図示しないが、レジストパターンの組合せやレジストパターンを利用して、エッチングする際のレジストパターン被覆部へのエッチングが広がることにより、透明絶縁層161とオーミック電極部との間に間隙が生じてもよい。
オーミック電極部165は、所定のパターンで島状に分散させて形成することができる。オーミック電極部165として、例えばAu、AuZn、AuBe、AuTiなどを用いることができ、これらの積層構造を用いることも好ましい。例えば、Ti/Auをオーミック電極部165とすることができる。オーミック電極部165の膜厚(又は合計膜厚)は制限されないが、例えば300〜1300nm、より好ましくは350nm〜800nmとすることができる。
なお、透明絶縁層161の膜厚H1と、オーミック電極部の165膜厚H2の関係をH1≧H2とすることができ、H1>H2とすることも好ましい。この条件の下、透明絶縁層161の膜厚を、例えば360nm〜1600nm、より好ましくは410nm〜1100nmとすることができる。また、透明絶縁層161の膜厚H1と、オーミック電極部165の膜厚H2との差H1−H2を10nm以上100nm以下とすることも好ましい。また、上記のようにコンタクト層をさらに設ける場合には、コンタクト層が貫通孔161Aにのみ残存するように形成してもよく、その場合にはコンタクト層とオーミック電極部の合計厚さを膜厚H2としてもよい。
また、透明絶縁層161としては、SiO2、SiN、ITO、Al23及びAlNなどを用いることができ、特に、透明絶縁層161がSiO2からなることが好ましい。SiO2は、BHF等によるエッチング加工が容易だからである。
−金属反射層形成工程−
図4Dに示すように、配電部160上に金属反射層171を形成することも好ましい。金属反射層171は、金属反射層171の組成においてAuを50質量%以上有することが好ましい。より好ましくはAuが80質量%以上である。金属反射層171は、複数層の金属層を含むことができるが、金属反射層171を構成する金属には、Auの他、Al,Pt,Ti、Agなどを用いることができる。例えば、金属反射層171はAuのみからなる単一層であってもよいし、金属反射層171にAu金属層が2層以上含まれていてもよい。後続の第5工程における接合を確実に行うため、金属反射層171の最表層(半導体積層体140と反対側の面)を、Au金属層とすることが好ましい。
例えば、配電部160(上記間隙が設けられている場合は間隙を含む)上に、Al、Au、Pt、Auの順に各金属層を成膜し、金属反射層171を形成することができる。金属反射層171におけるAu金属層の1層の厚みを、例えば400nm〜2000nmとすることができ、Au以外の金属からなる金属層の厚みを、例えば5nm〜200nmとすることができる。蒸着法などの一般的な手法を用いることにより、金属反射層171を成膜して形成することができる。
<第4工程>
図5を参照する。第4工程では、半導体積層体140及び配電部160を、少なくとも金属接合層179を介して支持基板180と接合する。金属反射層171を設ける場合は、金属反射層171と金属接合層179とを接合してもよい。
−金属接合層形成工程−
第4工程に先立ち、支持基板180の表面には、予め金属接合層179を、スパッタ法や蒸着法などにより形成しておけばよい。例えば、この金属接合層179と、金属反射層171とを対向配置して貼り合せ、250℃〜500℃程度の温度で加熱圧縮接合を行うことで、両者の接合を行うことができる。
<<金属接合層>>
Ti、Pt、Auなどの金属や、金と共晶合金を形成する金属(Snなど)を用いて金属接合層179を形成することができ、これらを積層して金属接合層179を形成することが好ましい。例えば、支持基板180の表面から順に、厚み400nm〜800nmのTi、厚み5nm〜20nmのPt、厚み700〜1200nmのAuを積層して金属接合層179を形成することができる。なお、金属反射層171と金属接合層179とで接合する場合、確実な接合を行うため、金属接合層179の最表層をAu金属層とし、金属反射層171最表層もAuとして、Au−Au拡散によるAu同士での接合を行うことが好ましい。
<<支持基板>>
支持基板180は、成長用基板110とは異種の基板であればよく、SiやGeなどの半導体基板やMoやCu−Wなど金属基板のほか、AlNなどのセラミックス基板がベースとなったサブマウント基板を用いることもできる。上述した接合法を用いるため、支持基板180は、本実施形態において形成する各半導体層と格子不整合してもよい。また、支持基板180は、用途によっては絶縁性でもよいものの、導電性基板であることが好ましい。加工性や価格の面からSi基板を支持基板180に用いることが好ましい。Si基板を用いることで、導電性支持基板180の厚みを、従来よりも大幅に小さくすることもでき、種々の半導体デバイスとの組み合わせた実装にも適している。また、Si基板はInAs基板に比べて放熱性の点でも有利である。
<第5工程>
図6を参照する。第5工程において、InAs成長用基板110を除去する。なお、ここで言う「除去」とは、InAs成長用基板110の「完全除去」に限られない。本工程の「除去」後にエッチングストップ層130が露出し、エッチングストップ層130とともにInAs成長用基板110を容易に除去できる程度であれば、InAs成長用基板110の一部残存は許容される。エッチングストップ層130を利用してInAs成長用基板110を除去する方法としては、InAs成長用基板110を濃塩酸のみでエッチングしてもよいし、エッチングストップ層130が露出する前の段階では、濃塩酸以外のエッチング液を使用することもできる。例えば硫酸−過酸化水素混合液及び塩酸−過酸化水素混合液などを用いても、InAsをエッチングすることは可能である。しかしながら、これらの混合液からなるエッチング液はエッチングストップ層130もエッチングする。そのため、上記混合液のみではエッチングを所定の位置で止めることが困難である。したがって、InAs成長用基板110を除去する工程において、エッチングストップ層130を露出させる最終段階では濃塩酸のみでエッチングすることが好ましい。また、同様にウェットエッチング以外の方法、例えばドライエッチングや研削などの機械加工でInAsの一部を除去してもよい。InAs成長用基板110は、8M以上の濃塩酸(例えば12Mの濃塩酸)を用いてウェットエッチングにより最終的に除去することができ、少なくともエッチングストップ層130によってエッチングを終了させることができる。なお、エッチングストップ層130はGaAsSb系III−V族化合物半導体であるため、濃塩酸では除去されない。例えばアンモニア−過酸化水素混合液を用いてウェットエッチングによりエッチングストップ層130を除去することができる。
<<エッチング条件>>
上記のとおり、InAs成長用基板110は、8M以上の濃塩酸(例えば12Mの濃塩酸)を用いてウェットエッチングできる。しかし、そのエッチング速度は遅く、生産性を考慮すると、以下のエッチング条件を採用することが好ましい。例えば、12Mの濃塩酸からなるエッチング液の液温を35℃以上に保持することでエッチングレートを上げ、短時間でInAs成長用基板110を除去することは、生産性の点から好ましい。また、エッチングレートが速く、かつ異方性が無く平坦にエッチングできるエッチング液(例えば硫酸−過酸化水素混合液)を使用してInAs成長用基板110を途中まで除去した後、エッチングストップ層130を露出させる最終段階でエッチング選択性のある濃塩酸によってInAs基板を完全に除去することも好ましい。
−初期バッファ層除去工程及びエッチングストップ層除去工程−
なお、初期バッファ層120を設ける場合は、その半導体組成に応じたエッチング条件を用いて初期バッファ層120を除去することができる。初期バッファ層120がInAsの場合は、InAs成長用基板110とともに除去される。次いで、エッチングストップ層130を除去してもよい(図7A)
−電極形成工程−
さらに、図7Bに示すように、半導体積層体140上(図7Bではn型クラッド層141上)に上部電極191を形成し、支持基板180の裏面に裏面電極195を形成する工程をさらに有してもよい。上部電極191は、配線部及びパッド部を含んでもよい。上部電極191及び裏面電極195の形成は公知の手法を用いることができ、例えばスパッタ法、電子ビーム蒸着法、又は抵抗加熱法などを用いることができる。
本実施形態では、以上の工程を経ることにより半導体光デバイス100を作製することができる。
この半導体光デバイスには配電部160が設けられるため、上部電極191とオーミック電極部165とにより電流を拡散することができる。そのため、上部電極191に遮られない位置での発光が多くなることが発光効率の上昇に一部寄与することができる。このように、本発明により光デバイス特性を改善することができる。なお、InAs成長用基板をそのまま支持基板として用いる従来技術では、このような構成をとることができない。
さらに、支持基板180と反対側の面を主な光取り出し口とすることができる。一方、従来のInAs基板を成長用基板兼、支持基板とする半導体発光素子では、反射層はなく、半導体積層体から成長用基板側に出射される光の取り出し効率は低い。したがって、本実施形態に従う半導体発光素子100の場合、従来型の半導体発光素子に比べて放出光が狭指向性とできる点でも有利である。
なお、図示しないが、本実施形態に従う製造方法は、裏面電極195の形成に先立ち、支持基板180の厚みを80μm以上200μm未満の範囲内に研削する研削工程を更に有してもよい。また、支持基板180の厚みが80μm以上であれば、半導体発光デバイス100を小型化でき、かつ、十分にハンドリング可能である。
以上の製造方法により得ることのできる半導体光デバイス100は、図7Bに図示されるように、支持基板180と、支持基板180の表面に設けられた金属接合層179と、金属接合層179上の、貫通孔を具える透明絶縁層161及び貫通孔に設けられたオーミック電極部165を備える配電部160と、配電部160上の、In及びAsを少なくとも含むInAsSbP系III−V族化合物半導体を複数層積層してなる半導体積層体140と、を備える。
この半導体光デバイス100において、半導体積層体140は、n型クラッド層141と、活性層145と、p型クラッド層147とをこの順に含むことが好ましい。図7Bでは、支持基板180の側から順に、p型クラッド層147、活性層145、n型クラッド層141が設けられている。また、半導体積層体140がダブルヘテロ構造を具え、活性層145を構成するInAsSbP系III−V族化合物半導体がIn並びにAs及びSbを少なくとも含むことも好ましい。さらにまた、半導体積層体140が障壁層145b及び井戸層145wを備える量子井戸構造を具え、障壁層145bを構成するInAsSbP系III−V族化合物半導体がIn並びにAs及びSbを少なくとも含むことも好ましい。そして、半導体光デバイスの動作波長が3.4μm以上であることが好ましい。
さらに、半導体発光素子の第1実施形態においては、半導体光デバイス100は、必要により金属反射層171、上部電極191及び裏面電極195を備えてもよい。
(第2実施形態:アレイ型素子)
上述した第1実施形態と同様にエッチングストップ層を用いて、InAs成長基板を除去した後、半導体積層体の一部をエッチングにより除去することで、複数の電気的に分離した素子を支持基板上に形成することができる。その後、誘電体膜による保護膜を介して、電極を接続することで直列接続型の素子を形成することも可能である。
このようなアレイ型素子の半導体光デバイス200を、図9を参照して説明する。なお、第1実施形態と対応する構成については、共通する下2桁の符号を付し、重複する説明を省略する。半導体光デバイス200は、支持基板280と、支持基板280の表面に設けられた金属接合層279と、金属接合層279上の、貫通孔を具える透明絶縁層261及び貫通孔に設けられたオーミック電極部265を備える配電部260と、配電部260上の、In及びAsを少なくとも含むInAsSbP系III−V族化合物半導体を複数層積層してなる半導体積層体240と、を備える。
金属接合層279は金属反射層271と接合されることが好ましい。金属反射層271上には、絶縁性を確保するため別の絶縁層262が配電部260に設けられることが好ましい。そして、保護膜297により絶縁性が確保されつつ、上部電極291及びオーミック電極部265との間での通電により、半導体積層体240が直列接続することができる。本実施形態においては、支持基板280を絶縁性とすることができる。成長用基板を支持基板としてそのまま用いる場合、成長用基板の種類によって入手可能な導電性及び(半)絶縁性、並びに格子定数の制約が生じる。しかし、半導体光デバイス200はInAs成長用基板を用いて、これを除去する接合法により得られるため、こうした制約がない点でも本発明は従来技術に対して有利である。
(第3実施形態:半導体受光素子)
また、上述した第1実施形態と同様にエッチングストップ層を用いて、半導体受光素子を得ることも可能である。半導体積層体が、例えばInAsSb光吸収層及びInAs窓層を備えることで、半導体光デバイスを半導体受光素子として利用することができる。この場合の動作波長(受光波長)としては、例えば、1700〜12000nm(1.7〜12μm)とすることができ、3.1μm以上としてもよく、3.4μm以上とすることも好ましい。
(実施例1)
以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。図1〜図7Bを参照する順序により、発明例1に係る半導体発光素子を作製した。具体的には以下のとおりである。
まず、アンドープのInAs基板(基板厚:475μm)の(100)面上に、アンドープのInAs層(初期バッファ層)を100nm形成した。次に、アンドープのGaSb層(膜厚0.9nm)とGaAs0.34Sb0.66層(膜厚0.1nm)を113ペア積層した超格子積層体(エッチングストップ層)を形成した。次いで、超格子積層体上に、Teドープのn型InAsクラッド層(膜厚1μm)、主発光波長3800nmの量子井戸構造の活性層(合計膜厚830nm)、Znドープのp型InAsクラッド層(膜厚:1μm)をMOCVD法により順次形成した。なお、量子井戸構造の活性層の形成にあたり、InAs0.150.85障壁層(膜厚:30nm)形成後に、InAs0.7Sb0.3井戸層(膜厚:10nm)及びInAs0.150.85障壁層(膜厚:30nm)の順に20層ずつ交互に積層し、最初の障壁層を含めて20.5組とした。
次に、プラズマCVD法によりp型InAsクラッド層上の全面にSiO2からなる透明絶縁層(膜厚:550nm)を形成した。その上に図10Aに示すパターンをレジストにより形成し、BHFによるウェットエッチングでSiO2を一部除去して貫通孔を形成し、p型InAsクラッド層を露出させた。次いで、この貫通孔内にp型オーミック電極部(Ti/Au、合計厚み:540nm)を蒸着し、レジストパターンをリフトオフすることで透明絶縁層とp型オーミック電極部を並列に形成して、電流拡散層(配電部)を形成した。なお、図10Aには、後に形成する上部電極を破線により図示している。
次に、電流拡散層上の全面に、金属反射層(Al/Au/Pt/Au)を蒸着法により形成した。金属反射層の各金属層の厚みは、順に10nm、650nm、100nm、900nmである。
一方、支持基板となる導電性Si基板(基板厚:200μm)上に、金属接合層(Ti/Pt/Au)を形成した。金属接合層の各金属層の厚みは、順に650nm、20nm、900nmである。
これら金属反射層及び金属接合層を対向配置して、300℃で加熱圧縮接合を行った。そして、25℃に維持した温浴内においてビーカーに入れた濃度12Mの濃塩酸(関東化学株式会社製)の中に少なくともInAs基板、初期バッファ層及びエッチングストップ層の部分が浸かるようにして10.5時間浸漬することにより、InAs基板及び初期バッファ層を除去してGaSb層とGaAs0.34Sb0.66層からなる超格子積層体(エッチングストップ層)を露出させた。次いで、純水により洗浄し乾燥させた後、この超格子積層体(エッチングストップ層)をアンモニア−過酸化水素混合液を用いてウェットエッチングして除去し、n型InAsクラッド層を露出させた。
次に、n型InAsクラッド層上に、n型電極(Ti(膜厚:150nm)/Au(膜厚:1250nm))を、レジストパターン形成、n型電極の蒸着、レジストパターンのリフトオフにより、図10Bに示すパターンで形成した。なお、図10Bには、先に形成したp型オーミック電極部のパターンを破線で図示している。
最後に、メサエッチングにより各素子間(幅30μm)の半導体層を除去してダイシングラインを形成した。そして、Si基板の裏面側に裏面電極(Ti(厚み:10nm)/Pt(厚み:50nm)/Au(厚み:200nm))を形成し、300℃で1分間熱処理することで合金化を行った。その後、ダイシングによるチップ個片化を行って、実施例1に係る半導体発光素子を作製した。なお、チップサイズは500μm×500μmである。
(比較例1)
以下のとおりにして、比較例1に係る半導体発光素子を作製した。まず、i型InAs基板の(100)面上に、初期バッファ層としてi型InAsクラッド層(膜厚:100nm)を形成した。次いで、実施例1と同様に、主発光波長3800nmの量子井戸構造の活性層(合計830nm)、Znドープのp型InAsクラッド層(厚み:1μm)をMOCVD法により順次形成した。そして、p型InAs層の中央部上には上部電極(Ti(厚み:150nm)/Au(厚み:1250nm))を形成し、i型アンドープInAs基板の裏面に裏面電極(Ti(厚み:10nm)/Au(厚み200nm))を形成し、発明例1と同条件で合金化し、個片化した。
<評価:発光出力評価>
発明例1及び比較例1から得られた半導体発光素子に、定電流電圧電源を用いて300mAの電流を流した。このときの順方向電圧Vf及び積分球による発光出力Poをそれぞれ1点測定した。結果を表1に示す。なお、表1にはWPE(=Po/(If・Vf);発光効率)も併せて示す。
Figure 0006938568
本発明条件を満足する実施例1では、島状に分散したp型オーミック電極部及び反射電極を介して他の支持基板に接合し、InAs成長用基板を除去する。そのため、InAs成長用基板をそのまま使用した半導体発光素子に比べて、順方向電圧を低下させつつ、発光出力を増大させることができることが確認された。また、実施例1では、金属反射層を用いているため、比較例1に比べて狭指向性を実現できる点でも有利である。
(参考実験例)
InAs基板上にエッチングストップ層を実施例1と同条件にて形成した。この状態で、表2に示すエッチング条件に従いエッチング試験を行った。なお、条件3では硫酸と過酸化水素水との混合液(硫酸過水)を用いてInAs基板を一部エッチングした後、次いで塩酸(濃塩酸)を用いてInAs基板をエッチングした。使用したエッチング液の濃度は塩酸12M(濃塩酸)、硫酸18M、過酸化水素水(過水)10M、硝酸13Mである。また、表中の比はエッチング液を作液した際の体積比を表している。結果を表2に示す。
なお、基板除去結果は目視で観察し、以下の基準で評価した。
◎:エッチングストップ層が露出しており、InAs基板の除去が確認された。
○:基板外周部にサイドエッチングが観察されたものの、エッチングストップ層が露出しており、InAs基板の除去が確認された。
×:エッチングストップ層でエッチングを止められず、半導体積層体のエッチングが確認された。
エッチングストップ層を露出させる最終段階では濃塩酸を用いることで、エッチングストップ層によるエッチング選択性を利用でき、InAs基板を除去できることが確認された。
Figure 0006938568
本発明によれば、In並びにAs及びSbを少なくとも含む半導体層を備える半導体光デバイスの光デバイス特性を改善することのできる、半導体光デバイスの製造方法を提供することができる。さらに本発明は、この製造方法により製造される半導体光デバイスを提供することができる。
100,200 半導体光デバイス
110 InAs成長用基板
120 初期バッファ層
130 エッチングストップ層
130a 第1の層
130b 第2の層
140 半導体積層体
141 n型クラッド層
145 活性層
145w 井戸層
145b 障壁層
147 p型クラッド層
160 配電部
161 透明絶縁層
161A 貫通孔
165 オーミック金属部
171 金属反射層
175 金属接合層
180 支持基板
191 上面電極
195 裏面電極

Claims (6)

  1. InAs成長用基板上に、Ga並びにAs及びSbを少なくとも含むGaAsSb系III−V族化合物半導体からなるエッチングストップ層を形成する第1工程と、
    前記エッチングストップ層上に、In及びAsを少なくとも含むInAsSbP系III−V族化合物半導体からなる層を複数層積層した半導体積層体を形成する第2工程と、
    前記半導体積層体上に、貫通孔を具える透明絶縁層及び前記貫通孔に設けられたオーミック電極部を備える配電部を形成する第3工程と、
    前記半導体積層体及び前記配電部を、少なくとも金属接合層を介して支持基板と接合する第4工程と、
    前記InAs成長用基板を除去して前記エッチングストップ層を露出させる第5工程と、を有し、
    前記半導体積層体における少なくとも一つの前記層のInAsSbP系III−V族化合物半導体は、In並びにAs及びSbを少なくとも含み、
    前記第5工程における、前記エッチングストップ層を露出させる最終段階では、8M以上の濃塩酸を用いたエッチングにより前記InAs成長用基板を除去することを特徴とする半導体光デバイスの製造方法。
  2. 前記エッチングストップ層が超格子積層体を備え、
    前記超格子積層体はGa並びにAs及びSbを含む層を備える、請求項1に記載の半導体光デバイスの製造方法。
  3. 前記半導体積層体は、n型クラッド層と、活性層と、p型クラッド層とをこの順に備える、請求項1又は2に記載の半導体光デバイスの製造方法。
  4. 前記半導体積層体がダブルヘテロ構造を具え、前記活性層を構成するInAsSbP系III−V族化合物半導体がIn並びにAs及びSbを少なくとも含む、請求項に記載の半導体光デバイスの製造方法。
  5. 前記半導体積層体が障壁層及び井戸層を備える量子井戸構造を具え、前記障壁層を構成するInAsSbP系III−V族化合物半導体がIn並びにAs及びSbを少なくとも含む、請求項に記載の半導体光デバイスの製造方法。
  6. 前記半導体光デバイスの動作波長が3.4μm以上である、請求項1〜のいずれか1項に記載の半導体光デバイスの製造方法。
JP2019115631A 2019-06-21 2019-06-21 半導体光デバイスの製造方法及び半導体光デバイス Active JP6938568B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2019115631A JP6938568B2 (ja) 2019-06-21 2019-06-21 半導体光デバイスの製造方法及び半導体光デバイス
PCT/JP2020/023653 WO2020255976A1 (ja) 2019-06-21 2020-06-16 半導体光デバイスの製造方法及び半導体光デバイス
CN202080039758.XA CN113994487A (zh) 2019-06-21 2020-06-16 半导体光器件的制造方法和半导体光器件
US17/596,587 US20220367749A1 (en) 2019-06-21 2020-06-16 Semiconductor optical device and method of producing the same
TW109120631A TWI755761B (zh) 2019-06-21 2020-06-18 半導體光元件的製造方法
TW110138881A TWI766814B (zh) 2019-06-21 2020-06-18 半導體光元件的製造方法
JP2021092439A JP2021129119A (ja) 2019-06-21 2021-06-01 半導体光デバイスの製造方法及び半導体光デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019115631A JP6938568B2 (ja) 2019-06-21 2019-06-21 半導体光デバイスの製造方法及び半導体光デバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021092439A Division JP2021129119A (ja) 2019-06-21 2021-06-01 半導体光デバイスの製造方法及び半導体光デバイス

Publications (2)

Publication Number Publication Date
JP2021002593A JP2021002593A (ja) 2021-01-07
JP6938568B2 true JP6938568B2 (ja) 2021-09-22

Family

ID=73995120

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019115631A Active JP6938568B2 (ja) 2019-06-21 2019-06-21 半導体光デバイスの製造方法及び半導体光デバイス
JP2021092439A Pending JP2021129119A (ja) 2019-06-21 2021-06-01 半導体光デバイスの製造方法及び半導体光デバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021092439A Pending JP2021129119A (ja) 2019-06-21 2021-06-01 半導体光デバイスの製造方法及び半導体光デバイス

Country Status (5)

Country Link
US (1) US20220367749A1 (ja)
JP (2) JP6938568B2 (ja)
CN (1) CN113994487A (ja)
TW (2) TWI766814B (ja)
WO (1) WO2020255976A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721546B2 (en) * 2021-10-28 2023-08-08 Atomera Incorporated Method for making semiconductor device with selective etching of superlattice to accumulate non-semiconductor atoms
US11631584B1 (en) * 2021-10-28 2023-04-18 Atomera Incorporated Method for making semiconductor device with selective etching of superlattice to define etch stop layer
WO2024038686A1 (ja) * 2022-08-19 2024-02-22 ソニーセミコンダクタソリューションズ株式会社 発光装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077219A (ja) * 1993-06-18 1995-01-10 Hitachi Ltd 半導体レーザ素子
GB9415528D0 (en) * 1994-08-01 1994-09-21 Secr Defence Mid infrared emitting diode
US5625635A (en) * 1994-11-28 1997-04-29 Sandia Corporation Infrared emitting device and method
US5995529A (en) * 1997-04-10 1999-11-30 Sandia Corporation Infrared light sources with semimetal electron injection
US6108360A (en) * 1997-06-06 2000-08-22 Razeghi; Manijeh Long wavelength DH, SCH and MQW lasers based on Sb
WO2000065665A1 (en) * 1999-04-27 2000-11-02 Services Petroliers Schlumberger Radiation source
US6577659B1 (en) * 2000-07-17 2003-06-10 Mp Technologies, L.L.C. Semiconductor laser diode
JP2002075958A (ja) * 2000-09-04 2002-03-15 Sony Corp 構造基板および半導体装置並びにそれらの製造方法
JP2009194231A (ja) * 2008-02-15 2009-08-27 Sumitomo Electric Ind Ltd 光半導体デバイスの作製方法
JP2010161198A (ja) * 2009-01-08 2010-07-22 Hitachi Cable Ltd 半導体発光素子、半導体発光素子用ウェハ、半導体発光素子の製造方法、及び半導体発光素子用ウェハの製造方法
JP2012191130A (ja) * 2011-03-14 2012-10-04 Sumitomo Electric Ind Ltd 受光デバイス、半導体エピタキシャルウエハ、これらの製造方法、および検出装置
EA018435B1 (ru) * 2012-09-14 2013-07-30 Ооо "Лед Микросенсор Нт" Способ изготовления гетероструктур (варианты) для среднего ик-диапазона, гетероструктура (варианты) и светодиод и фотодиод на основе этой гетероструктуры
JP5863069B2 (ja) * 2014-06-06 2016-02-16 日本電信電話株式会社 半導体装置及び製造方法
JP6452651B2 (ja) * 2016-06-30 2019-01-16 Dowaエレクトロニクス株式会社 半導体光デバイスの製造方法および半導体光デバイス
JP6836064B2 (ja) * 2017-02-24 2021-02-24 富士通株式会社 赤外線検出器、撮像素子、及び撮像システム。
JP6972831B2 (ja) * 2017-09-21 2021-11-24 富士通株式会社 赤外線検出器、撮像装置及び撮像システム

Also Published As

Publication number Publication date
TW202205685A (zh) 2022-02-01
TWI755761B (zh) 2022-02-21
JP2021129119A (ja) 2021-09-02
TW202101782A (zh) 2021-01-01
TWI766814B (zh) 2022-06-01
CN113994487A (zh) 2022-01-28
JP2021002593A (ja) 2021-01-07
WO2020255976A1 (ja) 2020-12-24
US20220367749A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
JP6452651B2 (ja) 半導体光デバイスの製造方法および半導体光デバイス
JP7402962B2 (ja) 半導体発光素子およびその製造方法
JP6785331B2 (ja) 半導体光デバイスの製造方法及び半導体光デバイスの中間体
JP2021129119A (ja) 半導体光デバイスの製造方法及び半導体光デバイス
TWI803785B (zh) 發光元件及其製造方法
TWI743463B (zh) 半導體光元件的製造方法以及半導體光元件的中間體
WO2019216308A1 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP7413599B1 (ja) Iii-v族化合物半導体発光素子及びiii-v族化合物半導体発光素子の製造方法
JP6875076B2 (ja) 半導体発光素子の製造方法および半導体発光素子
TW202429728A (zh) 發光元件及其製造方法
JP2024014794A (ja) 半導体発光素子及び半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201027

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210601

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210601

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210608

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210901

R150 Certificate of patent or registration of utility model

Ref document number: 6938568

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250