[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6980873B2 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP6980873B2
JP6980873B2 JP2020155040A JP2020155040A JP6980873B2 JP 6980873 B2 JP6980873 B2 JP 6980873B2 JP 2020155040 A JP2020155040 A JP 2020155040A JP 2020155040 A JP2020155040 A JP 2020155040A JP 6980873 B2 JP6980873 B2 JP 6980873B2
Authority
JP
Japan
Prior art keywords
dielectric
mol
internal
layer
laminated body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020155040A
Other languages
English (en)
Other versions
JP2020202402A (ja
Inventor
浩一郎 森田
佳祐 石井
紀之 千輝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2019111791A external-priority patent/JP6766225B2/ja
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2020155040A priority Critical patent/JP6980873B2/ja
Publication of JP2020202402A publication Critical patent/JP2020202402A/ja
Priority to JP2021186825A priority patent/JP7209072B2/ja
Application granted granted Critical
Publication of JP6980873B2 publication Critical patent/JP6980873B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、小型化及び高性能化に対応可能な積層セラミックコンデンサ及びその製造方法に関する。
近年、スマートフォンや携帯電話などの電子機器の小型化に伴い、電子機器に搭載される電子部品として例えば積層セラミックコンデンサに対する小型化及び大容量化への要求がますます高まっている。
このような積層セラミックコンデンサでは、セラミック層の耐湿性をいかに確保するかが問題となる。そこで従来、耐湿性を確保するために、セラミック材料に焼結性を高める助剤を添加したり、セラミック層を構成する誘電体粒子を小径化したりして、セラミック層の焼結性をコントロールし、緻密化を図るようにしている(例えば、特許文献1〜4参照)。
特許4135443号公報 特開2012−227260号公報 特開2003−017356号公報 特開2010−103566号公報
セラミック層の緻密化の促進には、マンガンやマグネシウムのような焼結助剤の添加が効果的である。しかしながら、焼結助剤の添加は誘電体の誘電率を低下させるため、所望とする静電容量を確保することが困難となる。このため、耐湿性と静電容量の確保を両立させることが非常に困難であった。
以上のような事情に鑑み、本発明の目的は、耐湿性と静電容量の確保を両立させることが可能な積層セラミックコンデンサ及びその製造方法を提供することを目的とする。
上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、積層体と、外部誘電体と、第1の外部電極と、第2の外部電極とを具備する。
上記積層体は、マンガンやマグネシウムのような焼結助剤を含有するセラミック誘電体で形成された内部誘電体を介して第1の内部電極層と第2の内部電極層とが交互に積層され、積層方向の面である第1の面と、上記第1の面の反対側の面である第2の面と、上記第1の面および上記第2の面に直交し上記第1の内部電極層および上記第2の内部電極層が引き出されている第3の面と、上記第3の面の反対側の面であり上記第1の内部電極層および上記第2の内部電極層が引き出されている第4の面と、上記第1の面、上記第2の面、上記第3の面及び上記第4の面と直交し上記第1の内部電極が引き出されている第5の面と、上記第5の面の反対側の面であり上記第2の内部電極が引き出されている第6の面と、を有する。
上記外部誘電体は、上記内部誘電体より焼結助剤を多く含有するセラミック誘電体で形成されており上記積層体の第1の面と上記第2の面と上記第3の面と上記第4の面とを被覆する。
上記第1の外部電極は、上記第5の面を被覆し、上記第1の内部電極層と電気的に接続される。
上記第2の外部電極は、上記第6の面を被覆し、上記第2の内部電極層と電気的に接続される。
上記外部誘電体のうち少なくとも上記第3の面および上記第4の面を被覆する部分は外層部と、上記外層部と上記積層体との間に設けられる中間部とで構成される。そして上記外層部は上記中間部より焼結助剤の濃度が高い。
焼結助剤であるマンガンまたはマグネシウムは含有量が多くなるほど静電容量を低下させるため、内部誘電体の焼結助剤の含有量を減らすことで静電容量の確保が容易になる。一方で焼結助剤量の減少は焼結性の低下をもたらすが、このとき、内部誘電体の焼結助剤の量が少なくても外部誘電体が内部誘電体より焼結助剤を多く含有することにより、内部誘電体の焼結性より外部誘電体の焼結性が向上し、緻密な表面をもつ積層セラミックコンデンサが実現できる。この緻密に焼結した外部誘電体は外部雰囲気から内部誘電体領域への水分の侵入を防ぐ。
一方、内部誘電体と外部誘電体との間に焼結助剤の濃度差が生じるため、外部誘電体由来の焼結助剤が内部誘電体への拡散混入が生じる可能性がある。特に上記第3の面および上記第4の面は内部誘電体と外部誘電体が直接接触するので、拡散混入が生じやすい。よって、上記の構成のように、外部誘電体を外層部と、積層体と外層部との間に設けられる中間部と、で構成することにより、焼結助剤の濃度が高い外層部と積層体との距離をとることが可能となる。従って、外層部由来の焼結助剤が、積層体を構成する内部誘電体へ直接拡散混入せずに中間部へ拡散する。よって、焼結助剤が内部誘電体へ拡散混入することによる静電容量の低下が抑制されるだけではなく、緻密性の低下も抑制される。したがって、上記積層セラミックコンデンサによれば、耐湿性と静電容量の確保が可能となる。
上記中間部に含有される焼結助剤が、上記積層体側から上記外層部側に向けて第1の濃度勾配で濃度が高くなり、上記外層部に含有される焼結助剤が、上記中間部側から上記外層部の表面に向けて上記第1の濃度勾配より小さい第2の濃度勾配で濃度が高くなってもよい。
上記内部誘電体及び上記外部誘電体は、ケイ素及びバナジウムの少なくともいずれか一つを含有してもよい。
上記外部誘電体は全体が上記外層部と上記中間部と、で構成されてもよい。
上記外部誘電体は、上記第1の面及び上記第2の面上のカバー部と、上記3の面及び上記第4の面上のサイドマージン部とを含み、上記カバー部及び上記サイドマージン部のビッカース硬度は650以上であり、上記サイドマージン部のビッカース硬度に対する上記カバー部のビッカース硬度の割合は、1.00以上であってもよい。
カバー部及びサイドマージン部のビッカース硬度が上述のように設計されることにより、カバー部及びサイドマージン部から構成される外部誘電体の緻密性が向上するので、積層セラミックコンデンサの耐湿性を確保することが可能となる。
上記外部誘電体は上記内部誘電体よりTi(チタン)100molに対して0.3mol以上4.5mol以下の範囲でマンガンまたはマグネシウムを多く含有してもよい。
外部誘電体が、Mn(マンガン)またはMg(マグネシウム)をTi100molに対して0.3mol以上4.5mol以下の範囲で内部誘電体よりも多く含有することにより、内部電極層と内部誘電体の結収縮挙動の違いが緩和されるだけではなく、内部誘電体へMn(マンガン)またはMg(マグネシウム)が拡散することによる静電容量の低下も抑制される。
上記内部誘電体及び上記外部誘電体は、ケイ素およびホウ素を含有し、上記外部誘電体は上記内部誘電体よりTi100molに対して2.8mol以下の範囲でケイ素を多く含有し、Ti100molに対して0.8mol以下の範囲でホウ素を多く含有してもよい。
外部誘電体が、内部誘電体よりTi100molに対して2.8mol以下の範囲でケイ素を多く含有し、Ti100molに対して0.8mol以下の範囲でホウ素を多く含有することにより、外部誘電体を構成する誘電体粒子の粒成長が抑制されるので、製品表面が完全に緻密化されないことに起因する強度の低下が抑制される。
上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサの製造方法は、
焼結助剤を含有する内部誘電体と、内部電極層とを交互に積層させて第1の積層体を形成し、
上記第1の積層体の第1の面と上記第1の面と反対側の第2の面に、焼結助剤の濃度が上記内部誘電体以下の第1の内部層を積層し、上記第1の内部層上に焼結助剤の濃度が上記内部誘電体より高い第1の外部層を積層して第2の積層体を形成し、
上記第2の積層体をチップサイズに裁断し、チップサイズの上記第2の積層体の両側面に上記第1の内部層と同じ材料からなる第2の内部層を積層し、上記第2の内部層上に上記第1の外部層と同じ材料からなる第2の外部層を積層して第3の積層体を形成し、
上記第3の積層体を焼成して、上記内部誘電体よりも焼結助剤の濃度が高い中間部と、上記中間部よりも焼結助剤の濃度が高い外層部とを含む外部誘電体を形成する。
第1の内部層及び第2の内部層の焼結助剤の濃度が、内部誘電体以下で、第1の外部層及び第2の外部層より低いことから、第3の積層体の焼成時に、内部誘電体、第1の外部層及び第2の外部層由来の焼結助剤が、第1の内部層及び第2の内部層に拡散侵入するものとなる。これにより、焼結助剤が内部誘電体へ拡散混入することによる静電容量の低下が抑制されるだけではなく、緻密性の低下も抑制されることができる。
上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサの他の製造方法は、
焼結助剤を含有する内部誘電体、内部電極層、焼結助剤の濃度が上記内部誘電体以下の第1の緩和層及び焼結助剤の濃度が上記内部誘電体より高い第2の緩和層からなる第1の内部層を複数積層させて第1の積層体を形成し、
上記第1の積層体の第1の面と、上記第1の面と反対側の第2の面に、上記第1の緩和層と同じ材料からなる第2の内部層を積層し、上記第2の内部層上に上記第2の緩和層と同じ材料からなる外部層を積層して第2の積層体を形成し、
上記第2の積層体をチップサイズに裁断し、チップサイズの上記第2の積層体を焼成して、上記内部誘電体よりも焼結助剤の濃度が高い中間部と、上記中間部よりも焼結助剤の濃度が高い外層部とを含む外部誘電体を形成する。
以上のように、本発明によれば、耐湿性と静電容量の確保が可能な積層セラミックコンデンサ及びその製造方法を提供することができる。
本発明の第1の実施形態に係る積層セラミックコンデンサの斜視図である。 図1のA−Aにおける断面図である。 図1のB−Bにおける断面図である。 図2で示す外部誘電体を要素毎に表した模式図である。 同実施形態に係る内部誘電体及び外部誘電体に含有されるMn(マンガン)の濃度曲線(濃度勾配)を示す図である。 同積層セラミックコンデンサの製造プロセスを示す模式図である。 同積層セラミックコンデンサの製造プロセスを示す模式図である。 同積層セラミックコンデンサの製造プロセスを示す模式図である。 同実施形態の第3積層体に係る焼結助剤の濃度変化を示す図である。 同実施形態の第4積層体に係る焼結助剤の濃度曲線である。 同積層セラミックコンデンサの他の製造プロセスを示す模式図である。 同積層セラミックコンデンサの他の製造プロセスを示す模式図である。 同積層セラミックコンデンサの他の製造プロセスを示す模式図である。 本発明の第2の実施形態に係る積層セラミックコンデンサの斜視図である。 図14のA−Aにおける断面図である。 本発明の実施例1に係る特性試験の結果を示す表である。 本発明の実施例2に係る特性試験の結果を示す表である。 本発明の実施例2に係る特性試験の結果を示す表である。 本発明の実施例2に係る特性試験の結果を示す表である。 本発明の実施例3及び4並びに比較例1乃至3に係る積層セラミックコンデンサの内部誘電体及び外部誘電体に含有される焼結助剤の割合と、各積層セラミックコンデンサの特性試験の結果を示す表である。
以下、図面を参照しながら、本発明の実施形態を説明する。なお、以下に説明する実施形態は一例であり、これに限定されるものではない。
<第1の実施形態>
[積層セラミックコンデンサの全体構成]
図1は、本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。図2は、図1のA−Aにおける断面図であり、図3は、図1のB−Bにおける断面図である。なお、以下の図においてX、Y及びZ軸方向は相互に直交する3軸方向をそれぞれ示しており、本実施形態においてX軸方向は積層セラミックコンデンサの長さ方向、Y軸方向はその幅方向、Z軸方向はその高さ方向に対応する。
本実施形態の積層セラミックコンデンサ10は、図1及び図2に示すように、外部誘電体11、第1外部電極12、第2外部電極13及び積層体14を有する。
後述するように、積層体14は、内部電極層と内部誘電体とがZ軸方向に交互に積層されることにより構成される。第1外部電極12及び第2外部電極13は、積層体14のX軸方向に相互に対向する端子面に形成され、積層体14の内部電極層と電気的に接続される。外部誘電体11は、図2に示すように、積層体14の外周に形成される。具体的には、図2に示すように、積層体14のY軸方向に相互に対向する面と、Z軸方向に相互に対向する面とを被覆する。以下、積層セラミックコンデンサ10の各部の詳細について説明する。
(積層体)
積層体14は、図2に示すように、第1の面14aと、第1の面14aの反対側の第2の面14bと、第1の面14aと第2の面14bに直交する第3の面14cと、第3の面14cの反対側の第4の面14dとを有し、第1の面14a、第2の面14b、第3の面14c及び第4の面14dが外部誘電体11に被覆される。
積層体14は、図3に示すように、第1内部電極層15と、第2内部電極層17及び内部誘電体16とを有する。積層体14の第3の面14cおよび第4の面14dには第1内部電極層15および第2内部電極層17が引き出されている。
積層体14は、図3に示すように、第1内部電極層15、内部誘電体16及び第2内部電極層17がZ軸方向に順に積層されることにより構成され、第1内部電極層15と第2内部電極層17が内部誘電体16を介して相互に対向するように配置された内部構造を有する。なお、第1内部電極層15及び第2内部電極層17の層数は図示の例に限定されず、それぞれ数十層以上で構成されてもよい。
また、積層体14は、図3に示すように、第1の面14a、第2の面14b、第3の面14c及び第4の面14dに直交する第5の面14eと、第5の面14eと反対側の第6の面14fを有する。第5の面14eには第1内部電極層15が引き出されており、その第1内部電極層15と電気的に接続されるように第1外部電極12が設けられ、第6の面14fには第2内部電極層17が引き出されており、その第2内部電極層17と電気的に接続されるように第2外部電極13が設けられる。
第1内部電極層15及び第2内部電極層17は、例えばNi、Cu等の卑金属粉末を含有する導電性ペーストを焼結した矩形状の金属薄膜で構成される。
内部誘電体16は、例えば、チタン酸バリウム(BaTiO)、チタン酸カルシウム(CaTiO)、チタン酸ストロンチウム(SrTiO)、ジルコン酸カルシウム(CaZrO)等の誘電体粉末を主成分として成形された矩形状のグリーンシートの焼結体で構成され、絶縁性を有する。本実施形態では、内部誘電体16はチタン酸バリウム(BaTiO)系のセラミック材料を主成分とするスラリーから構成される。
(外部誘電体)
本実施形態の外部誘電体11は、図2に示すように、中間部18と外層部19とを含む構成となる。
中間部18は、図2に示すように、積層体14の第1の面14a、第2の面14b、第3の面14c及び第4の面14dを被覆し、積層体14と外層部19との間に介在する。中間部18の厚みは、チップサイズに応じて適宜変更され、例えば、2μm以上とするのが好適である。
中間部18は、例えば、チタン酸バリウム(BaTiO)、チタン酸カルシウム(CaTiO)、チタン酸ストロンチウム(SrTiO)、ジルコン酸カルシウム(CaZrO)等の誘電体粉末を主成分として成形された焼結体であり、絶縁性を有する。本実施形態では、中間部18は、内部誘電体16と同じく、チタン酸バリウム系(BaTiO)のセラミック材料を主成分とするスラリーから構成される。
外層部19は、図2に示すように、中間部18の外側を被覆し、積層セラミックコンデンサ10の外壁を構成する。外層部19の厚みは、チップサイズに応じて適宜設定され、例えば、10μm以上とするのが好ましく、より好適には20μm以上である。
外層部19は、例えば、チタン酸バリウム(BaTiO)、チタン酸カルシウム(CaTiO)、チタン酸ストロンチウム(SrTiO)、ジルコン酸カルシウム(CaZrO)等の誘電体粉末を主成分として成形された焼結体で構成され、絶縁性を有する。本実施形態では、外層部19は、内部誘電体16及び中間部18と同じく、チタン酸バリウム(BaTiO)系のセラミック材料を主成分とするスラリーから構成される。
図4は、図2で示す外部誘電体11を要素毎に表した模式図である。本実施形態に係る外部誘電体11は、図4に示すように、サイドマージン部20とカバー部21とから構成される。
サイドマージン部20は、図4に示すように、積層体14の第3の面14c及び第4の面14dを被覆する第1被覆層11cと、第1被覆層11cに積層される第2被覆層11dとから構成される。
カバー部21は、図4に示すように、積層体14の第1の面14a、第2の面14b及び第1被覆層11cのY軸方向に平行な平面を被覆する第3被覆層11eと、第3被覆層11e及び第2被覆層11dのY軸方向に平行な平面を被覆する第4被覆層11fとから構成される。ここで、中間部18は、第1被覆層11cと第3被覆層11eとから構成され、外層部19は、第2被覆層11dと第4被覆層11fとから構成される。
(外部電極)
第1外部電極12は、積層セラミックコンデンサ10の外部端子である。第1外部電極12は、図3に示すように、第5の面14eに設けられ、外部誘電体11を部分的に被覆する。第1外部電極12は、図3に示すように、第1引出端部15aを介して第1内部電極層15と電気的に接続する。
第2外部電極13は、積層セラミックコンデンサ10の外部端子である。第2外部電極13は、図3に示すように、第6の面14fに設けられ、外部誘電体11を部分的に被覆する。第2外部電極13は、図3に示すように、第2引出端部17aを介して第2内部電極層17と電気的に接続する。
第1外部電極12及び第2外部電極13は、例えばNi、Cu、Cr、Ag、Pd、Fe、Sn、Pb、Pt、Ir、Rh、Ru、Al、Ti等の卑金属粉末を含有する導電性ペーストを焼結した金属薄膜で構成される。第1外部電極12及び第2外部電極13の表面には、回路基板上への実装時の半田濡れ性を良くするために、半田メッキが施されていても良い。
[焼結助剤について]
本実施形態の内部誘電体16、中間部18及び外層部19には、積層セラミックコンデンサ10を製造するうえで、焼結の促進や安定化を図るために用いられた焼結助剤が含有される。ここで、焼結助剤には、すくなくともMn(マンガン)またはMg(マグネシウム)が含有される。そして、本実施形態に係る中間部18は、内部誘電体16より焼結助剤を多く含有し、外層部19は中間部18より焼結助剤を多く含有する構成となる。
焼結助剤には、Mn(マンガン)およびMg(マグネシウム)以外に、Si(ケイ素)、B(ホウ素)、Ho(ホルミウム)、Ca(カルシウム)、V(バナジウム)及びその酸化物や、Li(リチウム)、K(カリウム)、Na(ナトリウム)及びB(ホウ素)のいずれかを含むSi(ケイ素)を主成分としたガラス等が含まれることができる。また、これらは単独でもよいし、複数種が混合されていてもよい。
図5は、本実施形態の内部誘電体16及び外部誘電体11に含有されるMn(マンガン)のEPMA(Electron Probe Micro Analyzer)スペクトルの要部の模式図であり、内部誘電体16及び外部誘電体11に含有されるMn(マンガン)の濃度曲線(濃度勾配)を示している。
ここで、図5において、領域La内の曲線は、図2に示す積層体14(内部誘電体16)の端部に係る領域L1内のMn(マンガン)の濃度曲線である。また、領域Lb内の曲線は、図2に示す中間部18に係る領域L2内のMn(マンガン)の濃度曲線であり、領域Lc内の曲線は、図2に示す外層部19に係る領域L3内のMn(マンガン)の濃度曲線である。
本実施形態の積層セラミックコンデンサ10は、図5に示すように、積層体14から外層部19に向けてMnの濃度が高くなる構成となる。具体的には、図5に示すように、中間部18の領域L2内に含有されるマンガンの濃度が、積層体14側から外層部19側に向けて第1の濃度勾配で高くなり、外層部19の領域L3内に含有されるマンガンの濃度が、中間部18側から外層部19の表面に向けて第1の濃度勾配より小さい第2の濃度勾配で高くなる構成となる。
ここで、外部誘電体11は、Mn(マンガン)またはMg(マグネシウム)をTi100molに対して0.30mol以上4.5mol以下の範囲で内部誘電体16よりも多く含有するのが好適である。0.30mol未満では、外層部19の表面を十分に緻密化することができず、4.5molを超えると、内部誘電体16へMn(マンガン)またはMg(マグネシウム)が拡散し、静電容量の低下が顕在化するからである。
また、外部誘電体11は、Si(ケイ素)をTi100molに対して0.00mol以上2.8mol以下の範囲で内部誘電体16よりも多く含有するのが好適である。2.8molを超えると、外部誘電体11を構成する誘電体粒子が粒成長しやすくなり、製品表面を十分に緻密化させることができず強度が確保できない場合がある。
さらに、外部誘電体11は、B(ホウ素)をTi100molに対して0.00mol以上0.8mol以下の範囲で内部誘電体16よりも多く含有するのが好適である。0.8molを超えると、外部誘電体11を構成する誘電体粒子が粒成長しやすくなり、製品表面を十分に緻密化させることができず強度が確保できない場合がある。
焼結助剤として、Mn(マンガン)、Mg(マグネシウム)、Si(ケイ素)、B(ホウ素)をそれぞれ上記の範囲にすることで、焼成時に、内部電極層と内部誘電体16を均一に収縮(同時に焼結)させることができる。これにより、内部電極層と内部誘電体16との焼結収縮挙動の違いに起因する耐湿不良を抑制することができる。
また、例えば0603形状(縦0.6mm、横0.3mm、高さ0.3mm)の積層セラミックコンデンサのように、内部誘電体16の厚みが1μmを切る薄層製品においては、当該内部誘電体16の過焼結が抑制され、これにより誘電率の低下を抑えて、所望とする静電容量を確保することが可能となる。
さらに、焼結助剤が内部誘電体16よりも外部誘電体11の方がより多く含有されているため、内部誘電体16の焼結性よりも外部誘電体11の焼結性を上げることができる。これにより、内部誘電体16の過焼結が抑制されるので、誘電率の低下が抑えられ、静電容量を確保することも可能となる。
また、本実施形態の積層セラミックコンデンサ10は、外部誘電体11に内部誘電体16よりも焼結助剤が多く含まれるように構成されるため、内部誘電体16よりも外部誘電体11のほうが、硬度が高くなる。これにより外部誘電体11の表面の十分な緻密化を図ることができ、積層セラミックコンデンサ10の耐湿性を確保することが可能となる。
具体的には、外部誘電体11の表面の硬度の指標をビッカース硬度とした場合に、図4に示すサイドマージン部20の表面20aと、カバー部21の表面21aのビッカース硬度を650以上とし、表面20aのビッカース硬度に対する表面21aのビッカース硬度の割合が1.00以上となるように構成される。このような構成であれば、回路基板へ実装した場合に、基板のたわみによる応力が積層セラミックコンデンサにかかっても、クラックが生じ難くすることができる。
表面20a及び表面21aのビッカース硬度を調整する方法は特に限定されない。例えば、カバー部21及びサイドマージン部20に含有される焼結助剤の濃度や、焼成条件等を調整することで、当該硬度を調整することができる。
これらのことから、本実施形態によれば、外部誘電体11が内部誘電体16より焼結助剤を多く含有することにより、内部誘電体16の焼結性より外部誘電体11の焼結性が向上する。したがって、本実施形態の積層セラミックコンデンサ10によれば、耐湿性と静電容量確保の両立が可能となる。
[積層セラミックコンデンサの作用]
以上のように構成される本実施形態の積層セラミックコンデンサ10は、第1外部電極12及び第2外部電極13が、それぞれ回路基板上の接続ランドに半田付けされることで、所定容量の容量素子を構成する。
さらに本実施形態によれば、外部誘電体11が内部誘電体16より焼結助剤を多く含有することにより、内部誘電体16の焼結性より外部誘電体11の焼結性が向上する。したがって、本実施形態の積層セラミックコンデンサ10によれば、耐湿性と静電容量確保の両立が可能となる。
[積層セラミックコンデンサの製造方法]
(第1の製造方法)
本実施形態に係る積層セラミックコンデンサ10の第1の製造方法について説明する。なお、以下に示す製造方法は一例であり、積層セラミックコンデンサ10の製造方法は、以下に示す方法に限定されるものではない。図6乃至図8は、積層セラミックコンデンサ10の製造プロセスを示す模式図である。
図6(a)は、セラミック材料を主成分とするスラリーから形成されたセラミックグリーンシートである内部誘電体16を示す。内部誘電体16の厚みは、特に限定されず、例えば、数μm程度とすることができる。
図6(b)に示すように、内部誘電体16の上に幅方向に延びる帯状の第1内部電極層15をスクリーン印刷等の方法で印刷(積層)する。これにより、内部誘電体16上に第1内部電極層15のパターンが形成される。
続いて、図6(c)に示すように、第1内部電極層15の上に内部誘電体16を積層し、内部誘電体16の上に第2内部電極層17を積層する。そして、第1内部電極層15、内部誘電体16及び第2内部電極層17を交互に積層させて積層体を形成する。以降、図6(c)に示すように、第1内部電極層15、内部誘電体16及び第2内部電極層17が交互に積層された積層体を第1積層体30とする。
続いて、図7(a)に示すように、第1積層体30の表面30a及び裏面30bに、内部誘電体16を形成するセラミックスラリーより焼結助剤の濃度が低い又は同等のセラミックスラリーから形成された第1内部層18aを積層する。次いで、同図に示すように、第1内部層18aの上に内部誘電体16を形成するセラミックスラリーより焼結助剤の濃度が高いセラミックスラリーから形成された第1外部層19aを積層する。以降、第1積層体30に第1内部層18a、第1外部層19aが積層された積層体を第2積層体40とする。
続いて、図7(b)に示すように、第2積層体40を裁断してチップ50を得る。次いで、図7(c)に示すように、チップ50の第1サイドカット面50a及び第2サイドカット面50bに第2内部層18bを積層する。第2内部層18bは、第1内部層18aと同じ材料のセラミックスラリーから形成される。
次いで、図7(c)に示すように、第2内部層18bの上に第2外部層19bを積層する。第2外部層19bは、第1外部層19aと同じ材料のセラミックスラリーから形成される。
第2内部層18b及び第2外部層19bは、第1サイドカット面50a及び第2サイドカット面50bに、セラミックスラリーを塗布又は吹き付ける方法で形成することができる。以降。チップ50に第2内部層18b及び第2外部層19bが積層された積層体を第3積層体60とする。
続いて、第3積層体60を還元雰囲気下、千数百℃で焼成する。焼成後の第3積層体60は、焼結助剤が拡散し、図8(a)に示すように、積層体14、中間部18及び外層部19が形成される。以降、図8(a)に示すように、積層体14、中間部18及び外層部19が形成されたチップを第4積層体70とする。
最後に、図8(b)に示すように、第4積層体70に第1外部電極12及び第2外部電極13をそれぞれ形成する。第1外部電極12及び第2外部電極13は、典型的には、第1内部電極層15及び第2内部電極層17と同種の材料、例えば、Ni等の卑金属材料のペースト体を、第4積層体70のX軸方向に対向する面を含む各端部に塗布後、焼成することで形成される。その後必要に応じて、第1外部電極12及び第2外部電極13の表面に半田めっきが施される。なお、第1外部電極12及び第2外部電極13は、第4積層体70と同時に焼成されることにより形成されることもできる。第4積層体70に第1外部電極12及び第2外部電極13が形成された積層体は、図8(b)に示すように、積層セラミックコンデンサ10に相当する。
[内部層の作用]
セラミック層の緻密化の促進には、焼結助剤の添加が効果的である。しかしながら、焼結助剤の添加は誘電体の誘電率を低下させるため、所望とする静電容量を確保することが困難となる。また、コンデンサとして有効な電極交差部の誘電体の助剤成分よりも、当該電極交差部を保護するマージン部(カバー層、サイドマージン層)の助剤成分を多くして焼結すると、マージン部から電極交差部への助剤成分が拡散し、電極交差部の誘電体の誘電率が低下する場合がある。このため、耐湿性と静電容量確保の両立が非常に困難であった。
一方、本実施形態の中間部18は、主に第1内部層18aと第2内部層18bとから構成され、外層部19は、主に第1外部層19aと第2外部層19bとから構成される。ここで、中間部18及び外層部19が形成される直前の第3積層体60において、第1外部層19a及び第2外部層19bが、内部誘電体16と距離を取るように構成される。
具体的には、図7(c)に示すように、第1外部層19aと内部誘電体16との間に第1内部層18aが介在し、第2外部層19bと内部誘電体16との間に第2内部層18bが介在する構成となる。
ここで、第1内部層18a及び第2内部層18bは、焼結助剤の濃度が内部誘電体16以下で、第1外部層19a及び第2外部層19bより低いことから、第3積層体60の焼成時に、内部誘電体16、第1外部層19a及び第2外部層19b由来の焼結助剤が、第1内部層18a及び第2内部層18bに拡散侵入するものとなる。一方、第1内部層18a及び第2内部層18bは、第1外部層19aと内部誘電体16との間、及び、第2外部層19bと内部誘電体16との間にそれぞれ介在しているため、第1内部層18a及び第2内部層18bは、第1外部層19a及び第2外部層19b由来の焼結助剤が内部誘電体16に侵入するのを抑制するバッファ層として機能する。
これにより、焼結助剤が内部誘電体16へ拡散混入することによる静電容量の低下が抑制されるだけではなく、中間部18及び外層部19の緻密性の低下も抑制されるものとなる。ゆえに、上述の手法により製造された積層セラミックコンデンサ10は、所望とする静電容量と耐湿性とが同時に確保されることになる。
[焼結助剤の濃度変化について]
図9は、第3積層体60に係る焼結助剤の濃度変化を示す図であり、図10は、第4積層体70に係る焼結助剤の濃度曲線である。なお、これらの図において、領域Ld及びLg内の曲線は、それぞれ第3積層体60及び第4積層体70の領域L4(図7(c)、図8(a)参照。以下の領域L5、L6についても同様。)内の濃度曲線であり、領域Le及びLh内の曲線は、それぞれ第3積層体60及び第4積層体70の領域L5内の濃度曲線である。また、領域Lf及びLi内の曲線は、それぞれ第3積層体60及び第4積層体70の領域L6内の曲線である。
焼成後の第3積層体60は、上述のとおり、焼結助剤が拡散する。この際、第3積層体60の領域L4及びL6内の焼結助剤が、領域L5へ拡散侵入する。これにより、領域L4及び領域L6内の焼結助剤の濃度が減少し、領域L5内の焼結助剤の濃度が増加する。これにより、第3積層体60の領域L4〜領域L6内の焼結助剤は、一時的に、図9に示すような濃度曲線を形成する。なお、図9に示す領域Ld〜Lf内の点線は、それぞれ焼成前の第3積層体60に係る領域L4〜L6内の焼結助剤の濃度を示したものである。
焼結助剤の拡散が終了した第3積層体60は、上述のとおり、中間部18及び外層部19が形成され、第4積層体70となる。ここで、第4積層体70の領域L4〜領域L6内の焼結助剤は、図10に示すような濃度曲線を形成する。なお、第4積層体70の領域L4は、積層体14の端部に係る領域であり、領域L5は中間部18に係る領域である。また、領域L6は外層部19に係る領域である。
つまり、第3積層体60を焼成して中間部18及び外層部19を有する第4積層体70が形成される際に、各積層体の領域L4〜L6内に含有される焼結助剤は、図9に示す直線から、途中同図に示す濃度曲線を形成する。そして、最終的に図10に示すような、積層体14の端部から外層部19に向けて、所定の勾配で焼結助剤の濃度が増加する濃度曲線を形成する。このように、第1内部層18a及び第2内部層18bは、第1外部層19a及び第2外部層19b由来の焼結助剤が内部誘電体16に侵入するのを抑制するバッファ層として機能する。
(第2の製造方法)
本実施形態に係る積層セラミックコンデンサ10は、上述の第1の製造方法とは異なる方法により製造することもできる。図11乃至図13は、積層セラミックコンデンサ10の他の製造プロセスを示す模式図である。
図11(a)は、セラミック材料を主成分とするスラリーから形成されたセラミックグリーンシートである内部誘電体16を示す。内部誘電体16の厚みは特に限定されず、例えば、数μm程度とすることができる。
図11(b)に示すように、内部誘電体16の上に短冊状の複数の第1内部電極層15を、Y軸方向に相互に離間してスクリーン印刷等の方法で印刷する。これにより、内部誘電体16上に第1内部電極層15のパターンが形成される。なお、各第1内部電極層15の幅方向はY軸方向に平行に形成され、それらの長さ方向はX軸方向に平行に形成される。
次に、図11(c)に示すように、内部誘電体16上にセラミックグリーンシートである所定幅の複数の第1緩和層18cを各第1内部電極層15の幅方向(Y軸方向)の両側に隣接するようにそれぞれ積層する。第1緩和層18cは、内部誘電体16を形成するセラミックスラリーより焼結助剤の濃度が低い又は同等のセラミックスラリーから形成される。
続いて、図12(a)に示すように、内部誘電体16上にセラミックグリーンシートである複数の第2緩和層19cを、各第1緩和層18cの隣にそれぞれ積層する。第2緩和層19cは、内部誘電体16を形成するセラミックスラリーより焼結助剤の濃度が高いセラミックスラリーから形成される。内部誘電体16の表面は、第1内部電極層15、第1緩和層18c及び第2緩和層19cによって被覆される。以降、図12(a)に示すように、内部誘電体16、第1内部電極層15、第1緩和層18c及び第2緩和層19cを第3内部層22とする。同様にして、内部誘電体16、第2内部電極層17、第1緩和層18c及び第2緩和層19cを第4内部層23とする。
続いて、図12(b)に示すように、第3内部層22の上に第4内部層23を積層する。次いで、図12(c)に示すように、第3内部層22及び第4内部層23を交互に積層させて積層体を形成する。以降、図12(c)に示すように、第3内部層22及び第4内部層23が交互に積層された積層体を第5積層体80とする。
続いて、図13(a)に示すように、第5積層体80の表面80a及び裏面80bの全面に、第1緩和層18cと同じ材料から成る第5内部層18dを積層する。次いで、同図に示すように、第5内部層18dに第2緩和層19cと同じ材料から成る第3外部層19dを積層する。以降、図13(a)に示すように、第5積層体80に第5内部層18d、第3外部層19dが積層された積層体を第6積層体90とする。
続いて、図13(b)に示すように、第6積層体90を裁断してチップ100を得る。この際、第6積層体90は、図13(a)に示す第2緩和層19cのY軸方向(幅方向)の中心を通る点線Pに沿って裁断される。
次いで、チップ100を還元雰囲気下、千数百℃で焼成する。焼成後、焼結助剤が拡散することによって中間部18及び外層部19が形成され、図8(a)に示す第4積層体70が得られる。最後に、上述の手法と同様の手法により、第1外部電極12及び第2外部電極13を形成し、積層セラミックコンデンサ10を得る。即ち、当該方法を用いても、第1の製造方法と同様に、図2に示す中間部18を有する(バッファ機能を有する)積層セラミックコンデンサ10を得ることができる。つまり、上記方法(第2の製造方法)によっても、上述の第1の製造方法と同様の作用効果を得ることができる。
<第2の実施形態>
図14は、本実施形態の積層セラミックコンデンサ200の斜視図であり、図15は、図14のA−Aにおける断面図である。以下、第1の実施形態と同様の構成については同様の符号を付し、説明を省略又は簡略化する。
本実施形態の積層セラミックコンデンサ200は、図14および図15に示すように、第1外部電極12、第2外部電極13、積層体14及び外部誘電体110を有する。第1外部電極12、第2外部電極13及び積層体14は、上述の第1の実施形態と同様の構成を有する。
上述の第1の実施形態と異なる点は次の通りである。即ち第1の実施形態では、外部誘電体11のうちのカバー部21が、第3被覆層11eと第4被覆層11fから構成される(図4参照)。これに対し、本実施形態の積層セラミックコンデンサ200は、図15に示すように、外部誘電体110を構成するカバー部210が単一の層からなり、第2被覆層11dと同様の材料から構成される。つまり、積層セラミックコンデンサ200では、第1被覆層11cが中間部となり、第2被覆層11dとカバー部210が外層部となるように構成される。
以上のように構成される本実施形態の積層セラミックコンデンサ200においても、上述の第1の実施形態と同様の作用効果、すなわち耐湿性と静電容量確保の両立が可能となる。外部誘電体110のうちのカバー部210については、内部誘電体16との間に内部電極層が介在する。これにより外部誘電体110由来の焼結助剤が積層体14に拡散する現象が比較的生じ難い。しかしながら、サイドマージン部20については、外部誘電体110と内部誘電体16と直接接触している。そのため外部誘電体110由来の焼結助剤が積層体14に拡散する現象が比較的生じやすい。よって、少なくともサイドマージン部において中間部となる第1被覆層11cを形成すれば、焼結助剤の積層体14への拡散を抑制することができる。
以下、本発明の実施例について説明する。
[実施例1]
1005形状のチップを作製し、評価した。
(セラミックスラリーの作製)
チタン酸バリウム(BaTiO)を主成分とし、焼結助剤としてSi(ケイ素):Ti100molに対して0.5mol、Mg(マグネシウム):Ti100molに対して0.5mol、Mn(マンガン):Ti100molに対して0.5mol、V(バナジウム):Ti100molに対して0.1molを含有する第1セラミックスラリーを作製した。次いで、同じくチタン酸バリウムを主成分とし、焼結助剤としてSi(ケイ素):Ti100molに対して0.1mol、Mg(マグネシウム):Ti100molに対して0.1molを含有する第2セラミックスラリーと、Si(ケイ素):Ti100molに対して1.0mol、Mg(マグネシウム):Ti100molに対して1.0mol、Mn(マンガン):Ti100molに対して1.0mol、V(バナジウム):Ti100molに対して0.2molを含有する第3セラミックスラリーを作製した。
(1005形状のチップの作製)
第1セラミックスラリーから厚みが1.0μmの第1セラミックグリーンシートを作製し、当該第1セラミックグリーンシートに内部電極層を積層した(図6(b)参照)。
続いて、第1セラミックグリーンシートと内部電極層を交互に積層させて積層体Aを形成した(図6(c)参照)。この際、内部電極層が一層毎に交互に異なる極性となるようにした。
続いて、積層体Aの表面と裏面に、第2セラミックスラリーから形成された第2セラミックグリーンシートを積層し、当該第2セラミックグリーンシート上に第3セラミックスラリーから形成された第3セラミックグリーンシートを積層して、積層体Aに厚みが50μmのカバー部を形成した(図7(a)参照)。
次いで、カバー部が積層された積層体Aをダイシング(裁断)して未焼成チップを得た(図7(b)参照)。続けて、所定の溶剤にて粘度調整された第2セラミックスラリーを当該未焼成チップのサイドカット面にディッピングして乾燥させ第2スラリー層を形成した。
続いて、当該第2スラリー層の上に、所定の溶剤にて粘度調整された第3セラミックスラリーからなる第3スラリー層を積層して、未焼成チップに厚みが50μmのサイドマージン部を形成し、積層体Bを得た(図7(c)参照)。
次いで、積層体Bを還元雰囲気中1280℃で焼成した。焼成後、焼結助剤が拡散し、第2セラミックスラリーから成る中間部と、第3セラミックスラリーから成る外層部が形成された1005形状のチップ(以下、第1チップとする。)を得た(図8(a)参照)。なお、実施例1においては、第2スラリー層及び第3スラリー層の厚みを変化させて、中間部及び外層部の厚みがそれぞれ異なる第1チップを作製した。
(積層体C及び積層体Dの作製)
未焼成チップのサイドカット面に直接第3スラリー層を積層すること以外は、上述の手法と同様の手法により、中間部を有しない積層体Cを作製した。さらに、第2スラリー層の上に第3スラリー層を積層しないこと以外は、上述の手法と同様の手法により、外層部を有しない積層体Dを作製した。
(第1チップ、積層体C及び積層体Dの特性試験)
上述の手法により得られた中間部及び外層部の厚みがそれぞれ異なる第1チップと、積層体C及び積層体Dの特性(耐湿性、静電容量)を評価した。図16はその結果を示す表である。
具体的には、個数=500、試験温度=125℃、相対湿度=95%RH、印加電圧=5Vdc(direct current)、時間=100hの条件で、耐湿負荷試験を行った後、すぐに耐湿槽から取り出し、室温に戻ったところでその抵抗値を測定した。そして、抵抗値が1MΩ未満のものを耐湿不良と判定し、その不良率を調べた。本試験では、不良率が0%のものに限り、耐湿性があるものと判定した。
図16に示す試料番号1は、中間部が形成されていない積層体Cである。積層体Cは、同図に示すように、耐湿性と静電容量が確保されていることが確認された。
また、図16に示すように、中間部を有する試料番号2から5の第1チップは、静電容量が10μF以上であり、不良率も0%であった。しかしながら、試料番号2の第1チップは、試料番号3のものと比較して静電容量が低下していることから、中間部の厚みは2μm以上とすることが好適であることが確認された。
また、図16に示すように、中間部の厚みを厚くした試料番号6の第1チップには、耐湿不良が確認された。これは、外層部の厚みが薄くなることによって、焼結性が悪化したためと推定される。図16に示す試料番号7は、外層部が形成されていない積層体Dである。同図に示すように、積層体Dは、不良率が80%であった。よって、これらの結果から、中間部の厚みは最大で30μmとするのが好適であることが確認された。
[実施例2]
1608形状のチップを作製し、評価した。
(セラミックスラリーの作製)
チタン酸バリウム(BaTiO)を主成分とし、焼結助剤としてSi(ケイ素):Ti100molに対して0.56mol、Mn(マンガン):Ti100molに対して0.15mol、V(バナジウム):Ti100molに対して0.1mol、Ho(ホルミウム):Ti100molに対して0.4molを含有する第4セラミックスラリーを作製した。次いで、同じくチタン酸バリウムを主成分とし、焼結助剤としてSi(ケイ素):Ti100molに対して1.0mol、Mg(マグネシウム):Ti100molに対して0.95mol、Mn(マンガン):Ti100molに対して0.375mol、V(バナジウム):Ti100molに対して0.2mol、Ho(ホルミウム):Ti100molに対して0.8mol、Ca(カルシウム):Ti100molに対して0.3mol、B(ホウ素):Ti100molに対して0.155molを含有する第5セラミックスラリーと、Si(ケイ素):Ti100molに対して0.135mol、Mg(マグネシウム):Ti100molに対して0.5mol、Mn(マンガン):Ti100molに対して0.0375mol、V(バナジウム):Ti100molに対して0.1mol、Ho(ホルミウム):Ti100molに対して0.4molを含有する第6セラミックスラリーを作製した。
(1608形状のチップの作製)
第4セラミックスラリーから焼結後の厚みが1μmになるような厚みで第4セラミックグリーンシートを作製し、当該第4セラミックグリーンシート上にスクリーン印刷によって焼結後の厚みが0.5μmになるような厚みで内部電極層を形成した(図6(b)参照)。
続いて、内部電極層を形成した第4セラミックグリーンシートを400枚積層させて積層体Eを形成した(図6(c)参照)。この際、内部電極層が一層毎に交互に異なる極性となるようにした。
続いて、積層体Eの表面と裏面に、第6セラミックスラリーから成る第5セラミックグリーンシートを積層して、積層体Eに厚みが50μmのカバー部を形成した。
次いで、カバー部が形成された積層体Eをダイシング(裁断)して未焼成チップを得た。続けて、第5セラミックスラリーを当該未焼成チップのサイドカット面にディッピングして乾燥させ、BTペーストを形成した。
続いて、BTペーストの上に、第6セラミックスラリーからなる第5スラリー層を積層して、未焼成チップに厚みが50μmのサイドマージン部を形成し、積層体Fを得た。
次いで、水素濃度が0.06%である還元雰囲気下で、積層体Fを所定の温度で焼成した。焼成後、焼結助剤が拡散し、第5セラミックスラリーから成る中間部と、第6セラミックスラリーから成る外層部が形成された1608形状のチップ(以下、第2チップとする。)を得た(図15参照)。なお、本実施例においては、カバー部及びサイドマージン部のMn濃度と、焼成温度がそれぞれ異なる第2チップを作製した。
(第2チップの特性試験)
上述の手法で得られた第2チップにおいて、カバー部の表面(A面)とサイドマージン部の表面(B面)のビッカース硬度と、当該チップの耐湿不良率を調べた。耐湿負荷試験は、個数=500、試験温度=85℃、相対湿度=85%RH、印加電圧=6.3Vdc、時間=14hrの条件で行った。不良率等の評価は第1実施例と同様に行った。
まず、サイドマージン部のMn(マンガン)の含有量がTi100molに対して0.075molに固定され、カバー部のMn(マンガン)の含有量がそれぞれ異なる第2チップの特性を調べた。図17はその結果を示す表である。
次に、カバー部に含有されるMn(マンガン)の含有量がTi100molに対して1.125molに固定され、サイドマージン部に含有されるMn(マンガン)の含有量がそれぞれ異なる第2チップの特性を調べた。図18はその結果を示す表である。
図17及び図18に示すように、A面及びB面共にビッカース硬度が650以上、かつ
B面に対するA面のビッカース硬度の割合が1.00以上の範囲で、耐湿不良なく製品化することが可能であることが確認された。よって、この結果から、カバー部とサイドマージン部が所定の硬度を有することにより、第2のチップの耐湿性が確保されることが確認された。
次に、BTペーストに含有されるMn濃度と、焼成温度がそれぞれ異なるチップの特性を調べた。図19はその結果を示す表である。この結果から、焼成温度を変化させてビッカース硬度をコントロールする方法では、製品全体への影響があるため、製品寿命の低下が発生することが確認された。このため、例えば、カバー部及びサイドマージン部に酸化マンガン等のマンガン化合物を含有させる等して、焼結性を調整することが望ましい。
なお、本実施例では、1608形状のチップを例に挙げて説明したが、チップサイズはこれに限定されず、1005形状等の他の形状(あるいは大きさ)の製品についても同様な指標で評価することが可能である。
[実施例3]
実施例3に係る積層セラミックコンデンサ(MLCC)を作製した。
(セラミックスラリーの作製)
まず、内部誘電体、外部誘電体(カバー部及びサイドマージン部)の原料粉末として平均粒径が100nmのチタン酸バリウム(BaTiO)粉末を調整した。
次いで、このチタン酸バリウムを主成分とし、内部誘電体の基となる第7セラミックスラリーを作製した。第7セラミックスラリーには、焼結助剤としてSi(ケイ素)がTi100molに対して1.15mol、Mn(マンガン)がTi100molに対して0.08mol、B(ホウ素)がTi100molに対して0.13mol、V(バナジウム)がTi100molに対して0.1mol、Ho(ホルミウム)がTi100molに対して1.0mol含有されるものとした。また、Ba/Ti、A/Bをそれぞれ、1.0100、1.0050とした。
さらに、同じくチタン酸バリウムを主成分とし、外部誘電体の基となる第8セラミックスラリーを作製した。第8セラミックスラリーには、焼結助剤としてSi(ケイ素)がTi100molに対して2.00mol、Mn(マンガン)がTi100molに対して2.25mol、B(ホウ素)がTi100molに対して0.26mol、V(バナジウム)がTi100molに対して0.1mol、Ho(ホルミウム)がTi100molに対して1.0mol含有されるものとした。また、Ba/Ti、A/Bをそれぞれ、1.0100、1.0075とした。
(MLCC成型体の作製)
続いて、第7セラミックスラリー及び第8セラミックスラリーを用いて、MLCC成型体を作製した。以下に詳細な作製方法を示す。
まず、第7セラミックスラリーから厚みが1.0μmの第7セラミックグリーンシートをドクターブレード法により作製した。そして、第7セラミックグリーンシートにNiを含む導電性ペースト膜を所定のパターンでスクリーン印刷によって形成した。
続いて、導電性ペースト膜が形成された第7セラミックグリーンシートに、第8セラミックスラリーからなり、導電性ペースト膜と同じ厚みを有する第8スラリー層をスクリーン印刷によって形成した。このとき、導電ペースト膜と第8スラリー層との間に5μmのギャップが形成されるようにした。
続いて、導電性ペースト膜及び第8スラリー層が形成された第7スラリー層を、導電性ペースト膜が引き出されている側が互い違いになるように201枚積層して、積層体Gを得た。次いで、積層体Gの上下面に、第8セラミックスラリーからなる第9スラリー層を複数枚積層して、厚みが20μmのカバー部を形成した。
続いて、カバー部が形成された積層体Gを所定のサイズにカットし、直方体状の積層体Hを得た。次いで、積層体Hの両側面に、第9スラリー層を複数枚積層して、厚みが40μmとなるサイドマージン部を形成することで、長さ方向、幅方向及び高さ方向が、それぞれ0.6mm、0.3mm及び0.3mmであるMLCC成型体を得た。
(積層セラミックコンデンサの作製)
上述の手法により得られたMLCC成型体を用いて、積層セラミックコンデンサを作製した。具体的には、MLCC成型体を窒素雰囲気下、300℃で脱バインダした後、H(水素)含む還元雰囲気下で、1150℃から1250℃まで昇温速度600℃/hrで昇温し、10分〜2時間保持して焼成した。降温後、窒素雰囲気下で800℃から1050℃まで昇温し、1050℃を保持して再酸化処理を行い、MLCC焼結体を得た。
次いで、MLCC焼結体の内部電極層が露出する両側の端面にガラスフリットを含有するNiペーストを塗布した。そして、窒素雰囲気下で焼き付け処理を行って外部電極を形成し、積層セラミックコンデンサを得た(図8(b)参照)。
[実施例4]
実施例4に係る積層セラミックコンデンサ(MLCC)を作製した。
まず、実施例3と同様の手法により得られたチタン酸バリウム(BaTiO)を用いて、内部誘電体の基となる第9セラミックスラリーを作製した。第9セラミックスラリーには、焼結助剤としてSi(ケイ素)がTi100molに対して1.15mol、Mn(マンガン)がTi100molに対して0.08mol、B(ホウ素)がTi100molに対して0.13mol、V(バナジウム)がTi100molに対して0.093mol、Ho(ホルミウム)がTi100molに対して0.75mol含有されるものとした。
次いで、同じくチタン酸バリウムを主成分とし、外部誘電体の基となる第10セラミックスラリーを作製した。第10セラミックスラリーには、焼結助剤としてSi(ケイ素)がTi100molに対して1.15mol、Mn(マンガン)がTi100molに対して0.08mol、B(ホウ素)がTi100molに対して0.13mol、V(バナジウム)がTi100molに対して0.093mol、Ho(ホルミウム)がTi100molに対して0.75mol、Mg(マグネシウム)がTi100molに対して1.00mol含有されるものとした。
続いて、実施例3と同様の手法により、第9セラミックスラリー及び第10セラミックスラリーを用いてMLCC成型体を作製した後、積層セラミックコンデンサを得た。
[比較例1乃至3]
比較例1乃至3に係る積層セラミックコンデンサを作製した。
比較例1に係る積層セラミックコンデンサは、外部誘電体がSi(ケイ素)のみ内部誘電体より多く含有すること以外は、実施例3と同様の手法により作製した。
また、比較例2に係る積層セラミックコンデンサは、外部誘電体がSi(ケイ素)とB(ホウ素)を内部誘電体より多く含有すること以外は、実施例3と同様の手法により作製した。
比較例3に係る積層セラミックコンデンサは、外部誘電体と内部誘電体に含有される各焼結助剤の含有量が同じであること以外は、実施例3と同様の手法により作製した。
[積層セラミックコンデンサの特性試験]
上述の手法により得られた積層セラミックコンデンサの特性(容量、容量比、耐湿不良率)を調べた。図20は、実施例3及び4並びに比較例1乃至3に係る積層セラミックコンデンサの内部誘電体及び外部誘電体に含有される焼結助剤の割合と、各積層セラミックコンデンサの特性試験の結果を示す表である。
実施例3と比較例3を比較すると、外部誘電体が内部誘電体より焼結助剤を多く含有する方が、耐湿不良が改善されることが確認された。
また、図20の実施例4に示すように、外部誘電体が内部誘電体よりマグネシウムのみを多く含有する構成でも耐湿不良が改善され、容量と容量比が維持されることがわかる。
さらに、実施例3と、比較例1及び2を比較すると、実施例3の構成のほうが、耐湿不良だけではなく、容量及び容量比も改善されることがわかる。これにより、外部誘電体が内部誘電体よりMgのみを多く含む構成よりも、実施例3のように、Mn(マンガン)をはじめとする複数種の焼結助剤を多く含む構成のほうが、耐湿不良だけではなく、容量及び容量比も改善できることが確認された。
10、200・・・積層セラミックコンデンサ
11、110・・・外部誘電体
12・・・第1外部電極
13・・・第2外部電極
14・・・積層体
15・・・第1内部電極層
16・・・内部誘電体
17・・・第2内部電極層
18・・・中間部
19・・・外層部
20・・・サイドマージン部
21、210・・カバー部

Claims (3)

  1. マンガン及びマグネシウムの少なくとも一方からなる焼結助剤を含有するセラミック誘電体で形成された内部誘電体を介して第1の内部電極層と第2の内部電極層とが交互に積層され、積層方向の面である第1の面と、前記第1の面の反対側の面である第2の面と、前記第1の面および前記第2の面に直交し前記第1の内部電極層および前記第2の内部電極層が引き出されている第3の面と、前記第3の面の反対側の面であり前記第1の内部電極層および前記第2の内部電極層が引き出されている第4の面と、前記第1の面、前記第2の面、前記第3の面及び前記第4の面と直交し前記第1の内部電極層が引き出されている第5の面と、前記第5の面の反対側の面であり前記第2の内部電極層が引き出されている第6の面と、を有する積層体と、
    前記内部誘電体より前記焼結助剤を多く含有するセラミック誘電体で形成されており前記積層体の前記第1の面と前記第2の面と前記第3の面と前記第4の面とを被覆する外部誘電体と、
    前記第5の面を被覆し、前記第1の内部電極層と電気的に接続される第1の外部電極と、
    前記第6の面を被覆し、前記第2の内部電極層と電気的に接続される第2の外部電極と
    を具備する積層セラミックコンデンサ。
  2. 請求項1に記載の積層セラミックコンデンサであって、
    前記内部誘電体及び前記外部誘電体は、ケイ素及びバナジウムの少なくともいずれか一つを含有する
    積層セラミックコンデンサ。
  3. 請求項1又は2に記載の積層セラミックコンデンサであって、
    前記外部誘電体は、前記第1の面及び前記第2の面上のカバー部と、前記第3の面及び前記第4の面上のサイドマージン部とを含み、
    前記カバー部及び前記サイドマージン部のビッカース硬度は650以上であり、
    前記サイドマージン部のビッカース硬度に対する前記カバー部のビッカース硬度の割合は、1.00以上である
    積層セラミックコンデンサ。
JP2020155040A 2019-06-17 2020-09-16 積層セラミックコンデンサ Active JP6980873B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020155040A JP6980873B2 (ja) 2019-06-17 2020-09-16 積層セラミックコンデンサ
JP2021186825A JP7209072B2 (ja) 2019-06-17 2021-11-17 積層セラミックコンデンサ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019111791A JP6766225B2 (ja) 2019-06-17 2019-06-17 積層セラミックコンデンサ
JP2020155040A JP6980873B2 (ja) 2019-06-17 2020-09-16 積層セラミックコンデンサ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019111791A Division JP6766225B2 (ja) 2019-06-17 2019-06-17 積層セラミックコンデンサ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021186825A Division JP7209072B2 (ja) 2019-06-17 2021-11-17 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
JP2020202402A JP2020202402A (ja) 2020-12-17
JP6980873B2 true JP6980873B2 (ja) 2021-12-15

Family

ID=78870889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020155040A Active JP6980873B2 (ja) 2019-06-17 2020-09-16 積層セラミックコンデンサ

Country Status (1)

Country Link
JP (1) JP6980873B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023046622A (ja) * 2021-09-24 2023-04-05 株式会社村田製作所 積層セラミックコンデンサ
JP2023048453A (ja) * 2021-09-28 2023-04-07 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57187922A (en) * 1981-05-13 1982-11-18 Matsushita Electric Ind Co Ltd Heat resistant impact type laminated chip condenser
JP2006135138A (ja) * 2004-11-08 2006-05-25 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
JP4591537B2 (ja) * 2007-06-08 2010-12-01 株式会社村田製作所 積層セラミック電子部品
JP5164463B2 (ja) * 2007-07-26 2013-03-21 太陽誘電株式会社 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
JP5315856B2 (ja) * 2008-08-21 2013-10-16 株式会社村田製作所 積層セラミック電子部品
JP4983873B2 (ja) * 2009-07-31 2012-07-25 Tdk株式会社 積層電子部品
JP5077393B2 (ja) * 2010-06-15 2012-11-21 Tdk株式会社 セラミック電子部品およびその製造方法
WO2014148373A1 (ja) * 2013-03-19 2014-09-25 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
JP2020202402A (ja) 2020-12-17

Similar Documents

Publication Publication Date Title
JP6370744B2 (ja) 積層セラミックコンデンサ及びその製造方法
KR100706687B1 (ko) 적층 세라믹 콘덴서
US8773840B2 (en) Monolithic ceramic electronic component
KR102029468B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
US10734159B2 (en) Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
JP7262181B2 (ja) 積層セラミックコンデンサおよびその製造方法
US10008327B2 (en) Multilayer ceramic capacitor
JP7424740B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7231340B2 (ja) セラミック電子部品およびその製造方法
JP6900157B2 (ja) 積層セラミックコンデンサ
US10497517B2 (en) Multilayer ceramic capacitor
JP2021015877A (ja) セラミック電子部品およびその製造方法
JP6980873B2 (ja) 積層セラミックコンデンサ
JP6596547B2 (ja) 積層セラミックコンデンサ
JP6766225B2 (ja) 積層セラミックコンデンサ
KR101792275B1 (ko) 내부 전극용 도전성 페이스트, 이를 포함하는 적층 세라믹 전자 부품 및 그 제조 방법
JP6595670B2 (ja) 積層セラミックコンデンサ
JP7209072B2 (ja) 積層セラミックコンデンサ
KR20170112381A (ko) 세라믹 조성물 및 이를 포함하는 적층형 커패시터
US11721482B2 (en) Method of producing ceramic electronic component and ceramic electronic component
JP7283357B2 (ja) 積層セラミックコンデンサ
KR20190121138A (ko) 적층 세라믹 전자부품의 제조방법
JP2022188286A (ja) 積層セラミックコンデンサおよびその製造方法
JP7493322B2 (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211117

R150 Certificate of patent or registration of utility model

Ref document number: 6980873

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250