[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6853621B2 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP6853621B2
JP6853621B2 JP2016053685A JP2016053685A JP6853621B2 JP 6853621 B2 JP6853621 B2 JP 6853621B2 JP 2016053685 A JP2016053685 A JP 2016053685A JP 2016053685 A JP2016053685 A JP 2016053685A JP 6853621 B2 JP6853621 B2 JP 6853621B2
Authority
JP
Japan
Prior art keywords
silicon carbide
oxide film
type
thermal oxide
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016053685A
Other languages
English (en)
Other versions
JP2017168719A (ja
Inventor
渡部　平司
平司 渡部
志村　考功
考功 志村
卓治 細井
卓治 細井
満 染谷
満 染谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Osaka University NUC
Original Assignee
Fuji Electric Co Ltd
Osaka University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Osaka University NUC filed Critical Fuji Electric Co Ltd
Priority to JP2016053685A priority Critical patent/JP6853621B2/ja
Priority to DE102017203126.3A priority patent/DE102017203126B4/de
Priority to US15/444,905 priority patent/US9805944B2/en
Publication of JP2017168719A publication Critical patent/JP2017168719A/ja
Application granted granted Critical
Publication of JP6853621B2 publication Critical patent/JP6853621B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

この発明は、炭化珪素半導体装置の製造方法に関する。
近年、トランジスタやダイオードなどの半導体装置を高耐圧化、低損失化するために、半導体材料として炭化珪素（ＳｉＣ）を用いた半導体装置（以下、炭化珪素半導体装置とする）の研究がなされている。炭化珪素半導体装置の製造工程では、炭化珪素からなる半導体基板（以下、炭化珪素基板とする）にキャリア（電子や正孔）となる不純物を注入した後、キャリアを効率よく発生させるために１５００℃以上の高温度の熱処理により不純物を活性化（以下、活性化アニールとする）させている。
しかしながら、このような高温度の熱処理を炭化珪素基板の表面を露出させた状態で行った場合、炭化珪素基板の表面で昇華（気化）等による表面荒れが発生し、炭化珪素半導体装置の特性が著しく悪化するという問題がある。このため、炭化珪素基板の表面荒れを低減させるために、炭化珪素基板の表面をカーボン（Ｃ）からなるキャップ層（保護膜、以下カーボンキャップとする）で覆った状態で活性化アニールを行うことが一般的である（例えば、下記特許文献１参照。）。
また、炭化珪素基板の表面荒れを低減する別の方法として、高温度の熱処理による表面荒れがほとんど生じない（０−３３−８）面を含む表面を炭化珪素基板の主面とすることで、キャップ層を形成せずに高温度の熱処理を行う方法が提案されている（例えば、下記特許文献２参照。）。また、別の方法として、炭化珪素基板の表面をキャップ層となる酸化膜（ＳｉＯ2膜）や炭化珪素層で覆った状態で活性化アニールを行う方法が提案されている（例えば、下記特許文献３〜５参照。）。
特開２０１２−２２７４７３号公報 特開２０１２−０３８７７１号公報 特開２００９−１４６９９７号公報 特開２００９−２７２３２８号公報 特開２０１５−１３５８９２号公報
しかしながら、上記特許文献１のようにカーボンキャップを用いる場合、カーボンキャップは、炭化珪素基板の表面に塗布したレジストなどの有機物を焼き締めて炭化する方法や、炭化珪素基板の表面にＣＶＤ（化学蒸着：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やスパッタリング法により堆積する方法で形成される。有機物を炭化してカーボンキャップを形成する場合、カーボンキャップを除去するためのアッシング（灰化処理）が必要であったり、有機物の残渣により電気的特性が劣化する虞がある。ＣＶＤ法やスパッタリング法によりカーボンキャップを堆積する場合、炭化珪素基板の表面の例えばトレンチなどによる凹凸部のステップカバレッジ（表面被覆性）が悪いという問題がある。
上記特許文献２〜５では、カーボンキャップを用いていないため、上記問題を回避可能である。しかしながら、上記特許文献２では、炭化珪素基板の主面の結晶面が限定されるため、その結晶面の特性にデバイス特性が律速され、設計の自由度が低くなる。上記特許文献３，４では、カーボンキャップを形成する場合と同様に、キャップ層とした炭化珪素層の残渣により電気的特性が劣化する虞がある。上記特許文献５には、不活性ガス雰囲気で活性化アニールを行っており、１９００℃よりも高温度ではキャップ層である酸化膜が気化されやすくなることが開示されている。このため、キャップ層である酸化膜が活性化アニールで気化される量を見込んで予め厚く堆積する必要がある。また、キャップ層である酸化膜が気化してすべてなくなる高温度での活性化アニールを行うことができないという問題がある。
この発明は、上述した従来技術による問題点を解消するため、高温度の熱処理による炭化珪素基板の表面荒れを抑制することができ、プロセスを簡略化することができ、かつ設計の自由度が高い炭化珪素半導体装置の製造方法を提供することを目的とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、炭化珪素からなる半導体基板に不純物を導入し、前記半導体基板のおもて面の表面層に不純物領域を形成する導入工程を行う。次に、前記半導体基板のおもて面を厚さ１ｎｍ以上３０ｎｍ以下の酸化膜で覆う被覆工程を行う。次に、前記半導体基板のおもて面を前記酸化膜で覆った状態で、酸素を含むガス雰囲気に前記酸化膜を晒して１５００℃以上の温度の熱処理により前記不純物を活性化させる活性化工程を行い、次に、前記半導体基板のおもて面に絶縁ゲート構造を形成し、前記絶縁ゲート構造のゲート絶縁膜として前記酸化膜を残す。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記被覆工程では、前記半導体基板のおもて面を熱酸化し、前記酸化膜として熱酸化膜を形成することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記ガス雰囲気の酸素ガス分圧は、０．０１気圧以上１気圧以下であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記被覆工程における前記酸化膜の厚さは３０ｎｍ以下であることを特徴とする。
上述した発明によれば、１５００℃以上の高温度の活性化アニールであっても、被覆工程で形成したキャップ層となる酸化膜が気化しない。このため、活性化アニール時、炭化珪素基体のおもて面を確実に酸化膜で保護することができる。例えば従来においてカーボンキャップを形成するためのスパッタリング装置などが必要なく、キャップ層の形成が容易である。
本発明にかかる炭化珪素半導体装置の製造方法によれば、高温度の熱処理による炭化珪素基板の表面荒れを抑制することができ、プロセスを簡略化することができ、かつ設計の自由度が高いという効果を奏する。
実施の形態にかかる炭化珪素半導体装置の製造方法により製造される炭化珪素半導体装置の一例を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 熱酸化膜の厚さと熱処理温度との関係を示す特性図である。 熱酸化膜の厚さと熱処理温度との関係を示す特性図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。
（実施の形態）
まず、実施の形態にかかる炭化珪素（ＳｉＣ）半導体装置の製造方法により作製（製造）される炭化珪素半導体装置の一例として、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）の構造について説明する。図１は、実施の形態にかかる炭化珪素半導体装置の製造方法により製造される炭化珪素半導体装置の一例を示す断面図である。図１に示す実施の形態にかかる炭化珪素半導体装置の製造方法により製造される炭化珪素半導体装置は、炭化珪素からなる半導体基体（以下、炭化珪素基体（半導体基板）とする）１０のおもて面側に一般的なＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）構造を備える。
炭化珪素基体（半導体チップ）１０は、炭化珪素からなるｎ+型支持基板（以下、ｎ+型炭化珪素基板とする）１上にｎ-型ドリフト領域２およびｐ-型ベース領域４となる各炭化珪素層を順にエピタキシャル成長させてなる。炭化珪素基体１０のおもて面（ｐ-型ベース領域４側の面）側に、ｐ型ベース領域３、ｐ-型ベース領域４、ｎ+型ソース領域５、ｐ+型コンタクト領域６、ｎ型ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ ＦＥＴ）領域７、ゲート絶縁膜８およびゲート電極９からなるＭＯＳゲート構造が設けられている。ｐ型ベース領域３は、ｎ-型ドリフト領域２となるｎ-型炭化珪素層の内部にｐ-型ベース領域４に接するように選択的に設けられている。ｎ+型ソース領域５、ｐ+型コンタクト領域６およびｎ型ＪＦＥＴ領域７は、ｐ-型ベース領域４となるｐ-型炭化珪素層の内部にそれぞれ選択的に設けられている。
このｐ-型炭化珪素層の、ｎ+型ソース領域５、ｐ+型コンタクト領域６およびｎ型ＪＦＥＴ領域７以外の部分がｐ-型ベース領域４である。ｎ型ＪＦＥＴ領域７は、ｐ-型ベース領域４となるｐ-型炭化珪素層の一部をｎ型に反転させてなる。ｎ型ＪＦＥＴ領域７は、ｎ+型ソース領域５と離して配置され、ｐ-型ベース領域４となるｐ-型炭化珪素層の一部を深さ方向に貫通してｎ-型ドリフト領域２に達している。またｎ型ＪＦＥＴ領域７は、ｎ+型ソース領域５を挟んでｐ+型コンタクト領域６に対向する。これらｐ型ベース領域３、ｎ+型ソース領域５、ｐ+型コンタクト領域６およびｎ型ＪＦＥＴ領域７は、後述するように例えばイオン注入されたキャリア（電子や正孔）となる不純物を熱処理（アニール）により活性化（活性化アニール）して形成された拡散領域である。
ゲート絶縁膜８は、ｐ-型ベース領域４の、ｎ+型ソース領域５とｎ型ＪＦＥＴ領域７とに挟まれた部分の表面上に設けられている。ゲート絶縁膜８は、例えば、高密度で絶縁性に優れた良質な二酸化珪素（ＳｉＯ2）膜であり、二酸化珪素膜を容易に形成可能な熱酸化で形成される。ゲート絶縁膜８は、例えば、活性化アニール時に炭化珪素基体１０のおもて面を保護するキャップ層（保護膜）の一部で構成される。ゲート絶縁膜８上にはゲート電極９が設けられている。ソース電極１２は、ｎ+型ソース領域５およびｐ+型コンタクト領域６に接するとともに、層間絶縁膜１１によってゲート電極９と電気的に絶縁されている。炭化珪素基体１０の裏面（ｎ+型ドレイン領域となるｎ+型炭化珪素基板１の裏面）には、ドレイン電極１３が設けられている。
次に、実施の形態にかかる炭化珪素半導体装置の製造方法について説明する。図２〜５は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。まず、ｎ+型ドレイン領域となるｎ+型炭化珪素基板１を用意する。ｎ+型炭化珪素基板１は、例えば炭化珪素の四層周期六方晶（４Ｈ−ＳｉＣ）からなる炭化珪素単結晶基板であってもよい。ｎ+型炭化珪素基板１のおもて面は、例えば（０００１）面（いわゆるＳｉ面）、（０００−１）面（いわゆるＣ面）、および、酸化速度がＳｉ面より早くかつＣ面より遅い面方位の結晶面であることが好ましい。次に、ｎ+型炭化珪素基板１のおもて面に、ｎ-型ドリフト領域２となるｎ-型炭化珪素層２１をエピタキシャル成長させる。次に、フォトリソグラフィおよびｐ型不純物のイオン注入により、ｎ-型炭化珪素層２１の表面層にｐ型ベース領域３を選択的に形成する。ｎ-型炭化珪素層の、ｐ型ベース領域３以外の部分がｎ-型ドリフト領域２となる。次に、ｐ型ベース領域３の形成に用いたレジストマスク（不図示）を除去する。
次に、ｎ-型ドリフト領域２およびｐ型ベース領域３の表面に、ｐ-型ベース領域４となるｐ-型炭化珪素層２２をエピタキシャル成長させる。ここまでの工程により、ｎ+型炭化珪素基板１上にｎ-型炭化珪素層２１およびｐ-型炭化珪素層２２を順にエピタキシャル成長させてなる炭化珪素基体（半導体ウエハ）１０ａが形成される。このときの炭化珪素基体１０ａの厚さｔ０は、後に行う熱酸化工程および活性化アニール工程により熱酸化膜２３（図３参照）となる部分の厚さｔ２を考慮して製品厚さｔ１よりも厚くする。次に、フォトリソグラフィ、不純物のイオン注入およびレジストマスク除去を１組とする工程を異なる条件で繰り返し行い、ｐ-型炭化珪素層２２の内部にｎ+型ソース領域５、ｐ+型コンタクト領域６およびｎ型ＪＦＥＴ領域７をそれぞれ選択的に形成する。ｎ+型ソース領域５、ｐ+型コンタクト領域６およびｎ型ＪＦＥＴ領域７の形成順序は種々変更可能である。ここまでの状態が図２に示されている。
次に、炭化珪素基体１０ａのおもて面を熱酸化して熱酸化膜２３を形成する（熱酸化処理工程）。この熱酸化により、炭化珪素基体１０ａのおもて面の表面層の厚さｔ２分が熱酸化される。これにより、炭化珪素基体１０ａの厚さｔ０が熱酸化膜２３となった部分の厚さｔ２だけ減少し、製品厚さｔ１を有する炭化珪素基体１０となる。炭化珪素基体１０のおもて面は熱酸化膜２３で覆われる。ここまでの状態が図３に示されている。符号ｔ３は、ここまでの状態における熱酸化膜２３の厚さであり、１ｎｍ以上の厚さｔ３で熱酸化膜２３を形成すれば、高温処理による炭化珪素基体１０ａのおもて面からのシリコン原子の放出を抑制できるため、キャップ層としての効果を期待できる。図３には、炭化珪素基体１０ａのおもて面の表面層の熱酸化された厚さｔ２分を破線で示す。次に、おもて面を熱酸化膜２３で覆った状態の炭化珪素基体１０を例えば一定の温度に維持された例えば電気炉などの恒温炉３０に挿入して熱処理し、炭化珪素基体１０の内部の不純物を活性化する（活性化アニール工程）。活性化アニールにおいて、熱酸化膜２３は、炭化珪素基体１０のおもて面の表面荒れを抑制するキャップ層（保護膜）として機能する。ここまでの状態が図４に示されている。なお、活性化アニール工程において炭化珪素基体１０を酸素を含むガス雰囲気３１で満たされた恒温炉３０に入れ、炭化珪素基体１０ａが室温から活性化アニール工程に必要な１５００℃に昇温されるまでの間に炭化珪素基体１０ａのおもて面に熱酸化膜２３が１ｎｍ以上の厚さｔ３で形成されれば、熱酸化処理工程を省略することもできる。
この活性化アニールは、炭化珪素基体１０内部の不純物を活性化させることができる１５００℃以上の高温度で行う。また、活性化アニールは、酸素（Ｏ2）を含むガス雰囲気３１を用いて行う。酸素を含むガス雰囲気３１を用いることで、１５００℃以上の高温度の活性化アニールであっても熱酸化膜２３の厚さｔ３’が減少しない。すなわち、恒温炉３０のガス雰囲気３１を酸化性雰囲気とすることで、熱酸化膜２３が気化（蒸発）しない。このため、炭化珪素基体１０のおもて面が露出してガス雰囲気３１に曝されることを防止することができる。また、従来のように活性化アニールで気化される量（厚さの減少分：３０ｎｍ以上）を見込んで予め厚く熱酸化膜２３を形成する必要がない。このため、本発明においては、活性化アニール前の熱酸化膜２３の厚さｔ３は３０ｎｍ以下でよい。さらに、酸素を含むガス雰囲気３１を用いることで、活性化アニールにおいて熱酸化膜２３の厚さｔ３’（＞ｔ３）を増大させることができる。このため、熱酸化膜２３の厚さｔ３’を適宜調整してゲート絶縁膜８として用いてもよい。これにより、活性化アニールと、ゲート絶縁膜８を形成する工程と、を同時に行うことができるため、プロセスの簡略化を図ることができる。
熱酸化膜２３の厚さｔ３’は、恒温炉３０のガス雰囲気３１の酸素ガス分圧で調整可能である。具体的には、恒温炉３０のガス雰囲気３１の酸素ガス分圧が小さいほど炭化珪素基体１０の厚さｔ１の減少量が小さく、熱酸化膜２３の厚さｔ３’の増分が小さくなる。より具体的には、恒温炉３０のガス雰囲気３１の酸素ガス分圧を例えば０．０１気圧以上１気圧以下程度とすることで、熱酸化膜２３の厚さｔ３’を増大させることができる。酸素ガス分圧が１気圧とは、恒温炉３０のガス雰囲気３１の酸素ガス濃度がほぼ１００％であることを意味する（すなわち恒温炉３０に導入するガス３２は酸素ガスのみ）。酸素ガス分圧が０．０１気圧以上とは、恒温炉３０のガス雰囲気３１の酸素ガス濃度が１％以上であることを意味する。酸素ガス分圧が１気圧未満である場合、恒温炉３０に導入するガス３２に含まれる酸素ガス以外のガスとして、例えば、アルゴン（Ａｒ）やヘリウム（Ｈｅ）などの希ガスや窒素（Ｎ）、水素（Ｈ）、あるいは水蒸気（Ｈ2Ｏ）、酸窒化ガスなどを用いてもよい。恒温炉３０のガス雰囲気３１の酸素ガス分圧を恒温炉３０内の温度に応じて適宜調整することで、熱酸化膜２３の厚さｔ３’を増大させずに維持することも可能である（ｔ３’＝ｔ３）。符号３３は、真空ポンプなどによる恒温炉３０から排気されるガスである。
次に、熱酸化膜２３上に、ゲート電極９となるポリシリコン（ｐｏｌｙ−Ｓｉ）層２４を堆積する。ここまでの状態が図５に示されている。次に、フォトリソグラフィおよびエッチングによりポリシリコン層２４をパターニングし、ゲート電極９となる部分を残す。次に、ポリシリコン層２４と同一のレジストマスク（不図示）をマスクしてエッチングを行い、熱酸化膜２３をパターニングしてゲート絶縁膜８となる部分を残す。次に、熱酸化膜２３のパターニングに用いたレジストマスクを除去する。次に、炭化珪素基体１０のおもて面に、ポリシリコン層２４を覆うように層間絶縁膜１１を形成する。
次に、フォトリソグラフィおよびエッチングにより、層間絶縁膜１１をパターニングしてコンタクトホールを形成し、ｎ+型ソース領域５およびｐ+型コンタクト領域６を露出する。次に、層間絶縁膜１１のパターニングに用いたレジストマスク（不図示）を除去する。次に、熱処理（リフロー）により層間絶縁膜１１を平坦化する。次に、炭化珪素基体１０のおもて面にソース電極１２を形成してコンタクトホールを埋める。炭化珪素基体１０の裏面にドレイン電極１３を形成する。その後、半導体ウエハをチップ状にダイシング（切断）して個片化することで、図１に示す炭化珪素半導体装置が完成する。
上述した実施の形態にかかる炭化珪素半導体装置の製造方法において、ポリシリコン層２４のパターニング後、熱酸化膜２３をパターニングせずに層間絶縁膜１１を形成し、層間絶縁膜１１とともに熱酸化膜２３をパターニングしてもよい。また、上述した実施の形態にかかる炭化珪素半導体装置の製造方法においては、キャップ層である熱酸化膜２３を素子構造の一部として用いた場合を例に説明しているが、熱酸化膜２３を素子構造の一部として用いない構成の炭化珪素半導体装置に本発明を適用してもよい。熱酸化膜２３を素子構造の一部として用いない場合には、例えばフッ酸（ＨＦ）に浸すことによってすべての熱酸化膜２３を除去すればよい。
以上、説明したように、実施の形態によれば、炭化珪素基体のおもて面を覆うキャップ層として熱酸化膜を形成し、酸素を含むガス雰囲気で活性化アニールを行うことで、１５００℃以上の高温度の活性化アニールであってもキャップ層である熱酸化膜が気化しない。このため、活性化アニール時、炭化珪素基体のおもて面を確実に熱酸化膜で保護することができ、炭化珪素基体のおもて面の表面荒れを抑制することができる。また、炭化珪素基体のおもて面の結晶面によらず炭化珪素基体のおもて面の表面荒れを抑制することができるため、設計の自由度が高い。また、実施の形態によれば、熱酸化だけでキャップ層を形成することができるため、例えば従来においてカーボンキャップを形成するためのスパッタリング装置などが必要なく、キャップ層の形成が容易である。
また、実施の形態によれば、堆積でなく、熱酸化によりキャップ層を形成するため、炭化珪素基体のおもて面にトレンチなどによる凹凸部が生じていたとしても、キャップ層のステップカバレッジが高い。また、キャップ層は高密度で絶縁性に優れた良質な熱酸化膜であるため、その後、キャップ層を素子構造の一部（例えばゲート絶縁膜など）として用いることができ、プロセスを簡略化することができる。また、従来のようにカーボンキャップを用いる場合、アッシングによりカーボンキャップを除去する必要があるが、実施の形態によれば、キャップ層が熱酸化膜であるため、例えばフッ酸（ＨＦ）に浸すだけで容易に除去することができる。また、キャップ層を除去することで、炭化珪素基体のおもて面を犠牲酸化した状態に近い状態にすることができる。
（実施例１）
酸素を含むガス雰囲気３１で熱処理を行った場合の熱酸化膜２３の厚さｔ３’について検証した。図６，７は、熱酸化膜の厚さと熱処理温度との関係を示す特性図である。上述した実施の形態にかかる炭化珪素半導体装置の製造方法にしたがい、酸素ガス雰囲気（すなわち酸素ガス分圧が１気圧）で熱処理（熱酸化）した複数の試料（炭化珪素片）それぞれについて、熱処理時間に対する熱酸化膜の厚さの増分の近似直線を図６に示す。図６の横軸は熱処理時間であり、縦軸は熱酸化膜の厚さである。各試料は、それぞれ熱酸化膜を形成するための熱処理温度が異なる。具体的には、各試料の熱処理温度は、従来技術において、熱酸化膜の厚さの減少を伴わないことがすでに確認されている１５００℃未満の３点（１３５０℃（不図示）、１４００℃（不図示）、１４５０℃）と、熱酸化膜の厚さの減少を伴う１５００℃以上の数点（１５００℃、１６００℃、１７００℃）と、した。
通常、炭化珪素基体にイオン注入した不純物の活性化アニールは、キャリアを効率よく発生させるために１５００℃〜２０００℃程度の高温度で行う必要がある。このような高温度の活性化アニールでは、活性化アニール時に炭化珪素基体の表面のシリコン原子が抜けて表面荒れが生じるという問題がある。このため、従来、カーボン（Ｃ）からなるキャップ層（カーボンキャップ）で炭化珪素基体の表面を覆った状態で活性化アニールを行う。かつ、活性化アニール時にカーボンキャップが気化（ＣＯ2）しないように、非酸化性雰囲気で活性化アニールを行うことが一般的である。また、従来、熱酸化膜をキャップ層として用いる場合、非酸化性雰囲気における高温度の活性化アニールでは熱酸化膜が気化してしまうため、予め気化による厚さの減少分を考慮して熱酸化膜の厚さを設定したり、活性化アニールの温度に上限値を設定したりしている。
一方、本発明においては、図６に示す結果より、活性化アニールに必要な１５００℃以上であっても、熱処理時間が長くなるほど熱酸化膜を厚くすることができることが確認された。また、高温度になるほど熱酸化膜の厚さの増分を大きくすることができることが確認された。図６の各近似直線の切片は、初期増速酸化による熱酸化膜の厚さである。さらに、熱酸化膜の成長速度のアレニウスプロット（Ａｒｒｈｅｎｉｕｓ Ｐｌｏｔ：アレニウスの式に基づく熱酸化膜の成長速度の算出値）を図７に示す。図７の横軸は熱処理温度（絶対温度）Ｔ［Ｋ：ケルビン］の逆数であり、縦軸は熱酸化膜の成長速度である。図７に示す近似直線４１は、熱酸化膜の厚さの減少を伴わないことがすでに確認されている１５００℃未満での熱処理における熱酸化膜の成長速度に基づくものである。図７に示す結果より、１５００℃以上での熱処理における熱酸化膜の成長速度の測定点（点線枠４２で囲む５点）も近似直線４１上に位置することから、熱酸化膜の厚さの減少を伴わない、すなわち熱酸化膜が気化しないことがわかる。図示省略するが、活性化アニールに用いるガス雰囲気の酸素ガス分圧を０．０１気圧以上１気圧未満とした場合においても、図６，７に示す結果と同程度の効果が得られることが確認されている。このように、本発明においては、酸素を含むガス雰囲気３１で活性化アニールを行うことで、キャップ層とした熱酸化膜２３の厚さｔ３’は減少しない、かつ熱処理温度に基づいて調整可能または維持可能である。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した実施の形態では、ＭＯＳＦＥＴを例に説明しているが、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）など他のＭＯＳ型炭化珪素半導体装置にも適用可能である。また、活性化アニールを行うすべての炭化珪素半導体装置に適用可能であり、キャップ層として用いた熱酸化膜が炭化珪素半導体装置の構成部として残らない場合においても炭化珪素基体の表面荒れを抑制する効果が得られる。また、上述した実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
以上のように、本発明にかかる炭化珪素半導体装置の製造方法は、活性化アニールを行う炭化珪素半導体装置に有用であり、特に炭化珪素基体の表面にゲート絶縁膜などの絶縁膜を備える炭化珪素半導体装置に適している。
１ ｎ+型炭化珪素基板
２ ｎ-型ドリフト領域
３ ｐ型ベース領域
４ ｐ-型ベース領域
５ ｎ+型ソース領域
６ ｐ+型コンタクト領域
７ ｎ型ＪＦＥＴ領域
８ ゲート絶縁膜
９ ゲート電極
１０，１０ａ 炭化珪素基体
１１ 層間絶縁膜
１２ ソース電極
１３ ドレイン電極
２１ ｎ-型炭化珪素層
２２ ｐ-型炭化珪素層
２３ 熱酸化膜
２４ ポリシリコン層
３０ 恒温炉
３１ ガス雰囲気
３２ 導入ガス
３３ 排気ガス
ｔ０ 熱酸化工程前の炭化珪素基体の厚さ
ｔ１ 熱酸化工程後の炭化珪素基体の厚さ（製品厚さ）
ｔ２ 炭化珪素基体の、熱酸化膜となる部分の厚さ
ｔ３，ｔ３’ 熱酸化膜の厚さ

Claims (3)

  1. 炭化珪素からなる半導体基板に不純物を導入し、前記半導体基板のおもて面の表面層に不純物領域を形成する導入工程と、
    前記導入工程の後、前記半導体基板のおもて面を厚さ１ｎｍ以上３０ｎｍ以下の酸化膜で覆う被覆工程と、
    前記半導体基板のおもて面を前記酸化膜で覆った状態で、酸素を含むガス雰囲気に前記酸化膜を晒して１５００℃以上の温度の熱処理により前記不純物を活性化させる活性化工程と、
    前記活性化工程の後、前記半導体基板のおもて面に絶縁ゲート構造を形成する工程を含み、
    前記絶縁ゲート構造のゲート絶縁膜として前記酸化膜を残すことを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記被覆工程では、前記半導体基板のおもて面を熱酸化し、前記酸化膜として熱酸化膜を形成することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記ガス雰囲気の酸素ガス分圧は、０．０１気圧以上１気圧以下であることを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。
JP2016053685A 2016-03-17 2016-03-17 炭化珪素半導体装置の製造方法 Active JP6853621B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016053685A JP6853621B2 (ja) 2016-03-17 2016-03-17 炭化珪素半導体装置の製造方法
DE102017203126.3A DE102017203126B4 (de) 2016-03-17 2017-02-27 Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
US15/444,905 US9805944B2 (en) 2016-03-17 2017-02-28 Method of manufacturing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016053685A JP6853621B2 (ja) 2016-03-17 2016-03-17 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017168719A JP2017168719A (ja) 2017-09-21
JP6853621B2 true JP6853621B2 (ja) 2021-03-31

Family

ID=59751759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016053685A Active JP6853621B2 (ja) 2016-03-17 2016-03-17 炭化珪素半導体装置の製造方法

Country Status (3)

Country Link
US (1) US9805944B2 (ja)
JP (1) JP6853621B2 (ja)
DE (1) DE102017203126B4 (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510281A (en) 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
US7118970B2 (en) * 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
JP5141227B2 (ja) 2007-12-12 2013-02-13 住友電気工業株式会社 半導体装置の製造方法
JP5398168B2 (ja) 2008-04-30 2014-01-29 株式会社東芝 炭化珪素半導体素子の製造方法および製造装置
JP2012038771A (ja) 2010-08-03 2012-02-23 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP5659882B2 (ja) 2011-03-09 2015-01-28 住友電気工業株式会社 半導体装置の製造方法
JP2012227473A (ja) 2011-04-22 2012-11-15 Ulvac Japan Ltd 半導体装置の製造方法
JP6376729B2 (ja) * 2013-05-21 2018-08-22 ローム株式会社 半導体装置の製造方法
US20150061042A1 (en) * 2013-09-03 2015-03-05 United Microelectronics Corp. Metal gate structure and method of fabricating the same
JP2015135892A (ja) * 2014-01-17 2015-07-27 三菱電機株式会社 炭化珪素半導体装置の製造方法
DE112015000244T5 (de) * 2014-07-23 2016-09-08 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Also Published As

Publication number Publication date
DE102017203126B4 (de) 2024-08-29
US20170271168A1 (en) 2017-09-21
JP2017168719A (ja) 2017-09-21
DE102017203126A1 (de) 2017-09-21
US9805944B2 (en) 2017-10-31

Similar Documents

Publication Publication Date Title
TWI642108B (zh) 半導體裝置之製造方法
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
KR20100100585A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2008117878A (ja) 半導体装置の製造方法
JP6432232B2 (ja) 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
JP4549167B2 (ja) 炭化珪素半導体装置の製造方法
JPH11297712A (ja) 化合物膜の形成方法及び半導体素子の製造方法
JP2013201308A (ja) 半導体装置及びその製造方法
US8524585B2 (en) Method of manufacturing semiconductor device
TW201203385A (en) Silicon carbide semiconductor device manufacturing method
JP2010034481A (ja) 半導体装置の製造方法および半導体装置
US8765617B2 (en) Method of manufacturing semiconductor device
JP2015046628A (ja) 炭化珪素半導体装置
JP6757928B2 (ja) 半導体装置の製造方法及びこれに用いる半導体製造装置
AU2017332300A1 (en) Method of manufacturing an insulation layer on silicon carbide and semiconductor device
JP6376729B2 (ja) 半導体装置の製造方法
JP4100070B2 (ja) 半導体装置の製造方法
JP2018206872A (ja) 半導体装置
JP2013165118A (ja) ゲート酸化膜の形成方法及び炭化珪素半導体装置の製造方法
JP6853621B2 (ja) 炭化珪素半導体装置の製造方法
JP6780414B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2009212325A (ja) 炭化珪素半導体装置の製造方法
JP2014116350A (ja) 炭化珪素半導体装置の製造方法
JP2017126630A (ja) 炭化珪素半導体装置の製造方法
JP5997746B2 (ja) 半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20160413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160413

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20181109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200623

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200623

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200703

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200707

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20201002

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20201006

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20201117

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210112

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20210216

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20210216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210312

R150 Certificate of patent or registration of utility model

Ref document number: 6853621

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250