[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2012227473A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012227473A
JP2012227473A JP2011096137A JP2011096137A JP2012227473A JP 2012227473 A JP2012227473 A JP 2012227473A JP 2011096137 A JP2011096137 A JP 2011096137A JP 2011096137 A JP2011096137 A JP 2011096137A JP 2012227473 A JP2012227473 A JP 2012227473A
Authority
JP
Japan
Prior art keywords
sic substrate
semiconductor device
carbon
processing object
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011096137A
Other languages
English (en)
Inventor
Kazuo Tezuka
和男 手塚
Shinya Kagiyama
真也 鍵山
Tatsuro Tsuyuki
達朗 露木
Saburo Shimizu
三郎 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2011096137A priority Critical patent/JP2012227473A/ja
Publication of JP2012227473A publication Critical patent/JP2012227473A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)

Abstract

【課題】SiC基板の表面荒れを低減する方法を提供する。
【解決手段】SiC基板10に不純物を注入して、注入層7を形成した後、その処理対象物8の表面に、真空雰囲気を4.5Pa以上の圧力に維持しながら、真空雰囲気中に配置されたカーボンターゲットに25mW/mm2以下の電力を投入してスパッタリングしてカーボンキャップ6を形成し、アニール処理をして不純物を活性化させて活性化層11を形成した後、カーボンキャップ6を除去して処理対象物8の表面を露出させる。カーボンキャップ6の成膜条件が処理対象物8の表面を荒らさない条件なので、表面荒れのない活性化層11が得られる。
【選択図】図2

Description

本発明は、SiC基板を用いた半導体装置の製造方法に関する。
近年、トランジスタ、ダイオードなどの半導体装置を高耐圧化、低損失化するために、半導体装置を構成する材料としてSiC(炭化珪素)を用いる研究がおこなわれている。
SiC基板を用いた半導体装置の製造工程では、SiC基板内にキャリア生成用不純物を注入した後、SiC基板内で効率よくキャリアを発生させるために、1600℃〜2000℃程度の高温度で熱処理を行い、注入した不純物を活性化させている。
しかし、このような高温処理を行うと、SiC基板の表面での昇華等によって表面荒れが発生し、半導体装置の特性を著しく悪化させるという問題がある。
SiC基板の表面荒れを低減するために、不純物を活性化させる高温処理を行う前に、SiC基板の表面にカーボンキャップと呼ばれるカーボンコート層を形成することが一般に行われている。
カーボンキャップを形成するためには、(1)有機物塗布および焼きしめによる方法、(2)CVD法、(3)スパッタ法の三種類が一般的に行われている。
しかし、上記(1)の焼きしめによる方法では、塗布剤や焼きしめによりSiC基板の表面が汚染されるおそれがあり、(2)のCVD方法では、スループットやコスト面に問題があることに加え、ガスを用いるために安全性に問題がある。(3)のスパッタ方法では、運動エネルギーを持ったカーボンスパッタリング粒子により、SiC基板表面がダメージを受けるという問題がある。
それぞれの方法は一長一短であり、重視する特性によってそれぞれを使い分ける方法が採られているが、三方法の中では、生産性、品質、コストの面で優れるスパッタ法でカーボンキャップを形成することが主流となっている。
しかし、従来のスパッタ方法によるカーボンキャップの形成工程では、運動エネルギーを持ったカーボンスパッタリング粒子によってSiC基板表面がダメージを受けるという問題を解決することができず、カーボンキャップの目的であるSiC表面の荒れを防止する効果が弱まる懸念があった。
特開2007−115875号公報 特開2010− 27638号公報
本発明の課題は、不純物を活性化させる工程で発生するSiC基板の表面荒れを解消することにある。
上記課題を解決するために、本発明は、SiC基板と、前記SiC基板の少なくとも一部に活性化された不純物を含有する活性化層を有する半導体装置を製造する半導体装置の製造方法において、前記SiC基板と、前記SiC基板の少なくとも一部の表面に不純物のイオンが照射されて形成された注入層とを有する処理対象物を真空雰囲気内に配置し、前記真空雰囲気にスパッタリングガスを導入し、前記真空雰囲気を4.5Pa以上の圧力に維持しながら、前記真空雰囲気中に配置されたカーボンターゲットに25mW/mm2以下の電力を投入して前記カーボンターゲットをスパッタし、前記処理対象物の表面にカーボンキャップを形成した後、前記処理対象物を加熱して前記不純物を活性化させる半導体装置の製造方法である。
また、本発明は、前記不純物は、前記処理対象物を1600℃以上2000℃以下の温度に昇温させる半導体装置の製造方法である。
また、本発明は、前記1600℃以上2000℃以下の温度に前記処理対象物を3分以上維持する半導体装置の製造方法である。
本発明によれば、SiC基板の表面荒れは低減され、滑らかな表面を持った注入層表面に薄膜を形成することができるから、SiC半導体装置の耐圧性、損失性を向上させることができる。
スパッタ装置の内部を説明するための断面図 (a)SiC基板を示す図、(b)注入層が形成されたSiC基板を示す図、(c)注入層に密着するカーボンキャップが形成されたSiC基板を示す図、(d)アニール処理終了後、活性化層が形成されたSiC基板を示す図、(e)カーボンキャップを除去したSiC基板を示す図 SiC基板Aの活性化層の表面を原子間力顕微鏡によって撮影した写真 SiC基板Bの活性化層の表面を原子間力顕微鏡によって撮影した写真 SiC基板Cの活性化層の表面を原子間力顕微鏡によって撮影した写真 SiC基板Dの活性化層の表面を原子間力顕微鏡によって撮影した写真
<スパッタ装置>
本発明に用いるスパッタ装置の一例を図1を用いて説明する。
図1の符号1は、そのスパッタ装置を表しており、該スパッタ装置1は真空槽15を有している。真空槽15には真空排気装置31が接続されており、真空排気装置31によって真空槽15の内部を真空排気できるようになっている。
真空槽15には、スパッタリングガス供給系35が接続されている。スパッタリングガス供給系35には希ガスからなるスパッタリングガスが配置されており、スパッタリングガス供給系35から真空槽15の内部に、スパッタリングガスを供給できるようになっている。
真空槽15の内部には、処理対象物が配置される台21と、炭素で構成されたターゲット9が配置されている。
ターゲット9は、表面が台21と対面するように配置されており、ターゲット9の裏面にはカソード22が取り付けられている。
真空槽15の外部には電源33が配置されており、電源33の出力端子はカソード22に電気的に接続されている。
台21の内部には、電極27が設けられており、該電極27と真空槽15とは接地電位に電気的に接続されている。
従って、電源33を動作させると、電極27とカソード22の間に電圧が印加される。
真空槽15内を真空雰囲気にしてスパッタリングガスを導入し、台21内部の電極27とカソード22との間に電圧を印加すると真空槽15の内部でスパッタリングガスのプラズマが生成され、プラズマ粒子がターゲット9に入射し、ターゲット9から、ターゲット9の構成物質のスパッタリング粒子が放出され、スパッタリング粒子が台21上に配置された処理対象物の表面に到達すると、処理対象物表面に、炭素薄膜から成るカーボンキャップが形成される。
<半導体装置の製造方法>
上記スパッタ装置1を用いた本発明の実施例について説明する。
図2(a)の符号10は、半導体製造装置の製造に用いるSiC基板であり、先ず、イオン注入装置を用いて、SiC基板10の表面に、ドナーまたはアクセプターになる不純物のイオンを所定量照射してSiC基板10の内部に注入させ、図2(b)に示すように、SiC基板10の内部表面に、注入された不純物から成る注入層7を形成する。
注入層7が形成されたSiC基板10を図1のスパッタ装置1内に搬入する際に、スパッタ装置1の真空槽15の内部は真空雰囲気にしておき、真空槽15の真空雰囲気を維持しながら、注入層7が形成されたSiC基板10を、処理対象物として真空槽15内部に搬入し、台21上に配置する。図1の符号8は、真空槽15内に搬入された処理対象物を示している。
処理対象物8の注入層7は露出されており、SiC基板10上では、処理対象物8は注入層7がターゲット9に向けられている。
真空槽15内にスパッタリングガス(ここではスパッタリングガスとしてアルゴンガスを用いる)を導入し、真空槽15の内部のスパッタリングガスの圧力を上昇させ、スパッタリングガス雰囲気を形成する。
この実施例では、スパッタリングガス雰囲気の圧力を、4.5Pa以上の圧力に維持しながら、電源33を動作させてカソード22と電極27との間に電圧を印加し、プラズマを発生させる。ここでは直流電圧を印加して直流電流を流した。
電源33は、ターゲット9へ投入する電力Pの大きさを制御可能であり、ターゲット9へ投入する電力Pを、ターゲット9の処理対象物8に向くスパッタ面の面積Sで除した値である電力密度(P/S)が、25mW/mm2を上限値として、電力密度が上限値以下になるようにしながら、ターゲット9をスパッタすると図2(c)に示すように、注入層7表面に、注入層7と密着したカーボンキャップ6が成長する。この例ではターゲット9には直流電圧を印加した。
カーボンキャップ6を成長させる際には、25mW/mm2以下という低電力密度でターゲット9がスパッタされ、従って、低電力によるスパッタリング粒子の低運動エネルギー化が成されており、また、カーボンキャップ6を成長させる際には、処理対象物8の周囲の雰囲気であるスパッタリングガス雰囲気は、4.5Pa以上の圧力であって、且つ、プラズマが安定して形成される圧力に維持されており、その圧力はスパッタリングガス雰囲気の圧力としては比較的高圧であるから、スパッタリング粒子を処理対象物8の注入層7の露出する表面に到達させる際に、スパッタリング粒子は減速され、低運動エネルギー化されている。
従って、25mW/mm2よりも大きい電力密度、又は、4.5Pa未満のスパッタリングガス雰囲気圧力である成膜条件でカーボンキャップ6を形成したときよりも、本実施例の処理対象物8表面の荒れは少なくなっている。
なお、SiC基板10の表面に注入層7が部分的に形成されている場合は、注入層7以外の部分の表面も荒れることはない。
所定膜厚のカーボンキャップ6が形成された後、電圧印加とスパッタリングガス導入を停止し、カーボンキャップ6の成長を終了させる。
次のアニール処理に用いる熱処理装置の内部を予め真空雰囲気にしておき、カーボンキャップ6が形成された処理対象物8をスパッタ装置1の内部から搬出し、熱処理装置の内部に、熱処理装置の真空雰囲気を維持しながら搬入する。
次いで、熱処理装置の内部に不活性ガス(ここではアルゴンガス)を導入し、処理対象物8を昇温させる。
熱処理装置を制御して、処理対象物8の温度が、3分間以上、1600℃以上2000℃以下の温度範囲にあるようにし、注入層7に含有される不純物を活性化させ、キャリアが効率よく放出されるようにする。
このときの1600℃以上2000℃以下の温度範囲は、処理対象物8を構成するSiが昇華する温度であるが、アニール処理では、注入層7の表面にはカーボンキャップ6が密着して配置されており、Siはカーボンキャップ6中を移動して真空槽15に放出されることはないので、注入層7表面からSiが脱離して注入層7が荒れることはない。
熱処理中には、不純物の活性化に加え、不純物はSiC基板10の表面付近からSiC基板10の内部に拡散するため、図2(d)に示すように、活性化された不純物を含有し、注入層7よりも深い活性化層11が形成される。
カーボンキャップ6の除去に用いるアッシャー装置の内部を予め真空雰囲気にしておき、不純物の活性化後、活性化層11が形成された処理対象物8を降温させ、熱処理装置から搬出し、内部の真空雰囲気を維持しながらアッシャー装置内に搬入する。
アッシャー装置の内部に酸素ガスを導入し、酸素ガスプラズマを形成し、カーボンキャップ6と接触させると、カーボンキャップ6を構成する炭素は酸化され、二酸化炭素が生成される。生成された二酸化炭素はアッシャー装置の内部に放出され、アッシャー装置の内部から排気される。
カーボンキャップ6の酸化が進行すると、カーボンキャップ6が酸化除去され、次いで、フッ酸液に浸漬して酸素ガスプラズマによって形成されたSiC中のケイ素の酸化物を溶解除去すると、図2(e)に示されるように、活性化層11の表面が露出する。
上述したように、カーボンキャップ6を形成したときには、注入層7表面の荒れは生じなかったから、カーボンキャップ6を除去した後でも、カーボンキャップ6除去後の表面には、荒れは観察されなかった。
活性化層11を露出させた処理対象物8は、アッシャー装置の内部から搬出した後、後工程装置によって活性化層11の表面に薄膜を形成し、次いで、他の装置によってエッチングや薄膜形成等の処理がされると、トランジスタやダイオード等の半導体装置が得られる。
後工程で、その平坦な表面に薄膜を形成し、また、処理対象物8の内部に他の活性化層を形成し、電極を形成すると半導体装置が得られる。
なお、処理対象物8の熱処理の際、熱処理装置の内部のアルゴンガス雰囲気の圧力は大気圧でなくともよい。
<特性評価>
図2(b)に示したSiC基板10と同じ構造のSiC基板を4枚用意した。符号A〜Dを付して区別すると、各SiC基板A〜Dは、表面に露出する注入層7を有しており、上記実施例で用いた図1のスパッタ装置1の真空槽15の内部に一枚搬入し、後述する4つの異なる成膜条件の下で注入層7上に、3nmのカーボンキャップ6をそれぞれ形成した。
カーボンキャップ6を成長させる際、4枚のSiC基板A〜Dのうち、2枚のSiC基板A、Bは、本発明の成膜条件である、25mW/mm2以下の電力密度と4.5Pa以上のスパッタリングガス雰囲気圧力に含まれる成膜条件でカーボンキャップ6を形成し、他の2枚のSiC基板C、Dは、本発明の成膜条件の範囲外の条件で成膜した。
下記表1に、SiC基板A〜Dの成膜条件を示す。
SiC基板Cでは、圧力が本発明の上限値よりも低く、SiC基板Dでは、電力密度と圧力の両方が本発明の範囲外である。
ここでは、ターゲット9は、直径が2インチの円盤に成形されたものが使用されており、そのスパッタ面の面積は、2000mm2である。
従って、電力密度をそれぞれ15、25、50mW/mm2にする際には、30W、50W、100Wの電力をターゲット9に投入した。
各SiC基板A〜Dは、カーボンキャップ6の形成後、上記実施例と同じ工程で不純物を活性化するアニール処理を、各SiC基板A〜Dの温度を1700℃に3分間維持して行った後、カーボンキャップ6を除去し、活性化層11の表面を露出させ、SiC基板A〜Dの活性化層11の表面を原子間力顕微鏡によって撮影した。
SiC基板Aの写真は図3、SiC基板Bの写真は図4、SiC基板Cの写真は図5、SiC基板Dの写真は図6に示す。
図3〜6の写真には、SiC基板10の表面の5.0マイクロメートル四方の領域が撮影されており、各写真の各地点の黒色の濃さは、表面からの各地点の深さ表しており、黒の色が濃い程深くなっている。
色の濃さで表される深さの最大値は、図3、4、6が5.0nmで、図5が10nmである。
図3〜図6を見ると、本発明の成膜条件でカーボンキャップ6を形成したSiC基板A、Bの方が、黒い斑点は少なく、特に、図3のSiC基板Aについては表面荒れが無いことが分かる。
電力密度が小さい方が、ターゲット9のスパッタリング粒子の運動エネルギーが小さく、スパッタリング粒子がSiC基板表面に入射したときの衝撃が小さく、窪みが形成されても小さいので、表面荒れが少ないと考えられる。
また、スパッタリング粒子が飛行するスパッタリング雰囲気の圧力が大きい方が、スパッタリング粒子がスパッタリング雰囲気中の気体に衝突する確率が高くなり、衝突によって速度が遅くなって、運動エネルギーが小さくなるスパッタリング粒子が増加すると考えられる。図3のSiC基板Aには、上記の二つの要因が共に働いたと考えられる。
また、カーボンキャップ6を形成したときの図5のSiC基板Cの成膜条件については、電力密度は本発明の成膜条件に含まれるが、圧力は含まれていない。
電力密度の値は図4のSiC基板Bの成膜条件の値と同じであるが、写真表面を見比べると、図4のSiC基板Bの方が、図5のSiC基板Cよりも表面荒さが低いことが分かる。
従って、電力密度が本発明の成膜条件を満たすだけでなく、電力密度と圧力の両方が本発明の成膜条件を満たしているときに、表面荒れが低減されることが分かる。
1……スパッタ装置
8……処理対象物
9……ターゲット
10……SiC基板
33……電源
35……スパッタリングガス供給系

Claims (3)

  1. SiC基板と、前記SiC基板の少なくとも一部に活性化された不純物を含有する活性化層を有する半導体装置を製造する半導体装置の製造方法において、
    前記SiC基板と、前記SiC基板の少なくとも一部の表面に不純物のイオンが照射されて形成された注入層とを有する処理対象物を真空雰囲気内に配置し、
    前記真空雰囲気にスパッタリングガスを導入し、前記真空雰囲気を4.5Pa以上の圧力に維持しながら、前記真空雰囲気中に配置されたカーボンターゲットに25mW/mm2以下の電力を投入して前記カーボンターゲットをスパッタし、
    前記処理対象物の表面にカーボンキャップを形成した後、
    前記処理対象物を加熱して前記不純物を活性化させる半導体装置の製造方法。
  2. 前記不純物は、前記処理対象物を1600℃以上2000℃以下の温度に昇温させる請求項1記載の半導体装置の製造方法。
  3. 前記1600℃以上2000℃以下の温度に前記処理対象物を3分以上維持する請求項2記載の半導体装置の製造方法。
JP2011096137A 2011-04-22 2011-04-22 半導体装置の製造方法 Pending JP2012227473A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011096137A JP2012227473A (ja) 2011-04-22 2011-04-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011096137A JP2012227473A (ja) 2011-04-22 2011-04-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012227473A true JP2012227473A (ja) 2012-11-15

Family

ID=47277279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011096137A Pending JP2012227473A (ja) 2011-04-22 2011-04-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2012227473A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015146161A1 (ja) * 2014-03-24 2015-10-01 キヤノンアネルバ株式会社 半導体基板の熱処理方法、半導体基板の製造方法、熱処理装置、及び基板処理システム
JP2016066749A (ja) * 2014-09-25 2016-04-28 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
DE102017203126A1 (de) 2016-03-17 2017-09-21 Fuji Electric Co., Ltd. Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
JP2017220626A (ja) * 2016-06-10 2017-12-14 株式会社アルバック シリコン酸化層形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003098306A (ja) * 2001-09-19 2003-04-03 Sumitomo Metal Mining Co Ltd 反射防止フィルム
JP2005039257A (ja) * 2003-07-02 2005-02-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005353771A (ja) * 2004-06-09 2005-12-22 Matsushita Electric Ind Co Ltd SiC半導体装置の製造方法
JP2009049219A (ja) * 2007-08-21 2009-03-05 Panasonic Corp 炭化珪素半導体素子の製造方法
JP2009114478A (ja) * 2007-11-02 2009-05-28 Kaneka Corp 透明導電膜の製造方法
JP2010192836A (ja) * 2009-02-20 2010-09-02 Showa Denko Kk 炭化珪素半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003098306A (ja) * 2001-09-19 2003-04-03 Sumitomo Metal Mining Co Ltd 反射防止フィルム
JP2005039257A (ja) * 2003-07-02 2005-02-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005353771A (ja) * 2004-06-09 2005-12-22 Matsushita Electric Ind Co Ltd SiC半導体装置の製造方法
JP2009049219A (ja) * 2007-08-21 2009-03-05 Panasonic Corp 炭化珪素半導体素子の製造方法
JP2009114478A (ja) * 2007-11-02 2009-05-28 Kaneka Corp 透明導電膜の製造方法
JP2010192836A (ja) * 2009-02-20 2010-09-02 Showa Denko Kk 炭化珪素半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015146161A1 (ja) * 2014-03-24 2015-10-01 キヤノンアネルバ株式会社 半導体基板の熱処理方法、半導体基板の製造方法、熱処理装置、及び基板処理システム
JPWO2015146161A1 (ja) * 2014-03-24 2017-04-13 キヤノンアネルバ株式会社 半導体基板の熱処理方法、半導体基板の製造方法、熱処理装置、及び基板処理システム
JP2016066749A (ja) * 2014-09-25 2016-04-28 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
DE102017203126A1 (de) 2016-03-17 2017-09-21 Fuji Electric Co., Ltd. Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
US9805944B2 (en) 2016-03-17 2017-10-31 Osaka University Method of manufacturing silicon carbide semiconductor device
DE102017203126B4 (de) 2016-03-17 2024-08-29 Fuji Electric Co., Ltd. Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
JP2017220626A (ja) * 2016-06-10 2017-12-14 株式会社アルバック シリコン酸化層形成方法

Similar Documents

Publication Publication Date Title
JP6689674B2 (ja) エッチング方法
JP5518326B2 (ja) 炭化珪素半導体装置の製造方法
JP4730581B2 (ja) 貼り合わせウェーハの製造方法
JP5317898B2 (ja) 発光ダイオード素子の製造方法
JP2016076621A5 (ja)
TW201123274A (en) A technique for processing a substrate having a non-planar surface
JP2012227473A (ja) 半導体装置の製造方法
CN103370769B (zh) 用于太阳能电池制造中的固相外延再生长的直流离子注入
CN109904054B (zh) 腔室环境恢复方法及刻蚀方法
JPS6338859B2 (ja)
WO2010095369A1 (ja) 炭化珪素半導体装置の製造方法
CN101575698A (zh) 磁控溅射设备和薄膜制造方法
JP2008004900A (ja) 貼り合わせウェーハの製造方法
CN107146758B (zh) 带有载流子俘获中心的衬底的制备方法
KR102393269B1 (ko) 에피택셜 실리콘 웨이퍼의 제조 방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조 방법
KR101723728B1 (ko) 그래핀 박막의 제조 방법
CN114496721A (zh) 一种碳化硅器件正面结构保护方法和装置
JP6772995B2 (ja) Soiウェーハの製造方法およびsoiウェーハ
CN108885998B (zh) 外延晶圆的制造方法及外延晶圆
JP2014220322A (ja) 半導体装置の製造方法及び製造装置
JP6472016B2 (ja) 炭化珪素半導体装置の製造方法
US10388621B2 (en) Method for making nanoscale devices with fractal nanostructures
JP2013171637A (ja) イオン注入装置
JP3855051B2 (ja) n型伝導性酸化亜鉛上への低接触抵抗電極の形成法
RU2284610C1 (ru) Способ изготовления мощного высокотемпературного полупроводникового резистора

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141014

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150602