JP6708270B2

JP6708270B2 - Light emitting element

Info

Publication number: JP6708270B2
Application number: JP2019004531A
Authority: JP
Inventors: 石崎　順也; 順也石崎; 翔吾古屋
Original assignee: Shin Etsu Handotai Co Ltd
Current assignee: Shin Etsu Handotai Co Ltd
Priority date: 2019-01-15
Filing date: 2019-01-15
Publication date: 2020-06-10
Anticipated expiration: 2035-09-02
Also published as: JP2019071473A

Description

本発明は、発光素子及びその製造方法に関し、特に基板上にエピタキシャル成長によって第一半導体層、活性層、第二半導体層、窓層兼支持基板を形成し、基板を除去した後に電極を形成した発光素子へ粗面化処理を施す発光素子及びその製造方法に関する。 The present invention relates to a light emitting device and a method for manufacturing the same, and particularly to a light emitting device in which a first semiconductor layer, an active layer, a second semiconductor layer, a window layer/support substrate are formed on a substrate by epitaxial growth, and an electrode is formed after removing the substrate. TECHNICAL FIELD The present invention relates to a light emitting device for roughening a device and a method for manufacturing the same.

発光素子チップをパッケージする際には従来、パッケージに反射膜を設けてその底部にチップをマウントし、マウントに用いた接着剤と反対側（チップ上方）へ光を取り出すことを前提としてチップ設計が成されている。 Conventionally, when packaging a light-emitting element chip, the chip design is based on the assumption that a reflective film is provided on the package, the chip is mounted on the bottom of the package, and light is extracted to the side opposite to the adhesive used for mounting (above the chip). Is made.

従って、従来技術においては、チップ上方もしくは下方といった光取り出しの方向のみを粗面化（フロスト・凹凸形状）した提案がなされている。このタイプの場合、非光取出面で反射した光は、光取り出し面から出光する前に、必ず活性層を通って何度か多重反射を繰り返す。活性層は発光層であると共に光吸収層でもあるため、多重反射を繰り返す発光素子は、原理的に光取り出し効率（外部量子効率）を上げることができない。理想的には発光素子全面に粗面化処理を施しておくことが外部量子効率の向上には重要である。 Therefore, in the prior art, a proposal has been made in which only the light extraction direction such as the upper side or the lower side of the chip is roughened (frosted or uneven shape). In the case of this type, the light reflected by the non-light extraction surface always passes through the active layer and undergoes multiple reflections before it is emitted from the light extraction surface. Since the active layer is both a light-emitting layer and a light-absorbing layer, a light-emitting element that repeats multiple reflections cannot theoretically improve light extraction efficiency (external quantum efficiency). Ideally, roughening the entire surface of the light emitting element is important for improving the external quantum efficiency.

ＡｌＧａＩｎＰ系材料の粗面化処理の従来技術として、特許文献１ではクラッド層表面に反応速度の遅いＲＩＥ法によって粗面を形成する方法が開示されている。ウェット法ではクラッド層に対してエッチング速度が速くなり、粗面化が困難である。従って、開示技術では、ＲＩＥ（ＩＣＰ）を用いる他はない。特許文献２ではフォトリソグラフィーによりレジストパターンを形成し、ウェットエッチングを用いる方法が開示されている。この方法ではエッチングする領域をレジスト開口部に限るため、エッチング速度を制御しやすい。 As a conventional technique for roughening an AlGaInP-based material, Patent Document 1 discloses a method of forming a rough surface on the surface of a cladding layer by an RIE method having a slow reaction rate. In the wet method, the etching rate is higher than that of the clad layer, and it is difficult to roughen the surface. Therefore, in the disclosed technology, there is no choice but to use RIE (ICP). Patent Document 2 discloses a method of forming a resist pattern by photolithography and using wet etching. In this method, since the area to be etched is limited to the resist opening, it is easy to control the etching rate.

ところで、黄色〜赤色で発光する発光素子においては、発光部をＡｌＧａＩｎＰ系材料で構成し、窓層部をＧａＡｓＰ系材料で構成するのが一般的である。ＧａＡｓＰはウェットエッチングに対しては難エッチング材であり、ＡｌＧａＩｎＰ系は易エッチング材である。そのため、ＡｌＧａＩｎＰ系発光部をウェットエッチングできる材料では一般にＧａＡｓＰ系窓層をエッチングできず、ＧａＡｓＰ系窓層をウェットエッチング可能なエッチング材は一般にＡｌＧａＩｎＰ系発光部を過激にエッチングする。また、ＧａＡｓＰ系のみに粗面を施し、ＡｌＧａＩｎＰ系をエッチングしない方法は、特許文献３に開示されているが、開示されている方法で、発光部と窓層を同時に粗面化ができない。従って、ＡｌＧａＩｎＰ系発光部とＧａＡｓＰ系窓層の両方を粗面化を施すことは従来困難であった。 By the way, in a light emitting device which emits light of yellow to red, it is general that the light emitting portion is made of an AlGaInP-based material and the window layer portion is made of a GaAsP-based material. GaAsP is a difficult etching material for wet etching, and AlGaInP system is an easy etching material. Therefore, a material that can wet-etch the AlGaInP-based light emitting portion cannot generally etch the GaAsP-based window layer, and an etching material that can wet-etch the GaAsP-based window layer generally drastically etches the AlGaInP-based light emitting portion. Further, a method in which only the GaAsP system is roughened and the AlGaInP system is not etched is disclosed in Patent Document 3, but the disclosed method cannot simultaneously roughen the light emitting portion and the window layer. Therefore, it has been conventionally difficult to roughen both the AlGaInP light emitting part and the GaAsP window layer.

特開２０１０−２５１５３１号公報JP, 2010-251531, A 特許第５２４５５２９号Patent No. 5245529 特許第４１５４７３１号号Patent No. 4154731

本発明は上記問題に鑑みてなされたものであって、発光部と窓層兼支持基板を有する発光素子において、発光部と窓層兼支持基板の表面のより多くの領域を粗面化することで外部量子効率を高めた発光素子を提供することを目的とする。 The present invention has been made in view of the above problems, and in a light emitting device having a light emitting portion and a window layer/supporting substrate, roughening a larger area of the surface of the light emitting portion and the window layer/supporting substrate. It is an object of the present invention to provide a light emitting device with improved external quantum efficiency.

上記目的を達成するために、本発明によれば、窓層兼支持基板と、前記窓層兼支持基板の表面上に設けられ、少なくともＡｌを含む第二導電型の第二半導体層、活性層、第一導電型の第一半導体層とをこの順に含む発光部とを有する発光素子において、
前記発光素子は、前記発光部が除去された除去部と、前記除去部以外の非除去部と、該非除去部の前記第一半導体層の表面上に設けられた第一オーミック電極と、前記除去部の前記窓層兼支持基板の表面上に設けられた第二オーミック電極とを有し、
前記第一半導体層の表面及び前記発光部の側面の少なくとも一部は絶縁保護膜で被覆され、
前記第一半導体層の表面上の前記第一オーミック電極の形成部以外と、前記窓層兼支持基板の表面上の前記除去部における前記第二オーミック電極の形成部以外と、前記窓層兼支持基板の側面及び裏面とが粗面化されたものであることを特徴とする発光素子を提供する。 To achieve the above object, according to the present invention, a window layer/support substrate, a second conductive type second semiconductor layer provided on the surface of the window layer/support substrate and containing at least Al, and an active layer. A light emitting element having a light emitting portion including a first semiconductor layer of a first conductivity type in this order,
The light emitting device includes a removed portion from which the light emitting portion is removed, a non-removed portion other than the removed portion, a first ohmic electrode provided on the surface of the first semiconductor layer of the non-removed portion, and the removed portion. A second ohmic electrode provided on the surface of the window layer and the supporting substrate of the part,
At least a part of the surface of the first semiconductor layer and the side surface of the light emitting unit is covered with an insulating protective film,
Other than the formation portion of the first ohmic electrode on the surface of the first semiconductor layer, other than the formation portion of the second ohmic electrode in the removed portion on the surface of the window layer/support substrate, and the window layer/support Provided is a light emitting device characterized in that a side surface and a back surface of a substrate are roughened.

このようなものであれば、第一半導体層の表面上の第一オーミック電極の形成部以外と、窓層兼支持基板の表面上の除去部における第二オーミック電極の形成部以外と、窓層兼支持基板の側面及び裏面とが粗面化されているため、外部量子効率を高めた発光素子とすることができる。 With such a structure, other than the portion where the first ohmic electrode is formed on the surface of the first semiconductor layer, the portion other than the portion where the second ohmic electrode is formed in the removed portion on the surface of the window layer/support substrate, and the window layer Since the side surface and the back surface of the dual-purpose support substrate are also roughened, a light emitting device with enhanced external quantum efficiency can be obtained.

このとき、前記第一半導体層は、少なくとも二層以上の構造からなり、粗面化処理が施される側の層が、活性層側の層に比べ、Ａｌ組成が少ない材料からなるものであることが好ましい。 At this time, the first semiconductor layer has a structure of at least two layers, and the layer to be roughened is made of a material having a smaller Al composition than the layer on the active layer side. Preferably.

このようなものであれば、クラッド層のキャリア閉じ込め効果を維持しつつ、所望の粗面形状を得るために必要なエッチング深さを抑制し、ワイヤーボンディング時にチップ割れが生じることを抑制した発光素子とすることができる。 With such a structure, while maintaining the carrier confinement effect of the clad layer, the etching depth required to obtain the desired rough surface shape is suppressed, and the occurrence of chip cracks during wire bonding is suppressed. Can be

またこのとき、前記第一半導体層の粗面化処理が施される側の層は、
（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０≦ｘ＜０．６、０．４≦ｙ≦０．６）あるいはＡｌ_ｚＧａ_１−ｚＡｓ（０≦ｚ≦０．３）からなり、
前記第一半導体層の活性層側の層は、
（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０．６≦ｘ≦１、０．４≦ｙ≦０．６）あるいはＡｌ_ｚＧａ_１−ｚＡｓ（０．３＜ｚ≦１）からなるものであることが好ましい。 Further, at this time, the layer on the side where the roughening treatment of the first semiconductor layer is performed,
(Al _x Ga _1-x ) _y In _1-y P (0≦x<0.6, 0.4≦y≦0.6) or Al _z Ga _1-z As (0≦z≦0.3) Consists of
The layer on the active layer side of the first semiconductor layer is
(Al _x Ga _1-x ) _y In _1-y P (0.6≦x≦1, 0.4≦y≦0.6) or Al _z Ga _1-z As (0.3<z≦1) It is preferable that

このようなものであれば、クラッド層のキャリア閉じ込め効果を維持しつつ、所望の粗面形状を得るために必要なエッチング深さを抑制し、ワイヤーボンディング時にチップ割れが生じることを抑制した発光素子とすることがより確実にできる。 With such a structure, while maintaining the carrier confinement effect of the clad layer, the etching depth required to obtain the desired rough surface shape is suppressed, and the occurrence of chip cracks during wire bonding is suppressed. Can be made more reliable.

また、本発明によれば、基板上に、該基板と格子整合系の材料で少なくともＡｌを含む第一半導体層、活性層、第二半導体層を順次エピタキシャル成長により成長させて発光部を形成する工程と、該発光部の上に前記基板に対して非格子整合系の材料で窓層兼支持基板をエピタキシャル成長により形成する工程と、前記基板を除去する工程と、前記第一半導体層の表面上に第一オーミック電極を形成する工程と、前記第一半導体層の表面上の前記第一オーミック電極の形成部以外の少なくとも一部を粗面化する第一粗面化処理工程と、前記発光部の一部を除去して除去部と、それ以外の非除去部を形成する素子分離工程と、前記除去部の前記窓層兼支持基板の表面上に第二オーミック電極を形成する工程と、前記第一半導体層の表面及び前記発光部の側面の少なくとも一部を絶縁保護膜で被覆する工程と、前記窓層兼支持基板の表面上の前記除去部における前記第二オーミック電極の形成部以外と、前記窓層兼支持基板の側面及び裏面とを別々に又は同時に粗面化する第二粗面化処理工程とを有することを特徴とする発光素子の製造方法を提供する。 Further, according to the present invention, a step of forming a light emitting portion by sequentially growing, on a substrate, a first semiconductor layer, an active layer, and a second semiconductor layer containing at least Al, which is a material of a lattice matching system with the substrate, by epitaxial growth. A step of forming a window layer/supporting substrate on the light emitting portion by a non-lattice matching material with respect to the substrate by epitaxial growth, a step of removing the substrate, and a step of removing the substrate on the surface of the first semiconductor layer. A step of forming a first ohmic electrode, a first surface roughening treatment step of roughening at least a portion of the surface of the first semiconductor layer other than a portion where the first ohmic electrode is formed, and the light emitting portion An element isolation step of removing a part to form a removed portion and a non-removed portion other than the removed portion; a step of forming a second ohmic electrode on the surface of the window layer/support substrate of the removed portion; A step of covering at least a part of the surface of the one semiconductor layer and the side surface of the light emitting portion with an insulating protective film, and a portion other than the second ohmic electrode forming portion in the removed portion on the surface of the window layer/support substrate, And a second roughening treatment step of roughening the side surface and the back surface of the window layer/support substrate separately or simultaneously.

このようにすれば、第一半導体層の表面上の第一オーミック電極の形成部以外と、窓層兼支持基板の表面上の除去部における第二オーミック電極の形成部以外と、窓層兼支持基板の側面及び裏面とを粗面化することができるため、外部量子効率を高めた発光素子を製造することができる。 By doing so, except for the formation portion of the first ohmic electrode on the surface of the first semiconductor layer, the formation portion of the second ohmic electrode in the removed portion on the surface of the window layer/support substrate, and the window layer/support Since the side surface and the back surface of the substrate can be roughened, a light emitting device with improved external quantum efficiency can be manufactured.

このとき、前記第二粗面化処理工程において、前記窓層兼支持基板の表面上の前記除去部における前記第二オーミック電極の形成部以外と、前記窓層兼支持基板の側面及び裏面とを別々に粗面化する場合に、
前記窓層兼支持基板の表面上の前記除去部における前記第二オーミック電極の形成部以外の粗面化は、前記第二オーミック電極を形成する工程の前に行うことができる。 At this time, in the second roughening treatment step, a portion other than the second ohmic electrode forming portion in the removed portion on the front surface of the window layer/support substrate and the side surface and the back surface of the window layer/support substrate are provided. When roughening separately,
The roughening of the removed portion on the surface of the window layer/support substrate other than the portion where the second ohmic electrode is formed can be performed before the step of forming the second ohmic electrode.

このようにすれば、例えば、除去部を形成する際に、窓層兼支持基板の表面上の除去部における第二オーミック電極の形成部以外の粗面化を同時に行うことができるため効率的である。 By doing this, for example, when forming the removed portion, it is possible to simultaneously roughen the removed portion on the surface of the window layer/support substrate except the portion where the second ohmic electrode is formed, which is efficient. is there.

またこのとき、前記発光部を形成する工程において、
前記第一半導体層を、少なくとも二層以上の構造からなり、粗面化処理が施される側の層が、活性層側の層に比べ、Ａｌ組成が少ない材料からなるもので形成することが好ましい。 At this time, in the step of forming the light emitting portion,
The first semiconductor layer may be formed of a structure having at least two layers, and the layer on which the surface roughening treatment is performed is made of a material having a smaller Al composition than the layer on the active layer side. preferable.

このようにすれば、クラッド層のキャリア閉じ込め効果を維持しつつ、所望の粗面形状を得るために必要なエッチング深さを抑制し、ワイヤーボンディング時にチップ割れが生じることを抑制した発光素子を製造することができる。 By doing so, a light-emitting device can be manufactured that maintains the carrier confinement effect of the cladding layer, suppresses the etching depth required to obtain the desired rough surface shape, and suppresses chip cracking during wire bonding. can do.

具体的には、前記第一半導体層の粗面化処理が施される側の層を、
（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０≦ｘ＜０．６、０．４≦ｙ≦０．６）あるいはＡｌ_ｚＧａ_１−ｚＡｓ（０≦ｚ≦０．３）とし、
前記第一半導体層の活性層側の層を、
（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０．６≦ｘ≦１、０．４≦ｙ≦０．６）あるいはＡｌ_ｚＧａ_１−ｚＡｓ（０．３＜ｚ≦１）とすることができる。 Specifically, the layer on the side subjected to the surface roughening treatment of the first semiconductor layer,
(Al _x Ga _1-x ) _y In _1-y P (0≦x<0.6, 0.4≦y≦0.6) or Al _z Ga _1-z As (0≦z≦0.3) age,
A layer on the active layer side of the first semiconductor layer,
(Al _x Ga _1-x ) _y In _1-y P (0.6≦x≦1, 0.4≦y≦0.6) or Al _z Ga _1-z As (0.3<z≦1) Can be

このようにすれば、クラッド層のキャリア閉じ込め効果を維持しつつ、所望の粗面形状を得るために必要なエッチング深さを抑制し、ワイヤーボンディング時にチップ割れが生じることを抑制した発光素子をより確実に製造することができる。 By doing so, it is possible to obtain a light emitting device that suppresses the etching depth necessary for obtaining a desired rough surface shape while suppressing the carrier confinement effect of the cladding layer, and suppresses chip cracking during wire bonding. It can be reliably manufactured.

またこのとき、前記第一粗面化処理工程は、
有機酸と無機酸の混合液が用いられ、前記有機酸は、クエン酸・マロン酸・蟻酸・酢酸・酒石酸のいずれか一種類以上含有し、前記無機酸は、塩酸・硫酸・硝酸・弗酸のいずれか一種類以上を含有する溶液で行い、
前記第二粗面化処理工程において、前記窓層兼支持基板の表面上の前記除去部における前記第二オーミック電極の形成部以外と、前記窓層兼支持基板の側面及び裏面の粗面化は、
有機酸と無機酸を含む混合液が用いられ、前記有機酸は、クエン酸・マロン酸・蟻酸・酢酸・酒石酸の有機酸からいずれか１種類以上を含み、かつ、前記無機酸は、塩酸・硫酸・硝酸・弗酸のいずれか１種類以上を含み、かつ、沃素を含む溶液で行うことが好ましい。 At this time, the first roughening treatment step,
A mixed liquid of an organic acid and an inorganic acid is used, and the organic acid contains at least one of citric acid, malonic acid, formic acid, acetic acid, and tartaric acid, and the inorganic acid is hydrochloric acid, sulfuric acid, nitric acid, hydrofluoric acid. Performed with a solution containing one or more of
In the second roughening treatment step, roughening of the side surface and the back surface of the window layer/support substrate other than the formation part of the second ohmic electrode in the removed portion on the surface of the window layer/support substrate is performed. ,
A mixed solution containing an organic acid and an inorganic acid is used, and the organic acid contains one or more kinds of organic acids such as citric acid, malonic acid, formic acid, acetic acid, and tartaric acid, and the inorganic acid is hydrochloric acid. It is preferable to use a solution containing at least one of sulfuric acid, nitric acid, and hydrofluoric acid and iodine.

このようにすれば、確実に求める凹凸の大きさの粗面を有する発光素子を製造することができる。 By doing so, it is possible to reliably manufacture a light emitting element having a rough surface with the desired size of the unevenness.

またこのとき、前記第一粗面化処理工程は、
有機酸と無機酸の混合液が用いられ、前記有機酸は、クエン酸・マロン酸・蟻酸・酢酸・酒石酸のいずれか一種類以上含有し、前記無機酸は、塩酸・硫酸・硝酸・弗酸のいずれか一種類以上を含有する溶液で行い、
前記第二粗面化処理工程において、
前記窓層兼支持基板の表面上の前記除去部における前記第二オーミック電極の形成部以外の粗面化は、塩酸ガス含有のＩＣＰプラズマエッチングによるドライエッチングで行い、
前記窓層兼支持基板の側面及び裏面の粗面化は、有機酸と無機酸を含む混合液が用いられ、前記有機酸は、クエン酸・マロン酸・蟻酸・酢酸・酒石酸の有機酸からいずれか１種類以上を含み、かつ、前記無機酸は、塩酸・硫酸・硝酸・弗酸のいずれか１種類以上を含み、かつ、沃素を含む溶液で行うことが好ましい。 At this time, the first roughening treatment step,
A mixed liquid of an organic acid and an inorganic acid is used, and the organic acid contains at least one of citric acid, malonic acid, formic acid, acetic acid, and tartaric acid, and the inorganic acid is hydrochloric acid, sulfuric acid, nitric acid, hydrofluoric acid. Performed with a solution containing one or more of
In the second roughening treatment step,
Roughening of the removed portion on the surface of the window layer/support substrate other than the portion where the second ohmic electrode is formed is performed by dry etching by ICP plasma etching containing hydrochloric acid gas,
For the roughening of the side surface and the back surface of the window layer/support substrate, a mixed solution containing an organic acid and an inorganic acid is used, and the organic acid is any one of citric acid, malonic acid, formic acid, acetic acid, and tartaric acid. It is preferable to use a solution containing at least one of these and the above-mentioned inorganic acid containing at least one of hydrochloric acid, sulfuric acid, nitric acid, and hydrofluoric acid and also containing iodine.

このようにしても、確実に求める凹凸の大きさの粗面を有する発光素子を製造することができる。 Even in this case, it is possible to reliably manufacture the light emitting element having the rough surface having the desired unevenness.

本発明の発光素子及び発光素子の製造方法であれば、第一半導体層の表面上の第一オーミック電極の形成部以外と、窓層兼支持基板の表面上の除去部における第二オーミック電極の形成部以外と、窓層兼支持基板の側面及び裏面とが粗面化されているため、外部量子効率を高めた発光素子を実現できる。 According to the light-emitting device and the method for manufacturing a light-emitting device of the present invention, the second ohmic electrode in the removed portion on the surface of the window layer and the supporting substrate other than the formation portion of the first ohmic electrode on the surface of the first semiconductor layer is formed. Since the surface other than the forming portion and the side surface and the back surface of the window layer/support substrate are roughened, a light emitting element with enhanced external quantum efficiency can be realized.

本発明の発光素子の一例を示した概略図である。It is the schematic which showed an example of the light emitting element of this invention. 本発明の発光素子の製造方法の第一の実施形態を示した工程図である。FIG. 3 is a process diagram showing a first embodiment of a method for manufacturing a light emitting device of the present invention. 本発明の発光素子の製造方法の第一の実施形態の製造過程における基板上に選択エッチング層と発光部と窓層兼支持基板を成長させたエピタキシャル基板を示す概略図である。FIG. 3 is a schematic view showing an epitaxial substrate in which a selective etching layer, a light emitting portion, a window layer and a supporting substrate are grown on a substrate in the manufacturing process of the first embodiment of the method for manufacturing the light emitting device of the present invention. 本発明の発光素子の製造方法の第一の実施形態の製造過程におけるエピタキシャル基板から基板及び第二選択エッチング層を除去した発光素子基板を示す概略図である。FIG. 3 is a schematic view showing a light emitting device substrate obtained by removing a substrate and a second selective etching layer from an epitaxial substrate in the manufacturing process of the first embodiment of the method for manufacturing the light emitting device of the present invention. 本発明の発光素子の製造方法の第一の実施形態の製造過程における第一オーミック電極が形成された発光素子基板の概略図である。FIG. 3 is a schematic view of a light emitting device substrate on which a first ohmic electrode is formed in the manufacturing process of the first embodiment of the method for manufacturing the light emitting device of the present invention. 本発明の発光素子の製造方法の第一の実施形態の製造過程における第一粗面化処理が行われた発光素子基板の概略図である。FIG. 3 is a schematic view of a light emitting device substrate on which a first surface roughening treatment is performed in the manufacturing process of the first embodiment of the method for manufacturing the light emitting device of the present invention. 本発明の発光素子の製造方法の第一の実施形態の製造過程における素子分離工程を行った発光素子基板の概略図である。FIG. 3 is a schematic view of a light emitting element substrate that has undergone an element isolation step in the manufacturing process of the first embodiment of the method for manufacturing a light emitting element of the present invention. 本発明の発光素子の製造方法の第一の実施形態の製造過程における第二オーミック電極を形成し、絶縁保護膜を形成した発光素子基板の概略図である。FIG. 3 is a schematic view of a light emitting device substrate on which a second ohmic electrode is formed and an insulating protective film is formed in the manufacturing process of the first embodiment of the method for manufacturing the light emitting device of the present invention. 本発明の発光素子の製造方法の第二の実施形態を示した工程図である。FIG. 6 is a process diagram showing a second embodiment of the method for manufacturing the light emitting device of the present invention. 本発明の発光素子の製造方法の第二の実施形態の製造過程における第一粗面化処理が行われた発光素子基板の概略図である。It is a schematic diagram of a light emitting element substrate on which the first roughening treatment has been performed in the manufacturing process of the second embodiment of the method for manufacturing a light emitting element of the present invention. 本発明の発光素子の製造方法の第二の実施形態の製造過程における素子分離工程を行い、第二オーミック電極を形成した発光素子基板の概略図である。It is a schematic diagram of the light emitting element substrate which formed the 2nd ohmic electrode by performing the element isolation|separation process in the manufacturing process of 2nd Embodiment of the manufacturing method of the light emitting element of this invention. 本発明の発光素子の製造方法の第二の実施形態の製造過程における絶縁保護膜を形成した発光素子基板の概略図である。FIG. 7 is a schematic view of a light emitting device substrate on which an insulating protective film is formed in the manufacturing process of the second embodiment of the method for manufacturing the light emitting device of the present invention. 本発明の発光素子の製造方法の第二の実施形態により製造された発光素子を示した概略図である。FIG. 6 is a schematic view showing a light emitting device manufactured according to a second embodiment of the method for manufacturing a light emitting device of the present invention. 実施例１、実施例２及び比較例で製造した発光素子を使用して作製したランプの輝度特性を比較したグラフである。5 is a graph comparing the luminance characteristics of lamps manufactured using the light emitting devices manufactured in Example 1, Example 2 and Comparative Example. 実施例１、実施例２及び比較例で製造した発光素子を使用して作製したランプの外部量子効率を比較したグラフである。3 is a graph comparing external quantum efficiencies of lamps manufactured using the light emitting devices manufactured in Example 1, Example 2 and Comparative Example.

以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
上述したように、発光部と窓層兼支持基板を有する発光素子において、発光部と窓層兼支持基板の表面のより多くの領域を粗面化することで外部量子効率を高めた発光素子が望まれていた。そこで、本発明者はこのような問題を解決すべく鋭意検討を重ねた。その結果、第一半導体層の表面上の第一オーミック電極の形成部以外と、窓層兼支持基板の表面上の除去部における第二オーミック電極の形成部以外と、窓層兼支持基板の側面及び裏面とが粗面化された発光素子であれば、外部量子効率を高めた発光素子とすることができることに想到した。そして、これらを実施するための最良の形態について精査し、本発明を完成させた。 Hereinafter, embodiments of the present invention will be described, but the present invention is not limited thereto.
As described above, in a light-emitting element having a light-emitting portion and a window layer/support substrate, a light-emitting element in which external quantum efficiency is improved by roughening a larger area of the surface of the light-emitting portion/window layer/support substrate. Was wanted. Therefore, the present inventor has conducted extensive studies to solve such a problem. As a result, other than the first ohmic electrode formation portion on the surface of the first semiconductor layer, the second ohmic electrode formation portion on the removal portion on the surface of the window layer/support substrate, and the side surface of the window layer/support substrate. It was also conceived that if the light emitting element has a roughened surface and the back surface, the light emitting element can have high external quantum efficiency. Then, the best mode for carrying out these was scrutinized to complete the present invention.

まず、本発明の発光素子について図１を参照して説明する。
図１に示すように、本発明の発光素子１は、窓層兼支持基板１０７と、窓層兼支持基板１０７の表面上に設けられ、少なくともＡｌを含む第二導電型の第二半導体層１０５、活性層１０４、第一導電型の第一半導体層１０３とをこの順に含む発光部１０８とを有している。 First, the light emitting device of the present invention will be described with reference to FIG.
As shown in FIG. 1, a light emitting device 1 of the present invention includes a window layer/support substrate 107 and a second conductivity type second semiconductor layer 105 provided on the surface of the window layer/support substrate 107 and containing at least Al. , An active layer 104 and a first conductivity type first semiconductor layer 103 in this order, and a light emitting section 108.

発光素子１は、発光部１０８が除去された除去部１７０と、除去部１７０以外の非除去部１８０とを有している。そして、非除去部１８０の第一半導体層１０３の表面上に設けられた第一オーミック電極１２１と、除去部１７０の窓層兼支持基板１０７の表面上に設けられた第二オーミック電極１２２とを有している。 The light emitting element 1 has a removing unit 170 from which the light emitting unit 108 is removed, and a non-removing unit 180 other than the removing unit 170. Then, the first ohmic electrode 121 provided on the surface of the first semiconductor layer 103 of the non-removed portion 180 and the second ohmic electrode 122 provided on the surface of the window layer/support substrate 107 of the removed portion 170 are provided. Have

第一オーミック電極１２１は、図１に示すように、第一半導体層１０３上に、第一選択エッチング層１０２Ｂを介して設けたものであっても良い。 As shown in FIG. 1, the first ohmic electrode 121 may be provided on the first semiconductor layer 103 via the first selective etching layer 102B.

第一半導体層１０３の表面及び発光部１０８の側面の少なくとも一部は絶縁保護膜１５０で被覆されている。 At least a part of the surface of the first semiconductor layer 103 and the side surface of the light emitting unit 108 is covered with an insulating protective film 150.

第一半導体層１０３の表面上の第一オーミック電極１２１の形成部以外と、窓層兼支持基板１０７の表面上の除去部１７０における第二オーミック電極１２２の形成部以外と、窓層兼支持基板１０７の側面及び裏面とが粗面化されたものである。 Other than the formation portion of the first ohmic electrode 121 on the surface of the first semiconductor layer 103, the formation portion of the second ohmic electrode 122 in the removed portion 170 on the surface of the window layer/support substrate 107, and the window layer/support substrate. The side surface and the back surface of 107 are roughened.

ここで、第一半導体層１０３は、少なくとも二層以上の構造からなり、粗面化処理が施される側の層（以下、低Ａｌ組成層１０３Ａという）が、活性層１０４側の層（以下、高Ａｌ組成層１０３Ｂという）に比べ、Ａｌ組成が少ない材料からなるものであることが好ましい。 Here, the first semiconductor layer 103 has a structure of at least two layers or more, and the layer on the side subjected to the surface roughening treatment (hereinafter, referred to as the low Al composition layer 103A) is the layer on the side of the active layer 104 (hereinafter, referred to as the layer on the side of the active layer 104). , And a high Al composition layer 103B).

このようなものであれば、クラッド層のキャリア閉じ込め効果を維持しつつ、過度のエッチングによる、パッド電極部の機械強度が低下し、ワイヤーボンディング時にチップ割れが生じることを抑制し、求める凹凸の大きさの粗面を得る発光素子とすることができる。 With such a structure, it is possible to suppress the mechanical strength of the pad electrode portion due to excessive etching and to prevent chip cracking during wire bonding while maintaining the carrier confinement effect of the clad layer, and to obtain the desired unevenness. The light emitting device can obtain a rough surface.

具体的には、低Ａｌ組成層１０３Ａは、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０≦ｘ＜０．６、０．４≦ｙ≦０．６）あるいはＡｌ_ｚＧａ_１−ｚＡｓ（０≦ｚ≦０．３）からなり、高Ａｌ組成層１０３Ｂは、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０．６≦ｘ≦１、０．４≦ｙ≦０．６）あるいはＡｌ_ｚＧａ_１−ｚＡｓ（０．３＜ｚ≦１）からなるものとすることができる。 Specifically, the low Al-composition layer 103A _{_{_{is, (Al x Ga 1-x}}} ) y In 1-y P (0 ≦ x <0.6,0.4 ≦ y ≦ 0.6) or _Al z Ga _{1 -z} consist As (0 ≦ z ≦ 0.3) , the high Al-composition layer 103B _{_{_{_{is, (Al x Ga 1-x}}}} ) y in 1-y P (0.6 ≦ x ≦ 1,0.4 ≦ y ≦0.6) or Al _z Ga _1-z As (0.3<z≦1).

このようなものであれば、確実にクラッド層のキャリア閉じ込め効果を維持しつつ、過度のエッチングによる、パッド電極部の機械強度が低下し、ワイヤーボンディング時にチップ割れが生じることを抑制し、求める凹凸の大きさの粗面を得ることができる。 With such a structure, while maintaining the carrier confinement effect of the cladding layer, the mechanical strength of the pad electrode portion due to excessive etching is reduced, chip cracks are suppressed from occurring during wire bonding, and the desired unevenness is suppressed. It is possible to obtain a rough surface having a size of.

このような本発明の発光素子であれば、第一半導体層の表面上の第一オーミック電極の形成部以外と、窓層兼支持基板の表面上の除去部における第二オーミック電極の形成部以外と、窓層兼支持基板の側面及び裏面とが粗面化されているため、外部量子効率を高めた発光素子とすることができる。 In such a light emitting device of the present invention, other than the portion where the first ohmic electrode is formed on the surface of the first semiconductor layer and the portion where the second ohmic electrode is formed in the removed portion on the surface of the window layer/support substrate. Since the side surface and the back surface of the window layer/supporting substrate are roughened, a light emitting element with enhanced external quantum efficiency can be obtained.

（発光素子の製造方法の第一の実施形態）
次に、本発明の発光素子の製造方法の第一の実施形態について、図１〜図８を参照して説明する。 (First Embodiment of Method for Manufacturing Light-Emitting Element)
Next, a first embodiment of a method for manufacturing a light emitting device of the present invention will be described with reference to FIGS.

まず、図３に示すように出発基板として、基板１０１を用意する（図２のＳＰ１）。 First, as shown in FIG. 3, a substrate 101 is prepared as a starting substrate (SP1 in FIG. 2).

基板１０１として、結晶軸が［００１］方向より［１１０］方向に傾斜した基板（出発基板）１０１を用いることが好ましい。また、基板１０１としては、ＧａＡｓまたはＧｅを好適に用いることができる。このようにすれば、後述する活性層１０４の材料を格子整合系でエピタキシャル成長を行うことができるため、活性層１０４の品質を向上させやすく、輝度上昇や寿命特性の向上が得られる。 As the substrate 101, it is preferable to use a substrate (starting substrate) 101 whose crystal axis is inclined in the [110] direction from the [001] direction. Further, as the substrate 101, GaAs or Ge can be preferably used. In this way, the material of the active layer 104, which will be described later, can be epitaxially grown in a lattice-matching system, so that the quality of the active layer 104 can be easily improved, and the brightness and lifetime characteristics can be improved.

次に、基板１０１の上に選択エッチング層１０２を形成してもよい（図２のＳＰ２）。
選択エッチング層１０２は、基板１０１の上に、例えばＭＯＶＰＥ法（有機金属気相成長法）やＭＢＥ（分子線エピタキシー法）、ＣＢＥ（化学線エピタキシー法）により形成することができる。 Next, the selective etching layer 102 may be formed on the substrate 101 (SP2 in FIG. 2).
The selective etching layer 102 can be formed on the substrate 101 by, for example, MOVPE method (metal organic chemical vapor deposition method), MBE (molecular beam epitaxy method), or CBE (actinic ray epitaxy method).

選択エッチング層１０２は、二層以上の層構造から成り、基板１０１に接する第二選択エッチング層１０２Ａと、後述する第一半導体層１０３に接する第一選択エッチング層１０２Ｂを少なくとも有することが好ましい。第二選択エッチング層１０２Ａと第一選択エッチング層１０２Ｂは異なる材料あるいは組成から構成しても良い。 The selective etching layer 102 has a layered structure of two or more layers, and preferably has at least a second selective etching layer 102A in contact with the substrate 101 and a first selective etching layer 102B in contact with a first semiconductor layer 103 described later. The second selective etching layer 102A and the first selective etching layer 102B may be made of different materials or compositions.

次に、基板１０１と格子整合系の第一導電型の第一半導体層１０３、活性層１０４、第二導電型の第二半導体層１０５を順次エピタキシャル成長により成長させて発光部１０８を形成する（図２のＳＰ３）。 Next, the substrate 101, the first conductivity type first semiconductor layer 103 of the lattice matching system, the active layer 104, and the second conductivity type second semiconductor layer 105 are sequentially grown by epitaxial growth to form the light emitting portion 108 (FIG. 2 SP3).

次に、発光部１０８の上に基板１０１に対して非格子整合系の材料で窓層兼支持基板１０７をエピタキシャル成長により形成して、エピタキシャル基板１０９を作製する（図２のＳＰ４）。 Next, a window layer/supporting substrate 107 is formed on the light emitting portion 108 using a non-lattice matching material with respect to the substrate 101 by epitaxial growth to produce an epitaxial substrate 109 (SP4 in FIG. 2).

上記ＳＰ３、４において、具体的には、図３に示すように、第一導電型の第一半導体層１０３、活性層１０４、第二導電型の第二半導体層１０５からなる発光部１０８上に、緩衝層１０６、窓層兼支持基板１０７をこの順にエピタキシャル成長したエピタキシャル基板１０９を作製することができる。 In the above SP3 and SP4, specifically, as shown in FIG. 3, on the light emitting portion 108 including the first conductivity type first semiconductor layer 103, the active layer 104, and the second conductivity type second semiconductor layer 105. Then, the epitaxial substrate 109 in which the buffer layer 106 and the window layer/support substrate 107 are epitaxially grown in this order can be manufactured.

活性層１０４は発光波長に応じて（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０≦ｘ≦１、０．４≦ｙ≦０．６）またはＡｌ_ｚＧａ_１―ｚＡｓ（０≦ｚ≦０．４５）で形成することができる。例えば、可視光照明に適用する場合、ＡｌＧａＩｎＰを選択するのが好適であり、赤外照明に適用する場合、ＡｌＧａＡｓを選択するのが好適である。ただし、活性層１０４の設計に関しては、超格子等の利用により波長は材料組成に起因する波長以外に調整可能であるため、上記の材料に限られない。 The active layer 104 has (Al _x Ga _1-x ) _y In _1-y P (0≦x≦1, 0.4≦y≦0.6) or Al _z Ga _1-z As(0) depending on the emission wavelength. ≦z≦0.45). For example, when it is applied to visible light illumination, AlGaInP is preferably selected, and when it is applied to infrared illumination, AlGaAs is preferably selected. However, the design of the active layer 104 is not limited to the above materials because the wavelength can be adjusted to a wavelength other than the wavelength due to the material composition by using a superlattice or the like.

第一半導体層１０３、第二半導体層１０５はＡｌＧａＩｎＰもしくはＡｌＧａＡｓが選択され、その選択は活性層１０４と必ずしも同一の材料系でなくともよい。 AlGaInP or AlGaAs is selected for the first semiconductor layer 103 and the second semiconductor layer 105, and the selection does not necessarily have to be the same material system as the active layer 104.

本実施形態においては、最も単純な構造である第一半導体層１０３、発光層１０４、第二半導体層１０５が同一材料であるＡｌＧａＩｎＰの場合を例示するが、第一半導体層１０３あるいは第二半導体層１０５は特性向上のため、各層内には複数層が含まれるのが一般的であり、第一半導体層１０３あるいは第二半導体層１０５が単一層であることに限定されないことは言うまでもない。 In the present embodiment, the case where the first semiconductor layer 103, the light emitting layer 104, and the second semiconductor layer 105, which have the simplest structures, are made of AlGaInP, which are the same material, is illustrated, but the first semiconductor layer 103 or the second semiconductor layer is used. In order to improve the characteristics of 105, a plurality of layers are generally included in each layer, and it goes without saying that the first semiconductor layer 103 or the second semiconductor layer 105 is not limited to a single layer.

このとき、第一半導体層１０３は二層以上の構造からなるものとする。第一半導体層１０３の粗面化処理が施される側の低Ａｌ組成層１０３Ａが、活性層側の高Ａｌ組成層１０３Ｂに比べ、Ａｌ組成が少ない材料からなるもので形成することが好ましい。 At this time, the first semiconductor layer 103 has a structure of two or more layers. The low Al composition layer 103A on the surface of the first semiconductor layer 103 on which the surface roughening treatment is performed is preferably formed of a material having a smaller Al composition than the high Al composition layer 103B on the active layer side.

このようにすれば、クラッド層のキャリア閉じ込め効果を維持しつつ、過度のエッチングによる、パッド電極部の機械強度が低下し、ワイヤーボンディング時にチップ割れが生じることを抑制し、求める凹凸の大きさの粗面を得る発光素子を製造することができる。 In this way, while maintaining the carrier confinement effect of the clad layer, the mechanical strength of the pad electrode portion due to excessive etching is reduced, chip cracking during wire bonding is suppressed from occurring, and the size of the desired unevenness is suppressed. A light emitting device having a rough surface can be manufactured.

例えば、低Ａｌ組成層１０３Ａの厚さは、０．３μｍ以上とすることができる。ここで、高Ａｌ組成層１０３Ｂはクラッド層の機能を有する機能層であり、単一組成あるいは単一条件層に限定されない。 For example, the thickness of the low Al composition layer 103A can be 0.3 μm or more. Here, the high Al composition layer 103B is a functional layer having a function of a cladding layer, and is not limited to a single composition or a single condition layer.

具体的には、低Ａｌ組成層１０３Ａを、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０≦ｘ＜０．６、０．４≦ｙ≦０．６）あるいはＡｌ_ｚＧａ_１−ｚＡｓ（０≦ｚ≦０．３）とし、高Ａｌ組成層１０３Ｂを、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０．６≦ｘ≦１、０．４≦ｙ≦０．６）あるいはＡｌ_ｚＧａ_１−ｚＡｓ（０．３＜ｚ≦１)とすることができる。 Specifically, the low Al composition layer _{_{_{103A, (Al x Ga 1-}}} x) y In 1-y P (0 ≦ x <0.6,0.4 ≦ y ≦ 0.6) or _Al z Ga _{1 -Z} As (0≦z≦0.3), and the high Al composition layer 103B is formed of (Al _x Ga _1-x ) _y In _1-y P (0.6≦x≦1, 0.4≦y≦). 0.6) or Al _z Ga _1-z As (0.3<z≦1).

このようにすれば、高Ａｌ組成層１０３Ｂによって確実にクラッド層のキャリア閉じ込め効果を維持しつつ、過度のエッチングによる、パッド電極部の機械強度が低下し、ワイヤーボンディング時にチップ割れが生じることを抑制するとともに、低Ａｌ組成層１０３Ａによって、求める凹凸の大きさの粗面を得ることができる。 In this way, the high Al composition layer 103B reliably maintains the carrier confinement effect of the cladding layer, while suppressing the mechanical strength of the pad electrode portion due to excessive etching, and suppressing the occurrence of chip cracks during wire bonding. At the same time, the low Al composition layer 103A makes it possible to obtain a rough surface having a desired degree of unevenness.

窓層兼支持基板１０７としては、ＧａＡｓＰまたはＧａＰを好適に用いることができる。窓層兼支持基板１０７をＧａＡｓＰまたはＧａＰで形成した場合、緩衝層１０６はＩｎＧａＰで形成するのが最も好適であるが、緩衝層１０６は、緩衝機能のある材料であればいかなる材料の選択も可能で、これに限定されないことは言うまでもない。また、窓層兼支持基板１０７は格子整合系の材料であるＡｌＧａＡｓで形成することも可能である。また、窓層兼支持基板１０７として、ＧａＡｓＰを選択すると、耐候性が良好である。しかし、ＧａＡｓＰと、ＡｌＧａＩｎＰ系材料またはＡｌＧａＡｓ系材料との間には大きな格子不整が存在するため、ＧａＡｓＰには高密度のひずみや貫通転位が入る。その結果、エピタキシャル基板１０９は大きな反りを有する。 As the window layer/support substrate 107, GaAsP or GaP can be preferably used. When the window layer/support substrate 107 is formed of GaAsP or GaP, the buffer layer 106 is most preferably formed of InGaP, but the buffer layer 106 can be selected from any material as long as it has a buffer function. Needless to say, the present invention is not limited to this. The window layer/support substrate 107 can also be formed of AlGaAs, which is a lattice matching material. When GaAsP is selected as the window layer/support substrate 107, the weather resistance is good. However, since a large lattice mismatch exists between GaAsP and the AlGaInP-based material or the AlGaAs-based material, high-density strain and threading dislocations are introduced into GaAsP. As a result, the epitaxial substrate 109 has a large warp.

ここで、自然超格子の形成による波長シフトを防止するため、発光部１０８は、成長面に対して結晶学的に１２度以上傾斜して成長が行われることが好ましい。この傾斜方向は、どの方向に選択することも可能だが、スクライブ・ブレーキング工程で素子を分離する工程を採用する場合、スクライブ線の一方には結晶軸が傾斜せず直交する方向を選択し、スクライブ線の他方には結晶軸が傾斜する方向を選択すれば、素子側面が素子表面及び裏面に対して傾斜する面を少なくできる。従って、通常はスクライブ線の一方は傾斜しない方向が選択されるが、２０度程度の素子側面の傾斜は、アセンブリ上は大きな問題にならない。従って、上記直交方向は、厳密に一致する必要はなく、直交方向より±２０度程度の角度範囲は直交方向に概念的に含まれる。 Here, in order to prevent the wavelength shift due to the formation of the natural superlattice, it is preferable that the light emitting portion 108 is grown with a crystallographic inclination of 12 degrees or more with respect to the growth surface. This tilt direction can be selected in any direction, but when adopting the step of separating the elements in the scribing/braking step, one direction in which the crystal axis is not tilted and is orthogonal to one of the scribe lines is selected, If the direction in which the crystal axis is inclined is selected for the other side of the scribe line, it is possible to reduce the number of surfaces of the element side surface inclined with respect to the element front surface and the back surface. Therefore, usually, one of the scribe lines is selected not to be inclined, but the inclination of the element side surface of about 20 degrees does not pose a serious problem in assembly. Therefore, the orthogonal directions do not have to be exactly the same, and an angular range of about ±20 degrees from the orthogonal directions is conceptually included in the orthogonal directions.

次に、エピタキシャル基板１０９から基板１０１及び第二選択エッチング層１０２Ａを除去して、図４に示すように発光素子基板１１０の第一半導体層１０３の表面に第一選択エッチング層１０２Ｂのみを残留させる（図２のＳＰ５）。
具体的には、エピタキシャル基板１０９から第二選択エッチング層１０２Ａを用いてウェットエッチング法により基板１０１を除去することで、第一半導体層１０３の表面に第一選択エッチング層１０２Ｂのみを残留させることができる。 Next, the substrate 101 and the second selective etching layer 102A are removed from the epitaxial substrate 109 to leave only the first selective etching layer 102B on the surface of the first semiconductor layer 103 of the light emitting device substrate 110 as shown in FIG. (SP5 in FIG. 2).
Specifically, by removing the substrate 101 from the epitaxial substrate 109 by the wet etching method using the second selective etching layer 102A, it is possible to leave only the first selective etching layer 102B on the surface of the first semiconductor layer 103. it can.

次に、図５に示すように、第一半導体層１０３上の第一選択エッチング層１０２Ｂの表面に、発光素子へ電位を供給するための第一オーミック電極１２１を形成する（図２のＳＰ６）。 Next, as shown in FIG. 5, a first ohmic electrode 121 for supplying a potential to the light emitting element is formed on the surface of the first selective etching layer 102B on the first semiconductor layer 103 (SP6 in FIG. 2). ..

次に、図５に示すように、第一オーミック電極１２１の下部以外の領域の第一選択エッチング層１０２Ｂを除去する（図２のＳＰ７）。
具体的には、第一オーミック電極１２１をエッチングマスクとし、第一オーミック電極１２１の下部以外の領域の第一選択エッチング層１０２Ｂを、エッチングにより除去することができる。 Next, as shown in FIG. 5, the first selective etching layer 102B in a region other than the lower portion of the first ohmic electrode 121 is removed (SP7 in FIG. 2).
Specifically, using the first ohmic electrode 121 as an etching mask, the first selective etching layer 102B in a region other than the lower portion of the first ohmic electrode 121 can be removed by etching.

なお、第一選択エッチング層１０２Ｂを第一粗面液に対して選択エッチング性がある材料で構成することで、第一粗面液は第一オーミック電極の形状に沿ってファセット面を形成する。このようにして、第一選択エッチング層１０２Ｂを第一オーミック電極１２１の下部に設けることにより、第一オーミック電極１２１の下部へのオーバーエッチングの発生を防止することができる。 The first selective etching layer 102B is made of a material having a selective etching property with respect to the first rough surface liquid, so that the first rough surface liquid forms a facet surface along the shape of the first ohmic electrode. In this way, by providing the first selective etching layer 102B below the first ohmic electrode 121, it is possible to prevent overetching from occurring below the first ohmic electrode 121.

次に、図６に示すように第一半導体層１０３の表面上の第一オーミック電極１２１の形成部以外の少なくとも一部を粗面化する第一粗面化処理工程を行う（図２のＳＰ８）。 Next, as shown in FIG. 6, a first roughening treatment step of roughening at least a part of the surface of the first semiconductor layer 103 other than the portion where the first ohmic electrode 121 is formed is performed (SP8 in FIG. 2). ).

具体的には、フォトリソグラフィー法により、第二オーミック電極形成予定領域１２２ａにレジストマスク１２３を設けて、無機酸と有機酸の混合液からなる第一粗面液にて、第一半導体層１０３の表面上の第一オーミック電極１２１の形成部と、第二オーミック電極形成予定領域１２２ａを除いた部分に第一粗面化処理を行う。 Specifically, the resist mask 123 is provided in the second ohmic electrode formation-scheduled region 122a by the photolithography method, and the first rough surface liquid made of a mixed liquid of an inorganic acid and an organic acid is used to form the first semiconductor layer 103. The first roughening treatment is performed on a portion of the surface excluding the formation portion of the first ohmic electrode 121 and the second ohmic electrode formation planned region 122a.

第一粗面化処理工程は、有機酸と無機酸の混合液が用いられ、前記有機酸としてカルボン酸、特には、クエン酸・マロン酸・蟻酸・酢酸・酒石酸のいずれか一種類以上含有し、前記無機酸は塩酸・硫酸・硝酸・弗酸のいずれか一種類以上を含有する溶液（以下、第一粗面液ともいう）を用いて行うことができる。 In the first surface roughening treatment step, a mixed liquid of an organic acid and an inorganic acid is used, and the organic acid contains a carboxylic acid, particularly, one or more kinds selected from citric acid, malonic acid, formic acid, acetic acid and tartaric acid. The inorganic acid can be prepared by using a solution containing one or more of hydrochloric acid, sulfuric acid, nitric acid and hydrofluoric acid (hereinafter, also referred to as a first rough surface liquid).

このとき、第一粗面液は主として、低Ａｌ組成層１０３Ａに対して第一粗面化処理を施すことが好ましい。低Ａｌ組成層１０３Ａと高Ａｌ組成層１０３Ｂが同系統の材料、例えば、両者共にＡｌＧａＩｎＰ系の材料で形成した場合、高Ａｌ組成層１０３Ｂの方が低Ａｌ組成層１０３Ａよりエッチングが速くなるため、高Ａｌ組成層１０３Ｂへのエッチングが好ましくない場合は低Ａｌ組成層１０３Ａの厚さを、エッチング予定幅より厚く形成することが好ましい。一方、低Ａｌ組成層１０３Ａで生じた凹凸をエッチング用パターンとして高Ａｌ組成層１０３Ｂの一部をエッチングし、凹凸を大きくしたい場合は、エッチング予定幅より薄く低Ａｌ組成層１０３Ａを形成することが好ましい。 At this time, it is preferable that the first roughening liquid is mainly subjected to the first roughening treatment on the low Al composition layer 103A. When the low Al composition layer 103A and the high Al composition layer 103B are formed of the same type of material, for example, both of them are AlGaInP type materials, the high Al composition layer 103B etches faster than the low Al composition layer 103A. When etching to the high Al composition layer 103B is not preferable, it is preferable to form the low Al composition layer 103A to be thicker than the planned etching width. On the other hand, when the unevenness generated in the low Al composition layer 103A is used as an etching pattern to etch a part of the high Al composition layer 103B to increase the unevenness, the low Al composition layer 103A may be formed thinner than the etching width. preferable.

このように、粗面化処理する層を低Ａｌ組成層とすることで、粗面化処理を容易に行うことができる。一方、下部層側のＡｌ組成を粗面化処理層より高Ａｌ組成とすることで、キャリア閉じ込め効果を容易に高めることができる。従って、効果的な粗面を有しつつ、キャリア閉じ込め効果が高い発光素子を実現することができる。 As described above, the surface roughening treatment can be easily performed by forming the surface roughening treatment layer with a low Al composition layer. On the other hand, by setting the Al composition on the lower layer side to be higher than that of the surface-roughened layer, the carrier confinement effect can be easily enhanced. Therefore, it is possible to realize a light emitting device having an effective rough surface and a high carrier confinement effect.

第一粗面化処理工程において、粗面の凹凸の大きさは、Ｒｚ（最大−最小高低差）をＲｚ≧０．０２μｍ、より好ましくは、Ｒｚ≧０．２μｍの範囲とすることが好ましい。また、Ｒｚ≦２．５μｍ以下であれば、後に行う保持テープに転写する際に表面が破損することを防止することができる。 In the first roughening treatment step, the size of the irregularities on the rough surface is such that Rz (maximum-minimum height difference) is in the range of Rz≧0.02 μm, and more preferably Rz≧0.2 μm. Further, if Rz≦2.5 μm or less, it is possible to prevent the surface from being damaged when transferred to a holding tape to be performed later.

第一粗面化処理工程後に、第二オーミック電極形成予定領域１２２ａに設けたレジストマスク１２３を除去する。 After the first roughening treatment step, the resist mask 123 provided in the second ohmic electrode formation planned region 122a is removed.

次に、図７に示すように、発光部１０８の一部を除去して除去部１７０と、それ以外の非除去部１８０を形成する素子分離工程を行う。このとき同時に、窓層兼支持基板１０７の表面上の除去部１７０における第二オーミック電極の形成部１４１以外の第二粗面化処理を行う（図２のＳＰ９）。 Next, as shown in FIG. 7, an element isolation process is performed in which a part of the light emitting portion 108 is removed to form a removed portion 170 and a non-removed portion 180 other than the removed portion 170. At this time, at the same time, the second roughening treatment is performed on the removed portion 170 on the surface of the window layer/support substrate 107 except for the second ohmic electrode forming portion 141 (SP9 in FIG. 2).

具体的には、例えば、フォトリソグラフィー法により、図６における第一半導体層１０３上の所定の領域１４０を開口させたパターンを形成し、塩酸ガス含有のＩＣＰプラズマエッチング法にて領域１４０の発光部１０８をエッチングし、図７に示すように、窓層兼支持基板１０７を露出させた部分（除去部１７０）を形成する。除去部１７０は第一粗面化処理工程で形成した粗面パターンを踏襲するが、第二オーミック電極の形成部１４１の部分は、第一粗面化処理工程で粗面を形成しておらず、粗面パターンと成らずに平坦な面が形成される。 Specifically, for example, a pattern in which a predetermined region 140 on the first semiconductor layer 103 in FIG. 6 is opened is formed by a photolithography method, and a light emitting portion of the region 140 is formed by an ICP plasma etching method containing hydrochloric acid gas. By etching 108, a portion (removed portion 170) exposing the window layer/support substrate 107 is formed as shown in FIG. 7. The removal portion 170 follows the rough surface pattern formed in the first roughening treatment step, but the portion of the second ohmic electrode forming portion 141 does not form a rough surface in the first roughening treatment step. , A flat surface is formed without forming a rough surface pattern.

このようにすれば、除去部１７０を形成するエッチングと、窓層兼支持基板１０７の表面上の除去部１７０における第二オーミック電極の形成部１４１以外の第二粗面化処理を同時に行うことができるため効率的である。 By doing so, the etching for forming the removed portion 170 and the second roughening treatment other than the second ohmic electrode formation portion 141 in the removed portion 170 on the surface of the window layer/support substrate 107 can be simultaneously performed. It is efficient because it can.

次に、図８に示すように、除去部１７０の窓層兼支持基板１０７の表面上に第二オーミック電極１２２を形成する（図２のＳＰ１０）。
第二オーミック電極１２２は、図７に示した、粗面が形成されていない平坦な面の第二オーミック電極の形成部１４１に形成することができる。 Next, as shown in FIG. 8, the second ohmic electrode 122 is formed on the surface of the window layer/support substrate 107 of the removed portion 170 (SP10 of FIG. 2).
The second ohmic electrode 122 can be formed on the second ohmic electrode forming portion 141 having a flat surface on which the rough surface is not formed, as shown in FIG. 7.

次に、図８に示すように、第一半導体層１０３の表面及び発光部１０８の側面の少なくとも一部を絶縁保護膜１５０で被覆する（図２のＳＰ１１）。
絶縁保護膜１５０は透明で絶縁性を有する材料であれば、どのような材料でも可能である。絶縁保護膜１５０としては、例えばＳｉＯ_２もしくはＳｉＮ_ｘを用いることが好適である。このようなものであれば、フォトリソグラフィー法と弗酸を含有したエッチング液によって、第一オーミック電極１２１及び第二オーミック電極１２２の上部を開口する加工を容易に行うことができる。 Next, as shown in FIG. 8, at least a part of the surface of the first semiconductor layer 103 and the side surface of the light emitting unit 108 is covered with the insulating protective film 150 (SP11 in FIG. 2).
The insulating protective film 150 may be made of any material as long as it is transparent and has an insulating property. As the insulating protective film 150, it is preferable to use, for example, SiO ₂ or SiN _x . With such a structure, the photolithography method and the etching solution containing hydrofluoric acid can easily perform processing for opening the upper portions of the first ohmic electrode 121 and the second ohmic electrode 122.

次に、図１に示すように、窓層兼支持基板１０７の側面及び裏面を粗面化する第二粗面化処理工程を行う（図２のＳＰ１２）。 Next, as shown in FIG. 1, a second roughening treatment step of roughening the side surface and the back surface of the window layer/support substrate 107 is performed (SP12 in FIG. 2).

第二粗面化処理を行う前に、まず、スクライブ領域１４２（図８参照）に沿ってスクライブ線をけがき、ブレーキングを行うことで発光素子を分離して、発光素子ダイスを形成することが好ましい。発光素子ダイス形成後、窓層兼支持基板１０７が上面になるように発光素子ダイスを保持テープに転写してから、下記の第二粗面化処理を行うことが好ましい。 Before performing the second surface roughening treatment, first scribing a scribe line along the scribe region 142 (see FIG. 8) and performing braking to separate the light emitting elements to form a light emitting element die. Is preferred. After forming the light-emitting element dice, it is preferable to transfer the light-emitting element dice to the holding tape so that the window layer/support substrate 107 is the upper surface, and then perform the following second roughening treatment.

第二粗面化処理工程において、窓層兼支持基板１０７の側面及び裏面の粗面化は、有機酸と無機酸を含む混合液が用いられ、前記有機酸は、クエン酸・マロン酸・蟻酸・酢酸・酒石酸のいずれか１種類以上を含み、かつ、前記無機酸は塩酸、硫酸、硝酸、弗酸のいずれか１種類以上を含み、かつ、沃素を含む溶液（以下、第二粗面液ともいう）を用いて行うことができる。 In the second roughening treatment step, a mixed solution containing an organic acid and an inorganic acid is used for roughening the side surface and the back surface of the window layer/support substrate 107, and the organic acid is citric acid/malonic acid/formic acid. A solution containing at least one of acetic acid and tartaric acid, the inorganic acid containing at least one of hydrochloric acid, sulfuric acid, nitric acid, and hydrofluoric acid, and iodine (hereinafter referred to as second rough surface liquid) (Also called).

上述した第一粗面化処理工程で用いた第一半導体層１０３に施す第一粗面液と、第二粗面化処理工程で窓層兼支持基板１０７の側面及び裏面に施す第二粗面液とは液組成が異なる。そのため、エッチング特性が異なるため、必然的に第一半導体層１０３と窓層兼支持基板１０７が有する粗面の形状及びＲ_ａは異なったものとなる。 First rough surface liquid applied to the first semiconductor layer 103 used in the first roughening treatment step described above, and second rough surface applied to the side surface and the back surface of the window layer/support substrate 107 in the second roughening treatment step Liquid composition is different from liquid. Therefore, since the etching characteristics different shapes and R _a inevitably rough surface first semiconductor layer 103 and the window layer and the supporting substrate 107 has are different.

このように、発光素子の製造方法の第一の実施形態は、窓層兼支持基板の表面上の除去部における第二オーミック電極の形成部以外と、窓層兼支持基板の側面及び裏面とを別々に粗面化する方法である。 As described above, in the first embodiment of the method for manufacturing a light emitting device, a portion other than the second ohmic electrode forming portion in the removed portion on the front surface of the window layer/support substrate and the side surface and the back surface of the window layer/support substrate are provided. This is a method of roughening separately.

このようにすれば、除去部に設けられ、窓層兼支持基板と接している第二オーミック電極とを有する発光素子において、第一半導体層の表面上の第一オーミック電極の形成部以外と、窓層兼支持基板の表面上の除去部における第二オーミック電極の形成部以外と、窓層兼支持基板の側面及び裏面とが粗面化されているため、従来に比べて外部量子効率を高めた発光素子を容易に製造することができる。 By doing so, in the light emitting element having the second ohmic electrode in contact with the window layer/support substrate provided in the removed portion, other than the portion where the first ohmic electrode is formed on the surface of the first semiconductor layer, Since the area other than the second ohmic electrode formation portion in the removed portion on the front surface of the window layer/support substrate and the side surface and the back surface of the window layer/support substrate are roughened, the external quantum efficiency is improved as compared with the conventional case. The light emitting device can be easily manufactured.

（発光素子の製造方法の第二の実施形態）
次に本発明の発光素子の製造方法の第二の実施形態について図９〜図１３を参照して説明する。 (Second Embodiment of Method for Manufacturing Light-Emitting Element)
Next, a second embodiment of the method for manufacturing a light emitting device of the present invention will be described with reference to FIGS.

図９は、発光素子の製造方法の第二の実施形態の工程図である。図９に示すように、ＳＰ１〜ＳＰ７までは、上述した第一の実施形態と同様であるので省略する。 FIG. 9 is a process drawing of the second embodiment of the method for manufacturing a light emitting device. As shown in FIG. 9, SP1 to SP7 are the same as those in the above-described first embodiment, and therefore will be omitted.

図１０に示すように第一半導体層１０３の表面上の第一オーミック電極形成部以外の少なくとも一部を粗面化する第一粗面化処理工程を行う（図９のＳＰ１３）。 As shown in FIG. 10, a first roughening treatment step of roughening at least a part of the surface of the first semiconductor layer 103 other than the first ohmic electrode forming portion is performed (SP13 in FIG. 9).

具体的には、フォトリソグラフィー法により、素子分離予定領域２４０にレジストマスク（不図示）を設けて、無機酸と有機酸の混合液からなる第一粗面液にて、第一半導体層１０３の表面上の第一オーミック電極１２１形成部と、素子分離予定領域２４０を除いた部分に第一粗面化処理を行う。 Specifically, a resist mask (not shown) is provided on the element isolation planned region 240 by a photolithography method, and a first rough surface liquid composed of a mixed liquid of an inorganic acid and an organic acid is used to form the first semiconductor layer 103. A first surface roughening treatment is performed on a portion excluding the first ohmic electrode 121 forming portion and the element isolation planned region 240 on the surface.

第一粗面化処理工程（ＳＰ１３）は、上述したような、第一粗面液を用いて行うことができる。
このとき、第一粗面液は主として、低Ａｌ組成層１０３Ａに対して第一粗面化処理を施すことが好ましい。低Ａｌ組成層１０３Ａと高Ａｌ組成層１０３Ｂが同系統の材料、例えば、両者共にＡｌＧａＩｎＰ系の材料で形成した場合、高Ａｌ組成層１０３Ｂの方が低Ａｌ組成層１０３Ａよりエッチングが速くなるため、高Ａｌ組成層１０３Ｂへのエッチングが好ましくない場合は低Ａｌ組成層１０３Ａの厚さを、エッチング予定幅より厚く形成することが好ましい。一方、低Ａｌ組成層１０３Ａで生じた凹凸をエッチング用パターンとして高Ａｌ組成層１０３Ｂの一部をエッチングし、凹凸を大きくしたい場合は、エッチング予定幅より薄く低Ａｌ組成層１０３Ａを形成することが好ましい。 The first surface roughening treatment step (SP13) can be performed using the first surface roughening liquid as described above.
At this time, it is preferable that the first roughening liquid is mainly subjected to the first roughening treatment on the low Al composition layer 103A. When the low Al composition layer 103A and the high Al composition layer 103B are formed of the same type of material, for example, both of them are AlGaInP type materials, the high Al composition layer 103B etches faster than the low Al composition layer 103A. When etching to the high Al composition layer 103B is not preferable, it is preferable to form the low Al composition layer 103A to be thicker than the planned etching width. On the other hand, when the unevenness generated in the low Al composition layer 103A is used as an etching pattern to etch a part of the high Al composition layer 103B to increase the unevenness, the low Al composition layer 103A may be formed thinner than the etching width. preferable.

第一粗面化処理工程後に、素子分離予定領域２４０に設けたレジストマスクを除去する。 After the first roughening treatment step, the resist mask provided in the element isolation planned region 240 is removed.

次に、図１１に示すように、発光部１０８の一部を除去して除去部２７０と、それ以外の非除去部２８０を形成する素子分離工程を行う（図９のＳＰ１４）。 Next, as shown in FIG. 11, an element isolation step is performed in which a part of the light emitting unit 108 is removed to form a removed portion 270 and the other non-removed portion 280 (SP14 in FIG. 9).

具体的には、例えば、フォトリソグラフィー法により、図１０における第一半導体層１０３上の所定の素子分離予定領域２４０を開口させたパターンを形成し、塩酸ガス含有のＩＣＰプラズマエッチング法にて素子分離予定領域２４０の発光部１０８をエッチングし、図１１に示すように、窓層兼支持基板１０７を露出させた部分（除去部２７０）を形成する。エッチングの際、除去部２７０の窓層兼支持基板１０７を、深さ２μｍ以上、望ましくは５μｍ以上の段差を設けるようにエッチングすることが好ましい。
第一半導体層１０３〜緩衝層１０６の厚さは当該エッチング工程の深さに合わせて厚さ設計をされる。 Specifically, for example, by photolithography, a pattern in which a predetermined element isolation planned region 240 on the first semiconductor layer 103 in FIG. 10 is opened is formed, and element isolation is performed by an ICP plasma etching method containing hydrochloric acid gas. The light emitting portion 108 in the planned region 240 is etched to form a portion (removed portion 270) exposing the window layer/support substrate 107 as shown in FIG. At the time of etching, it is preferable to etch the window layer/support substrate 107 of the removed portion 270 so as to provide a step having a depth of 2 μm or more, preferably 5 μm or more.
The thickness of the first semiconductor layer 103 to the buffer layer 106 is designed according to the depth of the etching process.

次に、図１１に示すように、除去部２７０の窓層兼支持基板１０７の表面上に第二オーミック電極２２２を形成する（図９のＳＰ１５）。 Next, as shown in FIG. 11, the second ohmic electrode 222 is formed on the surface of the window layer/support substrate 107 of the removed portion 270 (SP15 in FIG. 9).

次に、図１２に示すように、第一半導体層１０３の表面及び発光部１０８の側面の少なくとも一部を絶縁保護膜２５０で被覆する（図９のＳＰ１６）。
絶縁保護膜２５０は透明で絶縁性を有する材料であれば、どのような材料でも可能である。絶縁保護膜２５０としては、例えばＳｉＯ_２もしくはＳｉＮ_ｘを用いることが好適である。このようなものであれば、フォトリソグラフィー法と弗酸を含有したエッチング液によって、第一オーミック電極１２１及び第二オーミック電極２２２の上部を開口する加工を容易に行うことができる。 Next, as shown in FIG. 12, the surface of the first semiconductor layer 103 and at least a part of the side surface of the light emitting unit 108 are covered with an insulating protective film 250 (SP16 in FIG. 9).
The insulating protective film 250 may be made of any material as long as it is transparent and has an insulating property. As the insulating protection film 250, it is preferable to use SiO ₂ or SiN _x , for example. With such a structure, the photolithography method and the etching solution containing hydrofluoric acid can easily perform the processing of opening the upper portions of the first ohmic electrode 121 and the second ohmic electrode 222.

次に、図１３に示すように、窓層兼支持基板１０７の表面上の除去部２７０における第二オーミック電極２２２の形成部以外と、窓層兼支持基板１０７の側面及び裏面を粗面化する第二粗面化処理工程を行う（図９のＳＰ１７）。 Next, as shown in FIG. 13, the side surface and the back surface of the window layer/support substrate 107 are roughened except for the portion where the second ohmic electrode 222 is formed in the removed portion 270 on the surface of the window layer/support substrate 107. The second roughening treatment step is performed (SP17 in FIG. 9).

第二粗面化処理を行う前に、まず、スクライブ領域２４２に沿ってスクライブ線をけがき、ブレーキングを行うことで発光素子を分離して、発光素子ダイスを形成することが好ましい。発光素子ダイス形成後、窓層兼支持基板１０７が上面になるように発光素子ダイスを保持テープに転写してから、下記の第二粗面化処理を行うことが好ましい。 Before performing the second roughening treatment, it is preferable to first scribing a scribe line along the scribe region 242 and then performing braking to separate the light emitting elements to form a light emitting element die. After forming the light-emitting element dice, it is preferable to transfer the light-emitting element dice to the holding tape so that the window layer/support substrate 107 is the upper surface, and then perform the following second roughening treatment.

第二粗面化処理工程（ＳＰ１７）は、上述したような、第二粗面液を用いて行うことができる。 The second surface roughening treatment step (SP17) can be performed using the second surface roughening liquid as described above.

上述したように、素子分離工程において、図１２に示すように、除去部２７０の窓層兼支持基板１０７の段差が２μｍ以上、望ましくは５μｍ以上設けられていれば、第二粗面液が側方より侵入し、窓層兼支持基板１０７の表面上の除去部２７０における第二オーミック電極２２２の形成部以外の領域に、窓層兼支持基板１０７の側面及び裏面と同様な粗面を確実に形成することができるので好ましい。 As described above, in the element isolation step, as shown in FIG. 12, if the step of the window layer/support substrate 107 of the removed portion 270 is 2 μm or more, preferably 5 μm or more, the second rough surface liquid is on the side. From the other side, and surely forms a rough surface similar to the side surface and the back surface of the window layer/support substrate 107 in a region other than the formation portion of the second ohmic electrode 222 in the removed portion 270 on the surface of the window layer/support substrate 107. It is preferable because it can be formed.

このように、発光素子の製造方法の第二の実施形態は、窓層兼支持基板の表面上の除去部における第二オーミック電極の形成部以外と、窓層兼支持基板の側面及び裏面とを同時に粗面化する方法である。 As described above, in the second embodiment of the method for manufacturing a light emitting device, a portion other than the second ohmic electrode forming portion in the removed portion on the front surface of the window layer/support substrate and the side surface and the back surface of the window layer/support substrate are provided. At the same time, it is a method of roughening.

以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。 Hereinafter, the present invention will be described more specifically by showing Examples and Comparative Examples of the present invention, but the present invention is not limited thereto.

（実施例１）
第一の実施形態の方法で、結晶軸が［００１］方向より［１１０］方向に１５°傾斜した厚さ２８０μｍのｎ型ＧａＡｓからなる基板１０１上にｎ型ＧａＡｓバッファ層（不図示）を０．５μｍ、ｎ型ＡｌＩｎＰ層からなる第二選択エッチング層１０２Ａを１μｍ、ｎ型ＧａＡｓ層から成る第一選択エッチング層１０２Ｂを１μｍ成長させた後、ＭＯＶＰＥ法でＡｌＧａＩｎＰから成るｎ型クラッド層（第一半導体層１０３）、活性層１０４、ｐ型クラッド層（第二半導体層１０５）で構成される発光部１０８を５．５μｍ形成し、更にｐ型ＧａＩｎＰからなる緩衝層１０６を０．３μｍ形成し、ＧａＰ窓層兼支持基板１０７の一部としてｐ型ＧａＰからなる層を１μｍ形成した。次に、ＨＶＰＥ炉に移してｐ型ＧａＰからなる窓層兼支持基板１０７を１２０μｍ成長させ、エピタキシャル基板１０９を得た（図３参照）。 (Example 1)
According to the method of the first embodiment, an n-type GaAs buffer layer (not shown) is formed on a substrate 101 made of n-type GaAs having a thickness of 280 μm in which the crystal axis is inclined by 15° in the [110] direction from the [001] direction. 0.5 μm, a second selective etching layer 102A made of an n-type AlInP layer is grown to 1 μm, and a first selective etching layer 102B made of an n-type GaAs layer is grown to 1 μm, and then an n-type clad layer made of AlGaInP (first The light emitting portion 108 composed of the semiconductor layer 103), the active layer 104, and the p-type cladding layer (second semiconductor layer 105) is formed in a thickness of 5.5 μm, and the buffer layer 106 made of p-type GaInP is formed in a thickness of 0.3 μm. A layer of p-type GaP having a thickness of 1 μm was formed as a part of the GaP window layer/support substrate 107. Then, it was transferred to an HVPE furnace and a window layer/support substrate 107 made of p-type GaP was grown to 120 μm to obtain an epitaxial substrate 109 (see FIG. 3).

活性層１０４はＡｌＧａＩｎＰから成る多層構造とした。第一半導体層１０３は、低Ａｌ組成層１０３Ａと、高Ａｌ組成層１０３Ｂからなる二層構造とした。高Ａｌ組成層１０３Ｂは厚さ２．０μｍの（Ａｌ_ｘＧａ_１−ｘ）_０．５Ｉｎ_０．５Ｐ（０．７０≦ｘ≦１）から成る多層構造とし、低Ａｌ組成層１０３Ａは厚さ０．６μｍの（Ａｌ_０．４Ｇａ_０．６）_０．５Ｉｎ_０．５Ｐとした。第二半導体層１０５は厚さ１．５μｍの（Ａｌ_ｘＧａ_１−ｘ）_０．５Ｉｎ_０．５Ｐ（０．３≦ｘ≦１）の多層構造とした。 The active layer 104 has a multilayer structure made of AlGaInP. The first semiconductor layer 103 has a two-layer structure including a low Al composition layer 103A and a high Al composition layer 103B. The high Al composition layer 103B has a multilayer structure of (Al _x Ga _1-x ) _0.5 In _0.5 P (0.70≦x≦1) having a thickness of 2.0 μm, and the low Al composition layer 103A has a large thickness. 0.6 μm (Al _0.4 Ga _0.6 ) _0.5 In _0.5 P. The second semiconductor layer 105 had a multilayer structure of (Al _x Ga _1-x ) _0.5 In _0.5 P (0.3≦x≦1) having a thickness of 1.5 μm.

次に、基板１０１、ＧａＡｓバッファ層および第二選択エッチング層１０２Ａをエッチング除去して、第一選択エッチング層１０２Ｂを残留させた発光素子基板１１０を作製した（図４参照）。 Next, the substrate 101, the GaAs buffer layer, and the second selective etching layer 102A were removed by etching to fabricate a light emitting element substrate 110 in which the first selective etching layer 102B remained (see FIG. 4).

次に、発光素子基板１１０の第一選択エッチング層１０２Ｂ上へ第一オーミック電極１２１を形成し（図５参照）、第一オーミック電極１２１をマスクとしてＳＰＭ処理にて第一選択エッチング層１０２Ｂを選択的に除去した。 Next, the first ohmic electrode 121 is formed on the first selective etching layer 102B of the light emitting device substrate 110 (see FIG. 5), and the first selective etching layer 102B is selected by the SPM process using the first ohmic electrode 121 as a mask. Removed.

次に、第一半導体層１０３の最も上の層に位置する低Ａｌ組成層１０３Ａ表面に第一粗面化処理工程を施した（図６参照）。第一粗面液は酢酸と塩酸の混合液を作製し、常温で１分エッチングすることで粗面化処理を実現した。このときの第一半導体層１０３表面の粗面の粗さＲａを測定した。その結果、Ｒａ＝０．３２μｍであった。また、この粗さを実現するため第一粗面化処理のエッチング深さの平均は０．４１μｍであった。 Next, the surface of the low Al composition layer 103A located at the uppermost layer of the first semiconductor layer 103 was subjected to the first roughening treatment step (see FIG. 6). As the first rough surface liquid, a mixed liquid of acetic acid and hydrochloric acid was prepared, and the surface roughening treatment was realized by etching at room temperature for 1 minute. At this time, the roughness Ra of the rough surface of the first semiconductor layer 103 was measured. As a result, Ra=0.32 μm. Further, in order to realize this roughness, the average etching depth of the first surface roughening treatment was 0.41 μm.

次に、フォトリソグラフィー法により、領域１４０（図６参照）以外をレジストで被覆し、塩酸ガス含有のＩＣＰプラズマエッチング法にて素子分離工程を実施し、発光部１０８を除去して窓層兼支持基板１０７が露出した除去部１７０と、それ以外の非除去部１８０を形成した（図７参照）。除去部１７０は第一粗面化処理工程で形成した粗面パターンを踏襲するが、第二オーミック電極の形成部１４１の部分は、第一粗面化処理工程で粗面を形成しておらず、粗面パターンと成らずに平坦な面が形成される。 Next, a region other than the region 140 (see FIG. 6) is covered with a resist by a photolithography method, an element isolation step is performed by an ICP plasma etching method containing hydrochloric acid gas, and the light emitting portion 108 is removed to support the window layer/support. A removed portion 170 where the substrate 107 was exposed and a non-removed portion 180 other than that were formed (see FIG. 7). The removal portion 170 follows the rough surface pattern formed in the first roughening treatment step, but the portion of the second ohmic electrode forming portion 141 does not form a rough surface in the first roughening treatment step. , A flat surface is formed without forming a rough surface pattern.

次に、図７の第二オーミック電極の形成部１４１に第二オーミック電極１２２を形成した（図８参照）。次に、ＳｉＯ_２からなる絶縁保護膜１５０を積層し、第一半導体層１０３表面及び発光部１０８の側面を絶縁保護膜１５０で被覆した。そして、第一オーミック電極１２１及び第二オーミック電極１２２の部分をフォトリソグラフィー法と弗酸エッチングにより、絶縁保護膜１５０に開口部を形成した。 Next, the second ohmic electrode 122 was formed on the second ohmic electrode forming portion 141 of FIG. 7 (see FIG. 8 ). Next, the insulating protective film 150 made of SiO ₂ was laminated, and the surface of the first semiconductor layer 103 and the side surface of the light emitting unit 108 were covered with the insulating protective film 150. Then, the openings of the first ohmic electrode 121 and the second ohmic electrode 122 were formed in the insulating protective film 150 by photolithography and hydrofluoric acid etching.

次に、スクライブ領域１４２に沿ってスクライブ線をけがき、スクライブ線に沿ってクラック線を伸ばし、その後、ブレーキングを行うことで素子を分離し、発光素子ダイスを形成した。 Next, a scribe line was scribed along the scribe region 142, a crack line was extended along the scribe line, and then the elements were separated by performing braking to form a light emitting element die.

発光素子ダイス形成後、第一オーミック電極が設けられている面がテープ面側になるように保持テープに発光素子ダイスを転写し、その後、窓層兼支持基板１０７の側面及び裏面を粗面化する第二粗面化処理工程を実施した（図１参照）。第二粗面化処理工程で窓層兼支持基板１０７の側面及び裏面を粗面化を行う際に用いる粗面液は、酢酸と弗酸、沃素の混合液を作製した。そして、常温で１分エッチングすることで第二粗面化処理を行った。このときの窓層兼支持基板１０７の表面および側面の粗面の粗さを測定したところ、Ｒ_ａ＝０．５μｍであった。このようにして発光素子１を製造した。 After forming the light emitting element dice, the light emitting element dice is transferred to a holding tape so that the surface on which the first ohmic electrode is provided is the tape surface side, and then the side surface and the back surface of the window layer/support substrate 107 are roughened. The second roughening treatment step was performed (see FIG. 1). A mixed solution of acetic acid, hydrofluoric acid, and iodine was prepared as a roughening solution used for roughening the side surface and the back surface of the window layer/support substrate 107 in the second roughening treatment step. Then, the second surface roughening treatment was performed by etching at room temperature for 1 minute. At this time, when the roughness of the rough surface of the surface and the side surface of the window layer/supporting substrate 107 was measured, R _a was 0.5 μm. In this way, the light emitting device 1 was manufactured.

（実施例２）
第二の実施形態の方法で図１０に示すようにフォトリソグラフィー法により、素子分離予定領域２４０にレジストマスク（不図示）を設け、酢酸と塩酸の混合液からなる第一粗面液にて、第一粗面化処理を行い、図１１に示すように、フォトリソグラフィー法により第一半導体層１０３上の所定の素子分離予定領域２４０を開口させたパターンを形成し、塩酸ガス含有のＩＣＰプラズマエッチング法にて素子分離予定領域２４０の発光部１０８をエッチングし、図１１に示すように、窓層兼支持基板１０７を露出させた部分（除去部２７０）を形成した。除去部２７０を作成するエッチングの際、除去部２７０の窓層兼支持基板１０７を、深さは３μｍの段差を設けるようにエッチングし、最後に酢酸と弗酸、沃素の混合液で窓層兼支持基板１０７の表面上の除去部２７０における第二オーミック電極２２２の形成部以外と、窓層兼支持基板１０７の側面及び裏面を第二粗面化処理して、発光素子１１（図１３参照）を製造した。 (Example 2)
By a photolithography method as shown in FIG. 10 in the method of the second embodiment, a resist mask (not shown) is provided in the element isolation planned region 240, and a first rough surface liquid composed of a mixed solution of acetic acid and hydrochloric acid is used. A first roughening process is performed, and as shown in FIG. 11, a pattern is formed by photolithography in which a predetermined element isolation planned region 240 on the first semiconductor layer 103 is opened, and hydrochloric acid gas-containing ICP plasma etching is performed. The light emitting portion 108 in the element isolation planned region 240 was etched by a method to form a portion (removed portion 270) exposing the window layer/support substrate 107 as shown in FIG. At the time of etching for forming the removed portion 270, the window layer/support substrate 107 of the removed portion 270 is etched so that a step having a depth of 3 μm is provided, and finally, the window layer/support substrate 107 is also treated with a mixed solution of acetic acid, hydrofluoric acid and iodine. The light-emitting element 11 (see FIG. 13) is subjected to a second roughening treatment on the side surface and the back surface of the window layer/support substrate 107, as well as the formation portion of the second ohmic electrode 222 in the removed portion 270 on the surface of the support substrate 107. Was manufactured.

（比較例）
実施例１の図３〜図５までの形成方法は同様だが、図６において第二オーミック電極形成予定領域１２２ａを設けず、かつ、図７の除去部１７０を設ける工程にてＩＣＰプラズマエッチング法を用いず、ウェットエッチングにより選択性により除去部１７０の窓層兼支持基板１０７表面を露出させ、第二オーミック電極１２２を形成した。つまり、比較例における除去部１７０は第一粗面化処理工程で形成した粗面パターンを踏襲せず、平坦な面が形成されたものである。以後は実施例１と同様の工程を施した発光素子を作製した。即ち、比較例において作製した発光素子は、実施例１で作製した図１の発光素子１の、窓層兼支持基板１０７の表面上の除去部１７０における第二オーミック電極１２２の形成部以外の部分の粗面化がされていないものである。 (Comparative example)
3 to 5 of the first embodiment are the same, but the ICP plasma etching method is used in the step of providing the second ohmic electrode formation planned region 122a in FIG. 6 and providing the removal portion 170 of FIG. Instead, the second ohmic electrode 122 was formed by exposing the window layer/supporting substrate 107 surface of the removed portion 170 by wet etching with selectivity. That is, the removal unit 170 in the comparative example has a flat surface formed without following the rough surface pattern formed in the first roughening treatment step. After that, a light emitting device was manufactured through the same steps as in Example 1. That is, the light emitting element manufactured in the comparative example is the portion of the light emitting element 1 of FIG. 1 manufactured in Example 1 other than the formation portion of the second ohmic electrode 122 in the removed portion 170 on the surface of the window layer/support substrate 107. The surface is not roughened.

図１４は実施例１と実施例２と比較例で製造した発光素子のチップを使用してランプを作製し、輝度（Ｐｏｗｅｒ）特性を比較したものである。比較例と比べ、実施例１においては１６％前後、実施例２においては１２％前後、輝度が上昇していることが分かる。 FIG. 14 shows a comparison of luminance (Power) characteristics by manufacturing lamps using the chips of the light emitting devices manufactured in Example 1, Example 2 and Comparative Example. It can be seen that the brightness is increased by about 16% in Example 1 and about 12% in Example 2 as compared with the comparative example.

図１５は輝度ではなく、上記のランプの外部量子効率で比較を行ったものである。実施例１においては４％前後、実施例２においては３％前後、外部量子効率が上昇していることが分かる。 FIG. 15 compares the external quantum efficiency of the above lamps, not the brightness. It can be seen that the external quantum efficiency is increased by about 4% in Example 1 and about 3% in Example 2.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is merely an example, and the invention having substantially the same configuration as the technical idea described in the scope of claims of the present invention and exhibiting the same action and effect is the present invention It is included in the technical scope of.

１、１１…発光素子、１０１…基板、１０２…選択エッチング層、
１０２Ａ…第二選択エッチング層、１０２Ｂ…第一選択エッチング層、
１０３…第一半導体層、１０３Ａ…低Ａｌ組成層、１０３Ｂ…高Ａｌ組成層、
１０４…活性層、１０５…第二半導体層、１０６…緩衝層、
１０７…窓層兼支持基板、１０８…発光部、１０９…エピタキシャル基板、
１１０…発光素子基板、１２１…第一オーミック電極、
１２２、２２２…第二オーミック電極、
１２２ａ…第二オーミック電極形成予定領域、１２３…レジストマスク、
１４０…領域、１４１…第二オーミック電極の形成部、
１４２、２４２…スクライブ領域、１５０、２５０…絶縁保護膜、
１７０、２７０…除去部、
１８０、２８０…非除去部、２４０…素子分離予定領域。 1, 11... Light emitting element, 101... Substrate, 102... Selective etching layer,
102A...second selective etching layer, 102B...first selective etching layer,
103... First semiconductor layer, 103A... Low Al composition layer, 103B... High Al composition layer,
104... Active layer, 105... Second semiconductor layer, 106... Buffer layer,
107... Window layer/supporting substrate, 108... Light emitting part, 109... Epitaxial substrate,
110... Light emitting element substrate, 121... First ohmic electrode,
122, 222... second ohmic electrode,
122a... second ohmic electrode formation planned region, 123... resist mask,
140... Region, 141... Forming portion of second ohmic electrode,
142, 242... scribe region, 150, 250... insulating protective film,
170, 270... Removal section,
180, 280... Non-removed portion, 240... Element isolation planned region.

Claims

A window layer/support substrate, and a second conductivity type second semiconductor layer, an active layer, and a first conductivity type first semiconductor layer which are provided on the surface of the window layer/support substrate and contain at least Al. In a light emitting element having a light emitting portion including,
The light emitting element is provided on the surface of the first semiconductor layer of the non-removed portion other than the removed portion, the removed portion where the light emitting portion is removed and the window layer/support substrate is exposed. And a second ohmic electrode provided on the surface of the window layer/support substrate of the removed portion,
At least a part of the surface of the first semiconductor layer and the side surface of the light emitting unit is covered with an insulating protective film,
Other than the formation portion of the first ohmic electrode on the surface of the first semiconductor layer, other than the formation portion of the second ohmic electrode in the removed portion on the surface of the window layer/support substrate, and the window layer/support A light emitting device, wherein the side surface and the back surface of the substrate are roughened.

The first semiconductor layer has a structure of at least two layers, and a layer on the surface of which the surface is roughened is made of a material having a smaller Al composition than the layer on the side of the active layer. The light emitting device according to claim 1.

The layer on the side where the first semiconductor layer is roughened,
(Al _x Ga _1-x ) _y In _1-y P (0≦x<0.6, 0.4≦y≦0.6) or Al _z Ga _1-z As (0≦z≦0.3) Consists of
The layer on the active layer side of the first semiconductor layer is
(Al _x Ga _1-x ) _y In _1-y P (0.6≦x≦1, 0.4≦y≦0.6) or Al _z Ga _1-z As (0.3<z≦1) The light emitting device according to claim 2, wherein the light emitting device comprises