[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6636126B2 - 液晶表示装置の作製方法、及び液晶表示装置 - Google Patents

液晶表示装置の作製方法、及び液晶表示装置 Download PDF

Info

Publication number
JP6636126B2
JP6636126B2 JP2018231501A JP2018231501A JP6636126B2 JP 6636126 B2 JP6636126 B2 JP 6636126B2 JP 2018231501 A JP2018231501 A JP 2018231501A JP 2018231501 A JP2018231501 A JP 2018231501A JP 6636126 B2 JP6636126 B2 JP 6636126B2
Authority
JP
Japan
Prior art keywords
region
insulating layer
oxide semiconductor
layer
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018231501A
Other languages
English (en)
Other versions
JP2019070821A (ja
Inventor
山崎 舜平
舜平 山崎
大原 宏樹
宏樹 大原
俊成 佐々木
俊成 佐々木
耕生 野田
耕生 野田
桑原 秀明
秀明 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019070821A publication Critical patent/JP2019070821A/ja
Application granted granted Critical
Publication of JP6636126B2 publication Critical patent/JP6636126B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136277Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Shift Register Type Memory (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

酸化物半導体を用いる半導体装置及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、表示装置などの電気光学装置、半導体回路及び電子機器は全て半導体装置で
ある。
近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用い
て薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタはI
Cや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチン
グ素子として開発が急がれている。金属酸化物は多様に存在しさまざまな用途に用いられ
ている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされ
る透明電極材料として用いられている。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このよう
な半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られ
ている(特許文献1及び特許文献2)。
特開2007−123861号公報 特開2007−96055号公報
絶縁表面上に複数の薄膜トランジスタを作製する場合、例えばゲート配線とソース配線と
で交差する部分がある。交差する部分には、ゲート配線と、該ゲート配線と電位が異なる
ソース配線の間に絶縁層が設けられ、該絶縁層が誘電体となって容量が形成される。この
容量は、配線間の寄生容量とも呼ばれ、信号波形のなまりが生じる恐れがある。また、寄
生容量が大きいと信号の伝達が遅くなる恐れがある。
また、寄生容量の増加は、配線間で電気信号が漏れてしまうクロストーク現象や、消費電
力の増大に繋がる。
また、アクティブマトリクス型の表示装置において、特に映像信号を供給する信号配線と
、他の配線または電極との間に大きな寄生容量が形成されると、表示品質が低下する恐れ
がある。
また、回路の微細化を図る場合においても、配線間隔が狭くなり、配線間の寄生容量が増
加する恐れがある。
本発明の一態様は、配線間の寄生容量を十分に低減できる構成を備えた半導体装置を提供
することを課題の一とする。
また、絶縁表面上に駆動回路を形成する場合、駆動回路に用いる薄膜トランジスタの動作
速度は、速い方が好ましい。
例えば、薄膜トランジスタのチャネル長(L)を短くする、またはチャネル幅Wを広くす
ると動作速度が高速化される。しかし、チャネル長を短くすると、スイッチング特性、例
えばオンオフ比が小さくなる問題がある。また、チャネル幅Wを広くすると薄膜トランジ
スタ自身の容量負荷を上昇させる問題がある。
また、チャネル長が短くとも、安定した電気特性を有する薄膜トランジスタを備えた半導
体装置を提供することも課題の一とする。
また、絶縁表面上に複数の異なる回路を形成する場合、例えば、画素部と駆動回路を同一
基板上に形成する場合には、画素部に用いる薄膜トランジスタは、優れたスイッチング特
性、例えばオンオフ比が大きいことが要求され、駆動回路に用いる薄膜トランジスタには
動作速度が速いことが要求される。特に、表示装置の精細度が高精細であればあるほど、
表示画像の書き込み時間が短くなるため、駆動回路に用いる薄膜トランジスタは速い動作
速度とすることが好ましい。
また、同一基板上に複数種の回路を形成し、複数種の回路の特性にそれぞれ合わせた複数
種の薄膜トランジスタを備えた半導体装置を提供することも課題の一とする。
ボトムゲート構造の薄膜トランジスタにおいて、ゲート電極層と重なる酸化物半導体層の
一部にチャネル保護層となる酸化物絶縁層を形成し、その酸化物絶縁層の形成時に酸化物
半導体層の周縁部(側面を含む)を覆う酸化物絶縁層を形成する。
酸化物半導体層の周縁部(側面を含む)を覆う酸化物絶縁層は、ゲート電極層と、その上
方または周辺に形成される配線層(ソース配線層や容量配線層など)との距離を大きくし
、寄生容量の低減を図る。酸化物半導体層の周縁部を覆う酸化物絶縁層は、チャネル保護
層と同一工程で形成されるため、工程数の増加なく、寄生容量を低減できる。
酸化物半導体層の周縁部(側面を含む)を覆う酸化物絶縁層は、寄生容量を低減すること
ができ、信号波形のなまりを抑制することができる。
なお、寄生容量を低減するためには配線間に挟む酸化物絶縁層として、誘電率の小さな絶
縁材料を用いることが好ましい。
酸化物半導体層の周縁部(側面を含む)を覆う酸化物絶縁層を設けることにより、寄生容
量をできる限り小さくし、薄膜トランジスタの高速動作を実現できる。また、動作速度の
速い薄膜トランジスタを用いることで回路の集積度が向上する。
本明細書で開示する本発明の一態様は、ゲート電極層と、前記ゲート電極層上にゲート絶
縁層と、前記ゲート絶縁層上に酸化物半導体層と、前記酸化物半導体層上に酸化物絶縁層
と、前記酸化物絶縁層上にソース電極層またはドレイン電極層とを有し、前記酸化物半導
体層は、前記酸化物絶縁層と接する第1の領域と、前記ソース電極層または前記ドレイン
層と接する第2の領域とを有し、前記第1の領域は、前記ゲート電極層と前記ゲート絶縁
層を介して重なるチャネル形成領域と、前記酸化物半導体層の周縁及び側面を覆う前記酸
化物絶縁層と重なる領域とを有し、前記酸化物半導体層の端面は、前記酸化物絶縁層を介
して前記ソース電極層または前記ドレイン電極層と重なる半導体装置である。
上記構成は、上記課題の少なくとも一つを解決する。
また、上記構造を実現するための本発明の一態様は、ゲート電極層と、前記ゲート電極層
上にゲート絶縁層と、前記ゲート絶縁層上に酸化物半導体層と、前記酸化物半導体層上に
酸化物絶縁層と、前記酸化物絶縁層上にソース電極層またはドレイン電極層と、前記ソー
ス電極層または前記ドレイン電極層上に保護絶縁層とを有し、前記酸化物半導体層は、前
記酸化物絶縁層と接する第1の領域と、前記ソース電極層または前記ドレイン層と接する
第2の領域と、前記保護絶縁層と接する第3の領域と、を有し、前記第1の領域のうち、
前記ゲート電極層と前記ゲート絶縁層を介して重なる領域がチャネル形成領域であり、前
記チャネル形成領域と前記第2の領域との間に前記第3の領域を有する半導体装置である
また、本明細書中で用いる酸化物半導体は、例えば、InMO(ZnO)(m>0)
で表記される薄膜を形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを
作製する。なお、Mは、Ga、Fe、Ni、Mn及びCoから選ばれた一の金属元素また
は複数の金属元素を示す。例えばMとして、Gaの場合があることの他、GaとNiまた
はGaとFeなど、Ga以外の上記金属元素が含まれる場合がある。また、上記酸化物半
導体において、Mとして含まれる金属元素の他に、不純物元素としてFe、Niその他の
遷移金属元素、または該遷移金属の酸化物が含まれているものがある。本明細書において
は、InMO(ZnO)(m>0)で表記される構造の酸化物半導体層のうち、Mと
してGaを含む構造の酸化物半導体をIn−Ga−Zn−O系酸化物半導体とよび、その
薄膜をIn−Ga−Zn−O系非単結晶膜とも呼ぶ。
また、酸化物半導体層に適用する金属酸化物として上記の他にも、In−Sn−Zn−O
系、In−Al−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn
−Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、In−
O系、Sn−O系、Zn−O系の金属酸化物を適用することができる。また上記金属酸化
物からなる酸化物半導体層に酸化珪素を含ませてもよい。
窒素、または希ガス(アルゴン、ヘリウムなど)の不活性気体雰囲気下での加熱処理を行
った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちN型化(
化など)させ、その後、酸化物半導体層に接する酸化物絶縁膜の形成や、形成後に加
熱処理を行うことにより酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即ちI
型化させているとも言える。また、酸化物半導体層を酸素過剰な状態とする固相酸化を行
っているとも呼べる。これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有
する半導体装置を作製し、提供することが可能となる。
脱水化または脱水素化は、窒素、または希ガス(アルゴン、ヘリウムなど)の不活性気体
雰囲気下での400℃以上基板の歪み点未満、好ましくは420℃以上570℃以下の加
熱処理を行い、酸化物半導体層の含有水分などの不純物を低減する。
脱水化または脱水素化を行った酸化物半導体層は、脱水化または脱水素化後の酸化物半導
体層に対してTDSで450℃まで測定を行っても水の2つのピーク、少なくとも300
℃付近に現れる1つのピークは検出されない程度の熱処理条件とする。従って、脱水化ま
たは脱水素化が行われた酸化物半導体層を用いた薄膜トランジスタに対してTDSで45
0℃まで測定を行っても少なくとも300℃付近に現れる水のピークは検出されない。
そして、酸化物半導体層に対して脱水化または脱水素化を行う加熱温度Tから温度を下げ
る際、脱水化または脱水素化を行った同じ炉を用いて大気に触れさせないことで、水また
は水素が再び混入させないことが重要である。脱水化または脱水素化を行い、酸化物半導
体層を低抵抗化、即ちN型化(Nなど)させた後、高抵抗化させてI型とした酸化物半
導体層を用いて薄膜トランジスタを作製すると、薄膜トランジスタのしきい値電圧値をプ
ラスとすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。薄膜トラ
ンジスタのゲート電圧が0Vにできるだけ近い正のしきい値電圧でチャネルが形成される
ことが半導体装置(表示装置)には望ましい。なお、薄膜トランジスタのしきい値電圧値
がマイナスであると、ゲート電圧が0Vでもソース電極とドレイン電極の間に電流が流れ
る、所謂ノーマリーオンとなりやすい。アクティブマトリクス型の表示装置においては、
回路を構成する薄膜トランジスタの電気特性が重要であり、この電気特性が表示装置の性
能を左右する。特に、薄膜トランジスタの電気特性のうち、しきい値電圧(Vth)が重
要である。電界効果移動度が高くともしきい値電圧値が高い、或いはしきい値電圧値がマ
イナスであると、回路として制御することが困難である。しきい値電圧値が高く、しきい
値電圧の絶対値が大きい薄膜トランジスタの場合には、駆動電圧が低い状態ではTFTと
してのスイッチング機能を果たすことができず、負荷となる恐れがある。nチャネル型の
薄膜トランジスタの場合、ゲート電圧に正の電圧を印加してはじめてチャネルが形成され
て、ドレイン電流が流れ出すトランジスタが望ましい。駆動電圧を高くしないとチャネル
が形成されないトランジスタや、負の電圧状態でもチャネルが形成されてドレイン電流が
流れるトランジスタは、回路に用いる薄膜トランジスタとしては不向きである。
また、加熱温度Tから下げるガス雰囲気は、加熱温度Tまで昇温したガス雰囲気と異なる
ガス雰囲気に切り替えてもよい。例えば、脱水化または脱水素化を行った同じ炉で大気に
触れさせることなく、炉の中を高純度の酸素ガスまたはNOガス、超乾燥エア(露点が
−40℃以下、好ましくは−60℃以下)で満たして冷却を行う。
脱水化または脱水素化を行う加熱処理によって膜中の含有水分を低減させた後、水分を含
まない雰囲気(露点が−40℃以下、好ましくは−60℃以下)下で徐冷(または冷却)
した酸化物半導体膜を用いて、薄膜トランジスタの電気特性を向上させるとともに、量産
性と高性能の両方を備えた薄膜トランジスタを実現する。
本明細書では、窒素、または希ガス(アルゴン、ヘリウムなど)の不活性気体雰囲気下で
の加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処
理によってHとして脱離させていることのみを脱水素化と呼んでいるわけではなく、H
、OHなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこととする。
窒素、または希ガス(アルゴン、ヘリウムなど)の不活性気体雰囲気下での加熱処理を行
った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちN型化(
化など)させる。
また、ドレイン電極層と重なる酸素欠乏型である高抵抗ドレイン領域(HRD(High
Resistance Drain)領域とも呼ぶ)が形成される。また、ソース電極
層と重なる酸素欠乏型である高抵抗ソース領域(HRS(High Resistanc
e Source)領域とも呼ぶ)が形成される。
具体的には、高抵抗ドレイン領域のキャリア濃度は、1×1018/cm以上の範囲内
であり、少なくともチャネル形成領域のキャリア濃度(1×1018/cm未満)より
も高い領域である。なお、本明細書のキャリア濃度は、室温にてHall効果測定から求
めたキャリア濃度の値を指す。
そして、脱水化または脱水素化した酸化物半導体層の少なくとも一部を酸素過剰な状態と
することで、さらに高抵抗化、即ちI型化させてチャネル形成領域を形成する。なお、脱
水化または脱水素化した酸化物半導体層を酸素過剰な状態とする処理としては、脱水化ま
たは脱水素化した酸化物半導体層に接する酸化物絶縁膜のスパッタ法の成膜、または酸化
物絶縁膜成膜後の加熱処理、または酸素を含む雰囲気での加熱処理、または不活性ガス雰
囲気下で加熱した後に酸素雰囲気で冷却する処理、超乾燥エア(露点が−40℃以下、好
ましくは−60℃以下)で冷却する処理などによって行う。
また、脱水化または脱水素化した酸化物半導体層の少なくとも一部(ゲート電極層と重な
る部分)をチャネル形成領域とするため、選択的に酸素過剰な状態とすることで、高抵抗
化、即ちI型化させることもできる。
これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製
し、提供することが可能となる。
なお、ドレイン電極層と重畳した酸化物半導体層において高抵抗ドレイン領域を形成する
ことにより、駆動回路を形成した際の信頼性の向上を図ることができる。具体的には、高
抵抗ドレイン領域を形成することで、ドレイン電極層から高抵抗ドレイン領域、チャネル
形成領域にかけて、導電性を段階的に変化させうるような構造とすることができる。その
ため、ドレイン電極層に高電源電位VDDを供給する配線に接続して動作させる場合、ゲ
ート電極層とドレイン電極層との間に高電界が印加されても高抵抗ドレイン領域がバッフ
ァとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成とすること
ができる。
また、ドレイン電極層(及びソース電極層)と重畳した酸化物半導体層において高抵抗ド
レイン領域を形成することにより、駆動回路を形成した際のチャネル形成領域でのリーク
電流の低減を図ることができる。具体的には、高抵抗ドレイン領域を形成することで、ド
レイン電極層とソース電極層との間に流れるトランジスタのリーク電流の経路として、ド
レイン電極層、ドレイン電極層側の高抵抗ドレイン領域、チャネル形成領域、ソース電極
層側の高抵抗ソース領域、ソース電極層の順となる。このときチャネル形成領域では、ド
レイン電極層側の高抵抗ドレイン領域よりチャネル領域に流れるリーク電流を、トランジ
スタがオフ時に高抵抗となるゲート絶縁層とチャネル形成領域の界面近傍に集中させるこ
とができ、バックチャネル部(ゲート電極層から離れているチャネル形成領域の表面の一
部)でのリーク電流を低減することができる。
また、ソース電極層に重なる高抵抗ソース領域と、ドレイン電極層に重なる高抵抗ドレイ
ン領域は、ゲート電極層の幅にもよるが、ゲート電極層の一部とゲート絶縁層を介して重
なり、より効果的にドレイン電極層の端部近傍の電界強度を緩和させることができる。
また、駆動回路を有する表示装置としては、液晶表示装置の他に、発光素子を用いた発光
表示装置や、電気泳動表示素子を用いた電子ペーパーとも称される表示装置が挙げられる
発光素子を用いた発光表示装置においては、画素部に複数の薄膜トランジスタを有し、画
素部においてもある薄膜トランジスタのゲート電極と他のトランジスタのソース配線、或
いはドレイン配線を接続させる箇所を有している。また、発光素子を用いた発光表示装置
の駆動回路においては、薄膜トランジスタのゲート電極とその薄膜トランジスタのソース
配線、或いはドレイン配線を接続させる箇所を有している。
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース
線に対して、画素部の薄膜トランジスタの保護用の保護回路を同一基板上に設けることが
好ましい。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ま
しい。
なお、第1、第2として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
寄生容量を十分に低減し、チャネル長が短くとも、安定した電気特性を有する薄膜トラン
ジスタを備えた半導体装置を実現する。
本発明の一態様を示す平面図及び断面図である。 本発明の一態様を示す工程断面図である。 本発明の一態様を示す断面図である。 本発明の一態様を示す平面図及び断面図である。 本発明の一態様を示す平面図及び断面図である。 本発明の一態様を示す断面図である。 本発明の一態様を示す平面図及び断面図である。 本発明の一態様を示す工程断面図である。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の画素等価回路を説明する図。 半導体装置を説明する図。 半導体装置のブロック図を説明する図。 信号線駆動回路の構成を説明する図および動作を説明するタイミングチャート。 シフトレジスタの構成を示す回路図。 シフトレジスタの構成を説明する図および動作を説明するタイミングチャート。 半導体装置を説明する図。 半導体装置を説明する図。 電子書籍の一例を示す外観図。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図。 遊技機の例を示す外観図。 携帯型のコンピュータ及び携帯電話機の一例を示す外観図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 計算で用いた酸化物半導体層の構造を説明する図である。 酸化物半導体層の酸素密度の計算結果を説明する図である。 酸素と酸化物半導体膜表面の相互作用を説明する図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、以下に説明する構成において、同一部分又は同様な機能を有す
る部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を図1、図2、図3、
及び図4を用いて説明する。
また、図1(A)は画素に配置されるチャネル保護型の薄膜トランジスタ448の平面図
であり、図1(B)は図1(A)の線D1−D2における断面図及び図1(A)の線D5
―D6における断面図である。また、図1(C)は、図1(A)の線D3−D4における
断面図である。なお、図2(E)は図1(B)と同一である。
画素に配置される薄膜トランジスタ448はチャネル保護型(チャネルストップ型ともい
う)の薄膜トランジスタであり、絶縁表面を有する基板400上に、ゲート電極層421
a、ゲート絶縁層402、チャネル形成領域423を含む酸化物半導体層442、チャネ
ル保護層として機能する酸化物絶縁層426a、ソース電極層425a、及びドレイン電
極層425bを含む。また、薄膜トランジスタ448を覆い、酸化物絶縁層426a、ソ
ース電極層425a、及びドレイン電極層425bに接して保護絶縁層403、及び平坦
化絶縁層404が積層して設けられている。平坦化絶縁層404上にはドレイン電極層4
25bと接する画素電極層427が設けられており、薄膜トランジスタ448と電気的に
接続している。
画素用の薄膜トランジスタ448は、高抵抗ソース領域424a、高抵抗ドレイン領域4
24b、及びチャネル形成領域423を含む酸化物半導体層442を有し、ソース電極層
425aの下面に接して高抵抗ソース領域424aが形成されている。また、ドレイン電
極層425bの下面に接して高抵抗ドレイン領域424bが形成されている。薄膜トラン
ジスタ448は、高電界が印加されても高抵抗ドレイン領域または高抵抗ソース領域がバ
ッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成となっ
ている。
画素に配置される薄膜トランジスタ448のチャネル形成領域は、酸化物半導体層442
のうち、チャネル保護層である酸化物絶縁層426aに接し、且つゲート電極層421a
と重なる領域である。薄膜トランジスタ448は、酸化物絶縁層426aによって保護さ
れるため、ソース電極層425a、ドレイン電極層425bを形成するエッチング工程で
、酸化物半導体層442がエッチングされるのを防ぐことができる。
また、薄膜トランジスタ448は透光性を有する薄膜トランジスタとして高開口率を有す
る表示装置を実現するためにソース電極層425a、ドレイン電極層425bは、透光性
を有する導電膜を用いる。
また、薄膜トランジスタ448のゲート電極層421aも透光性を有する導電膜を用いる
また、薄膜トランジスタ448が配置される画素には、画素電極層427、またはその他
の電極層(容量電極層など)や、容量配線層などの他の配線層に可視光に対して透光性を
有する導電膜を用い、高開口率を有する表示装置を実現する。勿論、ゲート絶縁層402
、酸化物絶縁層426aも可視光に対して透光性を有する膜を用いることが好ましい。
本明細書において、可視光に対して透光性を有する膜とは可視光の透過率が75〜100
%である膜厚を有する膜を指し、その膜が導電性を有する場合は透明の導電膜とも呼ぶ。
また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極
層や、その他の配線層に適用する金属酸化物として、可視光に対して半透明の導電膜を用
いてもよい。可視光に対して半透明とは可視光の透過率が50〜75%であることを指す
また、ゲート配線とソース配線の交差する配線交差部は、寄生容量の低減を図るため、ゲ
ート電極層421bとソース電極層425aとの間にゲート絶縁層402と酸化物絶縁層
426bが設けられている。なお、チャネル形成領域423と重なる領域の酸化物絶縁層
426aと、チャネル形成領域423と重ならない領域の酸化物絶縁層426bとを異な
る符号で示しているが、同じ材料、同じ工程で形成される層である。
以下、図2(A)乃至図2(E)を用い、同一基板上に薄膜トランジスタ448と配線交
差部を作製する工程を説明する。また、画素部だけでなく駆動回路の薄膜トランジスタを
形成してもよく、同じ工程で同一基板上に作製することもできる。
まず、絶縁表面を有する基板400上に透光性を有する導電膜を形成した後、第1のフォ
トリソグラフィ工程によりゲート電極層421a、421bを形成する。また、画素部に
はゲート電極層421a、421bと同じ透光性を有する材料、同じ第1のフォトリソグ
ラフィ工程により容量配線層を形成する。また、画素部だけでなく駆動回路も形成する場
合、駆動回路に容量が必要な場合には、駆動回路にも容量配線層を形成する。なお、レジ
ストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で
形成するとフォトマスクを使用しないため、製造コストを低減できる。
絶縁表面を有する基板400に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。絶縁表面を
有する基板400にはガラス基板を用いることができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が730℃以上
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。なお、酸化ホウ素と比較して酸化バリウム(BaO)を多く含ませることで、より実用
的な耐熱ガラスが得られる。このため、BよりBaOを多く含むガラス基板を用い
ることが好ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
また、下地膜となる絶縁膜を基板400とゲート電極層421a、421bの間に設けて
もよい。下地膜は、基板400からの不純物元素の拡散を防止する機能があり、窒化珪素
膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜によ
る積層構造により形成することができる。
ゲート電極層421a、421bの材料は、可視光に対して透光性を有する導電材料、例
えばIn−Sn−Zn−O系、In−Al−Zn−O系、Sn−Ga−Zn−O系、Al
−Ga−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、
Al−Zn−O系、In−O系、Sn−O系、Zn−O系の金属酸化物を適用することが
でき、膜厚は50nm以上300nm以下の範囲内で適宜選択する。ゲート電極層421
a、421bに用いる金属酸化物の成膜方法は、スパッタ法や真空蒸着法(電子ビーム蒸
着法など)や、アーク放電イオンプレーティング法や、スプレー法を用いる。また、スパ
ッタ法を用いる場合、SiOを2重量%以上10重量%以下含むターゲットを用いて成
膜を行い、透光性を有する導電膜に結晶化を阻害するSiOx(X>0)を含ませ、後の
工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制する
ことが好ましい。
酸化物半導体は、好ましくはInを含有する酸化物半導体、さらに好ましくは、In、及
びGaを含有する酸化物半導体である。酸化物半導体層をI型(真性)とするため、脱水
化または脱水素化の工程を経ることは有効である。
次いで、ゲート電極層421a、421b上にゲート絶縁層402を形成する。
ゲート絶縁層402は、プラズマCVD法又はスパッタリング法等を用いて、酸化珪素層
、窒化珪素層、酸化窒化珪素層、窒化酸化珪素層、又は酸化アルミニウム層を単層で又は
積層して形成することができる。例えば、成膜ガスとして、SiH、酸素及び窒素を用
いてプラズマCVD法により酸化窒化珪素層を形成すればよい。ゲート絶縁層402の膜
厚は、100nm以上500nm以下とし、積層の場合は、例えば、膜厚50nm以上2
00nm以下の第1のゲート絶縁層と、第1のゲート絶縁層上に膜厚5nm以上300n
m以下の第2のゲート絶縁層の積層とする。
本実施の形態では、プラズマCVD法により窒化珪素層である膜厚200nm以下のゲー
ト絶縁層402とする。
次いで、ゲート絶縁層402上に、膜厚2nm以上200nm以下の酸化物半導体膜43
0を形成する(図2(A)参照。)。酸化物半導体膜430の形成後に脱水化または脱水
素化のための加熱処理を行っても酸化物半導体膜を非晶質な状態とするため、膜厚を50
nm以下と薄くすることが好ましい。酸化物半導体膜の膜厚を薄くすることで酸化物半導
体層の形成後に加熱処理した場合に、結晶化してしまうのを抑制することができる。
酸化物半導体膜430は、In−Ga−Zn−O系非単結晶膜、In−Sn−Zn−O系
、In−Al−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−
Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、In−O
系、Sn−O系、Zn−O系の酸化物半導体膜を用いる。本実施の形態では、In−Ga
−Zn−O系酸化物半導体ターゲットを用いてスパッタ法により成膜する。また、酸化物
半導体膜430は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガス
(代表的にはアルゴン)及び酸素雰囲気下においてスパッタ法により形成することができ
る。また、スパッタ法を用いる場合、SiOを2重量%以上10重量%以下含むターゲ
ットを用いて成膜を行い、酸化物半導体膜430に結晶化を阻害するSiOx(X>0)
を含ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしま
うのを抑制することが好ましい。
ここでは、In、Ga、及びZnを含む酸化物半導体ターゲット(In:Ga
:ZnO=1:1:1[mol数比])を用いて、基板とターゲットの間との距離を1
00mm、圧力0.2Pa、直流(DC)電源0.5kW、アルゴン及び酸素(アルゴン
:酸素=30sccm:20sccm 酸素流量比率40%)雰囲気下で成膜する。なお
、パルス直流(DC)電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好
ましい。In−Ga−Zn−O系非単結晶膜の膜厚は、5nm〜200nmとする。本実
施の形態では、酸化物半導体膜として、In−Ga−Zn−O系酸化物半導体ターゲット
を用いてスパッタ法により膜厚20nmのIn−Ga−Zn−O系非単結晶膜を成膜する
スパッタ法にはスパッタ用電源に高周波電源を用いるRFスパッタ法と、DCスパッタ法
があり、さらにパルス的にバイアスを与えるパルスDCスパッタ法もある。RFスパッタ
法は主に絶縁膜を成膜する場合に用いられ、DCスパッタ法は主に金属膜を成膜する場合
に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるECRスパッタ
法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
次いで、酸化物半導体膜430を第2のフォトリソグラフィ工程により島状の酸化物半導
体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインク
ジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマ
スクを使用しないため、製造コストを低減できる。
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
1の加熱処理の温度は、400℃以上基板の歪み点未満、好ましくは425℃以上とする
。なお、425℃以上であれば熱処理時間は1時間以下でよいが、425℃未満であれば
加熱処理時間は、1時間よりも長時間行うこととする。ここでは、加熱処理装置の一つで
ある電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理を行
った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半
導体層を得る。本実施の形態では、酸化物半導体層の脱水化または脱水素化を行う加熱温
度Tから、再び水が入らないような十分な温度まで同じ炉を用い、具体的には加熱温度T
よりも100℃以上下がるまで窒素雰囲気下で徐冷する。また、窒素雰囲気に限定されず
、ヘリウム、ネオン、アルゴン等の希ガス雰囲気下において脱水化または脱水素化を行う
なお、第1の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上
、好ましくは7N(99.99999%)以上、(即ち不純物濃度を1ppm以下、好ま
しくは0.1ppm以下)とすることが好ましい。
また、第1の加熱処理の条件、または酸化物半導体層の材料によっては、結晶化し、微結
晶膜または多結晶膜となる場合もある。
また、酸化物半導体層の第1の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜430に行うこともできる。その場合には、第1の加熱処理後に、加熱装置から
基板を取り出し、フォトリソグラフィ工程を行う。
また、酸化物半導体膜430の成膜前に、不活性ガス雰囲気(窒素、またはヘリウム、ネ
オン、アルゴン等)下、酸素雰囲気下において加熱処理(400℃以上基板の歪み点未満
)を行い、ゲート絶縁層内に含まれる水素及び水などの不純物を除去してもよい。
次いで、ゲート絶縁層402、及び酸化物半導体層上に、スパッタ法で酸化物絶縁膜を形
成した後、第3のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッ
チングを行って酸化物絶縁層426a、426bを形成し、その後レジストマスクを除去
する。この段階で、酸化物半導体層は、酸化物絶縁層と接する領域が形成され、この領域
のうち、ゲート電極層とゲート絶縁層を介して重なり且つ酸化物絶縁層426aと重なる
領域がチャネル形成領域となる。また、酸化物半導体層の周縁及び側面を覆う酸化物絶縁
層426bと重なる領域も形成される。
酸化物絶縁膜は、少なくとも1nm以上の膜厚とし、スパッタリング法など、酸化物絶縁
膜に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。本実施
の形態では、酸化物絶縁膜として膜厚300nmの酸化珪素膜をスパッタリング法を用い
て成膜する。成膜時の基板温度は、室温以上300℃以下とすればよく、本実施の形態で
は室温とする。酸化珪素膜のスパッタリング法による成膜は、希ガス(代表的にはアルゴ
ン)雰囲気下、酸素雰囲気下、または希ガス(代表的にはアルゴン)及び酸素雰囲気下に
おいて行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲ
ットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下
でスパッタリング法により酸化珪素膜を形成することができる。低抵抗化した酸化物半導
体層に接して形成する酸化物絶縁膜は、水分や、水素イオンや、OHなどの不純物を含
まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化
珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用
いる。
次いで、不活性ガス雰囲気下、または窒素ガス雰囲気下で第2の加熱処理(好ましくは2
00℃以上400℃以下、例えば250℃以上350℃以下)を行う(図2(B)参照。
)。例えば、窒素雰囲気下で250℃、1時間の第2の加熱処理を行う。第2の加熱処理
を行うと、酸化物絶縁層426bと重なる酸化物半導体層442の端部と、酸化物絶縁層
426aと重なる酸化物半導体層442の一部が酸化物絶縁層と接した状態で加熱される
。なお、第2の加熱処理を行うと、酸化物絶縁層と重ならない酸化物半導体層442の一
部は露出した状態で加熱される。酸化物半導体層442が露出している状態で、窒素、ま
たは不活性ガス雰囲気下で加熱処理を行うと、酸化物半導体層442において露出してい
る高抵抗化された(I型化された)領域を低抵抗化することができる。また、酸化物絶縁
層426aは酸化物半導体層442のチャネル形成領域となる領域上に接して設けられ、
チャネル保護層として機能する。
次いで、ゲート絶縁層402、酸化物絶縁層426a、426b、及び酸化物半導体層4
42上に、透光性を有する導電膜を形成した後、第4のフォトリソグラフィ工程によりレ
ジストマスクを形成し、選択的にエッチングを行ってソース電極層425a、及びドレイ
ン電極層425bを形成する(図2(C)参照)。透光性を有する導電膜の成膜方法は、
スパッタ法や真空蒸着法(電子ビーム蒸着法など)や、アーク放電イオンプレーティング
法や、スプレー法を用いる。導電膜の材料としては、可視光に対して透光性を有する導電
材料、例えばIn−Sn−Zn−O系、In−Al−Zn−O系、Sn−Ga−Zn−O
系、Al−Ga−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系、Sn−Zn
−O系、Al−Zn−O系、In−O系、Sn−O系、Zn−O系の金属酸化物を適用す
ることができ、膜厚は50nm以上300nm以下の範囲内で適宜選択する。また、スパ
ッタ法を用いる場合、SiOを2重量%以上10重量%以下含むターゲットを用いて成
膜を行い、透光性を有する導電膜に結晶化を阻害するSiOx(X>0)を含ませ、後の
工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制する
ことが好ましい。
なお、ソース電極層425a、ドレイン電極層425bを形成するためのレジストマスク
をインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成すると
フォトマスクを使用しないため、製造コストを低減できる。
次いで、酸化物絶縁層426a、426b、ソース電極層425a、ドレイン電極層42
5b上に保護絶縁層403を形成する。本実施の形態では、RFスパッタ法を用いて窒化
珪素膜を形成する。RFスパッタ法は、量産性がよいため、保護絶縁層403の成膜方法
として好ましい。保護絶縁層403は、水分や、水素イオンや、OHなどの不純物を含
まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化珪素膜、窒
化アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウム膜などを用いる。勿論、保護
絶縁層403は透光性を有する絶縁膜である。
次いで、保護絶縁層403上に平坦化絶縁層404を形成する。平坦化絶縁層404とし
ては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性
を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(lo
w−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス
)等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させるこ
とで、平坦化絶縁層404を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたSi−O−S
i結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアルキ
ル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
平坦化絶縁層404の形成法は、特に限定されず、その材料に応じて、スパッタ法、SO
G法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリ
ーン印刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコーター、
ナイフコーター等を用いることができる。
次に、第5のフォトリソグラフィ工程を行い、レジストマスクを形成し、平坦化絶縁層4
04、及び保護絶縁層403のエッチングによりドレイン電極層425bに達するコンタ
クトホール441を形成し、レジストマスクを除去する(図2(D)参照。)。図2(D
)に示すようにコンタクトホールの下方には酸化物絶縁層426bが設けられており、コ
ンタクトホールの下方に酸化物絶縁層が設けられていない場合に比べて除去する平坦化絶
縁層の膜厚を薄くでき、エッチング時間を短くすることができる。また、コンタクトホー
ルの下方に酸化物絶縁層が設けられていない場合に比べてコンタクトホール441の深さ
を浅くすることができ、コンタクトホール441と重なる領域において、後の工程で形成
する透光性を有する導電膜のカバレッジを良好なものとすることができる。また、ここで
のエッチングによりゲート電極層421bに達するコンタクトホールも形成する。また、
ドレイン電極層425bに達するコンタクトホールを形成するためのレジストマスクをイ
ンクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォ
トマスクを使用しないため、製造コストを低減できる。
次いで、透光性を有する導電膜を成膜する。透光性を有する導電膜の材料としては、酸化
インジウム(In)や酸化インジウム酸化スズ合金(In―SnO、IT
Oと略記する)などをスパッタ法や真空蒸着法などを用いて形成する。透光性を有する導
電膜の他の材料として、窒素を含ませたAl−Zn−O系非単結晶膜、即ちAl−Zn−
O−N系非単結晶膜や、Zn−O−N系非単結晶膜や、Sn−Zn−O−N系非単結晶膜
を用いてもよい。なお、Al−Zn−O−N系非単結晶膜の亜鉛の組成比(原子%)は、
47原子%以下とし、非単結晶膜中のアルミニウムの組成比(原子%)より大きく、非単
結晶膜中のアルミニウムの組成比(原子%)は、非単結晶膜中の窒素の組成比(原子%)
より大きい。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特に
ITOのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化
インジウム酸化亜鉛合金(In―ZnO)を用いても良い。
なお、透光性を有する導電膜の組成比の単位は原子%とし、電子線マイクロアナライザー
(EPMA:Electron Probe X−ray MicroAnalyzer
)を用いた分析により評価するものとする。
次に、第6のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り不要な部分を除去して画素電極層427を形成し、レジストマスクを除去する(図2(
E)参照。)。
以上の工程により、6枚のマスクを用いて、同一基板上に薄膜トランジスタ448と、寄
生容量の低減された配線交差部を作製することができる。画素用の薄膜トランジスタ44
8は、高抵抗ソース領域424a、高抵抗ドレイン領域424b、及びチャネル形成領域
423を含む酸化物半導体層442を含むチャネル保護型薄膜トランジスタである。よっ
て、薄膜トランジスタ448は、高電界が印加されても高抵抗ドレイン領域424bまた
は高抵抗ソース領域424aがバッファとなり局所的な高電界が印加されず、トランジス
タの耐圧を向上させた構成となっている。
また、ゲート絶縁層402を誘電体とし容量配線層と容量電極とで形成される保持容量も
同一基板上に形成することができる。薄膜トランジスタ448と保持容量を個々の画素に
対応してマトリクス状に配置して画素部を構成し、アクティブマトリクス型の表示装置を
作製するための一方の基板とすることができる。本明細書では便宜上このような基板をア
クティブマトリクス基板と呼ぶ。
また、同一基板上に駆動回路の薄膜トランジスタを設けることもできる。同一基板上に駆
動回路と画素部を形成することによって、駆動回路と外部信号との接続配線が短縮でき、
半導体装置の小型化、低コスト化が可能である。
また、図1(B)に示す画素用の薄膜トランジスタ448の酸化物半導体層442は、酸
化物絶縁層426bと重なる第1領域424c、第2領域424dを周縁部に有している
。酸化物半導体層442の周縁部である第1領域424c、及び第2領域424dは、チ
ャネル形成領域423と同じ酸素過剰な状態であり、近くに電位の異なる配線や酸化物半
導体層が配置された場合にリーク電流の低減や、寄生容量の低減を実現できる。
特に駆動回路においては、高集積化のため、複数の配線や複数の酸化物半導体層の間隔を
狭めて配置することが好ましく、酸化物絶縁層426bと重ねることで第1領域424c
、及び第2領域424dを設け、リーク電流の低減や、寄生容量の低減を行うことは有効
である。また、複数の薄膜トランジスタを直列または並列に配置する場合、複数の薄膜ト
ランジスタの酸化物半導体層を一つのアイランドとし、それぞれの素子分離を酸化物絶縁
層426bと重ねることで行い、酸化物絶縁層426bと重なる領域を素子分離領域とす
ることができる。このようにすることで、狭い面積に複数の薄膜トランジスタを配置する
ことができるため、駆動回路の高集積化を図ることができる。
(実施の形態2)
本実施の形態では、実施の形態1に示した薄膜トランジスタを用いて、同一基板上に画素
部と駆動回路を形成し、アクティブマトリクス型の液晶表示装置を作製する一例を示す。
アクティブマトリクス基板の断面構造の一例を図3(A)に示す。
実施の形態1では、画素部の薄膜トランジスタ及び配線交差部を図示したが、本実施の形
態では、薄膜トランジスタ及び配線交差部に加え、駆動回路の薄膜トランジスタ、保持容
量、ゲート配線、ソース配線の端子部も図示して説明する。容量、ゲート配線、ソース配
線の端子部は、実施の形態1に示す作製工程と同じ工程で形成することができる。また、
画素部の表示領域となる部分においては、ゲート配線、ソース配線、及び容量配線層は全
て透光性を有する導電膜で形成されており、高い開口率を実現している。
図3(A)において、画素電極層227と電気的に接続する薄膜トランジスタ220は、
画素部に設けられるチャネル保護型の薄膜トランジスタであり、本実施の形態では、実施
の形態1の薄膜トランジスタ448と同じ構造を用いる。また、薄膜トランジスタ220
のゲート電極層のチャネル長方向の幅は薄膜トランジスタ220の酸化物半導体層のチャ
ネル長方向の幅よりも狭い。
薄膜トランジスタ220のゲート電極層と同じ透光性を有する材料、及び同じ工程で形成
される容量配線層230は、誘電体となるゲート絶縁層202を介して容量電極231と
重なり、保持容量を形成する。なお、容量電極231は、薄膜トランジスタ220のソー
ス電極層またはドレイン電極層と同じ透光性を有する材料、及び同じ工程で形成される。
従って、薄膜トランジスタ220が透光性を有していることに加え、それぞれの保持容量
も透光性を有するため、開口率を向上させることができる。
保持容量が透光性を有することは、開口率を向上させる上で重要である。特に10インチ
以下の小型の液晶表示パネルにおいて、ゲート配線の本数を増やすなどして表示画像の高
精細化を図るため、画素寸法を微細化しても、高い開口率を実現することができる。また
、薄膜トランジスタ220及び保持容量の構成部材に透光性を有する膜を用いることで、
広視野角を実現するため、1画素を複数のサブピクセルに分割しても高い開口率を実現す
ることができる。即ち、高密度の薄膜トランジスタ群を配置しても開口率を大きくとるこ
とができ、表示領域の面積を十分に確保することができる。例えば、一つの画素内に2〜
4個のサブピクセル及び保持容量を有する場合、薄膜トランジスタが透光性を有している
ことに加え、それぞれの保持容量も透光性を有するため、開口率を向上させることができ
る。
なお、保持容量は、画素電極層227の下方に設けられ、容量電極231が画素電極層2
27と電気的に接続される。
本実施の形態では、容量電極231、及び容量配線層230を用いて保持容量を形成する
例を示したが、保持容量を形成する構造については特に限定されない。例えば、容量配線
層を設けず、画素電極層を隣り合う画素のゲート配線と平坦化絶縁層、保護絶縁層、及び
ゲート絶縁層を介して重ねて保持容量を形成してもよい。
また、図3(A)において保持容量は、大きな容量を形成するため、容量配線層と容量電
極の間にゲート絶縁層202のみとしており、配線交差部は、寄生容量を低減するために
ゲート電極層421bとその上方に形成される配線の間にゲート絶縁層202と酸化物絶
縁層266bとを設けている。保持容量において、容量配線層と容量電極の間にゲート絶
縁層202のみとする場合、酸化物絶縁層266bを除去するエッチングの際に、選択的
にゲート絶縁層202のみを残すようなエッチング条件またはゲート絶縁層の材料を選択
する。本実施の形態では、酸化物絶縁層266bがスパッタ法で得られる酸化珪素膜、ゲ
ート絶縁層202がプラズマCVD法で得られる窒化珪素膜であるため、選択的に除去す
ることができる。なお、酸化物絶縁層266bとゲート絶縁層202が同じエッチング条
件で除去される材料を用いる場合には、エッチングによりゲート絶縁層の一部が薄膜化さ
れてもゲート絶縁層が少なくとも残存し、容量を形成することができる膜厚とすることが
好ましい。保持容量を大きくするためには、ゲート絶縁層の膜厚を薄くすることが好まし
いため、酸化物絶縁層266bの選択的なエッチングの際に容量配線上のゲート絶縁層を
薄膜化させた構成としてもよい。
また、薄膜トランジスタ260は、駆動回路に設けられるチャネル保護型の薄膜トランジ
スタであり、薄膜トランジスタ220に比べチャネル長Lを短くして、動作速度を高速化
したものである。駆動回路に設けられるチャネル保護型の薄膜トランジスタのチャネル長
Lは、0.1μm以上2μm以下とすることが好ましい。薄膜トランジスタ260のゲー
ト電極層261のチャネル長方向の幅は薄膜トランジスタ260の酸化物半導体層のチャ
ネル長方向の幅よりも広く、ゲート電極層261の端面は、ゲート絶縁層202及び酸化
物絶縁層266bを介してソース電極層265a、又はドレイン電極層265bと重なる
薄膜トランジスタ260は、絶縁表面を有する基板200上に、ゲート電極層261、ゲ
ート絶縁層202、少なくともチャネル形成領域263、高抵抗ソース領域264a、及
び高抵抗ドレイン領域264bを有する酸化物半導体層、ソース電極層265a、及びド
レイン電極層265bを含む。また、チャネル形成領域263に接する酸化物絶縁層26
6aが設けられている。
また、駆動回路の薄膜トランジスタ260のゲート電極層は、酸化物半導体層の上方に設
けられた導電層267と電気的に接続させる構造としてもよい。その場合には、薄膜トラ
ンジスタ220のドレイン電極層と、画素電極層227とを電気的に接続するためのコン
タクトホールと同じフォトマスクを用い、平坦化絶縁層204、保護絶縁層203、酸化
物絶縁層266b、ゲート絶縁層202を選択的にエッチングしてコンタクトホールを形
成する。このコンタクトホールを介して導電層267と駆動回路の薄膜トランジスタ26
0のゲート電極層261とを電気的に接続する。
保護絶縁層203は、無機絶縁膜を用い、窒化珪素膜、窒化アルミニウム膜、窒化酸化珪
素膜、酸化窒化アルミニウム膜などを用いる。本実施の形態では窒化珪素膜を用いる。
また、薄膜トランジスタ260は、ゲート電極層261の幅が酸化物半導体層の幅よりも
広い構造となっている。また、酸化物絶縁層266bは、酸化物半導体層の周縁部と重な
っており、さらにゲート電極層261とも重なっている。酸化物絶縁層266bは、ドレ
イン電極層265bとゲート電極層261との間隔を広げ、ドレイン電極層265bとゲ
ート電極層261との間に形成される寄生容量を低減する機能を果たしている。また、酸
化物絶縁層266bと重なる酸化物半導体層の第1領域264c、第2領域264dは、
チャネル形成領域263と同じ酸素過剰な状態であり、リーク電流の低減や、寄生容量を
低減する機能も果たしている。
また、液晶表示パネルのサイズが10インチを超え、60インチ、さらには120インチ
とする場合には透光性を有する配線の配線抵抗が問題となる恐れがあるため、配線の一部
を金属配線として配線抵抗を低減することが好ましい。例えば、ソース電極層265a、
及びドレイン電極層265bをTiなどの金属配線とする。金属配線を形成するため、実
施の形態1に比べ、フォトマスクの数は1枚増える。
その場合、脱水化または脱水素化した酸化物半導体層上に接してTiなどの金属電極から
なるソース電極層やドレイン電極層を形成し、ソース電極層に重なる高抵抗ソース領域と
、ドレイン電極層に重なる高抵抗ドレイン領域とが形成され、高抵抗ソース領域と高抵抗
ドレイン領域との間の領域がチャネル形成領域となる。
また、配線抵抗を低減するために図3(A)のように、ソース電極層265a、及びドレ
イン電極層265b上により低抵抗な金属電極を用いた補助電極層268a、268bを
形成する。この場合も金属配線(金属電極)を形成するため、実施の形態1に比べ、さら
にフォトマスクの数は1枚増える。透光性のソース電極層及びドレイン電極層のみの構造
としてもよいが、ソース電極層及びドレイン電極層上に金属電極を用いた補助電極層を設
けると配線抵抗を低減することができる。
ソース電極層265a、ドレイン電極層265b、補助電極層268a、268b、薄膜
トランジスタ220のソース電極層及びドレイン電極層は、透光性を有する導電膜及び金
属導電膜を積層し、フォトリソグラフィ工程により選択的にエッチングして形成する。薄
膜トランジスタ220のソース電極層及びドレイン電極層上の金属導電膜は除去する。
なお、金属導電膜のエッチングの際に、薄膜トランジスタ220のソース電極層及びドレ
イン電極層も除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
例えば、金属導電膜を選択的にエッチングするため、アルカリ性のエッチャントを用いる
。金属導電膜の材料としては、Al、Cr、Cu、Ta、Ti、Mo、Wからから選ばれ
た元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等
が挙げられる。また、金属導電膜は、単層構造でも、2層以上の積層構造としてもよい。
例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層
する2層構造、Ti膜と、そのTi膜上に重ねてアルミニウム膜を積層し、さらにその上
にTi膜を成膜する3層構造などが挙げられる。また、Alに、チタン(Ti)、タンタ
ル(Ta)、タングステン(W)、モリブデン(Mo)、クロム(Cr)、ネオジム(N
d)、スカンジウム(Sc)から選ばれた元素を単数、又は複数組み合わせた膜、合金膜
、もしくは窒化膜を用いてもよい。
本実施の形態では、金属導電膜としてTi膜を用いて、ソース電極層及びドレイン電極層
にはIn−Sn−O系酸化物を用いて、エッチャントとして過水アンモニア水(アンモニ
ア、水、過酸化水素水の混合液)を用いる。
酸化物半導体層と金属材料からなる補助電極層268bの間に設けられるドレイン電極層
265bは低抵抗ドレイン領域(LRN(Low Resistance N−type
conductivity)領域、LRD(Low Resistance Drai
n)領域とも呼ぶ)としても機能する。酸化物半導体層、低抵抗ドレイン領域、金属電極
である補助電極層268bの構成とすることによって、よりトランジスタの耐圧を向上さ
せることができる。具体的には、低抵抗ドレイン領域のキャリア濃度は、高抵抗ドレイン
領域(HRD領域)よりも大きく、例えば1×1020/cm以上1×1021/cm
以下の範囲内であると好ましい。
また、ゲート配線、ソース配線、及び容量配線層は画素密度に応じて複数本設けられるも
のである。また、端子部においては、ゲート配線と同電位の第1の端子電極、ソース配線
と同電位の第2の端子電極、容量配線層と同電位の第3の端子電極などが複数並べられて
配置される。それぞれの端子電極の数は、それぞれ任意な数で設ければ良いものとし、実
施者が適宣決定すれば良い。
端子部において、ゲート配線と同電位の第1の端子電極は、画素電極層227と同じ透光
性を有する材料で形成することができる。第1の端子電極は、ゲート配線に達するコンタ
クトホールを介してゲート配線と電気的に接続される。ゲート配線に達するコンタクトホ
ールは、薄膜トランジスタ220のドレイン電極層と、画素電極層227とを電気的に接
続するためのコンタクトホールと同じフォトマスクを用い、平坦化絶縁層204、保護絶
縁層203、酸化物絶縁層266b、ゲート絶縁層202を選択的にエッチングして形成
する。
また、端子部のソース配線254と同電位の第2の端子電極255は、画素電極層227
と同じ透光性を有する材料で形成することができる。第2の端子電極255は、ソース配
線254に達するコンタクトホールを介してソース配線と電気的に接続される。ソース配
線は金属配線であり、薄膜トランジスタ260のソース電極層265aと同じ材料、同じ
工程で形成され、同電位である。
また、容量配線層230と同電位の第3の端子電極は、画素電極層227と同じ透光性を
有する材料で形成することができる。また、容量配線層230に達するコンタクトホール
は、容量電極231が画素電極層227と電気的に接続するためのコンタクトホールと同
じフォトマスク、同じ工程で形成することができる。
また、アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリク
ス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス
基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する
共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第4の端子
電極を端子部に設ける。この第4の端子電極は、共通電極を固定電位、例えばGND、0
Vなどに設定するための端子である。第4の端子電極は、画素電極層227と同じ透光性
を有する材料で形成することができる。
また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極
層や、その他の配線層に同じ材料を用いれば共通のスパッタターゲットや共通の製造装置
を用いることができ、その材料コスト及びエッチング時に使用するエッチャント(または
エッチングガス)に要するコストを低減することができ、結果として製造コストを削減す
ることができる。
また、図3(A)の構造において、平坦化絶縁層204として感光性の樹脂材料を用いる
場合、レジストマスクを形成する工程を省略することができる。
また、図3(B)に、図3(A)とは一部異なる断面構造を示す。図3(B)は、図3(
A)と平坦化絶縁層204が端子部で存在しない点と駆動回路の薄膜トランジスタの構造
が異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明
は省略する。図3(B)では、金属配線を用いる薄膜トランジスタ270を配置する。ま
た、端子電極も金属配線と同じ材料、同じ工程で形成する。
また、図3(B)の構造においては、平坦化絶縁層204として感光性の樹脂材料を用い
、レジストマスクを形成する工程を省略する。従って、レジストマスクを用いることなく
、平坦化絶縁層204が端子部で存在しない構成とすることができる。端子部において、
平坦化絶縁層が存在しないと、FPCとの良好な接続を行いやすい。
薄膜トランジスタ270は、絶縁表面を有する基板200上に、ゲート電極層271、ゲ
ート絶縁層202、少なくともチャネル形成領域273、高抵抗ソース領域274a、及
び高抵抗ドレイン領域274bを有する酸化物半導体層、ソース電極層275a、及びド
レイン電極層275bを含む。また、チャネル形成領域273に接する酸化物絶縁層27
6aが設けられている。
また、酸化物絶縁層276bと重なる酸化物半導体層の第1領域274c、第2領域27
4dは、チャネル形成領域273と同じ酸素過剰な状態であり、リーク電流の低減や、寄
生容量を低減する機能も果たしている。また、保護絶縁層203と接する酸化物半導体層
の第3領域274eは、チャネル形成領域273と高抵抗ソース領域274aの間に設け
られる。また、保護絶縁層203と接する酸化物半導体層の第4領域274fは、チャネ
ル形成領域273と高抵抗ドレイン領域274bの間に設けられる。保護絶縁層203と
接する酸化物半導体層の第3領域274e、及び第4領域274fはオフ電流の低減を図
ることができる。
また、チャネル保護型の薄膜トランジスタは、チャネル形成領域のチャネル長Lを短くす
るため酸化物絶縁層の幅を狭くして、幅の狭い酸化物絶縁層上にソース電極層及びドレイ
ン電極層を設けると酸化物絶縁層上で短絡する恐れがある。そのため、幅の狭い酸化物絶
縁層276aから端部を離してソース電極層275a及びドレイン電極層275bを設け
る構成である。
なお、金属導電膜のエッチングの際に、薄膜トランジスタ270の酸化物半導体層も除去
されないようにそれぞれの材料及びエッチング条件を適宜調節する。
本実施の形態では、金属導電膜としてTi膜を用いて、酸化物半導体層にはIn−Ga−
Zn−O系酸化物を用いて、エッチャントとして過水アンモニア水(アンモニア水、水、
過酸化水素水の混合液)を用いる。
また、駆動回路の薄膜トランジスタ270のゲート電極層は、酸化物半導体層の上方に設
けられた導電層277と電気的に接続させる構造としてもよい。
また、端子部のソース配線256と同電位の第2の端子電極257は、画素電極層227
と同じ透光性を有する材料で形成することができる。ソース配線は金属配線であり、薄膜
トランジスタ270のソース電極層275aと同じ材料、同じ工程で形成され、同電位で
ある。
また、薄膜トランジスタは静電気などにより破壊されやすいため、画素部または駆動回路
と同一基板上に保護回路を設けることが好ましい。保護回路は、酸化物半導体層を用いた
非線形素子を用いて構成することが好ましい。例えば、保護回路は画素部と、走査線入力
端子及び信号線入力端子との間に配設されている。本実施の形態では複数の保護回路を配
設して、走査線、信号線及び容量バス線に静電気等によりサージ電圧が印加され、画素ト
ランジスタなどが破壊されないように構成されている。そのため、保護回路にはサージ電
圧が印加されたときに、共通配線に電荷を逃がすように構成する。また、保護回路は、走
査線に対して並列に配置された非線形素子によって構成されている。非線形素子は、ダイ
オードのような二端子素子又はトランジスタのような三端子素子で構成される。例えば、
画素部の薄膜トランジスタ220と同じ工程で形成することも可能であり、例えばゲート
端子とドレイン端子を接続することによりダイオードと同様の特性を持たせることができ
る。
なお、平坦化絶縁層204の形成工程を省略し、平坦化絶縁層204を設けない構造とし
てもよい。この場合、導電層267、導電層277、画素電極層227、第2の端子電極
255、257は保護絶縁層203上に接して設けられる。
本実施の形態は実施の形態1と自由に組み合わせることができる。
(実施の形態3)
また、本実施の形態では、薄膜トランジスタと同一基板上に設けられる端子部の構成の一
例を示す。なお、実施の形態2ではソース配線の端子部の一例を示したが、本実施の形態
では実施の形態2とは異なる構成のソース配線の端子部と、ゲート配線の端子部を図示す
る。なお、図4において、図3(A)または図3(B)と同じ箇所には同じ符号を用いて
説明する。
図4(A1)、図4(A2)は、ゲート配線端子部の上面図及び断面図をそれぞれ図示し
ている。図4(A1)は図4(A2)中のC1−C2線に沿った断面図に相当する。図4
(A1)において、保護絶縁層203上に形成される導電層225は、入力端子として機
能する接続用の端子電極である。また、図4(A1)において、端子部では、ゲート電極
層421bと同じ材料で形成される第1の端子221と、ソース配線と同じ材料で形成さ
れる接続電極層223、228とがゲート絶縁層202を介して重なり、導電層225で
導通させている。また、第1の端子221は、図3(B)に示す構成とする場合には金属
配線材料を用いることができる。
また、図4(B1)、及び図4(B2)は、図3(B)に示すソース配線端子部とは異な
るソース配線端子部の上面図及び断面図をそれぞれ図示している。また、図4(B1)は
図4(B2)中のC3−C4線に沿った断面図に相当する。図4(B1)において、保護
絶縁層203上に形成される導電層225は、入力端子として機能する接続用の端子電極
である。また、図4(B1)において、端子部では、ゲート配線と同じ材料で形成される
電極層226が、ソース配線と電気的に接続される第2の端子222、229の下方にゲ
ート絶縁層202を介して重なる。電極層226は第2の端子222、229とは電気的
に接続しておらず、電極層226を第2の端子222、229と異なる電位、例えばフロ
ーティング、GND、0Vなどに設定すれば、ノイズ対策のための容量または静電気対策
のための容量を形成することができる。また、第2の端子222、229は、保護絶縁層
203を介して導電層225と電気的に接続している。また、導電材料の積層である第2
の端子222、229は、図3(B)に示す構成とする場合には金属配線材料の単層を用
いることができる。
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである
。また、端子部においては、ゲート配線と同電位の第1の端子、ソース配線と同電位の第
2の端子、容量配線と同電位の第3の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
本実施の形態は実施の形態1または実施の形態2と自由に組み合わせることができる。
(実施の形態4)
ここでは、第1の基板と第2の基板の間に液晶層を封入する液晶表示装置において、第2
の基板に設けられた対向電極と電気的に接続するための共通接続部を第1の基板上に形成
する例を示す。なお、第1の基板にはスイッチング素子として薄膜トランジスタが形成さ
れており、共通接続部の作製工程を画素部のスイッチング素子の作製工程と共通化させる
ことで工程を複雑にすることなく形成する。
共通接続部は、第1の基板と第2の基板とを接着するためのシール材と重なる位置に配置
され、シール材に含まれる導電性粒子を介して対向電極と電気的な接続が行われる。或い
は、シール材と重ならない箇所(ただし画素部を除く)に共通接続部を設け、共通接続部
に重なるように導電性粒子を含むペーストをシール材とは別途設けて、対向電極と電気的
な接続が行われる。
図5(A)は薄膜トランジスタと共通接続部とを同一基板上に作製する半導体装置の断面
構造図を示す図である。
図5(A)において、画素電極層227と電気的に接続する薄膜トランジスタ220は、
画素部に設けられるチャネル保護型の薄膜トランジスタであり、本実施の形態では、実施
の形態1の薄膜トランジスタ448と同じ構造を用いる。
また、図5(B)は共通接続部の上面図の一例を示す図であり、図中の鎖線C5−C6に
沿った共通接続部の断面図が図5(A)に相当する。なお、図5(B)において図5(A
)と同一の部分には同じ符号を用いて説明する。
共通電位線205、210は、ゲート絶縁層202上に設けられ、薄膜トランジスタ22
0のソース電極層及びドレイン電極層と同じ材料及び同じ工程で作製される。
また、共通電位線205、210は、保護絶縁層203で覆われ、保護絶縁層203は、
共通電位線205、210と重なる位置に複数の開口部を有している。この開口部は、薄
膜トランジスタ220のドレイン電極層と画素電極層227とを接続するコンタクトホー
ルと同じ工程で作製される。
なお、ここでは面積サイズが大きく異なるため、画素部におけるコンタクトホールと、共
通接続部の開口部と使い分けて呼ぶこととする。また、図5(A)では、画素部と共通接
続部とで同じ縮尺で図示しておらず、例えば共通接続部の鎖線C5−C6の長さが500
μm程度であるのに対して、薄膜トランジスタの幅は50μm未満であり、実際には10
倍以上面積サイズが大きいが、分かりやすくするため、図5(A)に画素部と共通接続部
の縮尺をそれぞれ変えて図示している。
また、共通電極層206は、保護絶縁層203上に設けられ、画素部の画素電極層227
と同じ材料及び同じ工程で作製される。
このように、画素部のスイッチング素子の作製工程と共通させて共通接続部の作製工程を
行う。
そして画素部と共通接続部が設けられた第1の基板と、対向電極を有する第2の基板とを
シール材を用いて固定する。
シール材に導電性粒子を含ませる場合は、シール材と共通接続部が重なるように一対の基
板の位置合わせが行われる。例えば、小型の液晶パネルにおいては、画素部の対角などに
2個の共通接続部がシール材と重ねて配置される。また、大型の液晶パネルにおいては、
4個以上の共通接続部がシール材と重ねて配置される。
なお、共通電極層206は、シール材に含まれる導電性粒子と接触する電極であり、第2
の基板の対向電極と電気的に接続が行われる。
液晶注入法を用いる場合は、シール材で一対の基板を固定した後、液晶を一対の基板間に
注入する。また、液晶滴下法を用いる場合は、第2の基板或いは第1の基板上にシール材
を描画し、液晶を滴下させた後、減圧下で一対の基板を貼り合わせる。
なお、本実施の形態では、対向電極と電気的に接続する共通接続部の例を示したが、特に
限定されず、他の配線と接続する接続部や、外部接続端子などと接続する接続部に用いる
ことができる。
また、図5(C)に、図5(A)とは一部異なる断面構造を示す。図5(C)は、図5(
A)と共通電極層206と重なる酸化物半導体層及び端部を覆う酸化物絶縁層が存在する
点と、共通電位線として金属配線を用いる点以外の構成は同じであるため、同じ箇所には
同じ符号を用い、同じ箇所の詳細な説明は省略する。
酸化物半導体層207は、ゲート絶縁層202上に設けられ、薄膜トランジスタ220の
酸化物半導体層と同じ材料及び同じ工程で作製される。また、酸化物半導体層207を覆
う酸化物絶縁層208を形成する。そして、酸化物半導体層207上に金属配線からなる
共通電位線209を形成する。この金属配線からなる共通電位線209は、実施の形態2
の図3(B)に示したように、駆動回路の薄膜トランジスタのソース電極層またはドレイ
ン電極層と同じ工程で形成する。
また、共通電位線209は、保護絶縁層203で覆われ、保護絶縁層203は、共通電位
線209と重なる位置に複数の開口部を有している。この開口部は、薄膜トランジスタ2
20のドレイン電極層と画素電極層227とを接続するコンタクトホールと同じ工程で作
製される。
また、共通電極層206は、保護絶縁層203上に設けられ、画素部の画素電極層227
と同じ材料及び同じ工程で作製される。
このように、画素部のスイッチング素子の作製工程と共通させて共通接続部の作製工程を
行い、共通電位線を金属配線として配線抵抗の低減を図る構成としてもよい。
本実施の形態は実施の形態1乃至3のいずれか一と自由に組み合わせることができる。
(実施の形態5)
実施の形態1または実施の形態2ではゲート絶縁層が単層の例を示したが、本実施の形態
では、積層の例を示す。なお、図6において、図3(A)または図3(B)と同じ箇所に
は同じ符号を用いて説明する。
図6(A)において、薄膜トランジスタ280は、画素部に設けられるチャネル保護型の
薄膜トランジスタであり、ゲート絶縁層が2層の例である。
本実施の形態では、膜厚50nm以上200nm以下の第1のゲート絶縁層282aと、
膜厚50nm以上300nm以下の第2のゲート絶縁層282bの積層のゲート絶縁層と
する。第1のゲート絶縁層282aとしては膜厚100nmの窒化珪素膜または窒化酸化
珪素膜を用いる。また、第2のゲート絶縁層282bとしては、膜厚100nmの酸化珪
素膜を用いる。
また、薄膜トランジスタ280は、絶縁表面を有する基板上に、ゲート電極層281、第
1のゲート絶縁層282a、第2のゲート絶縁層282b、少なくともチャネル形成領域
283、高抵抗ソース領域284a、及び高抵抗ドレイン領域284b、ソース領域28
4c,ドレイン領域284dを有する酸化物半導体層、ソース電極層285a、及びドレ
イン電極層285bを含む。また、チャネル形成領域283に接する酸化物絶縁層286
aが設けられている。また、画素電極層227はドレイン電極層285bと電気的に接続
されている。
なお、保持容量は、画素電極層227の下方に設けられ、容量電極231が画素電極層2
27と電気的に接続される。
本実施の形態では、容量電極231、及び容量配線層230を用いて保持容量を形成する
また、図6(A)において保持容量は、大きな容量を形成するため、容量配線と容量電極
の間にゲート絶縁層のみとしている。
本実施の形態では酸化物絶縁層286bとしてスパッタ法で得られる酸化珪素膜を用い、
容量配線層230と重なる酸化物絶縁層を除去する際に、酸化珪素膜である第2のゲート
絶縁層もエッチングして薄膜化して第3のゲート絶縁層282cとする例である。なお、
第1のゲート絶縁層282aは、窒化珪素膜または窒化酸化珪素膜であり、エッチングス
トッパーとして機能し、ゲート電極層や基板へのエッチングダメージを防ぐ。
膜厚の薄い第3のゲート絶縁層282cとすることによって保持容量を増大させることが
できる。
また、図6(B)に、図6(A)とは一部異なる断面構造を示す。
図6(B)に示す薄膜トランジスタ290では、膜厚50nm以上200nm以下の第1
のゲート絶縁層292aと、膜厚1nm以上50nm以下の第2のゲート絶縁層292b
の積層のゲート絶縁層とする。第1のゲート絶縁層292aとしては膜厚100nmの酸
化珪素膜を用いる。また、第2のゲート絶縁層292bとしては、膜厚10nmの窒化珪
素膜または窒化酸化珪素膜を用いる。
薄膜トランジスタ290は、絶縁表面を有する基板200上に、ゲート電極層291、第
1のゲート絶縁層292a、第2のゲート絶縁層292b、少なくともチャネル形成領域
293、高抵抗ソース領域294a、及び高抵抗ドレイン領域294bを有する酸化物半
導体層、ソース電極層295a、及びドレイン電極層295bを含む。また、チャネル形
成領域293に接する酸化物絶縁層296aが設けられている。
また、酸化物絶縁層296bと重なる酸化物半導体層の第1領域294c、第2領域29
4dは、チャネル形成領域293と同じ酸素過剰な状態であり、リーク電流の低減や、寄
生容量を低減する機能も果たしている。また、保護絶縁層203と接する酸化物半導体層
の第3領域294eは、チャネル形成領域293と高抵抗ソース領域294aの間に設け
られる。また、保護絶縁層203と接する酸化物半導体層の第4領域294fは、チャネ
ル形成領域293と高抵抗ドレイン領域294bの間に設けられる。保護絶縁層203と
接する酸化物半導体層の第3領域294e、及び第4領域294fはオフ電流の低減を図
ることができる。
また、酸化物半導体層の第3領域294e、及び第4領域294fは窒化珪素膜または窒
化酸化珪素膜である第2のゲート絶縁層292bとも接する。保護絶縁層203は、水分
や、水素イオンや、OHなどの不純物を含まず、これらが外部から侵入することをブロ
ックする無機絶縁膜を用い、窒化珪素膜、窒化アルミニウム膜、窒化酸化珪素膜、酸化窒
化アルミニウム膜などを用いる。
また、本実施の形態では酸化物絶縁層296bとしてスパッタ法で得られる酸化珪素膜を
用い、容量配線層230と重なる酸化物絶縁層を除去する際に、窒化珪素膜または窒化酸
化珪素膜である第2のゲート絶縁層をエッチングストッパーとして酸化物絶縁層をエッチ
ングする例である。
また、チャネル保護型の薄膜トランジスタは、チャネル形成領域のチャネル長Lを短くす
るため酸化物絶縁層の幅を狭くして、幅の狭い酸化物絶縁層上にソース電極層及びドレイ
ン電極層を設けると酸化物絶縁層上で短絡する恐れがある。そのため、幅の狭い酸化物絶
縁層296aから端部を離してソース電極層295a及びドレイン電極層295bを設け
る構成である。
本実施の形態は実施の形態1乃至4のいずれか一と自由に組み合わせることができる。
(実施の形態6)
本実施の形態では、薄膜トランジスタの作製工程の一部が実施の形態1と異なる例を図7
及び図8に示す。図7及び図8は、図1及び図2と工程が一部異なる点以外は同じである
ため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
まず、実施の形態1に従って、基板上にゲート電極層、ゲート絶縁層、及び酸化物半導体
膜430の形成を行い、実施の形態1における図2(A)の工程まで行う。図2(A)は
図8(A)と同一である。
そして、酸化物半導体膜430を第2のフォトリソグラフィ工程により島状の酸化物半導
体層に加工する。
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
1の加熱処理の温度は、400℃以上基板の歪み点未満、好ましくは425℃以上とする
。なお、425℃以上であれば熱処理時間は1時間以下でよいが、425℃未満であれば
加熱処理時間は、1時間よりも長時間行うこととする。ここでは、加熱処理装置の一つで
ある電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理を行
った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半
導体層を得る。その後、同じ炉に高純度の酸素ガス、高純度のNOガス、又は超乾燥エ
ア(露点が−40℃以下、好ましくは−60℃以下)を導入して冷却を行う。酸素ガスま
たはNOガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に
導入する酸素ガスまたはNOガスの純度を、6N(99.9999%)以上、好ましく
は7N(99.99999%)以上、(即ち酸素ガスまたはNOガス中の不純物濃度を
1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。
また、脱水化または脱水素化を行う第1の加熱処理後に200℃以上400℃以下、好ま
しくは200℃以上300℃以下の温度で酸素ガスまたはNOガス雰囲気下での加熱処
理を行ってもよい。
また、酸化物半導体層の第1の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜430に行うこともできる。その場合には、第1の加熱処理後に、加熱装置から
基板を取り出し、フォトリソグラフィ工程を行う。
以上の工程を経ることによって酸化物半導体膜全体を酸素過剰な状態とすることで、高抵
抗化、即ちI型化させる。
次いで、ゲート絶縁層402、及び酸化物半導体層上に、スパッタ法で酸化物絶縁膜を形
成した後、第3のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッ
チングを行って酸化物絶縁層426a、426bを形成し、その後レジストマスクを除去
する(図8(B)参照)。
次いで、ゲート絶縁層402、酸化物絶縁層426a、426b、及び酸化物半導体層4
22上に、透光性を有する導電膜を形成した後、第4のフォトリソグラフィ工程によりレ
ジストマスクを形成し、選択的にエッチングを行ってソース電極層425a、及びドレイ
ン電極層425bを形成する(図8(C)参照)。
次いで、薄膜トランジスタの電気的特性のばらつきを軽減するため、不活性ガス雰囲気下
、または窒素ガス雰囲気下で加熱処理(好ましくは150℃以上350℃未満)を行って
もよい。例えば、窒素雰囲気下で250℃、1時間の加熱処理を行う。
次いで、酸化物絶縁層426a、426b、ソース電極層425a、ドレイン電極層42
5b上に保護絶縁層403を形成する。
次いで、保護絶縁層403上に平坦化絶縁層404を形成する。
次に、第5のフォトリソグラフィ工程を行い、レジストマスクを形成し、平坦化絶縁層4
04、及び保護絶縁層403のエッチングによりドレイン電極層425bに達するコンタ
クトホール441を形成し、レジストマスクを除去する(図8(D)参照。)。
次いで、透光性を有する導電膜を成膜する。
次に、第6のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り不要な部分を除去して画素電極層427を形成し、レジストマスクを除去する(図8(
E)参照。)。
以上の工程により、6枚のマスクを用いて、同一基板上に薄膜トランジスタ420と、寄
生容量の低減された配線交差部を作製することができる。
画素用の薄膜トランジスタ420は、チャネル形成領域を含む酸化物半導体層422を含
むチャネル保護型薄膜トランジスタである。
また、図7(A)は、画素に配置されるチャネル保護型の薄膜トランジスタ420の平面
図であり、図7(B)は図7(A)の線D7−D8における断面図及び図7(A)の線D
11−D12における断面図である。また、図7(C)は、図7(A)の線D9−D10
における断面図である。なお、図8(E)は図7(B)と同一である。
本実施の形態は実施の形態1乃至5のいずれか一と自由に組み合わせることができる。
(実施の形態7)
本実施の形態では、保持容量の構成について、実施の形態2と異なる例を図9(A)及び
図9(B)に示す。図9(A)は、図3(A)と保持容量の構成が異なる点以外は同じで
あるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。なお、図9
(A)では画素部の薄膜トランジスタ220と保持容量の断面構造を示す。
図9(A)は、誘電体を保護絶縁層203、及び平坦化絶縁層204とし、画素電極層2
27と、該画素電極層227と重なる容量配線層250とで保持容量を形成する例である
。容量配線層250は、画素部の薄膜トランジスタ220のソース電極層と同じ透光性を
有する材料、及び同じ工程で形成されるため、薄膜トランジスタ220のソース配線層と
重ならないようにレイアウトされる。
図9(A)に示す保持容量は、一対の電極及び誘電体が透光性を有しており、保持容量全
体として透光性を有する。
また、図9(B)は、図9(A)と異なる保持容量の構成の例である。図9(B)も、図
3(A)と保持容量の構成が異なる点以外は同じであるため、同じ箇所には同じ符号を用
い、同じ箇所の詳細な説明は省略する。
図9(B)は、誘電体をゲート絶縁層202とし、容量配線層230と、該容量配線層2
30と重なる酸化物半導体層251と容量電極231との積層で保持容量を形成する例で
ある。また、酸化物半導体層251上に容量電極231は接して積層されており、保持容
量の一方の電極として機能する。なお、酸化物半導体層251は、薄膜トランジスタ22
0の酸化物半導体層と同じ透光性を有する材料、同じ工程で形成する。また、容量配線層
230は、薄膜トランジスタ220のゲート電極層と同じ透光性を有する材料、同じ工程
で形成されるため、薄膜トランジスタ220のゲート配線層と重ならないようにレイアウ
トされる。また、容量電極231は画素電極層227と電気的に接続されている。
図9(B)に示す保持容量も、一対の電極及び誘電体が透光性を有しており、保持容量全
体として透光性を有する。
図9(A)及び図9(B)に示す保持容量は、透光性を有しており、ゲート配線の本数を
増やすなどして表示画像の高精細化を図るため、画素寸法を微細化しても、十分な容量を
得ることができ、且つ、高い開口率を実現することができる。
本実施の形態は他の実施の形態と自由に組み合わせることができる。
(実施の形態8)
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜ト
ランジスタを作製する例について以下に説明する。
画素部に配置する薄膜トランジスタは、実施の形態1、2、5、6に従って形成する。ま
た、実施の形態1、2、5、6に示す薄膜トランジスタはnチャネル型TFTであるため
、駆動回路のうち、nチャネル型TFTで構成することができる駆動回路の一部を画素部
の薄膜トランジスタと同一基板上に形成する。
アクティブマトリクス型表示装置のブロック図の一例を図14(A)に示す。表示装置の
基板5300上には、画素部5301、第1の走査線駆動回路5302、第2の走査線駆
動回路5303、信号線駆動回路5304を有する。画素部5301には、複数の信号線
が信号線駆動回路5304から延伸して配置され、複数の走査線が第1の走査線駆動回路
5302、及び走査線駆動回路5303から延伸して配置されている。なお走査線と信号
線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されている。ま
た、表示装置の基板5300はFPC(Flexible Printed Circu
it)等の接続部を介して、タイミング制御回路5305(コントローラ、制御ICとも
いう)に接続されている。
図14(A)では、第1の走査線駆動回路5302、第2の走査線駆動回路5303、信
号線駆動回路5304は、画素部5301と同じ基板5300上に形成される。そのため
、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。ま
た、基板5300外部に駆動回路を設けた場合の配線を延伸させることによる接続部での
接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
なお、タイミング制御回路5305は、第1の走査線駆動回路5302に対し、一例とし
て、第1の走査線駆動回路用スタート信号(GSP1)、走査線駆動回路用クロック信号
(GCK1)を供給する。また、タイミング制御回路5305は、第2の走査線駆動回路
5303に対し、一例として、第2の走査線駆動回路用スタート信号(GSP2)(スタ
ートパルスともいう)、走査線駆動回路用クロック信号(GCK2)を供給する。信号線
駆動回路5304に、信号線駆動回路用スタート信号(SSP)、信号線駆動回路用クロ
ック信号(SCK)、ビデオ信号用データ(DATA)(単にビデオ信号ともいう)、ラ
ッチ信号(LAT)を供給するものとする。なお各クロック信号は、周期のずれた複数の
クロック信号でもよいし、クロック信号を反転させた信号(CKB)とともに供給される
ものであってもよい。なお、第1の走査線駆動回路5302と第2の走査線駆動回路53
03との一方を省略することが可能である。
図14(B)では、駆動周波数が低い回路(例えば、第1の走査線駆動回路5302、第
2の走査線駆動回路5303)を画素部5301と同じ基板5300に形成し、信号線駆
動回路5304を画素部5301とは別の基板に形成する構成について示している。当該
構成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さい薄
膜トランジスタによって、基板5300に形成する駆動回路を構成することができる。し
たがって、表示装置の大型化、コストの低減、又は歩留まりの向上などを図ることができ
る。
また、実施の形態1、2、5、6に示す薄膜トランジスタは、nチャネル型TFTである
。図15(A)、図15(B)ではnチャネル型TFTで構成する信号線駆動回路の構成
、動作について一例を示し説明する。
信号線駆動回路は、シフトレジスタ5601、及びスイッチング回路5602を有する。
スイッチング回路5602は、スイッチング回路5602_1〜5602_N(Nは自然
数)という複数の回路を有する。スイッチング回路5602_1〜5602_Nは、各々
、薄膜トランジスタ5603_1〜5603_k(kは自然数)という複数のトランジス
タを有する。薄膜トランジスタ5603_1〜5603_kが、Nチャネル型TFTであ
る例を説明する。
信号線駆動回路の接続関係について、スイッチング回路5602_1を例にして説明する
。薄膜トランジスタ5603_1〜5603_kの第1端子は、各々、配線5604_1
〜5604_kと接続される。薄膜トランジスタ5603_1〜5603_kの第2端子
は、各々、信号線S1〜Skと接続される。薄膜トランジスタ5603_1〜5603_
kのゲートは、配線5605_1と接続される。
シフトレジスタ5601は、配線5605_1〜5605_Nに順番にHレベル(H信号
、高電源電位レベル、ともいう)の信号を出力し、スイッチング回路5602_1〜56
02_Nを順番に選択する機能を有する。
スイッチング回路5602_1は、配線5604_1〜5604_kと信号線S1〜Sk
との導通状態(第1端子と第2端子との間の導通)に制御する機能、即ち配線5604_
1〜5604_kの電位を信号線S1〜Skに供給するか否かを制御する機能を有する。
このように、スイッチング回路5602_1は、セレクタとしての機能を有する。また薄
膜トランジスタ5603_1〜5603_kは、各々、配線5604_1〜5604_k
と信号線S1〜Skとの導通状態を制御する機能、即ち配線5604_1〜5604_k
の電位を信号線S1〜Skに供給する機能を有する。このように、薄膜トランジスタ56
03_1〜5603_kは、各々、スイッチとしての機能を有する。
なお、配線5604_1〜5604_kには、各々、ビデオ信号用データ(DATA)が
入力される。ビデオ信号用データ(DATA)は、画像情報又は画像信号に応じたアナロ
グ信号である場合が多い。
次に、図15(A)の信号線駆動回路の動作について、図15(B)のタイミングチャー
トを参照して説明する。図15(B)には、信号Sout_1〜Sout_N、及び信号
Vdata_1〜Vdata_kの一例を示す。信号Sout_1〜Sout_Nは、各
々、シフトレジスタ5601の出力信号の一例であり、信号Vdata_1〜Vdata
_kは、各々、配線5604_1〜5604_kに入力される信号の一例である。なお、
信号線駆動回路の1動作期間は、表示装置における1ゲート選択期間に対応する。1ゲー
ト選択期間は、一例として、期間T1〜期間TNに分割される。期間T1〜TNは、各々
、選択された行に属する画素にビデオ信号用データ(DATA)を書き込むための期間で
ある。
なお、本実施の形態の図面等において示す各構成の、信号波形のなまり等は、明瞭化のた
めに誇張して表記している場合がある。よって、必ずしもそのスケールに限定されないも
のであることを付記する。
期間T1〜期間TNにおいて、シフトレジスタ5601は、Hレベルの信号を配線560
5_1〜5605_Nに順番に出力する。例えば、期間T1において、シフトレジスタ5
601は、ハイレベルの信号を配線5605_1に出力する。すると、薄膜トランジスタ
5603_1〜5603_kはオンになるので、配線5604_1〜5604_kと、信
号線S1〜Skとが導通状態になる。このとき、配線5604_1〜5604_kには、
Data(S1)〜Data(Sk)が入力される。Data(S1)〜Data(Sk
)は、各々、薄膜トランジスタ5603_1〜5603_kを介して、選択される行に属
する画素のうち、1列目〜k列目の画素に書き込まれる。こうして、期間T1〜TNにお
いて、選択された行に属する画素に、k列ずつ順番にビデオ信号用データ(DATA)が
書き込まれる。
以上のように、ビデオ信号用データ(DATA)が複数の列ずつ画素に書き込まれること
によって、ビデオ信号用データ(DATA)の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画
素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き
込み不足を防止することができる。
なお、シフトレジスタ5601及びスイッチング回路5602としては、実施の形態1、
2、5、6に示す薄膜トランジスタで構成される回路を用いることが可能である。この場
合、シフトレジスタ5601が有する全てのトランジスタの極性をNチャネル型、又はP
チャネル型のいずれかの極性のみで構成することができる。
走査線駆動回路及び/または信号線駆動回路の一部に用いるシフトレジスタの一形態につ
いて図16及び図17を用いて説明する。
走査線駆動回路は、シフトレジスタを有している。また場合によってはレベルシフタやバ
ッファなどを有していても良い。走査線駆動回路において、シフトレジスタにクロック信
号(CLK)及びスタートパルス信号(SP)が入力されることによって、選択信号が生
成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給
される。走査線には、1ライン分の画素のトランジスタのゲート電極が接続されている。
そして、1ライン分の画素のトランジスタを一斉にONにしなくてはならないので、バッ
ファは大きな電流を流すことが可能なものが用いられる。
走査線駆動回路、信号線駆動回路のシフトレジスタについて、図16及び図17を参照し
て説明する。シフトレジスタは、第1のパルス出力回路10_1乃至第Nのパルス出力回
路10_N(Nは3以上の自然数)を有している(図16(A)参照)。図16(A)に
示すシフトレジスタの第1のパルス出力回路10_1乃至第Nのパルス出力回路10_N
には、第1の配線11より第1のクロック信号CK1、第2の配線12より第2のクロッ
ク信号CK2、第3の配線13より第3のクロック信号CK3、第4の配線14より第4
のクロック信号CK4が供給される。また第1のパルス出力回路10_1では、第5の配
線15からのスタートパルスSP1(第1のスタートパルス)が入力される。また2段目
以降の第nのパルス出力回路10_n(nは、2以上N以下の自然数)では、一段前段の
パルス出力回路からの信号(前段信号OUT(n−1)という)が入力される。また第1
のパルス出力回路10_1では、2段後段の第3のパルス出力回路10_3からの信号が
入力される。同様に、または2段目以降の第nのパルス出力回路10_nでは、2段後段
の第(n+2)のパルス出力回路10_(n+2)からの信号(後段信号OUT(n+2
)という)が入力される。従って、また各段のパルス出力回路からは、後段及び/または
二つ前段のパルス出力回路に入力するための第1の出力信号(OUT(1)(SR)〜O
UT(N)(SR))及び別の回路等に入力される第2の出力信号(OUT(1)〜OU
T(N))が出力される。なお、図16(A)に示すように、シフトレジスタの最終段の
2つの段には、後段信号OUT(n+2)が入力されないため、一例としては、別途第2
のスタートパルスSP2、第3のスタートパルスSP3をそれぞれ入力する構成とすれば
よい。
なお、クロック信号(CK)は、一定の間隔でHレベルとLレベル(L信号、低電源電位
レベル、ともいう)を繰り返す信号である。ここで、第1のクロック信号(CK1)〜第
4のクロック信号(CK4)は、順に1/4周期分遅延している。本実施の形態では、第
1のクロック信号(CK1)〜第4のクロック信号(CK4)を利用して、パルス出力回
路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、GCK
、SCKということもあるが、ここではCKとして説明を行う
第1の入力端子21、第2の入力端子22及び第3の入力端子23は、第1の配線11
〜第4の配線14のいずれかと電気的に接続されている。例えば、図16(A)において
、第1のパルス出力回路10_1は、第1の入力端子21が第1の配線11と電気的に接
続され、第2の入力端子22が第2の配線12と電気的に接続され、第3の入力端子23
が第3の配線13と電気的に接続されている。また、第2のパルス出力回路10_2は、
第1の入力端子21が第2の配線12と電気的に接続され、第2の入力端子22が第3の
配線13と電気的に接続され、第3の入力端子23が第4の配線14と電気的に接続され
ている。
第1のパルス出力回路10_1〜第Nのパルス出力回路10_Nの各々は、第1の入力端
子21、第2の入力端子22、第3の入力端子23、第4の入力端子24、第5の入力端
子25、第1の出力端子26、第2の出力端子27を有しているとする(図16(B)参
照)。第1のパルス出力回路10_1において、第1の入力端子21に第1のクロック信
号CK1が入力され、第2の入力端子22に第2のクロック信号CK2が入力され、第3
の入力端子23に第3のクロック信号CK3が入力され、第4の入力端子24にスタート
パルスが入力され、第5の入力端子25に後段信号OUT(3)が入力され、第1の出力
端子26より第1の出力信号OUT(1)(SR)が出力され、第2の出力端子27より
第2の出力信号OUT(1)が出力されていることとなる。
なお第1のパルス出力回路10_1〜第Nのパルス出力回路10_Nは、3端子の薄膜ト
ランジスタ(TFT:Thin Film Transistorともいう)の他に、上
記実施の形態で説明した4端子の薄膜トランジスタを用いることができる。図16(C)
に上記実施の形態で説明した4端子の薄膜トランジスタ28のシンボルについて示す。図
16(C)に示す薄膜トランジスタ28のシンボルは、上記実施の形態1、2、5、6の
いずれか一で説明した4端子の薄膜トランジスタを意味し、図面等で以下用いることとす
る。なお、本明細書において、薄膜トランジスタが半導体層を介して二つのゲート電極を
有する場合、半導体層より下方のゲート電極を下方のゲート電極、半導体層に対して上方
のゲート電極を上方のゲート電極とも呼ぶ。薄膜トランジスタ28は、下方のゲート電極
に入力される第1の制御信号G1及び上方のゲート電極に入力される第2の制御信号G2
によって、In端子とOut端子間の電気的な制御を行うことのできる素子である。
酸化物半導体を薄膜トランジスタのチャネル形成領域を含む半導体層に用いた場合、製造
工程により、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。その
ため、チャネル形成領域を含む半導体層に酸化物半導体を用いた薄膜トランジスタでは、
しきい値電圧の制御を行うことのできる構成が好適である。図16(C)に示す4端子の
薄膜トランジスタ28のしきい値電圧は、薄膜トランジスタ28のチャネル形成領域の上
下にゲート絶縁膜を介してゲート電極を設け、上方及び/または下方のゲート電極の電位
を制御することにより所望の値に制御することができる。
次に、図16(B)に示したパルス出力回路の具体的な回路構成の一例について、図16
(D)で説明する。
図16(D)に示した第1のパルス出力回路10_1は、第1のトランジスタ31〜第1
3のトランジスタ43を有している。また、上述した第1の入力端子21〜第5の入力端
子25、及び第1の出力端子26、第2の出力端子27に加え、第1の高電源電位VDD
が供給される電源線51、第2の高電源電位VCCが供給される電源線52、低電源電位
VSSが供給される電源線53から、第1のトランジスタ31〜第13のトランジスタ4
3に信号、または電源電位が供給される。ここで図16(D)における各電源線の電源電
位の大小関係は、第1の電源電位VDDは第2の電源電位VCC以上の電位とし、第2の
電源電位VCCは、第3の電源電位VSSより大きい電位とする。なお、第1のクロック
信号(CK1)〜第4のクロック信号(CK4)は、一定の間隔でHレベルとLレベルを
繰り返す信号であるが、HレベルのときVDD、LレベルのときVSSであるとする。な
お電源線51の電位VDDを、電源線52の電位VCCより高くすることにより、動作に
影響を与えることなく、トランジスタのゲート電極に印加される電位を低く抑えることが
でき、トランジスタのしきい値のシフトを低減し、劣化を抑制することができる。なお図
16(D)に図示するように、第1のトランジスタ31〜第13のトランジスタ43のう
ち、第1のトランジスタ31、第6のトランジスタ36乃至第9のトランジスタ39には
、図16(C)で示した4端子の薄膜トランジスタ28を用いることが好ましい。第1の
トランジスタ31、第6のトランジスタ36乃至第9のトランジスタ39の動作は、ソー
スまたはドレインとなる電極の一方が接続されたノードの電位を、ゲート電極の制御信号
によって切り替えることが求められるトランジスタであり、ゲート電極に入力される制御
信号に対する応答が速い(オン電流の立ち上がりが急峻)ことでよりパルス出力回路の誤
動作を低減することができるトランジスタである。そのため、図16(C)で示した4端
子の薄膜トランジスタ28を用いることによりしきい値電圧を制御することができ、誤動
作がより低減できるパルス出力回路とすることができる。なお図16(D)では第1の制
御信号G1及び第2の制御信号G2が同じ制御信号としたが、異なる制御信号が入力され
る構成としてもよい。
図16(D)において第1のトランジスタ31は、第1端子が電源線51に電気的に接
続され、第2端子が第9のトランジスタ39の第1端子に電気的に接続され、ゲート電極
(下方のゲート電極及び上方のゲート電極)が第4の入力端子24に電気的に接続されて
いる。第2のトランジスタ32は、第1端子が電源線53に電気的に接続され、第2端子
が第9のトランジスタ39の第1端子に電気的に接続され、ゲート電極が第4のトランジ
スタ34のゲート電極に電気的に接続されている。第3のトランジスタ33は、第1端子
が第1の入力端子21に電気的に接続され、第2端子が第1の出力端子26に電気的に接
続されている。第4のトランジスタ34は、第1端子が電源線53に電気的に接続され、
第2端子が第1の出力端子26に電気的に接続されている。第5のトランジスタ35は、
第1端子が電源線53に電気的に接続され、第2端子が第2のトランジスタ32のゲート
電極及び第4のトランジスタ34のゲート電極に電気的に接続され、ゲート電極が第4の
入力端子24に電気的に接続されている。第6のトランジスタ36は、第1端子が電源線
52に電気的に接続され、第2端子が第2のトランジスタ32のゲート電極及び第4のト
ランジスタ34のゲート電極に電気的に接続され、ゲート電極(下方のゲート電極及び上
方のゲート電極)が第5の入力端子25に電気的に接続されている。第7のトランジスタ
37は、第1端子が電源線52に電気的に接続され、第2端子が第8のトランジスタ38
の第2端子に電気的に接続され、ゲート電極(下方のゲート電極及び上方のゲート電極)
が第3の入力端子23に電気的に接続されている。第8のトランジスタ38は、第1端子
が第2のトランジスタ32のゲート電極及び第4のトランジスタ34のゲート電極に電気
的に接続され、ゲート電極(下方のゲート電極及び上方のゲート電極)が第2の入力端子
22に電気的に接続されている。第9のトランジスタ39は、第1端子が第1のトランジ
スタ31の第2端子及び第2のトランジスタ32の第2端子に電気的に接続され、第2端
子が第3のトランジスタ33のゲート電極及び第10のトランジスタ40のゲート電極に
電気的に接続され、ゲート電極(下方のゲート電極及び上方のゲート電極)が電源線52
に電気的に接続されている。第10のトランジスタ40は、第1端子が第1の入力端子2
1に電気的に接続され、第2端子が第2の出力端子27に電気的に接続され、ゲート電極
が第9のトランジスタ39の第2端子に電気的に接続されている。第11のトランジスタ
41は、第1端子が電源線53に電気的に接続され、第2端子が第2の出力端子27に電
気的に接続され、ゲート電極が第2のトランジスタ32のゲート電極及び第4のトランジ
スタ34のゲート電極に電気的に接続されている。第12のトランジスタ42は、第1端
子が電源線53に電気的に接続され、第2端子が第2の出力端子27に電気的に接続され
、ゲート電極が第7のトランジスタ37のゲート電極(下方のゲート電極及び上方のゲー
ト電極)に電気的に接続されている。第13のトランジスタ43は、第1端子が電源線5
3に電気的に接続され、第2端子が第1の出力端子26に電気的に接続され、ゲート電極
が第7のトランジスタ37のゲート電極(下方のゲート電極及び上方のゲート電極)に電
気的に接続されている。
図16(D)において、第3のトランジスタ33のゲート電極、第10のトランジスタ
40のゲート電極、及び第9のトランジスタ39の第2端子の接続箇所をノードAとする
。また、第2のトランジスタ32のゲート電極、第4のトランジスタ34のゲート電極、
第5のトランジスタ35の第2端子、第6のトランジスタ36の第2端子、第8のトラン
ジスタ38の第1端子、及び第11のトランジスタ41のゲート電極の接続箇所をノード
Bとする。
図17(A)に、図16(D)で説明したパルス出力回路を第1のパルス出力回路10_
1に適用した場合に、第1の入力端子21乃至第5の入力端子25と第1の出力端子26
及び第2の出力端子27に入力または出力される信号を示している。
具体的には、第1の入力端子21に第1のクロック信号CK1が入力され、第2の入力端
子22に第2のクロック信号CK2が入力され、第3の入力端子23に第3のクロック信
号CK3が入力され、第4の入力端子24にスタートパルスが入力され、第5の入力端子
25に後段信号OUT(3)が入力され、第1の出力端子26より第1の出力信号OUT
(1)(SR)が出力され、第2の出力端子27より第2の出力信号OUT(1)が出力
される。
なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの
端子を有する素子である。また、ゲートと重畳した領域にチャネル領域が形成される半導
体を有しており、ゲートの電位を制御することでチャネル領域を介してドレインとソース
の間に流れる電流を制御することが出来る。ここで、ソースとドレインとは、薄膜トラン
ジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるか
を限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソー
スもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第1端
子、第2端子と表記する場合がある。
なお図16(D)、図17(A)において、ノードAを浮遊状態とすることによりブート
ストラップ動作を行うための、容量素子を別途設けても良い。またノードBの電位を保持
するため、一方の電極をノードBに電気的に接続した容量素子を別途設けてもよい。
ここで、図17(A)に示したパルス出力回路を複数具備するシフトレジスタのタイミン
グチャートについて図17(B)に示す。なおシフトレジスタが走査線駆動回路である場
合、図17(B)中の期間61は垂直帰線期間であり、期間62はゲート選択期間に相当
する。
なお、図17(A)に示すように、ゲートに第2の電源電位VCCが印加される第9のト
ランジスタ39を設けておくことにより、ブートストラップ動作の前後において、以下の
ような利点がある。
ゲート電極に第2の電位VCCが印加される第9のトランジスタ39がない場合、ブート
ストラップ動作によりノードAの電位が上昇すると、第1のトランジスタ31の第2端子
であるソースの電位が上昇していき、第1の電源電位VDDより大きくなる。そして、第
1のトランジスタ31のソースが第1端子側、即ち電源線51側に切り替わる。そのため
、第1のトランジスタ31においては、ゲートとソースの間、ゲートとドレインの間とも
に、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタの劣
化の要因となりうる。そこで、ゲート電極に第2の電源電位VCCが印加される第9のト
ランジスタ39を設けておくことにより、ブートストラップ動作によりノードAの電位は
上昇するものの、第1のトランジスタ31の第2端子の電位の上昇を生じないようにする
ことができる。つまり、第9のトランジスタ39を設けることにより、第1のトランジス
タ31のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることができ
る。よって、本実施の形態の回路構成とすることにより、第1のトランジスタ31のゲー
トとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる第1
のトランジスタ31の劣化を抑制することができる。
なお、第9のトランジスタ39を設ける箇所については、第1のトランジスタ31の第2
端子と第3のトランジスタ33のゲートとの間に第1端子と第2端子を介して接続される
ように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシ
フトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第9のトラン
ジスタ39を省略してもよく、トランジスタ数を削減することが利点である。
なお第1のトランジスタ31乃至第13のトランジスタ43の半導体層として、酸化物半
導体を用いることにより、薄膜トランジスタのオフ電流を低減すると共に、オン電流及び
電界効果移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため
、回路内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタ、ア
モルファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されること
によるトランジスタの劣化の程度が小さい。そのため、第2の電源電位VCCを供給する
電源線に、第1の電源電位VDDを供給しても同様の動作が得られ、且つ回路間を引き回
す電源線の数を低減することができるため、回路の小型化を図ることが出来る。
なお、第7のトランジスタ37のゲート電極(下方のゲート電極及び上方のゲート電極)
に第3の入力端子23によって供給されるクロック信号、第8のトランジスタ38のゲー
ト電極(下方のゲート電極及び上方のゲート電極)に第2の入力端子22によって供給さ
れるクロック信号は、第7のトランジスタ37のゲート電極(下方のゲート電極及び上方
のゲート電極)に第2の入力端子22によって供給されるクロック信号、第8のトランジ
スタ38ゲート電極(下方のゲート電極及び上方のゲート電極)に第3の入力端子23に
よって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏す
る。この時、図17(A)に示すシフトレジスタにおいて、第7のトランジスタ37及び
第8のトランジスタ38が共にオンの状態から、第7のトランジスタ37がオフ、第8の
トランジスタ38がオンの状態、次いで第7のトランジスタ37がオフ、第8のトランジ
スタ38がオフの状態とすることによって、第2の入力端子22及び第3の入力端子23
の電位が低下することで生じる、ノードBの電位の低下が第7のトランジスタ37のゲー
ト電極の電位の低下、及び第8のトランジスタ38のゲート電極の電位の低下に起因して
2回生じることとなる。一方、第7のトランジスタ37及び第8のトランジスタ38が共
にオンの状態から、第7のトランジスタ37がオン、第8のトランジスタ38がオフの状
態、次いで、第7のトランジスタ37がオフ、第8のトランジスタ38がオフの状態とす
ることによって、第2の入力端子22及び第3の入力端子23の電位が低下することで生
じるノードBの電位の低下を、第8のトランジスタ38のゲート電極の電位の低下による
一回に低減することができる。そのため、第7のトランジスタ37のゲート電極(下方の
ゲート電極及び上方のゲート電極)に第3の入力端子23からクロック信号が供給され、
第8のトランジスタ38のゲート電極(下方のゲート電極及び上方のゲート電極)に第2
の入力端子22からクロック信号が供給される結線関係とすることが好適である。なぜな
ら、ノードBの電位の変動回数が低減され、またノイズを低減することが出来るからであ
る。
このように、第1の出力端子26及び第2の出力端子27の電位をLレベルに保持する
期間に、ノードBに定期的にHレベルの信号が供給される構成とすることにより、パルス
出力回路の誤動作を抑制することができる。
(実施の形態9)
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表
示機能を有する半導体装置(表示装置ともいう)を作製することができる。また、薄膜ト
ランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システム
オンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子(液晶表示素子ともいう)、発光
素子(発光表示素子ともいう)を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electr
o Luminescence)素子、有機EL素子等が含まれる。また、電子インクな
ど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むIC等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する
過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は
、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的に
は、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜
を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、
あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源(照明装置含む)を指す。また、コネクター、例えばFPC(Flexible pr
inted circuit)もしくはTAB(Tape Automated Bon
ding)テープもしくはTCP(Tape Carrier Package)が取り
付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュ
ール、または表示素子にCOG(Chip On Glass)方式によりIC(集積回
路)が直接実装されたモジュールも全て表示装置に含むものとする。
半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図10を用いて
説明する。図10(A1)(A2)は、薄膜トランジスタ4010、4011、及び液晶
素子4013を、第1の基板4001と第2の基板4006との間にシール材4005に
よって封止した、パネルの平面図であり、図10(B)は、図10(A1)(A2)のM
−Nにおける断面図に相当する。
第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲む
ようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回
路4004の上に第2の基板4006が設けられている。よって画素部4002と、走査
線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006
とによって、液晶層4008と共に封止されている。また第1の基板4001上のシール
材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路4003が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG方法、
ワイヤボンディング方法、或いはTAB方法などを用いることができる。図10(A1)
は、COG方法により信号線駆動回路4003を実装する例であり、図10(A2)は、
TAB方法により信号線駆動回路4003を実装する例である。
また第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は、
薄膜トランジスタを複数有しており、図10(B)では、画素部4002に含まれる薄膜
トランジスタ4010と、走査線駆動回路4004に含まれる薄膜トランジスタ4011
とを例示している。薄膜トランジスタ4010、4011上には絶縁層4041a、40
41b、4042a、4042b、4020、4021が設けられている。
薄膜トランジスタ4010、4011は、実施の形態1、2、5、6で示した酸化物半導
体層を含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路用の薄膜ト
ランジスタ4011としては、実施の形態1、2、5、6で示した薄膜トランジスタ26
0、270、画素用の薄膜トランジスタ4010としては、薄膜トランジスタ420、4
48、220、280、290を用いることができる。本実施の形態において、薄膜トラ
ンジスタ4010、4011はnチャネル型薄膜トランジスタである。
絶縁層4021上において、駆動回路用の薄膜トランジスタ4011の酸化物半導体層の
チャネル形成領域と重なる位置に導電層4040が設けられている。導電層4040を酸
化物半導体層のチャネル形成領域と重なる位置に設けることによって、BT試験前後にお
ける薄膜トランジスタ4011のしきい値電圧の変化量を低減することができる。また、
導電層4040は、電位が薄膜トランジスタ4011のゲート電極層と同じでもよいし、
異なっていても良く、第2のゲート電極層として機能させることもできる。また、導電層
4040の電位がGND、0V、或いはフローティング状態であってもよい。
また、液晶素子4013が有する画素電極層4030は、薄膜トランジスタ4010と電
気的に接続されている。そして液晶素子4013の対向電極層4031は第2の基板40
06上に形成されている。画素電極層4030と対向電極層4031と液晶層4008と
が重なっている部分が、液晶素子4013に相当する。なお、画素電極層4030、対向
電極層4031はそれぞれ配向膜として機能する絶縁層4032、4033が設けられ、
絶縁層4032、4033を介して液晶層4008を挟持している。
なお、第1の基板4001、第2の基板4006としては、透光性基板を用いることがで
き、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては
、FRP(Fiberglass−Reinforced Plastics)板、PV
F(ポリビニルフルオライド)フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。
また4035は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層4030と対向電極層4031との間の距離(セルギャップ)を制御するため
に設けられている。なお球状のスペーサを用いていても良い。また、対向電極層4031
は、薄膜トランジスタ4010と同一基板上に設けられる共通電位線と電気的に接続され
る。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層40
31と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材40
05に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために5重量%以上のカイラル剤を混合させた液晶組成物を用いて液晶層4008に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec
以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
なお透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。
また、液晶表示装置では、基板の外側(視認側)に偏光板を設け、内側に着色層(カラー
フィルタ)、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側
に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板
及び着色層の材料や作製工程条件によって適宜設定すればよい。また、表示部以外にブラ
ックマトリクスとして機能する遮光膜を設けてもよい。
薄膜トランジスタ4011は、チャネル保護層として機能する絶縁層4041aと、酸化
物半導体層の積層の周縁部(側面を含む)を覆う絶縁層4041bとが形成されている。
同様に薄膜トランジスタ4010は、チャネル保護層として機能する絶縁層4042aと
、酸化物半導体層の積層の周縁部(側面を含む)を覆う絶縁層4042bとが形成されて
いる。
酸化物半導体層の積層の周縁部(側面を含む)を覆う酸化物絶縁層である絶縁層4041
b、4042bは、ゲート電極層と、その上方または周辺に形成される配線層(ソース配
線層や容量配線層など)との距離を大きくし、寄生容量の低減を図ることができる。絶縁
層4041a、4041b、4042a、4042bは実施の形態1で示した酸化物絶縁
層426a、426bと同様な材料及び方法で形成すればよい。また、薄膜トランジスタ
の表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層4021で覆う構成となっ
ている。ここでは、絶縁層4041a、4041b、4042a、4042bとして、実
施の形態1を用いてスパッタ法により酸化珪素膜を形成する。
また、絶縁層4041a、4041b、4042a、4042b上に絶縁層4020が形
成されている。絶縁層4020は実施の形態1で示した保護絶縁層403と同様な材料及
び方法で形成すればよい。ここでは、絶縁層4020として、RFスパッタ法により窒化
珪素膜を形成する。
また、平坦化絶縁膜として絶縁層4021を形成する。絶縁層4021としては、実施の
形態1で示した平坦化絶縁層404と同様な材料及び方法で形成すればよく、ポリイミド
、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料
を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)、シ
ロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いること
ができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層40
21を形成してもよい。
本実施の形態では、画素部の複数の薄膜トランジスタをまとめて窒化物絶縁膜で囲む構成
としてもよい。絶縁層4020とゲート絶縁層とに窒化物絶縁膜を用いて、図10に示す
ように少なくともアクティブマトリクス基板の画素部の周縁を囲むように絶縁層4020
とゲート絶縁層とが接する領域を設ける構成とすればよい。このような構成により、外部
からの水分の侵入を防ぐことができる。また、半導体装置、例えば表示装置としてデバイ
スが完成した後にも長期的に、外部からの水分の侵入を防ぐことができデバイスの長期信
頼性を向上することができる。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたSi−O−S
i結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアルキ
ル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
絶縁層4021の形成法は、特に限定されず、その材料に応じて、スパッタ法、SOG法
、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン
印刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層4021の焼成工程と半導体層のアニールを
兼ねることで効率よく半導体装置を作製することが可能となる。
画素電極層4030、対向電極層4031は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
また、画素電極層4030、対向電極層4031として、導電性高分子(導電性ポリマー
ともいう)を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が10000Ω/□以下、波長550nmにおける透光率
が70%以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が0.1Ω・cm以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの2種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路4003と、走査線駆動回路4004または画素部4
002に与えられる各種信号及び電位は、FPC4018から供給されている。
接続端子電極4015が、液晶素子4013が有する画素電極層4030と同じ導電膜か
ら形成され、端子電極4016は、薄膜トランジスタ4010、4011のソース電極層
及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極4015は、FPC4018が有する端子と、異方性導電膜4019を介し
て電気的に接続されている。
また図10においては、信号線駆動回路4003を別途形成し、第1の基板4001に実
装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実
装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して
実装しても良い。
図19は、本明細書に開示する作製方法により作製されるTFT基板2600を用いて半
導体装置として液晶表示モジュールを構成する一例を示している。
図19は液晶表示モジュールの一例であり、TFT基板2600と対向基板2601がシ
ール材2602により固着され、その間にTFT等を含む画素部2603、液晶層を含む
表示素子2604、着色層2605が設けられ表示領域を形成している。着色層2605
はカラー表示を行う場合に必要であり、RGB方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。TFT基板2600と対向基板2601の
外側には偏光板2606、偏光板2607、拡散板2613が配設されている。光源は冷
陰極管2610と反射板2611により構成され、回路基板2612は、フレキシブル配
線基板2609によりTFT基板2600の配線回路部2608と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
液晶表示モジュールには、TN(Twisted Nematic)モード、IPS(I
n−Plane−Switching)モード、FFS(Fringe Field S
witching)モード、MVA(Multi−domain Vertical A
lignment)モード、PVA(Patterned Vertical Alig
nment)モード、ASM(Axially Symmetric aligned
Micro−cell)モード、OCB(Optical Compensated B
irefringence)モード、FLC(Ferroelectric Liqui
d Crystal)モード、AFLC(AntiFerroelectric Liq
uid Crystal)モードなどを用いることができる。
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができ
る。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
(実施の形態10)
半導体装置の一形態として電子ペーパーの例を示す。
スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパ
ーに用いてもよい。電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)も呼ば
れており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とする
ことが可能という利点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒
子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を
含む)とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態1、2、5、6の
薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる。
なお、マイクロカプセル中の第1の粒子および第2の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
図18は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体
装置に用いられる薄膜トランジスタ581としては、実施の形態1で示す薄膜トランジス
タと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また
、実施の形態2、5、6で示す薄膜トランジスタも本実施の薄膜トランジスタ581とし
て適用することもできる。
図18の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
基板580上に形成された薄膜トランジスタ581はボトムゲート構造の薄膜トランジス
タであり、半導体層と接する絶縁膜583に覆われている。薄膜トランジスタ581のソ
ース電極層又はドレイン電極層によって第1の電極層587と、絶縁層585に形成する
開口で接しており電気的に接続している。第1の電極層587と基板596上に形成され
た第2の電極層588との間には、黒色領域590a及び白色領域590bを有し、周り
に液体で満たされているキャビティ594を含む球形粒子589が設けられており、球形
粒子589の周囲は樹脂等の充填材595で充填されている。第1の電極層587が画素
電極に相当し、第2の電極層588が共通電極に相当する。第2の電極層588は、薄膜
トランジスタ581と同一基板上に設けられる共通電位線と電気的に接続される。共通接
続部を用いて、一対の基板間に配置される導電性粒子を介して第2の電極層588と共通
電位線とを電気的に接続することができる。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径10μm〜20
0μm程度のマイクロカプセルを用いる。第1の電極層と第2の電極層との間に設けられ
るマイクロカプセルは、第1の電極層と第2の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
あるため、電波発信源から表示機能付き半導体装置(単に表示装置、又は表示装置を具備
する半導体装置ともいう)を遠ざけた場合であっても、表示された像を保存しておくこと
が可能となる。
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
(実施の形態11)
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここで
はエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセン
スを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって
区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。
有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分
類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明す
る。
図12は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示
す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層をチャネル形成領域に用いるnチャネル型のトランジスタを1つの画素
に2つ用いる例を示す。
画素6400は、スイッチング用トランジスタ6401、発光素子駆動用トランジスタ6
402、発光素子6404及び容量素子6403を有している。スイッチング用トランジ
スタ6401はゲートが走査線6406に接続され、第1電極(ソース電極及びドレイン
電極の一方)が信号線6405に接続され、第2電極(ソース電極及びドレイン電極の他
方)が発光素子駆動用トランジスタ6402のゲートに接続されている。発光素子駆動用
トランジスタ6402は、ゲートが容量素子6403を介して電源線6407に接続され
、第1電極が電源線6407に接続され、第2電極が発光素子6404の第1電極(画素
電極)に接続されている。発光素子6404の第2電極は共通電極6408に相当する。
共通電極6408は、同一基板上に形成される共通電位線と電気的に接続される。
なお、発光素子6404の第2電極(共通電極6408)には低電源電位が設定されてい
る。なお、低電源電位とは、電源線6407に設定される高電源電位を基準にして低電源
電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子6404に印加
して、発光素子6404に電流を流して発光素子6404を発光させるため、高電源電位
と低電源電位との電位差が発光素子6404の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
なお、容量素子6403は発光素子駆動用トランジスタ6402のゲート容量を代用して
省略することも可能である。発光素子駆動用トランジスタ6402のゲート容量について
は、チャネル領域とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、発光素子駆動用トランジスタ6402のゲー
トには、発光素子駆動用トランジスタ6402が十分にオンするか、オフするかの二つの
状態となるようなビデオ信号を入力する。つまり、発光素子駆動用トランジスタ6402
は線形領域で動作させる。発光素子駆動用トランジスタ6402は線形領域で動作させる
ため、電源線6407の電圧よりも高い電圧を発光素子駆動用トランジスタ6402のゲ
ートにかける。なお、信号線6405には、(電源線電圧+発光素子駆動用トランジスタ
6402のVth)以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図12と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、発光素子駆動用トランジスタ6402のゲートに発光素子
6404の順方向電圧+発光素子駆動用トランジスタ6402のVth以上の電圧をかけ
る。発光素子6404の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少
なくとも順方向しきい値電圧を含む。なお、発光素子駆動用トランジスタ6402が飽和
領域で動作するようなビデオ信号を入力することで、発光素子6404に電流を流すこと
ができる。発光素子駆動用トランジスタ6402を飽和領域で動作させるため、電源線6
407の電位は、発光素子駆動用トランジスタ6402のゲート電位よりも高くする。ビ
デオ信号をアナログとすることで、発光素子6404にビデオ信号に応じた電流を流し、
アナログ階調駆動を行うことができる。
なお、図12に示す画素構成は、これに限定されない。例えば、図12に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図13を用いて説明する。ここでは、発光素子駆動用T
FTがn型の場合を例に挙げて、画素の断面構造について説明する。図13(A)(B)
(C)の半導体装置に用いられる発光素子駆動用TFTであるTFT7001、7011
、7021は、実施の形態1で示す画素に配置される薄膜トランジスタと同様に作製でき
、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また、実施の形態2、5
、6で示す画素に配置される薄膜トランジスタをTFT7001、7011、7021と
して適用することもできる。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発
光素子にも適用することができる。
上面射出構造の発光素子について図13(A)を用いて説明する。
図13(A)に、発光素子駆動用TFTであるTFT7001がn型で、発光素子700
2から発せられる光が陽極7005側に抜ける場合の、画素の断面図を示す。図13(A
)では、発光素子7002の陰極7003と発光素子駆動用TFTであるTFT7001
が電気的に接続されており、陰極7003上に発光層7004、陽極7005が順に積層
されている。陰極7003は仕事関数が小さく、なおかつ光を反射する導電膜であれば様
々の材料を用いることができる。例えば、Ca、Al、MgAg、AlLi等が望ましい
。そして発光層7004は、単数の層で構成されていても、複数の層が積層されるように
構成されていてもどちらでも良い。複数の層で構成されている場合、陰極7003上に電
子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれ
らの層を全て設ける必要はない。陽極7005は光を透過する透光性を有する導電性材料
を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを
含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むイン
ジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、インジウム亜鉛酸化物
、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いて
も良い。
また、陰極7003と隣り合う画素の陰極7008の間に、それぞれの端部を覆って隔壁
7009を設ける。隔壁7009は、ポリイミド、アクリル、ポリアミド、エポキシ等の
有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁7009は、
特に感光性の樹脂材料を用い、隔壁7009の側面が連続した曲率を持って形成される傾
斜面となるように形成することが好ましい。隔壁7009として感光性の樹脂材料を用い
る場合、レジストマスクを形成する工程を省略することができる。
陰極7003及び陽極7005で発光層7004を挟んでいる領域が発光素子7002に
相当する。図13(A)に示した画素の場合、発光素子7002から発せられる光は、矢
印で示すように陽極7005側に射出する。
次に、下面射出構造の発光素子について図13(B)を用いて説明する。発光素子駆動用
TFT7011がn型で、発光素子7012から発せられる光が陰極7013側に射出す
る場合の、画素の断面図を示す。図13(B)では、発光素子駆動用TFT7011と電
気的に接続された透光性を有する導電膜7017上に、発光素子7012の陰極7013
が成膜されており、陰極7013上に発光層7014、陽極7015が順に積層されてい
る。なお、陽極7015が透光性を有する場合、陽極上を覆うように、光を反射または遮
蔽するための遮蔽膜7016が成膜されていてもよい。陰極7013は、図13(A)の
場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。
ただしその膜厚は、光を透過する程度(好ましくは、5nm〜30nm程度)とする。例
えば20nmの膜厚を有するアルミニウム膜を、陰極7013として用いることができる
。そして発光層7014は、図13(A)と同様に、単数の層で構成されていても、複数
の層が積層されるように構成されていてもどちらでも良い。陽極7015は光を透過する
必要はないが、図13(A)と同様に、透光性を有する導電性材料を用いて形成すること
ができる。そして遮蔽膜7016は、例えば光を反射する金属等を用いることができるが
、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
また、導電膜7017と隣り合う画素の導電膜7018の間に、それぞれの端部を覆って
隔壁7019を設ける。隔壁7019は、ポリイミド、アクリル、ポリアミド、エポキシ
等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁7019
は、特に感光性の樹脂材料を用い、隔壁7019の側面が連続した曲率を持って形成され
る傾斜面となるように形成することが好ましい。隔壁7019として感光性の樹脂材料を
用いる場合、レジストマスクを形成する工程を省略することができる。
陰極7013及び陽極7015で、発光層7014を挟んでいる領域が発光素子7012
に相当する。図13(B)に示した画素の場合、発光素子7012から発せられる光は、
矢印で示すように陰極7013側に射出する。
次に、両面射出構造の発光素子について、図13(C)を用いて説明する。図13(C)
では、発光素子駆動用TFT7021と電気的に接続された透光性を有する導電膜702
7上に、発光素子7022の陰極7023が成膜されており、陰極7023上に発光層7
024、陽極7025が順に積層されている。陰極7023は、図13(A)の場合と同
様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしそ
の膜厚は、光を透過する程度とする。例えば20nmの膜厚を有するAlを、陰極702
3として用いることができる。そして発光層7024は、図13(A)と同様に、単数の
層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
陽極7025は、図13(A)と同様に、光を透過する透光性を有する導電性材料を用い
て形成することができる。
また、導電膜7027と隣り合う画素の導電膜7028の間に、それぞれの端部を覆って
隔壁7029を設ける。隔壁7029は、ポリイミド、アクリル、ポリアミド、エポキシ
等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁7029
は、特に感光性の樹脂材料を用い、隔壁7029の側面が連続した曲率を持って形成され
る傾斜面となるように形成することが好ましい。隔壁7029として感光性の樹脂材料を
用いる場合、レジストマスクを形成する工程を省略することができる。
陰極7023と、発光層7024と、陽極7025とが重なっている部分が発光素子70
22に相当する。図13(C)に示した画素の場合、発光素子7022から発せられる光
は、矢印で示すように陽極7025側と陰極7023側の両方に射出する。
なお、ここでは、発光素子として有機EL素子について述べたが、発光素子として無機E
L素子を設けることも可能である。
なお、発光素子の駆動を制御する薄膜トランジスタ(発光素子駆動用TFT)と発光素子
が電気的に接続されている例を示したが、発光素子駆動用TFTと発光素子との間に電流
制御用TFTが接続されている構成であってもよい。
なお半導体装置は、図13に示した構成に限定されるものではなく、本明細書に開示する
技術的思想に基づく各種の変形が可能である。
次に、半導体装置の一形態に相当する発光表示パネル(発光パネルともいう)の外観及び
断面について、図11を用いて説明する。図11(A)は、第1の基板上に形成された薄
膜トランジスタ及び発光素子を、第2の基板との間にシール材によって封止した、パネル
の平面図であり、図11(B)は、図11(A)のH−Iにおける断面図に相当する。
第1の基板4501上に設けられた画素部4502、信号線駆動回路4503a、450
3b、及び走査線駆動回路4504a、4504bを囲むようにして、シール材4505
が設けられている。また画素部4502、信号線駆動回路4503a、4503b、及び
走査線駆動回路4504a、4504bの上に第2の基板4506が設けられている。よ
って画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路45
04a、4504bは、第1の基板4501とシール材4505と第2の基板4506と
によって、充填材4507と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィル
ム等)やカバー材でパッケージング(封入)することが好ましい。
また第1の基板4501上に設けられた画素部4502、信号線駆動回路4503a、4
503b、及び走査線駆動回路4504a、4504bは、薄膜トランジスタを複数有し
ており、図11(B)では、画素部4502に含まれる薄膜トランジスタ4510と、信
号線駆動回路4503aに含まれる薄膜トランジスタ4509とを例示している。
薄膜トランジスタ4509、4510は、実施の形態1、2、5、6で示した酸化物半導
体層を含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路に配置され
る薄膜トランジスタ4509としては、実施の形態1、2、5、6で示した薄膜トランジ
スタ260、270、画素に配置される薄膜トランジスタ4510としては、薄膜トラン
ジスタ420、448、220、280、290を用いることができる。本実施の形態に
おいて、薄膜トランジスタ4509、4510はnチャネル型薄膜トランジスタである。
絶縁層4544上において駆動回路用の薄膜トランジスタ4509の酸化物半導体層のチ
ャネル形成領域と重なる位置に導電層4540が設けられている。導電層4540を酸化
物半導体層のチャネル形成領域と重なる位置に設けることによって、BT試験前後におけ
る薄膜トランジスタ4509のしきい値電圧の変化量を低減することができる。また、導
電層4540は、電位が薄膜トランジスタ4509のゲート電極層と同じでもよいし、異
なっていても良く、第2のゲート電極層として機能させることもできる。また、導電層4
540の電位がGND、0V、或いはフローティング状態であってもよい。
薄膜トランジスタ4509上には、チャネル保護層として機能する絶縁層4541aと、
酸化物半導体層の周縁部(側面を含む)を覆う絶縁層4541bとが形成されている。同
様に薄膜トランジスタ4510は、チャネル保護層として機能する絶縁層4542aと、
酸化物半導体層の周縁部(側面を含む)を覆う絶縁層4542bとが形成されている。
酸化物半導体層の周縁部(側面を含む)を覆う酸化物絶縁層である絶縁層4541b、4
542bは、ゲート電極層と、その上方または周辺に形成される配線層(ソース配線層や
容量配線層など)との距離を大きくし、寄生容量の低減を図ることができる。絶縁層45
41a、4541b、4542a、4542bは実施の形態1で示した酸化物絶縁層42
6a、426bと同様な材料及び方法で形成すればよい。また、薄膜トランジスタの表面
凹凸を低減するため平坦化絶縁膜として機能する絶縁層4543で覆う構成となっている
。ここでは、絶縁層4541a、4541b、4542a、4542bとして、実施の形
態1を用いてスパッタ法により酸化珪素膜を形成する。
また、絶縁層4541a、4541b、4542a、4542b上に絶縁層4543が形
成されている。絶縁層4543は実施の形態1で示した保護絶縁層403と同様な材料及
び方法で形成すればよい。ここでは、絶縁層4543として、RFスパッタ法により窒化
珪素膜を形成する。
また、平坦化絶縁膜として絶縁層4544を形成する。絶縁層4544としては、実施の
形態1で示した平坦化絶縁層404と同様な材料及び方法で形成すればよい。ここでは、
絶縁層4544としてアクリルを用いる。
本実施の形態では、画素部の複数の薄膜トランジスタをまとめて窒化物絶縁膜で囲む構成
としてもよい。絶縁層4543とゲート絶縁層とに窒化物絶縁膜を用いて、図11に示す
ように少なくともアクティブマトリクス基板の画素部の周縁を囲むように絶縁層4543
とゲート絶縁層とが接する領域を設ける構成とすればよい。この製造プロセスでは、外部
からの水分の侵入を防ぐことができる。また、半導体装置、例えば表示装置としてデバイ
スが完成した後にも長期的に、外部からの水分の侵入を防ぐことができデバイスの長期信
頼性を向上することができる。
また4511は発光素子に相当し、発光素子4511が有する画素電極である第1の電極
層4517は、薄膜トランジスタ4510のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子4511の構成は、第1の電極層4517、電界発光層
4512、第2の電極層4513の積層構造であるが、示した構成に限定されない。発光
素子4511から取り出す光の方向などに合わせて、発光素子4511の構成は適宜変え
ることができる。
隔壁4520は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第1の電極層4517上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層4512は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子4511に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極層
4513及び隔壁4520上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、DLC膜等を形成することができる。
また、信号線駆動回路4503a、4503b、走査線駆動回路4504a、4504b
、または画素部4502に与えられる各種信号及び電位は、FPC4518a、4518
bから供給されている。
接続端子電極4515が、発光素子4511が有する第1の電極層4517と同じ導電膜
から形成され、端子電極4516は、薄膜トランジスタ4509、4510が有するソー
ス電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極4515は、FPC4518aが有する端子と、異方性導電膜4519を介
して電気的に接続されている。
発光素子4511からの光の取り出し方向に位置する第2の基板は透光性でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリル
フィルムのような透光性を有する材料を用いる。
また、充填材4507としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEV
A(エチレンビニルアセテート)を用いることができる。例えば充填材として窒素を用い
ればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板(楕円偏光板を含む)、
位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路4503a、4503b、及び走査線駆動回路4504a、4504bは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、図11の構成に限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置(表示パネル)を作製す
ることができる。
本実施の形態は、実施の形態1乃至4、及び6乃至8に記載した構成と適宜組み合わせて
実施することが可能である。
(実施の形態12)
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペー
パーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である
。例えば、電子ペーパーを用いて、電子書籍(電子ブック)、ポスター、電車などの乗り
物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる
。電子機器の一例を図20に示す。
図20は、電子書籍2700の一例を示している。例えば、電子書籍2700は、筐体2
701および筐体2703の2つの筐体で構成されている。筐体2701および筐体27
03は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行
うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる
筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み
込まれている。表示部2705および表示部2707は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部(図20では表示部2705)に文章を表示し、左側の表示部
(図20では表示部2707)に画像を表示することができる。
また、図20では、筐体2701に操作部などを備えた例を示している。例えば、筐体2
701において、電源2721、操作キー2723、スピーカ2725などを備えている
。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側
面に、外部接続用端子(イヤホン端子、USB端子、またはACアダプタおよびUSBケ
ーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成と
してもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成として
もよい。
また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
(実施の形態13)
本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用すること
ができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン
受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
図21(A)は、テレビジョン装置9600の一例を示している。テレビジョン装置96
00は、筐体9601に表示部9603が組み込まれている。表示部9603により、映
像を表示することが可能である。また、ここでは、スタンド9605により筐体9601
を支持した構成を示している。
テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモ
コン操作機9610により行うことができる。リモコン操作機9610が備える操作キー
9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示され
る映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機
9610から出力する情報を表示する表示部9607を設ける構成としてもよい。
なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向
(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
図21(B)は、デジタルフォトフレーム9700の一例を示している。例えば、デジタ
ルフォトフレーム9700は、筐体9701に表示部9703が組み込まれている。表示
部9703は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム9700は、操作部、外部接続用端子(USB端子、US
Bケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部9703に表示させることができる。
また、デジタルフォトフレーム9700は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図22(A)は携帯型遊技機であり、筐体9881と筐体9891の2つの筐体で構成さ
れており、連結部9893により、開閉可能に連結されている。筐体9881には表示部
9882が組み込まれ、筐体9891には表示部9883が組み込まれている。また、図
22(A)に示す携帯型遊技機は、その他、スピーカ部9884、記録媒体挿入部988
6、LEDランプ9890、入力手段(操作キー9885、接続端子9887、センサ9
888(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン9889)等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書
に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成
とすることができる。図22(A)に示す携帯型遊技機は、記録媒体に記録されているプ
ログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信
を行って情報を共有する機能を有する。なお、図22(A)に示す携帯型遊技機が有する
機能はこれに限定されず、様々な機能を有することができる。
図22(B)は大型遊技機であるスロットマシン9900の一例を示している。スロット
マシン9900は、筐体9901に表示部9903が組み込まれている。また、スロット
マシン9900は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン9900の構成は上述の
ものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく
、その他付属設備が適宜設けられた構成とすることができる。
図23(A)は携帯型のコンピュータの一例を示す斜視図である。
図23(A)の携帯型のコンピュータは、上部筐体9301と下部筐体9302とを接続
するヒンジユニットを閉状態として表示部9303を有する上部筐体9301と、キーボ
ード9304を有する下部筐体9302とを重ねた状態とすることができ、持ち運ぶこと
が便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態
として、表示部9303を見て入力操作を行うことができる。
また、下部筐体9302はキーボード9304の他に入力操作を行うポインティングデバ
イス9306を有する。また、表示部9303をタッチ入力パネルとすれば、表示部の一
部に触れることで入力操作を行うこともできる。また、下部筐体9302はCPUやハー
ドディスク等の演算機能部を有している。また、下部筐体9302は他の機器、例えばU
SBの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート9305を有して
いる。
上部筐体9301には更に上部筐体9301内部にスライドさせて収納可能な表示部93
07を有しており、広い表示画面を実現することができる。また、収納可能な表示部93
07の画面の向きを使用者は調節できる。また、収納可能な表示部9307をタッチ入力
パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
表示部9303または収納可能な表示部9307は、液晶表示パネル、有機発光素子また
は無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
また、図23(A)の携帯型のコンピュータは、受信機などを備えた構成として、テレビ
放送を受信して映像を表示部に表示することができる。また、上部筐体9301と下部筐
体9302とを接続するヒンジユニットを閉状態としたまま、表示部9307をスライド
させて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる
。この場合には、ヒンジユニットを開状態として表示部9303を表示させず、さらにテ
レビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることがで
き、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
また、図23(B)は、腕時計のように使用者の腕に装着可能な形態を有している携帯電
話の一例を示す斜視図である。
この携帯電話は、少なくとも電話機能を有する通信装置及びバッテリーを有する本体、本
体を腕に装着するためのバンド部9204、腕に対するバンド部の固定状態を調節する調
節部9205、表示部9201、スピーカ9207、及びマイク9208から構成されて
いる。
また、本体は、操作スイッチ9203を有し、電源入力スイッチや、表示切り替えスイッ
チや、撮像開始指示スイッチの他、例えばボタンを押すとインタネット用のプログラムが
起動されるなど、各ファンクションを対応づけることができる。
この携帯電話の入力操作は、表示部9201に指や入力ペンなどで触れること、又は操作
スイッチ9203の操作、またはマイク9208への音声入力により行われる。なお、図
23(B)では、表示部9201に表示された表示ボタン9202を図示しており、指な
どで触れることにより入力を行うことができる。
また、本体は、撮影レンズを通して結像される被写体像を電子画像信号に変換する撮像手
段を有するカメラ部9206を有する。なお、特にカメラ部は設けなくともよい。
また、図23(B)に示す携帯電話は、テレビ放送の受信機などを備えた構成として、テ
レビ放送を受信して映像を表示部9201に表示することができ、さらにメモリーなどの
記憶装置などを備えた構成として、テレビ放送をメモリーに録画できる。また、図23(
B)に示す携帯電話は、GPSなどの位置情報を収集できる機能を有していてもよい。
表示部9201は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パ
ネルなどの映像表示装置を用いる。図23(B)に示す携帯電話は、小型、且つ、軽量で
あるため、バッテリー容量の限られており、表示部9201に用いる表示装置は低消費電
力で駆動できるパネルを用いることが好ましい。
なお、図23(B)では”腕”に装着するタイプの電子機器を図示したが、特に限定され
ず、携行できる形状を有しているものであればよい。
(実施の形態14)
本実施の形態では、半導体装置の一形態として、実施の形態1、2、5、6で示す薄膜ト
ランジスタを有する表示装置の例を図24乃至図357を用いて説明する。本実施の形態
は、表示素子として液晶素子を用いた液晶表示装置の例を図24乃至図35を用いて説明
する。図24乃至図37の液晶表示装置に用いられるTFT628、629は、実施の形
態1、2、5、6で示す薄膜トランジスタを適用することができ、実施の形態1、2、5
、6で示す工程で同様に作製できる電気特性及び信頼性の高い薄膜トランジスタである。
TFT628はチャネル保護層608を、TFT629はチャネル保護層611をそれぞ
れ有し、半導体膜をチャネル形成領域とする逆スタガ薄膜トランジスタである。
はじめにVA(Vertical Alignment)型の液晶表示装置について示す
。VA型とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。VA型の
液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を
向く方式である。本実施の形態では、特に画素(ピクセル)をいくつかの領域(サブピク
セル)に分け、それぞれ別の方向に分子を倒すよう工夫されている。これをマルチドメイ
ン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン設計が考慮さ
れた液晶表示装置について説明する。
図25及び図26は、それぞれ画素電極及び対向電極を示している。なお、図25は画素
電極が形成される基板側の平面図であり、図中に示す切断線E−Fに対応する断面構造を
図24に表している。また、図26は対向電極が形成される基板側の平面図である。以下
の説明ではこれらの図を参照して説明する。
図24は、TFT628とそれに接続する画素電極層624、及び保持容量部630が形
成された基板600と、対向電極層640等が形成される対向基板601とが重ね合わせ
られ、液晶が注入された状態を示している。
対向基板601には、着色膜636、対向電極層640が形成され、対向電極層640上
に突起644が形成されている。この構造により、液晶の配向を制御するための突起64
4とスペーサの高さを異ならせている。画素電極層624上には配向膜648が形成され
、同様に対向電極層640及び突起644上にも配向膜646が形成されている。基板6
00と対向基板601の間に液晶層650が形成されている
スペーサ柱状スペーサを形成してもビーズスペーサを散布してもよい。スペーサが透光性
の場合は、基板600上に形成される画素電極層624上に形成してもよい。
基板600上には、TFT628とそれに接続する画素電極層624、及び保持容量部6
30が形成される。画素電極層624は、TFT628、配線616、及び保持容量部6
30を覆う絶縁膜620、絶縁膜620を覆う第3絶縁膜622をそれぞれ貫通するコン
タクトホール623で、配線618と接続する。TFT628は実施の形態1、2、5、
6で示す薄膜トランジスタを適宜用いることができる。また、保持容量部630は、TF
T628のゲート配線602と同時に形成した第1の容量配線604と、ゲート絶縁膜6
06と、配線616、618と同時に形成した第2の容量配線617で構成される。
画素電極層624と液晶層650と対向電極層640が重なり合うことで、液晶素子が形
成されている。
図25に基板600上の平面構造を示す。画素電極層624は実施の形態1で示した材料
を用いて形成する。画素電極層624にはスリット625を設ける。スリット625は液
晶の配向を制御するためのものである。
図25に示すTFT629とそれに接続する画素電極層626及び保持容量部631は、
それぞれTFT628、画素電極層624及び保持容量部630と同様に形成することが
できる。TFT628とTFT629は共に配線616と接続している。この液晶表示パ
ネルの画素(ピクセル)は、画素電極層624と画素電極層626により構成されている
。画素電極層624と画素電極層626はサブピクセルである。
図26に対向基板側の平面構造を示す。遮光膜632上に対向電極層640が形成されて
いる。対向電極層640は、画素電極層624と同様の材料を用いて形成することが好ま
しい。対向電極層640上には液晶の配向を制御する突起644が形成されている。なお
、図26に基板600上に形成される画素電極層624及び画素電極層626を破線で示
し、対向電極層640と、画素電極層624及び画素電極層626が重なり合って配置さ
れている様子を示している。
この画素構造の等価回路を図27に示す。TFT628とTFT629は、共にゲート配
線602、配線616と接続している。この場合、容量配線604と容量配線605の電
位を異ならせることで、液晶素子651と液晶素子652の動作を異ならせることができ
る。すなわち、容量配線604と容量配線605の電位を個別に制御することにより液晶
の配向を精密に制御して視野角を広げている。
スリット625を設けた画素電極層624に電圧を印加すると、スリット625の近傍に
は電界の歪み(斜め電界)が発生する。このスリット625と、対向基板601側の突起
644とを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の
配向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、
マルチドメイン化して液晶表示パネルの視野角を広げている。
次に、上記とは異なるVA型の液晶表示装置について、図28乃至図31を用いて説明す
る。
図28と図29は、VA型液晶表示パネルの画素構造を示している。図29は基板600
の平面図であり、図中に示す切断線Y−Zに対応する断面構造を図28に表している。以
下の説明ではこの両図を参照して説明する。
この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にTFTが接
続されている。各TFTは、異なるゲート信号で駆動されるように構成されている。すな
わち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立
して制御する構成を有している。
画素電極層624は、絶縁膜620、絶縁膜621及び絶縁膜622をそれぞれ貫通する
コンタクトホール623において、配線618でTFT628と接続している。また、画
素電極層626は、絶縁膜620、絶縁膜621及び絶縁膜622をそれぞれ貫通するコ
ンタクトホール627において、配線619でTFT629と接続している。TFT62
8のゲート配線602と、TFT629のゲート配線603には、異なるゲート信号を与
えることができるように分離されている。一方、データ線として機能する配線616は、
TFT628とTFT629で共通に用いられている。TFT628とTFT629は実
施の形態1、2、5、6で示す薄膜トランジスタを適宜用いることができる。なお、ゲー
ト配線602、ゲート配線603及び容量配線690上にはゲート絶縁膜606が形成さ
れている。
画素電極層624と画素電極層626の形状は異なっており、スリット625によって分
離されている。V字型に広がる画素電極層624の外側を囲むように画素電極層626が
形成されている。画素電極層624と画素電極層626に印加する電圧のタイミングを、
TFT628及びTFT629により異ならせることで、液晶の配向を制御している。こ
の画素構造の等価回路を図31に示す。TFT628はゲート配線602と接続し、TF
T629はゲート配線603と接続している。また、TFT628とTFT629は、共
に配線616と接続している。ゲート配線602とゲート配線603に異なるゲート信号
を与えることで、TFT628とTFT629の動作タイミングを異ならせることができ
る。すなわち、TFT628とTFT629の動作を個別に制御することにより、液晶素
子651と液晶素子652の液晶の配向を精密に制御して視野角を広げることができる。
対向基板601には、着色膜636、対向電極層640が形成されている。また、着色膜
636と対向電極層640の間には平坦化膜637が形成され、液晶の配向乱れを防いで
いる。図30に対向基板側の平面構造を示す。対向電極層640は異なる画素間で共通化
されている電極であるが、スリット641が形成されている。このスリット641と、画
素電極層624及び画素電極層626側のスリット625とを交互に咬み合うように配置
することで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これに
より、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。
なお、図30に基板600上に形成される画素電極層624及び画素電極層626を破線
で示し、対向電極層640と、画素電極層624及び画素電極層626が重なり合って配
置されている様子を示している。
画素電極層624及び画素電極層626上には配向膜648が形成され、同様に対向電極
層640上にも配向膜646が形成されている。基板600と対向基板601の間に液晶
層650が形成されている。また、画素電極層624と液晶層650と対向電極層640
が重なり合うことで、第1の液晶素子が形成されている。また、画素電極層626と液晶
層650と対向電極層640が重なり合うことで、第2の液晶素子が形成されている。ま
た、図28乃至図31で説明する表示パネルの画素構造は、一画素に第1の液晶素子と第
2の液晶素子が設けられたマルチドメイン構造となっている。
次に、横電界方式の液晶表示装置について示す。横電界方式は、セル内の液晶分子に対し
て水平方向に電界を加えることで液晶を駆動して階調表現する方式である。この方式によ
れば、視野角を約180度にまで広げることができる。以下の説明では、横電界方式を採
用する液晶表示装置について説明する。
図32は、電極層607、TFT628、TFT628に接続する画素電極層624が形
成された基板600と、対向基板601を重ね合わせ、液晶を注入した状態を示している
。対向基板601には、着色膜636、平坦化膜637などが形成されている。なお、対
向基板601側に対向電極層は設けられていない。また、基板600と対向基板601の
間に配向膜646及び配向膜648を介して液晶層650が形成されている。
基板600上には、電極層607及び電極層607に接続する容量配線604、並びにT
FT628が形成される。容量配線604はTFT628のゲート配線602と同時に形
成することができる。TFT628としては、実施の形態1乃至5で示した薄膜トランジ
スタを適用することができる。電極層607は、実施の形態1で示す画素電極層427と
同様の材料を用いることができる。また、電極層607は略画素の形状に区画化した形状
で形成する。なお、電極層607及び容量配線604上にはゲート絶縁膜606が形成さ
れる。
TFT628の配線616、配線618がゲート絶縁膜606上に形成される。配線61
6は液晶表示パネルにおいてビデオ信号をのせるデータ線であり一方向に伸びる配線であ
ると同時に、TFT628のソース領域又はドレイン領域と接続し、ソース及びドレイン
の一方の電極となる。配線618はソース及びドレインの他方の電極となり、画素電極層
624と接続する配線である。
配線616、配線618上に第2の絶縁膜620が形成される。また、絶縁膜620上に
は、絶縁膜620に形成されるコンタクトホール623を介して、配線618に接続する
画素電極層624が形成される。画素電極層624は実施の形態1で示した画素電極層と
同様の材料を用いて形成する。
このようにして、基板600上にTFT628とそれに接続する画素電極層624が形成
される。なお、保持容量は電極層607と画素電極層624の間で形成している。
図33は、画素電極層の構成を示す平面図である。図33に示す切断線O−Pに対応する
断面構造を図32に表している。画素電極層624にはスリット625が設けられる。ス
リット625は液晶の配向を制御するためのものである。この場合、電界は電極層607
と画素電極層624の間で発生する。電極層607と画素電極層624の間にはゲート絶
縁膜606が形成されているが、ゲート絶縁膜606の厚さは50〜200nmであり、
2〜10μmである液晶層の厚さと比較して十分薄いので、実質的に基板600と平行な
方向(水平方向)に電界が発生する。この電界により液晶の配向が制御される。この基板
と略平行な方向の電界を利用して液晶分子を水平に回転させる。この場合、液晶分子はど
の状態でも水平であるため、見る角度によるコントラストなどの影響は少なく、視野角が
広がることとなる。また、電極層607と画素電極層624は共に透光性の電極であるの
で、開口率を向上させることができる。
次に、横電界方式の液晶表示装置の他の一例について示す。
図34と図35は、IPS型の液晶表示装置の画素構造を示している。図35は平面図で
あり、図中に示す切断線V−Wに対応する断面構造を図34に表している。以下の説明で
はこの両図を参照して説明する。
図34は、TFT628とそれに接続する画素電極層624が形成された基板600と、
対向基板601を重ね合わせ、液晶を注入した状態を示している。対向基板601には、
着色膜636、平坦化膜637などが形成されている。なお、対向基板601側に対向電
極層は設けられていない。基板600と対向基板601の間に、配向膜646及び配向膜
648を介して液晶層650が形成されている。
基板600上には、共通電位線609、及びTFT628が形成される。共通電位線60
9はTFT628のゲート配線602と同時に形成することができる。TFT628とし
ては、実施の形態1、2、5、6で示した薄膜トランジスタを適用することができる。
TFT628の配線616、配線618がゲート絶縁膜606上に形成される。配線61
6は液晶表示パネルにおいてビデオ信号をのせるデータ線であり一方向に伸びる配線であ
ると同時に、TFT628のソース領域又はドレイン領域と接続し、ソース及びドレイン
の一方の電極となる。配線618はソース及びドレインの他方の電極となり、画素電極層
624と接続する配線である。
配線616、配線618上に絶縁膜620が形成される。また、絶縁膜620上には、絶
縁膜620に形成されるコンタクトホール623を介して、配線618に接続する画素電
極層624が形成される。画素電極層624は実施の形態1で示した画素電極層427と
同様の材料を用いて形成する。なお、図35に示すように、画素電極層624は、共通電
位線609と同時に形成した櫛形の電極と横電界が発生するように形成される。また、画
素電極層624の櫛歯の部分が共通電位線609と同時に形成した櫛形の電極と交互に咬
み合うように形成される。
画素電極層624に印加される電位と共通電位線609の電位との間に電界が生じると、
この電界により液晶の配向が制御される。この基板と略平行な方向の電界を利用して液晶
分子を水平に回転させる。この場合、液晶分子はどの状態でも水平であるため、見る角度
によるコントラストなどの影響は少なく、視野角が広がることとなる。
このようにして、基板600上にTFT628とそれに接続する画素電極層624が形成
される。保持容量は共通電位線609と容量電極615の間にゲート絶縁膜606を設け
、それにより形成している。容量電極615と画素電極層624はコンタクトホール63
3を介して接続されている。
以上の工程により、表示装置として液晶表示装置を作製することができる。本実施の形態
の液晶表示装置は、開口率が高い液晶表示装置である。
(実施の形態15)
本実施の形態では、液晶表示パネルのサイズが10インチを超え、60インチ、さらには
120インチとする場合には透光性を有する配線の配線抵抗が問題となる恐れがあるため
、ゲート配線の一部を金属配線として配線抵抗を低減する例を示す。
なお、図36(A)は図3(A)と同じ箇所には同じ符号を用い、同じ箇所の詳細な説明
は省略する。なお、本実施の形態は実施の形態1で示したアクティブマトリクス基板に適
用することができる。
図36(A)(B)は、駆動回路の薄膜トランジスタのゲート電極層を金属配線とする例
である。駆動回路においては、ゲート電極層は透光性を有する材料に限定されない。なお
、金属配線を形成するため、実施の形態1及び実施の形態2に比べ、フォトマスクの数は
増える。
図36(A)において、駆動回路の薄膜トランジスタ260は第1の金属配線層242上
に第2の金属配線層241が積層されたゲート電極層とする。なお、第1の金属配線層2
42は、第1の金属配線層236と同じ材料、同じ工程で形成することができる。また、
第2の金属配線層241は、第2の金属配線層237と同じ材料、同じ工程で形成するこ
とができる。
同様に、図36(B)において、駆動回路の薄膜トランジスタ270は第1の金属配線層
244上に第2の金属配線層243が積層されたゲート電極層とする。なお、第1の金属
配線層244は、第1の金属配線層236と同じ材料、同じ工程で形成することができる
。また、第2の金属配線層243は、第2の金属配線層237と同じ材料、同じ工程で形
成することができる。
また、第1の金属配線層242と導電層267とを電気的に接続する場合、第1の金属配
線層242の酸化を防ぐための第2の金属配線層241が窒化金属膜であることが好まし
い。同様に、第1の金属配線層244と導電層277とを電気的に接続する場合、第1の
金属配線層244の酸化を防ぐための第2の金属配線層243が窒化金属膜であることが
好ましい。
まず、基板200上に脱水化または脱水素化のための第1の加熱処理に耐えることのでき
る耐熱性導電性材料膜(膜厚100nm以上500nm以下)を形成する。
本実施の形態では、膜厚370nmのタングステン膜と膜厚50nmの窒化タンタル膜を
形成する。ここでは導電膜を窒化タンタル膜とタングステン膜との積層としたが、特に限
定されず、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、または上述した元素を
成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とす
る窒化物で形成する。耐熱性導電性材料膜は、上述した元素を含む単層に限定されず、二
層以上の積層を用いることができる。
第1のフォトリソグラフィ工程により金属配線を形成し、第1の金属配線層236と第2
の金属配線層237、第1の金属配線層242と第2の金属配線層241、第1の金属配
線層244と第2の金属配線層243を形成する。タングステン膜及び窒化タンタル膜の
エッチングにはICP(Inductively Coupled Plasma:誘導
結合型プラズマ)エッチング法を用いると良い。ICPエッチング法を用い、エッチング
条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の
電極温度等)を適宜調節することによって所望のテーパー形状に膜をエッチングすること
ができる。第1の金属配線層236と第2の金属配線層237をテーパー形状とすること
で上に接して形成する透光性を有する導電膜の成膜不良を低減することができる。
次いで、透光性を有する導電膜を形成した後、第2のフォトリソグラフィ工程によりゲー
ト配線層238、薄膜トランジスタ220のゲート電極層を形成する。透光性を有する導
電膜は、実施の形態1に記載の可視光に対して透光性を有する導電材料を用いる。
なお、透光性を有する導電膜の材料によっては、例えば、ゲート配線層238が第1の金
属配線層236または第2の金属配線層237に接する界面があると、後の熱処理などに
よって酸化膜が形成され、接触抵抗が高くなる恐れがあるため、第2の金属配線層237
は第1の金属配線層236の酸化を防ぐ窒化金属膜を用いることが好ましい。
次いで、実施の形態1と同じ工程でゲート絶縁層、酸化物半導体層などを形成する。以降
の工程は、実施の形態1に従ってアクティブマトリクス基板を作製する。
図36(A)(B)では、第2の金属配線層237の一部と重なるゲート配線層238を
示したが、第1の金属配線層236及び第2の金属配線層237の全部を覆うゲート配線
層としてもよい。即ち、第1の金属配線層236及び第2の金属配線層237は、ゲート
配線層238を低抵抗化するための補助配線と呼ぶことができる。
また、端子部において、ゲート配線と同電位の第1の端子電極は、保護絶縁層203上に
形成され、第2の金属配線層237と電気的に接続する。端子部から引き回す配線も金属
配線で形成する。
また、表示領域でない部分のゲート配線層、容量配線層は、配線抵抗を低抵抗とするため
金属配線、即ち、第1の金属配線層236及び第2の金属配線層237を補助配線として
用いることもできる。
本実施の形態では、金属配線を一部用いて配線抵抗を低減し、液晶表示パネルのサイズが
10インチを超え、60インチ、さらには120インチとする場合であっても表示画像の
高精細化を図り、高い開口率を実現することができる。
本実施例では、酸素密度の高い領域及び酸素密度の低い領域を有する酸化物半導体層にお
ける、加熱処理に伴う酸素の拡散現象について計算した。結果を、図37及び図38を用
いて説明する。ここでは、計算用のソフトウェアとしては、富士通株式会社製のMate
rials Explorer5.0を用いた。
図37に、計算に用いた酸化物半導体層のモデルを示す。ここでは、酸化物半導体層70
1を、酸素密度の低い層703及び酸素密度の高い層705が積層される構造とした。
ここでは、酸素密度の低い層703として、15個のIn原子、15個のGa原子、15
個のZn原子、及び54個のO原子からなるアモルファス構造とした。
また、酸素密度の高い層705として、15個のIn原子、15個のGa原子、15個の
Zn原子、及び66個のO原子からなるアモルファス構造とした。
また、酸化物半導体層701の密度を5.9g/cmとした。
次に、酸化物半導体層701に対して、NVTアンサンブル、温度250℃の条件で、古
典MD(分子動力学)計算を行った。時間刻み幅を0.2fsとし、総計算時間を200
psと設定した。また、ポテンシャルは、金属−酸素結合、及び酸素−酸素結合にBor
n−Mayer−Huggins型を適用した。また、酸化物半導体層701の上端及び
下端の原子の動きを固定した。
次に、計算結果を図38に示す。z軸座標の0nmから1.15nmが酸素密度の低い層
703であり、z軸座標の1.15nmから2.3nmが酸素密度の高い層705である
。MD計算前の酸素の密度分布を実線707で示し、MD計算後の酸素密度の分布を破線
709で示す。
実線707においては、酸素密度の低い層703と酸素密度の高い層705との界面より
、酸素密度の高い層705において、酸素の密度が高い。一方、破線709においては、
酸素密度の低い層703及び酸素密度の高い層705において、酸素密度が均質であるこ
とが分かる。
以上のことから、酸素密度の低い層703と酸素密度の高い層705の積層状態のように
、酸素密度の分布に偏りが有る場合、加熱処理により酸素密度が高い方から低い方へ拡散
し、酸素密度が均質になることが分かる。
即ち、実施の形態1及び実施の形態6に示すように、酸化物半導体層上に酸化物絶縁層を
形成することで、酸化物半導体層及び酸化物絶縁層の界面において酸素密度が高まるため
、当該酸素が酸化物半導体層の酸素密度の低い方へ拡散し、酸化物半導体層が高抵抗化す
る。
本実施例が示すとおり、酸化物半導体層の表面に吸着した酸素は、酸化物半導体層に含ま
れる金属イオン(Me)とイオン結合を生じ、酸素原子の状態で酸化物半導体層内部に拡
散する。(図39参照。)。
10 パルス出力回路
11 第1の配線
12 第2の配線
13 第3の配線
14 第4の配線
15 第5の配線
21 第1の入力端子
22 第2の入力端子
23 第3の入力端子
24 第4の入力端子
25 第5の入力端子
26 第1の出力端子
27 第2の出力端子
28 薄膜トランジスタ
31 トランジスタ
32 トランジスタ
33 トランジスタ
34 トランジスタ
35 トランジスタ
36 トランジスタ
37 トランジスタ
38 トランジスタ
39 トランジスタ
40 トランジスタ
41 トランジスタ
42 トランジスタ
43 トランジスタ
51 電源線
52 電源線
53 電源線
61 期間
62 期間
200 基板
202 ゲート絶縁層
203 保護絶縁層
204 平坦化絶縁層
205 共通電位線
206 共通電極層
207 酸化物半導体層
208 酸化物絶縁層
209 共通電位線
210 共通電位線
220 薄膜トランジスタ
221 端子
222 端子
223 接続電極層
225 導電層
226 電極層
227 画素電極層
228 端子
229 端子
230 容量配線層
231 容量電極
236 金属配線層
237 金属配線層
238 ゲート配線層
241 金属配線層
242 金属配線層
243 金属配線層
244 金属配線層
250 容量配線層
251 酸化物半導体層
254 ソース配線
255 端子電極
256 ソース配線
257 端子電極
260 薄膜トランジスタ
261 ゲート電極層
263 チャネル形成領域
264a 高抵抗ソース領域
264b 高抵抗ドレイン領域
264c 領域
264d 領域
265a ソース電極層
265b ドレイン電極層
266a 酸化物絶縁層
266b 酸化物絶縁層
267 導電層
268a 補助電極層
268b 補助電極層
270 薄膜トランジスタ
271 ゲート電極層
273 チャネル形成領域
274a 高抵抗ソース領域
274b 高抵抗ドレイン領域
274c 領域
274d 領域
274e 領域
274f 領域
275a ソース電極層
275b ドレイン電極層
276a 酸化物絶縁層
276b 酸化物絶縁層
277 導電層
280 薄膜トランジスタ
281 ゲート電極層
282a ゲート絶縁層
282b ゲート絶縁層
282c ゲート絶縁層
283 チャネル形成領域
284a 高抵抗ソース領域
284b 高抵抗ドレイン領域
284c ソース領域
284d ドレイン領域
285a ソース電極層
285b ドレイン電極層
286a 酸化物絶縁層
286b 酸化物絶縁層
290 薄膜トランジスタ
291 ゲート電極層
292a ゲート絶縁層
292b ゲート絶縁層
293 チャネル形成領域
294a 高抵抗ソース領域
294b 高抵抗ドレイン領域
294c 領域
294d 領域
294e 領域
294f 領域
295a ソース電極層
295b ドレイン電極層
296a 酸化物絶縁層
296b 酸化物絶縁層
400 基板
402 ゲート絶縁層
403 保護絶縁層
404 平坦化絶縁層
420 薄膜トランジスタ
421a ゲート電極層
421b ゲート電極層
422 酸化物半導体層
423 チャネル形成領域
424a 高抵抗ソース領域
424b 高抵抗ドレイン領域
424c 領域
424d 領域
425a ソース電極層
425b ドレイン電極層
426a 酸化物絶縁層
426b 酸化物絶縁層
427 画素電極層
430 酸化物半導体膜
441 コンタクトホール
442 酸化物半導体層
448 薄膜トランジスタ
580 基板
581 薄膜トランジスタ
583 絶縁膜
585 絶縁層
587 電極層
588 電極層
589 球形粒子
590a 黒色領域
590b 白色領域
594 キャビティ
595 充填材
596 基板
600 基板
601 対向基板
602 ゲート配線
603 ゲート配線
604 容量配線
605 容量配線
606 ゲート絶縁膜
607 電極層
608 チャネル保護層
609 共通電位線
611 チャネル保護層
615 容量電極
616 配線
617 容量配線
618 配線
619 配線
620 絶縁膜
621 絶縁膜
622 絶縁膜
623 コンタクトホール
624 画素電極層
625 スリット
626 画素電極層
627 コンタクトホール
628 TFT
629 TFT
630 保持容量部
631 保持容量部
632 遮光膜
633 コンタクトホール
636 着色膜
637 平坦化膜
640 対向電極層
641 スリット
644 突起
646 配向膜
648 配向膜
650 液晶層
651 液層素子
652 液晶素子
690 容量配線
701 酸化物半導体層
703 酸素密度の低い層
705 酸素密度の高い層
707 実線
709 破線
2600 TFT基板
2601 対向基板
2602 シール材
2603 画素部
2604 表示素子
2605 着色層
2606 偏光板
2607 偏光板
2608 配線回路部
2609 フレキシブル配線基板
2610 冷陰極管
2611 反射板
2612 回路基板
2613 拡散板
2700 電子書籍
2701 筐体
2703 筐体
2705 表示部
2707 表示部
2711 軸部
2721 電源
2723 操作キー
2725 スピーカ
4001 基板
4002 画素部
4003 信号線駆動回路
4004 走査線駆動回路
4005 シール材
4006 基板
4008 液晶層
4010 薄膜トランジスタ
4011 薄膜トランジスタ
4013 液晶素子
4015 接続端子電極
4016 端子電極
4018 FPC
4019 異方性導電膜
4020 絶縁層
4021 絶縁層
4030 画素電極層
4031 対向電極層
4032 絶縁層
4040 導電層
4041a 絶縁層
4041b 絶縁層
4042a 絶縁層
4042b 絶縁層
4501 基板
4502 画素部
4505 シール材
4506 基板
4507 充填材
4509 薄膜トランジスタ
4510 薄膜トランジスタ
4511 発光素子
4512 電界発光層
4513 電極層
4515 接続端子電極
4516 端子電極
4517 電極層
4519 異方性導電膜
4520 隔壁
4540 導電層
4541a 絶縁層
4541b 絶縁層
4542a 絶縁層
4542b 絶縁層
4543 絶縁層
4544 絶縁層
5300 基板
5301 画素部
5302 走査線駆動回路
5303 走査線駆動回路
5304 信号線駆動回路
5305 タイミング制御回路
5601 シフトレジスタ
5602 スイッチング回路
5603 薄膜トランジスタ
5604 配線
5605 配線
6400 画素
6401 スイッチング用トランジスタ
6402 発光素子駆動用トランジスタ
6403 容量素子
6404 発光素子
6405 信号線
6406 走査線
6407 電源線
6408 共通電極
7001 TFT
7002 発光素子
7003 陰極
7004 発光層
7005 陽極
7008 陰極
7009 隔壁
7011 発光素子駆動用TFT
7012 発光素子
7013 陰極
7014 発光層
7015 陽極
7016 遮蔽膜
7017 導電膜
7018 導電膜
7019 隔壁
7021 発光素子駆動用TFT
7022 発光素子
7023 陰極
7024 発光層
7025 陽極
7027 導電膜
7028 導電膜
7029 隔壁
9201 表示部
9202 表示ボタン
9203 操作スイッチ
9204 バンド部
9205 調節部
9206 カメラ部
9207 スピーカ
9208 マイク
9301 上部筐体
9302 下部筐体
9303 表示部
9304 キーボード
9305 外部接続ポート
9306 ポインティングデバイス
9307 表示部
9600 テレビジョン装置
9601 筐体
9603 表示部
9605 スタンド
9607 表示部
9609 操作キー
9610 リモコン操作機
9700 デジタルフォトフレーム
9701 筐体
9703 表示部
9881 筐体
9882 表示部
9883 表示部
9884 スピーカ部
9885 入力手段(操作キー
9886 記録媒体挿入部
9887 接続端子
9888 センサ
9889 マイクロフォン
9890 LEDランプ
9891 筐体
9893 連結部
9900 スロットマシン
9901 筐体
9903 表示部
4503a 信号線駆動回路
4504a 走査線駆動回路
4518a FPC

Claims (10)

  1. 絶縁表面上の、第1の領域及び第2の領域を有する第1の導電層と、
    前記第1の導電層上の、酸化珪素を有するゲート絶縁層と、
    前記ゲート絶縁層上にあって、前記第1の領域と重なる領域にチャネル形成領域を有し、前記チャネル形成領域がI型である酸化物半導体膜と、
    前記酸化物半導体膜上の、酸化珪素を有する酸化物絶縁層と、
    前記酸化物半導体膜と電気的に接続された、第3の領域及び第4の領域を有する第2の導電層と、
    前記酸化物半導体膜と電気的に接続された、ドレイン電極と、
    前記第2の導電層上、及び前記ドレイン電極上の、保護絶縁層と、
    前記保護絶縁層上の、平坦化絶縁層と、
    前記平坦化絶縁層上にあって、前記ドレイン電極と電気的に接続された画素電極と、
    前記第2の領域と、前記第4の領域とが交差する、配線交差部と、を有し、
    前記第1の領域は、ゲート電極として機能する領域であり、
    前記第2の領域は、ゲート配線として機能する領域であり、
    前記第3の領域は、ソース電極として機能する領域であり、
    前記第4の領域は、ソース配線として機能する領域であり、
    前記酸化物半導体膜のチャネル幅方向の断面において、前記酸化物半導体膜の端部を越えて延在する前記酸化物絶縁層は、前記ゲート絶縁層と接する領域を有し、
    前記酸化物絶縁層は、第1のコンタクトホールと、第2のコンタクトホールとを有し、
    前記第1のコンタクトホールを介して、前記第3の領域は前記酸化物半導体膜と電気的に接続され、
    前記第2のコンタクトホールを介して、前記ドレイン電極は前記酸化物半導体膜と電気的に接続され、
    前記配線交差部において、前記第2の領域と、前記第4の領域との間には、前記ゲート絶縁層の第5の領域と、前記第5の領域に接する前記酸化物絶縁層の第6の領域とを有する液晶表示装置の作製方法であって、
    前記酸化物半導体膜に対する第1の熱処理を行った後に、前記酸化物半導体膜が前記酸化物絶縁層と接する領域を有する状態で第2の熱処理を行って、前記I型であるチャネル形成領域を形成することを特徴とする液晶表示装置の作製方法。
  2. 絶縁表面上の、第1の領域及び第2の領域を有する第1の導電層と、
    前記第1の導電層上の、酸化珪素を有するゲート絶縁層と、
    前記ゲート絶縁層上にあって、前記第1の領域と重なる領域にチャネル形成領域を有し、前記チャネル形成領域がI型である酸化物半導体膜と、
    前記酸化物半導体膜上の、酸化珪素を有する酸化物絶縁層と、
    前記酸化物半導体膜と電気的に接続された、第3の領域及び第4の領域を有する第2の導電層と、
    前記酸化物半導体膜と電気的に接続された、ドレイン電極と、
    前記第2の導電層上、及び前記ドレイン電極上の、保護絶縁層と、
    前記保護絶縁層上の、平坦化絶縁層と、
    前記平坦化絶縁層上にあって、前記ドレイン電極と電気的に接続された画素電極と、
    前記第2の領域と、前記第4の領域とが交差する、配線交差部と、を有し、
    前記酸化物半導体膜は、Inと、Gaと、Znと、を有し、
    前記第1の領域は、ゲート電極として機能する領域であり、
    前記第2の領域は、ゲート配線として機能する領域であり、
    前記第3の領域は、ソース電極として機能する領域であり、
    前記第4の領域は、ソース配線として機能する領域であり、
    前記酸化物半導体膜のチャネル幅方向の断面において、前記酸化物半導体膜の端部を越えて延在する前記酸化物絶縁層は、前記ゲート絶縁層と接する領域を有し、
    前記酸化物絶縁層は、第1のコンタクトホールと、第2のコンタクトホールとを有し、
    前記第1のコンタクトホールを介して、前記第3の領域は前記酸化物半導体膜と電気的に接続され、
    前記第2のコンタクトホールを介して、前記ドレイン電極は前記酸化物半導体膜と電気的に接続され、
    前記配線交差部において、前記第2の領域と、前記第4の領域との間には、前記ゲート絶縁層の第5の領域と、前記第5の領域に接する前記酸化物絶縁層の第6の領域とを有する液晶表示装置の作製方法であって、
    前記酸化物半導体膜に対する第1の熱処理を行った後に、前記酸化物半導体膜が前記酸化物絶縁層と接する領域を有する状態で第2の熱処理を行って、前記I型であるチャネル形成領域を形成することを特徴とする液晶表示装置の作製方法。
  3. 絶縁表面上の、第1の領域及び第2の領域を有する第1の導電層と、
    前記第1の導電層上の、酸化珪素を有するゲート絶縁層と、
    前記ゲート絶縁層上にあって、前記第1の領域と重なる領域にチャネル形成領域を有し、前記チャネル形成領域がI型である酸化物半導体膜と、
    前記酸化物半導体膜上の、酸化珪素を有する酸化物絶縁層と、
    前記酸化物半導体膜と電気的に接続された、第3の領域及び第4の領域を有する第2の導電層と、
    前記酸化物半導体膜と電気的に接続された、ドレイン電極と、
    前記第2の導電層上、及び前記ドレイン電極上の、保護絶縁層と、
    前記保護絶縁層上の、平坦化絶縁層と、
    前記平坦化絶縁層上にあって、前記ドレイン電極と電気的に接続された画素電極と、
    前記第2の領域と、前記第4の領域とが交差する、配線交差部と、を有し、
    前記第1の領域は、ゲート電極として機能する領域であり、
    前記第2の領域は、ゲート配線として機能する領域であり、
    前記第3の領域は、ソース電極として機能する領域であり、
    前記第4の領域は、ソース配線として機能する領域であり、
    前記酸化物半導体膜のチャネル幅方向の断面において、前記酸化物半導体膜の端部を越えて延在する前記酸化物絶縁層は、前記ゲート絶縁層と接する領域を有し、
    前記酸化物絶縁層は、第1のコンタクトホールと、第2のコンタクトホールとを有し、
    前記第1のコンタクトホールを介して、前記第3の領域は前記酸化物半導体膜と電気的に接続され、
    前記第2のコンタクトホールを介して、前記ドレイン電極は前記酸化物半導体膜と電気的に接続され、
    前記保護絶縁層は、第3のコンタクトホールを有し、
    前記平坦化絶縁層は、第4のコンタクトホールを有し、
    前記画素電極は、前記第3のコンタクトホール及び前記第4のコンタクトホールを介して、前記ドレイン電極と電気的に接続され、
    前記配線交差部において、前記第2の領域と、前記第4の領域との間には、前記ゲート絶縁層の第5の領域と、前記第5の領域に接する前記酸化物絶縁層の第6の領域とを有する液晶表示装置の作製方法であって、
    前記酸化物半導体膜に対する第1の熱処理を行った後に、前記酸化物半導体膜が前記酸化物絶縁層と接する領域を有する状態で第2の熱処理を行って、前記I型であるチャネル形成領域を形成することを特徴とする液晶表示装置の作製方法。
  4. 絶縁表面上の、第1の領域及び第2の領域を有する第1の導電層と、
    前記第1の導電層上の、酸化珪素を有するゲート絶縁層と、
    前記ゲート絶縁層上にあって、前記第1の領域と重なる領域にチャネル形成領域を有し、前記チャネル形成領域がI型である酸化物半導体膜と、
    前記酸化物半導体膜上の、酸化珪素を有する酸化物絶縁層と、
    前記酸化物半導体膜と電気的に接続された、第3の領域及び第4の領域を有する第2の導電層と、
    前記酸化物半導体膜と電気的に接続された、ドレイン電極と、
    前記第2の導電層上、及び前記ドレイン電極上の、保護絶縁層と、
    前記保護絶縁層上の、平坦化絶縁層と、
    前記平坦化絶縁層上にあって、前記ドレイン電極と電気的に接続された画素電極と、
    前記第2の領域と、前記第4の領域とが交差する、配線交差部と、を有し、
    前記酸化物半導体膜は、Inと、Gaと、Znと、を有し、
    前記第1の領域は、ゲート電極として機能する領域であり、
    前記第2の領域は、ゲート配線として機能する領域であり、
    前記第3の領域は、ソース電極として機能する領域であり、
    前記第4の領域は、ソース配線として機能する領域であり、
    前記酸化物半導体膜のチャネル幅方向の断面において、前記酸化物半導体膜の端部を越えて延在する前記酸化物絶縁層は、前記ゲート絶縁層と接する領域を有し、
    前記酸化物絶縁層は、第1のコンタクトホールと、第2のコンタクトホールとを有し、
    前記第1のコンタクトホールを介して、前記第3の領域は前記酸化物半導体膜と電気的に接続され、
    前記第2のコンタクトホールを介して、前記ドレイン電極は前記酸化物半導体膜と電気的に接続され、
    前記保護絶縁層は、第3のコンタクトホールを有し、
    前記平坦化絶縁層は、第4のコンタクトホールを有し、
    前記画素電極は、前記第3のコンタクトホール及び前記第4のコンタクトホールを介して、前記ドレイン電極と電気的に接続され、
    前記配線交差部において、前記第2の領域と、前記第4の領域との間には、前記ゲート絶縁層の第5の領域と、前記第5の領域に接する前記酸化物絶縁層の第6の領域とを有する液晶表示装置の作製方法であって、
    前記酸化物半導体膜に対する第1の熱処理を行った後に、前記酸化物半導体膜が前記酸化物絶縁層と接する領域を有する状態で第2の熱処理を行って、前記I型であるチャネル形成領域を形成することを特徴とする液晶表示装置の作製方法。
  5. 絶縁表面上の、第1の領域及び第2の領域を有する第1の導電層と、
    前記第1の導電層上の、酸化珪素を有するゲート絶縁層と、
    前記ゲート絶縁層上にあって、前記第1の領域と重なる領域にチャネル形成領域を有し、前記チャネル形成領域がI型である酸化物半導体膜と、
    前記酸化物半導体膜上の、酸化珪素を有する酸化物絶縁層と、
    前記酸化物半導体膜と電気的に接続された、第3の領域及び第4の領域を有する第2の導電層と、
    前記酸化物半導体膜と電気的に接続された、ドレイン電極と、
    前記第2の導電層上、及び前記ドレイン電極上の、保護絶縁層と、
    前記保護絶縁層上の、平坦化絶縁層と、
    前記平坦化絶縁層上にあって、前記ドレイン電極と電気的に接続された画素電極と、
    前記第2の領域と、前記第4の領域とが交差する、配線交差部と、を有し、
    前記第1の領域は、ゲート電極として機能する領域であり、
    前記第2の領域は、ゲート配線として機能する領域であり、
    前記第3の領域は、ソース電極として機能する領域であり、
    前記第4の領域は、ソース配線として機能する領域であり、
    前記酸化物半導体膜のチャネル幅方向の断面において、前記酸化物半導体膜の端部を越えて延在する前記酸化物絶縁層は、前記ゲート絶縁層と接する領域を有し、
    前記酸化物絶縁層は、第1のコンタクトホールと、第2のコンタクトホールとを有し、
    前記第1のコンタクトホールを介して、前記第3の領域は前記酸化物半導体膜と電気的に接続され、
    前記第2のコンタクトホールを介して、前記ドレイン電極は前記酸化物半導体膜と電気的に接続され、
    前記配線交差部において、前記第2の領域と、前記第4の領域との間には、前記ゲート絶縁層の第5の領域と、前記第5の領域に接する前記酸化物絶縁層の第6の領域とを有することを特徴とする液晶表示装置。
  6. 絶縁表面上の、第1の領域及び第2の領域を有する第1の導電層と、
    前記第1の導電層上の、酸化珪素を有するゲート絶縁層と、
    前記ゲート絶縁層上にあって、前記第1の領域と重なる領域にチャネル形成領域を有し、前記チャネル形成領域がI型である酸化物半導体膜と、
    前記酸化物半導体膜上の、酸化珪素を有する酸化物絶縁層と、
    前記酸化物半導体膜と電気的に接続された、第3の領域及び第4の領域を有する第2の導電層と、
    前記酸化物半導体膜と電気的に接続された、ドレイン電極と、
    前記第2の導電層上、及び前記ドレイン電極上の、保護絶縁層と、
    前記保護絶縁層上の、平坦化絶縁層と、
    前記平坦化絶縁層上にあって、前記ドレイン電極と電気的に接続された画素電極と、
    前記第2の領域と、前記第4の領域とが交差する、配線交差部と、を有し、
    前記酸化物半導体膜は、Inと、Gaと、Znと、を有し、
    前記第1の領域は、ゲート電極として機能する領域であり、
    前記第2の領域は、ゲート配線として機能する領域であり、
    前記第3の領域は、ソース電極として機能する領域であり、
    前記第4の領域は、ソース配線として機能する領域であり、
    前記酸化物半導体膜のチャネル幅方向の断面において、前記酸化物半導体膜の端部を越えて延在する前記酸化物絶縁層は、前記ゲート絶縁層と接する領域を有し、
    前記酸化物絶縁層は、第1のコンタクトホールと、第2のコンタクトホールとを有し、
    前記第1のコンタクトホールを介して、前記第3の領域は前記酸化物半導体膜と電気的に接続され、
    前記第2のコンタクトホールを介して、前記ドレイン電極は前記酸化物半導体膜と電気的に接続され、
    前記配線交差部において、前記第2の領域と、前記第4の領域との間には、前記ゲート絶縁層の第5の領域と、前記第5の領域に接する前記酸化物絶縁層の第6の領域と有することを特徴とする液晶表示装置。
  7. 絶縁表面上の、第1の領域及び第2の領域を有する第1の導電層と、
    前記第1の導電層上の、酸化珪素を有するゲート絶縁層と、
    前記ゲート絶縁層上にあって、前記第1の領域と重なる領域にチャネル形成領域を有し、前記チャネル形成領域がI型である酸化物半導体膜と、
    前記酸化物半導体膜上の、酸化珪素を有する酸化物絶縁層と、
    前記酸化物半導体膜と電気的に接続された、第3の領域及び第4の領域を有する第2の導電層と、
    前記酸化物半導体膜と電気的に接続された、ドレイン電極と、
    前記第2の導電層上、及び前記ドレイン電極上の、保護絶縁層と、
    前記保護絶縁層上の、平坦化絶縁層と、
    前記平坦化絶縁層上にあって、前記ドレイン電極と電気的に接続された画素電極と、
    前記第2の領域と、前記第4の領域とが交差する、配線交差部と、を有し、
    前記第1の領域は、ゲート電極として機能する領域であり、
    前記第2の領域は、ゲート配線として機能する領域であり、
    前記第3の領域は、ソース電極として機能する領域であり、
    前記第4の領域は、ソース配線として機能する領域であり、
    前記酸化物半導体膜のチャネル幅方向の断面において、前記酸化物半導体膜の端部を越えて延在する前記酸化物絶縁層は、前記ゲート絶縁層と接する領域を有し、
    前記酸化物絶縁層は、第1のコンタクトホールと、第2のコンタクトホールとを有し、
    前記第1のコンタクトホールを介して、前記第3の領域は前記酸化物半導体膜と電気的に接続され、
    前記第2のコンタクトホールを介して、前記ドレイン電極は前記酸化物半導体膜と電気的に接続され、
    前記保護絶縁層は、第3のコンタクトホールを有し、
    前記平坦化絶縁層は、第4のコンタクトホールを有し、
    前記画素電極は、前記第3のコンタクトホール及び前記第4のコンタクトホールを介して、前記ドレイン電極と電気的に接続され、
    前記配線交差部において、前記第2の領域と、前記第4の領域との間には、前記ゲート絶縁層の第5の領域と、前記第5の領域に接する前記酸化物絶縁層の第6の領域とを有することを特徴とする液晶表示装置。
  8. 絶縁表面上の、第1の領域及び第2の領域を有する第1の導電層と、
    前記第1の導電層上の、酸化珪素を有するゲート絶縁層と、
    前記ゲート絶縁層上にあって、前記第1の領域と重なる領域にチャネル形成領域を有し、前記チャネル形成領域がI型である酸化物半導体膜と、
    前記酸化物半導体膜上の、酸化珪素を有する酸化物絶縁層と、
    前記酸化物半導体膜と電気的に接続された、第3の領域及び第4の領域を有する第2の導電層と、
    前記酸化物半導体膜と電気的に接続された、ドレイン電極と、
    前記第2の導電層上、及び前記ドレイン電極上の、保護絶縁層と、
    前記保護絶縁層上の、平坦化絶縁層と、
    前記平坦化絶縁層上にあって、前記ドレイン電極と電気的に接続された画素電極と、
    前記第2の領域と、前記第4の領域とが交差する、配線交差部と、を有し、
    前記酸化物半導体膜は、Inと、Gaと、Znと、を有し、
    前記第1の領域は、ゲート電極として機能する領域であり、
    前記第2の領域は、ゲート配線として機能する領域であり、
    前記第3の領域は、ソース電極として機能する領域であり、
    前記第4の領域は、ソース配線として機能する領域であり、
    前記酸化物半導体膜のチャネル幅方向の断面において、前記酸化物半導体膜の端部を越えて延在する前記酸化物絶縁層は、前記ゲート絶縁層と接する領域を有し、
    前記酸化物絶縁層は、第1のコンタクトホールと、第2のコンタクトホールとを有し、
    前記第1のコンタクトホールを介して、前記第3の領域は前記酸化物半導体膜と電気的に接続され、
    前記第2のコンタクトホールを介して、前記ドレイン電極は前記酸化物半導体膜と電気的に接続され、
    前記保護絶縁層は、第3のコンタクトホールを有し、
    前記平坦化絶縁層は、第4のコンタクトホールを有し、
    前記画素電極は、前記第3のコンタクトホール及び前記第4のコンタクトホールを介して、前記ドレイン電極と電気的に接続され、
    前記配線交差部において、前記第2の領域と、前記第4の領域との間には、前記ゲート絶縁層の第5の領域と、前記第5の領域に接する前記酸化物絶縁層の第6の領域とを有することを特徴とする液晶表示装置。
  9. 請求項5乃至請求項8のいずれか一において、
    前記第2の導電層、及び前記ドレイン電極は、金属導電膜を有し、
    前記金属導電膜は、Al、Cr、Cu、Ta、Ti、Mo又はWを有することを特徴とする液晶表示装置。
  10. 請求項9において、前記Tiを有する金属導電膜は、前記酸化物半導体膜と接する領域を有することを特徴とする液晶表示装置。
JP2018231501A 2009-07-31 2018-12-11 液晶表示装置の作製方法、及び液晶表示装置 Active JP6636126B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009179773 2009-07-31
JP2009179773 2009-07-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018040749A Division JP2018136549A (ja) 2009-07-31 2018-03-07 液晶表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019227080A Division JP6865261B2 (ja) 2009-07-31 2019-12-17 液晶表示装置の作製方法、及び液晶表示装置

Publications (2)

Publication Number Publication Date
JP2019070821A JP2019070821A (ja) 2019-05-09
JP6636126B2 true JP6636126B2 (ja) 2020-01-29

Family

ID=43526144

Family Applications (10)

Application Number Title Priority Date Filing Date
JP2010167799A Active JP5586361B2 (ja) 2009-07-31 2010-07-27 半導体装置
JP2014148712A Withdrawn JP2014225687A (ja) 2009-07-31 2014-07-22 半導体装置
JP2016112799A Active JP6306087B2 (ja) 2009-07-31 2016-06-06 液晶表示装置及び液晶表示装置の作製方法
JP2018040749A Withdrawn JP2018136549A (ja) 2009-07-31 2018-03-07 液晶表示装置
JP2018231501A Active JP6636126B2 (ja) 2009-07-31 2018-12-11 液晶表示装置の作製方法、及び液晶表示装置
JP2019227080A Active JP6865261B2 (ja) 2009-07-31 2019-12-17 液晶表示装置の作製方法、及び液晶表示装置
JP2021064402A Active JP7116214B2 (ja) 2009-07-31 2021-04-05 半導体装置
JP2022120473A Active JP7304466B2 (ja) 2009-07-31 2022-07-28 液晶表示装置
JP2023103887A Withdrawn JP2023130388A (ja) 2009-07-31 2023-06-26 液晶表示装置
JP2023103990A Pending JP2023123675A (ja) 2009-07-31 2023-06-26 半導体装置

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP2010167799A Active JP5586361B2 (ja) 2009-07-31 2010-07-27 半導体装置
JP2014148712A Withdrawn JP2014225687A (ja) 2009-07-31 2014-07-22 半導体装置
JP2016112799A Active JP6306087B2 (ja) 2009-07-31 2016-06-06 液晶表示装置及び液晶表示装置の作製方法
JP2018040749A Withdrawn JP2018136549A (ja) 2009-07-31 2018-03-07 液晶表示装置

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2019227080A Active JP6865261B2 (ja) 2009-07-31 2019-12-17 液晶表示装置の作製方法、及び液晶表示装置
JP2021064402A Active JP7116214B2 (ja) 2009-07-31 2021-04-05 半導体装置
JP2022120473A Active JP7304466B2 (ja) 2009-07-31 2022-07-28 液晶表示装置
JP2023103887A Withdrawn JP2023130388A (ja) 2009-07-31 2023-06-26 液晶表示装置
JP2023103990A Pending JP2023123675A (ja) 2009-07-31 2023-06-26 半導体装置

Country Status (7)

Country Link
US (10) US8546180B2 (ja)
EP (1) EP2460183A4 (ja)
JP (10) JP5586361B2 (ja)
KR (11) KR20190141791A (ja)
CN (4) CN102473735B (ja)
TW (5) TWI550880B (ja)
WO (1) WO2011013561A1 (ja)

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR20220100086A (ko) 2009-07-10 2022-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102057299B1 (ko) 2009-07-31 2019-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR102153841B1 (ko) 2009-07-31 2020-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101402294B1 (ko) * 2009-10-21 2014-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR101913111B1 (ko) * 2009-12-18 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011125454A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8895375B2 (en) 2010-06-01 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and method for manufacturing the same
US8735231B2 (en) * 2010-08-26 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of dual-gate thin film transistor
JP5775712B2 (ja) * 2010-10-28 2015-09-09 株式会社ジャパンディスプレイ 表示装置
TWI432865B (zh) * 2010-12-01 2014-04-01 Au Optronics Corp 畫素結構及其製作方法
TWI534905B (zh) 2010-12-10 2016-05-21 半導體能源研究所股份有限公司 顯示裝置及顯示裝置之製造方法
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5977523B2 (ja) 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
TWI570809B (zh) 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9019440B2 (en) 2011-01-21 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW202320146A (zh) 2011-01-26 2023-05-16 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI570920B (zh) 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2012102281A1 (en) * 2011-01-28 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9023684B2 (en) 2011-03-04 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9646829B2 (en) * 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101900525B1 (ko) 2011-03-18 2018-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 반도체 장치, 및 반도체 장치의 제작 방법
JP5959296B2 (ja) 2011-05-13 2016-08-02 株式会社半導体エネルギー研究所 半導体装置およびその製造方法
JP5827045B2 (ja) * 2011-06-29 2015-12-02 株式会社ジャパンディスプレイ 半導体装置の製造方法
US9130044B2 (en) 2011-07-01 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI605590B (zh) 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2013093561A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
CN102522411B (zh) * 2011-12-22 2016-02-10 深圳莱宝高科技股份有限公司 薄膜晶体管、使用该薄膜晶体管的阵列基板及其制作方法
KR102330543B1 (ko) 2012-04-13 2021-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6059566B2 (ja) 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102709189A (zh) * 2012-05-21 2012-10-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法及一种阵列基板
US8995607B2 (en) 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
US9048265B2 (en) 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
CN108987416B (zh) 2012-07-20 2023-07-04 株式会社半导体能源研究所 显示装置及具有该显示装置的电子设备
CN108054175A (zh) 2012-08-03 2018-05-18 株式会社半导体能源研究所 半导体装置
KR102703850B1 (ko) * 2012-08-10 2024-09-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
JP6103854B2 (ja) * 2012-08-10 2017-03-29 三菱電機株式会社 薄膜トランジスタ基板
JP2014038911A (ja) * 2012-08-13 2014-02-27 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置および電子機器
DE102013216824B4 (de) 2012-08-28 2024-10-17 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI611511B (zh) 2012-08-31 2018-01-11 半導體能源研究所股份有限公司 半導體裝置
KR102484987B1 (ko) 2012-09-13 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI661553B (zh) 2012-11-16 2019-06-01 日商半導體能源研究所股份有限公司 半導體裝置
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
KR102680781B1 (ko) 2012-12-25 2024-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104904018B (zh) 2012-12-28 2019-04-09 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR20140088810A (ko) * 2013-01-03 2014-07-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI809225B (zh) 2013-05-16 2023-07-21 日商半導體能源研究所股份有限公司 半導體裝置
US9035301B2 (en) 2013-06-19 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device
KR102090713B1 (ko) 2013-06-25 2020-03-19 삼성디스플레이 주식회사 가요성 표시 패널 및 상기 가요성 표시 패널의 제조 방법
KR102143924B1 (ko) * 2013-07-12 2020-08-13 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI635750B (zh) 2013-08-02 2018-09-11 半導體能源研究所股份有限公司 攝像裝置以及其工作方法
US10008513B2 (en) 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI523217B (zh) * 2013-09-12 2016-02-21 友達光電股份有限公司 畫素結構
WO2015045213A1 (ja) * 2013-09-30 2015-04-02 パナソニック株式会社 薄膜トランジスタ基板及びその製造方法
US9590111B2 (en) 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
CN104656328B (zh) * 2013-11-15 2017-10-31 群创光电股份有限公司 显示面板及显示装置
KR102248641B1 (ko) * 2013-11-22 2021-05-04 엘지디스플레이 주식회사 유기전계 발광소자
JP6496132B2 (ja) 2013-12-02 2019-04-03 株式会社半導体エネルギー研究所 半導体装置
US9806098B2 (en) * 2013-12-10 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP6537264B2 (ja) 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
KR102283806B1 (ko) * 2013-12-17 2021-08-03 삼성디스플레이 주식회사 표시 장치
US9577110B2 (en) 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
US10586954B2 (en) 2014-05-23 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Electronic device including secondary battery
CN104020621B (zh) * 2014-05-26 2017-03-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102293123B1 (ko) * 2015-04-08 2021-08-24 삼성디스플레이 주식회사 박막 트랜지스터, 유기 발광 표시 장치, 유기 발광 표시 장치의 제조 방법
KR102568632B1 (ko) * 2016-04-07 2023-08-21 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
CN107340934B (zh) 2016-04-29 2020-10-20 瀚宇彩晶股份有限公司 电容式触控显示面板
KR102094873B1 (ko) 2016-05-10 2020-03-31 삼성디스플레이 주식회사 표시 장치, 휴대용 단말기, 및 표시 장치의 작동 방법
JP6763703B2 (ja) * 2016-06-17 2020-09-30 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
KR102512439B1 (ko) * 2016-09-19 2023-03-22 삼성디스플레이 주식회사 반도체 장치 및 이의 제조방법
CN106405921B (zh) * 2016-09-23 2018-06-05 京东方科技集团股份有限公司 一种显示装置
JP6839973B2 (ja) * 2016-12-08 2021-03-10 株式会社半導体エネルギー研究所 表示パネル
CN110178170B (zh) * 2017-01-16 2021-12-07 株式会社半导体能源研究所 显示装置
JP2019110159A (ja) * 2017-12-15 2019-07-04 シャープ株式会社 アクティブマトリクス基板、及びそれを備えたx線撮像パネル
JP2019152772A (ja) * 2018-03-05 2019-09-12 株式会社Joled 半導体装置および表示装置
US10910413B2 (en) * 2018-10-10 2021-02-02 HKC Corporation Limited Method of manufacturing array substrate and array substrate
JP7083736B2 (ja) * 2018-10-26 2022-06-13 株式会社ジャパンディスプレイ 表示装置
CN109686771B (zh) * 2018-12-27 2020-12-11 厦门天马微电子有限公司 显示面板及显示装置
TWI742339B (zh) * 2019-01-28 2021-10-11 友達光電股份有限公司 顯示面板
KR20200097856A (ko) 2019-02-08 2020-08-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20210033120A (ko) * 2019-09-17 2021-03-26 삼성디스플레이 주식회사 표시 장치
KR20210035553A (ko) * 2019-09-24 2021-04-01 삼성전자주식회사 도메인 스위칭 소자 및 그 제조방법
US11081523B1 (en) * 2020-05-14 2021-08-03 Globalfoundries Singapore Pte. Ltd. Memory devices and methods of forming memory devices
KR102453132B1 (ko) 2020-07-17 2022-10-11 (주)바질컴퍼니 품질 분석 결과를 이용한 최적 촬영 범위 제공 장치 및 방법
CN113517387A (zh) * 2021-03-02 2021-10-19 阿里巴巴新加坡控股有限公司 共面波导结构的制备方法、装置、设备以及超导器件
JP2024076261A (ja) * 2022-11-24 2024-06-05 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (209)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160173A (ja) 1984-01-30 1985-08-21 Sharp Corp 薄膜トランジスタ
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05136419A (ja) 1991-11-13 1993-06-01 Toshiba Corp 薄膜トランジスタ
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06317809A (ja) * 1993-05-07 1994-11-15 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
US5714968A (en) * 1994-08-09 1998-02-03 Nec Corporation Current-dependent light-emitting element drive circuit for use in active matrix display device
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3346145B2 (ja) 1996-01-12 2002-11-18 セイコーエプソン株式会社 半導体膜の結晶化方法、薄膜トランジスタの製造方法、アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶表示装置及びアニール装置
JPH09263974A (ja) 1996-03-29 1997-10-07 Sanyo Electric Co Ltd Cr膜のエッチング方法
JPH1020336A (ja) * 1996-07-02 1998-01-23 Sharp Corp アクティブマトリクス基板およびその製造方法
US6678017B1 (en) 1998-06-08 2004-01-13 Casio Computer Co., Ltd. Display panel and method of fabricating the same
US6653216B1 (en) 1998-06-08 2003-11-25 Casio Computer Co., Ltd. Transparent electrode forming apparatus and method of fabricating active matrix substrate
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4472061B2 (ja) 1998-08-21 2010-06-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6261881B1 (en) 1998-08-21 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit consisting of semiconductor element and method of manufacturing the same
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
KR100654927B1 (ko) 1999-03-04 2006-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작방법
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
JP4801238B2 (ja) 1999-03-23 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000357586A (ja) 1999-06-15 2000-12-26 Sharp Corp 薄膜el素子の製造方法および薄膜el素子
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3391343B2 (ja) * 1999-10-26 2003-03-31 日本電気株式会社 アクティブマトリクス基板及びその製造方法
TW587239B (en) * 1999-11-30 2004-05-11 Semiconductor Energy Lab Electric device
JP2001242803A (ja) 2000-02-29 2001-09-07 Sony Corp 表示装置及びその製造方法
JP4683688B2 (ja) * 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP2001284592A (ja) 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
US6500701B2 (en) 2000-04-28 2002-12-31 Casio Computer Co., Ltd. Method of manufacturing thin film transistor panel having protective film of channel region
JP2001343659A (ja) * 2000-06-02 2001-12-14 Casio Comput Co Ltd アクティブマトリクス型液晶表示パネルおよびその製造方法
US7339317B2 (en) * 2000-06-05 2008-03-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having triplet and singlet compound in light-emitting layers
JP2002050704A (ja) 2000-08-01 2002-02-15 Sony Corp メモリ素子およびその製造方法並びに集積回路
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
US6864628B2 (en) * 2000-08-28 2005-03-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising light-emitting layer having triplet compound and light-emitting layer having singlet compound
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002162646A (ja) * 2000-09-14 2002-06-07 Sony Corp 反射型液晶表示装置
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002299632A (ja) * 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 半導体装置及びアクティブマトリクス型表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003173153A (ja) 2001-12-06 2003-06-20 Matsushita Electric Ind Co Ltd 信号線の配線方法および薄膜トランジスタアレイ基板
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4723787B2 (ja) * 2002-07-09 2011-07-13 シャープ株式会社 電界効果型トランジスタ、その製造方法及び画像表示装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
TW571342B (en) * 2002-12-18 2004-01-11 Au Optronics Corp Method of forming a thin film transistor
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005227538A (ja) * 2004-02-13 2005-08-25 Chi Mei Electronics Corp 大画面および高精細のディスプレイに対応したアレイ基板およびその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2226847B1 (en) 2004-03-12 2017-02-08 Japan Science And Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7642038B2 (en) 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4327128B2 (ja) 2005-05-30 2009-09-09 シャープ株式会社 薄膜トランジスタ基板およびその製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7732330B2 (en) * 2005-06-30 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using an ink-jet method of the same
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US7867791B2 (en) 2005-07-29 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device using multiple mask layers formed through use of an exposure mask that transmits light at a plurality of intensities
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4870403B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2007063966A1 (ja) 2005-12-02 2007-06-07 Idemitsu Kosan Co., Ltd. Tft基板及びtft基板の製造方法
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
WO2007088722A1 (ja) 2006-01-31 2007-08-09 Idemitsu Kosan Co., Ltd. Tft基板及び反射型tft基板並びにそれらの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007220818A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101217182B1 (ko) 2006-07-28 2012-12-31 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
KR20080011826A (ko) 2006-07-31 2008-02-11 삼성전자주식회사 유기 박막 트랜지스터 기판 및 이의 제조방법
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4823989B2 (ja) 2006-09-11 2011-11-24 北京京東方光電科技有限公司 Tft―lcdアレイ基板及びその製造方法
CN100454558C (zh) 2006-09-11 2009-01-21 北京京东方光电科技有限公司 一种tft矩阵结构及其制造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008124215A (ja) 2006-11-10 2008-05-29 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
JP2008124266A (ja) * 2006-11-13 2008-05-29 Hitachi Displays Ltd 表示装置および表示装置の製造方法
JP2008129314A (ja) * 2006-11-21 2008-06-05 Hitachi Displays Ltd 画像表示装置およびその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
US7687887B1 (en) * 2006-12-01 2010-03-30 National Semiconductor Corporation Method of forming a self-aligned bipolar transistor structure using a selectively grown emitter
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
WO2008136505A1 (ja) 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ZnO 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
WO2008149873A1 (en) 2007-05-31 2008-12-11 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
US20090001360A1 (en) 2007-06-29 2009-01-01 Masaya Nakayama Organic el display and method for producing the same
US7968885B2 (en) * 2007-08-07 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US9054206B2 (en) 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101484297B1 (ko) 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
TWI360010B (en) * 2007-09-20 2012-03-11 Chimei Innolux Corp Pixel array substrate and liquid crystal display
JP5143514B2 (ja) 2007-09-21 2013-02-13 株式会社ジャパンディスプレイウェスト 表示装置及び表示装置の製造方法
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP2009122253A (ja) 2007-11-13 2009-06-04 Seiko Epson Corp 電気光学装置及び電子機器
JP2009135188A (ja) 2007-11-29 2009-06-18 Sony Corp 光センサーおよび表示装置
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
US8389685B2 (en) * 2008-03-25 2013-03-05 Kao Corporation Vector encoding a plasmid replication protein and use thereof
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI622175B (zh) 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
TWI491048B (zh) 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
TWI770659B (zh) 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI500160B (zh) 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010032629A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
PL2184229T3 (pl) * 2008-11-11 2013-04-30 Agustawestland Spa Wirnik śmigłowca
TWI540647B (zh) 2008-12-26 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2010263182A (ja) 2009-04-10 2010-11-18 Toppan Printing Co Ltd 薄膜トランジスタおよび画像表示装置
KR102228220B1 (ko) 2009-07-03 2021-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2452362B1 (en) 2009-07-10 2017-09-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101460868B1 (ko) 2009-07-10 2014-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102057299B1 (ko) 2009-07-31 2019-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR102153841B1 (ko) 2009-07-31 2020-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101402294B1 (ko) 2009-10-21 2014-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법

Also Published As

Publication number Publication date
US20160190175A1 (en) 2016-06-30
US20130140559A1 (en) 2013-06-06
JP2020057012A (ja) 2020-04-09
WO2011013561A1 (en) 2011-02-03
KR20220025180A (ko) 2022-03-03
CN105070761A (zh) 2015-11-18
TWI550874B (zh) 2016-09-21
TWI602307B (zh) 2017-10-11
CN102473735A (zh) 2012-05-23
TW201530782A (zh) 2015-08-01
TW201611300A (zh) 2016-03-16
CN102473735B (zh) 2015-08-12
CN103489871A (zh) 2014-01-01
TWI511304B (zh) 2015-12-01
KR20190141791A (ko) 2019-12-24
JP6306087B2 (ja) 2018-04-04
KR101716918B1 (ko) 2017-03-15
KR20130094357A (ko) 2013-08-23
US11348949B2 (en) 2022-05-31
KR20170078882A (ko) 2017-07-07
US9293601B2 (en) 2016-03-22
TW201642481A (zh) 2016-12-01
KR101799252B1 (ko) 2017-11-17
US11728350B2 (en) 2023-08-15
EP2460183A4 (en) 2015-10-07
JP2019070821A (ja) 2019-05-09
KR102058329B1 (ko) 2019-12-20
KR20120051728A (ko) 2012-05-22
KR102490468B1 (ko) 2023-01-19
CN104992984A (zh) 2015-10-21
KR20170121326A (ko) 2017-11-01
KR20170027881A (ko) 2017-03-10
KR102362616B1 (ko) 2022-02-15
EP2460183A1 (en) 2012-06-06
JP2022169538A (ja) 2022-11-09
US20110024750A1 (en) 2011-02-03
CN104992984B (zh) 2019-08-16
KR20210018549A (ko) 2021-02-17
KR102215941B1 (ko) 2021-02-16
US10396097B2 (en) 2019-08-27
CN103489871B (zh) 2016-03-23
KR101541630B1 (ko) 2015-08-03
JP2023123675A (ja) 2023-09-05
US20150303310A1 (en) 2015-10-22
JP2021106291A (ja) 2021-07-26
KR101913995B1 (ko) 2018-10-31
JP7304466B2 (ja) 2023-07-06
KR20200118229A (ko) 2020-10-14
US20140367680A1 (en) 2014-12-18
KR101762101B1 (ko) 2017-08-04
TWI550880B (zh) 2016-09-21
US9224870B2 (en) 2015-12-29
JP2016174180A (ja) 2016-09-29
US9786689B2 (en) 2017-10-10
US20180138211A1 (en) 2018-05-17
TW201611299A (zh) 2016-03-16
KR20180118818A (ko) 2018-10-31
US10854638B2 (en) 2020-12-01
JP7116214B2 (ja) 2022-08-09
TW201117383A (en) 2011-05-16
JP2023130388A (ja) 2023-09-20
KR20190057411A (ko) 2019-05-28
US20200052003A1 (en) 2020-02-13
JP2018136549A (ja) 2018-08-30
KR101981441B1 (ko) 2019-05-22
JP6865261B2 (ja) 2021-04-28
US20200381459A1 (en) 2020-12-03
US20230387136A1 (en) 2023-11-30
CN105070761B (zh) 2019-08-20
JP2014225687A (ja) 2014-12-04
US20220181359A1 (en) 2022-06-09
JP5586361B2 (ja) 2014-09-10
JP2011049540A (ja) 2011-03-10
US8822990B2 (en) 2014-09-02
US8546180B2 (en) 2013-10-01
TWI565083B (zh) 2017-01-01

Similar Documents

Publication Publication Date Title
JP6636126B2 (ja) 液晶表示装置の作製方法、及び液晶表示装置
JP7336499B2 (ja) 表示装置
JP6437512B2 (ja) 表示装置
JP5216929B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191217

R150 Certificate of patent or registration of utility model

Ref document number: 6636126

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250