JP2009122253A - 電気光学装置及び電子機器 - Google Patents
電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2009122253A JP2009122253A JP2007294320A JP2007294320A JP2009122253A JP 2009122253 A JP2009122253 A JP 2009122253A JP 2007294320 A JP2007294320 A JP 2007294320A JP 2007294320 A JP2007294320 A JP 2007294320A JP 2009122253 A JP2009122253 A JP 2009122253A
- Authority
- JP
- Japan
- Prior art keywords
- data line
- insulating film
- electro
- electrode
- optical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 239000004065 semiconductor Substances 0.000 claims abstract description 80
- 239000003990 capacitor Substances 0.000 claims description 45
- 239000000463 material Substances 0.000 claims description 11
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 195
- 239000010408 film Substances 0.000 description 130
- 239000004973 liquid crystal related substance Substances 0.000 description 78
- 239000011229 interlayer Substances 0.000 description 27
- 238000004519 manufacturing process Methods 0.000 description 19
- 239000010409 thin film Substances 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 230000005684 electric field Effects 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 238000003860 storage Methods 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- 239000012535 impurity Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000005368 silicate glass Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 239000003870 refractory metal Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000382 optic material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】電気光学装置において、積層構造の単純化を図り、しかも高品質な表示を可能とする。
【解決手段】電気光学装置は、基板(10)上に、走査線(11)と、走査線の上層側に設けられ、走査線と交差するデータ線(6a)と、データ線の上層側に、データ線及び走査線の交差に対応して設けられた画素電極(9a)と、画素電極の下層側に、画素電極に容量絶縁膜(75)を介して対向するように設けられた容量電極(71)と、走査線の上層側且つデータ線の下層側に設けられ、データ線に電気的に接続されたデータ線側ソースドレイン領域(1d)、画素電極に電気的に接続された画素電極側ソースドレイン領域(1e)、及び走査線と同一層からなると共に走査線に電気的に接続された第1ゲート電極(3a)にゲート絶縁膜を介して対向するように配置されたチャネル領域(1a’)を有する半導体層(1a)とを備える。
【選択図】図5
【解決手段】電気光学装置は、基板(10)上に、走査線(11)と、走査線の上層側に設けられ、走査線と交差するデータ線(6a)と、データ線の上層側に、データ線及び走査線の交差に対応して設けられた画素電極(9a)と、画素電極の下層側に、画素電極に容量絶縁膜(75)を介して対向するように設けられた容量電極(71)と、走査線の上層側且つデータ線の下層側に設けられ、データ線に電気的に接続されたデータ線側ソースドレイン領域(1d)、画素電極に電気的に接続された画素電極側ソースドレイン領域(1e)、及び走査線と同一層からなると共に走査線に電気的に接続された第1ゲート電極(3a)にゲート絶縁膜を介して対向するように配置されたチャネル領域(1a’)を有する半導体層(1a)とを備える。
【選択図】図5
Description
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
この種の電気光学装置の一例である液晶装置は、例えば薄膜トランジスタ(TFT:Thin Film Transistor)等を含んでおり、これに加えて薄膜からなるデータ線や走査線等の種々の配線や電極が積層されて構成されている。
上述したような積層構造をとることにより、液晶装置は、小型でありながらも高精細な画像を表示することを可能としている。例えば特許文献1では、8層の導電層からなる積層構造によって液晶装置を実現するという技術が開示されている。
しかしながら、上述のような積層構造をとる液晶装置においては、層の数が増加することにより装置構成が複雑化してしまい、製造工程の複雑高度化、製造期間の長期化及びコストの増大等を招いてしまうという技術的問題点がある。
本発明は、例えば上述した問題点に鑑みなされたものであり、例えば、アクティブマトリクス方式で駆動される液晶装置等の電気光学装置であって、比較的少ない層で構成されており、高品質な表示を可能とする電気光学装置、及び該電気光学装置を具備してなる電子機器を提供することを課題とする。
本発明の電気光学装置は上記課題を解決するために、基板と、該基板上に設けられた走査線と、該走査線の上層側に設けられ、前記走査線と交差するデータ線と、該データ線の上層側に、前記データ線及び前記走査線の交差に対応して規定される画素毎に設けられた画素電極と、該画素電極の下層側に、該画素電極に容量絶縁膜を介して対向するように設けられた容量電極と、前記走査線の上層側且つ前記データ線の下層側に設けられ、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、前記画素電極に電気的に接続された画素電極側ソースドレイン領域、及び前記走査線と同一層からなると共に前記走査線に電気的に接続された第1ゲート電極にゲート絶縁膜を介して対向するように配置されたチャネル領域を有する半導体層とを備える。
本発明の電気光学装置によれば、基板上に、走査線が延在するように設けられており、データは走査線の上層側に、データ線と交差して延在するように設けられている。即ち、データ線と走査線は互いに交差するように設けられている。
そして、データ線の上層側には画素電極が設けられている。画素電極は、例えばITO(Indium Tin Oxide)等の透明導電材料からなる透明電極であり、データ線及び走査線の交差に対応して、基板上において表示領域となるべき領域にマトリクス状に複数設けられる。更に、画素電極の下層側には、容量絶縁膜を介して画素電極と対向するように容量電極が設けられている。容量電極は、典型的には、画素電極と同様に、例えばITO等の透明導電材料からなる。容量電極は、容量線に接続されていてもよいし、容量線の一部が容量電極であってもよい。容量電極は、容量線を介して、所定電位の電源又は配線に接続されている。
また、走査線の上層側且つデータ線の下層側には半導体層が設けられており、データ線に電気的に接続されたデータ線側ソースドレイン領域、画素電極に電気的に接続された画素電極側ソースドレイン領域、及び走査線と同一層からなると共に走査線に接続された第1ゲート電極にゲート絶縁膜を介して対向するように配置されたチャネル領域を有している。ここで、本発明に係る「同一層」とは、同一の成膜工程によって形成される層或いは膜を意味しており、例えば走査線及び第1ゲート電極の膜厚等は、互いに同一でなくともよい。尚、「同一層からなる」とは、一つの層或いは膜として連続していることまでも要求する趣旨ではなく、同一層のうち相互に分断されている層部分或いは膜部分でも足りる趣旨である。
第1ゲート電極は、走査線と同一層からなるので、第1ゲート電極及び走査線を同一の成膜工程で形成することが可能となる。よって、製造工程の長期化及び複雑高度化等を防止することが可能となる。
上述した半導体層に加え、第1ゲート電極及びゲート絶縁膜から、基板上には、容量電極の下層側に、薄膜トランジスタが構築されている。ここで、薄膜トランジスタは、半導体層が更にLDD(Lightly Doped Drain)領域を有することで、LDD型の薄膜トランジスタとして構築されてもよい。また、薄膜トランジスタは、典型的には、半導体層と、該半導体層よりもゲート絶縁膜を介して下層側にチャネル領域に対向するように配置された第1ゲート電極とを有するバックゲート型の薄膜トランジスタとして構築される。尚、薄膜トランジスタは、半導体層を上下から二つのゲート電極が挟持する又は二つの直列に接続されたチャネル領域に対して二つのゲート電極が夫々存在するダブルゲート型の薄膜トランジスタとして構築されてもよい。或いは、三つ以上のゲート電極を有する薄膜トランジスタとして構築されてもよい。
本発明では特に、上述したように、5層の導電層(即ち、下層側から順に、走査線、半導体層、データ線、容量電極及び画素電極)により電気光学装置を構成している。尚、各導電層間には、上述した容量絶縁膜やゲート絶縁膜等の絶縁膜が設けられている。また、上述した導電層及び絶縁膜に加えて、他の配線や電極等が設けられていてもよい。
上述したように構成することで、本発明の電気光学装置は、その動作時に、例えばデータ線から画素電極への画像信号の供給が制御され、所謂アクティブマトリクス方式による画像表示が可能となる。尚、画像信号は、データ線及び画素電極間に電気的に接続された半導体層からなる薄膜トランジスタが、走査線から供給される走査信号に応じてオンオフされることによって、所定のタイミングでデータ線から薄膜トランジスタを介して画素電極に供給される。即ち、薄膜トランジスタは、画素電極をスイッチング制御する。また、容量電極を設けることにより、画素電極に印加される電圧が減衰してしまうことを防止し、高コントラストな表示等を実現している。
ここで、例えば、走査線、データ線及び半導体層は、基板上で平面的に見て、画素電極に対応する各画素の開口領域(即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域)を囲む非開口領域内に配置されている。即ち、これらの走査線、データ線及び半導体層は、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に配置される。尚、容量電極は、上述したように典型的には透明導電材料からなり、開口領域内に配置されても、表示の妨げとはならない。
更に、本発明では特に、上述したように、半導体層は、データ線の下層側に設けられる。言い換えれば、データ線は、半導体層よりも上層側に設けられる。よって、データ線を、半導体層に対する高温処理が行われた後に、例えばアルミニウム等の比較的低抵抗な金属を含んでなるように形成できる。従って、仮に、データ線が、半導体層よりも下層側に設けられ、例えばチタン、タングステン等の高融点金属からなるように形成された場合と比較して、データ線の電気的な抵抗を容易に低減すること(即ち、データ線を容易に低抵抗化すること)ができる。このため、データ線の配線幅を狭めることにより、開口領域を広げる即ち各画素の開口率(即ち、各画素における全領域に対する開口領域の比率)を向上させることも可能となる。つまり、各画素の高開口率化も可能となる。更に、データ線を低抵抗化することで、所定期間内にデータ線を介して画素電極に書き込むべき画像信号を、画素電極に十分に書き込むことができる。よって、コントラストの向上も可能となる。
以上説明したように、本発明の電気光学装置によれば、限られた数の導電層によって、高精細な画像を表示することを可能としている。従って、導電層の増加による、例えば深いコンタクトホールの形成などの製造工程の複雑高度化、製造期間の長期化やコストの増大等を防止することが可能である。更に、データ線を例えばアルミニウム等の比較的低抵抗な金属を含んでなるように形成でき、各画素の高開口率化やコントラストの向上も可能である。
本発明の電気光学装置の一態様では、前記走査線は、前記基板側から入射される光を遮光する遮光膜として機能する。
この態様によれば、基板側から入射される光は、基板上に設けられた走査線によって遮光される。尚、遮光膜としては、半導体層に対する高温処理に耐え得ると共に導電性に優れたチタン、タングステン等の高融点金属を用いるとよい。或いは、半導体層に対して低温処理で済む場合には、高融点金属に限らず、導電性に優れたアルミニウム等を用いてもよい。
仮に、基板側から入射される光が遮光されないとすると、入射した光によって、半導体層に光リーク電流が生じ、表示不良等が発生してしまうおそれがある。
しかるに本発明では特に、走査線を遮光膜として機能させるため、別途遮光膜を設けなくとも、上述した光リーク電流の発生を抑制することが可能である。即ち、装置構成を複雑化させることなく遮光を実現することができる。従って、製造期間の長期化やコストの増大等を防止することが可能となる。
本発明の電気光学装置の他の態様では、前記第1ゲート電極は、前記走査線のうち前記基板上で平面的に見て前記チャネル領域に重なる部分として形成され、前記走査線のうち前記第1ゲート電極に隣接する部分は、前記ゲート絶縁膜よりも膜厚の厚い第1絶縁膜を介して前記半導体層の下層側に設けられる。
この態様によれば、走査線の一部として設けられた第1ゲート電極は、チャネル領域に局所的に接近するように配置されている。また、走査線のうち第1ゲート電極に隣接する部分は、ゲート絶縁膜よりも膜の厚い第1絶縁膜を介して半導体層の下層側に設けられている。即ち、第1ゲート電極に隣接する部分は、第1ゲート電極と比べて、半導体層に対して離間して配置されている。
仮に、第1ゲート電極に隣接する部分と半導体層との距離が、第1ゲート電極と半導体層との距離と同じであるとすると、この隣接する部分からの電界の印加が第1ゲート電極からの電界の印加と同等になってしまうが故に、第1ゲート電極は正常に機能しなくなるおそれがある。
しかるに本態様では特に、上述したように、第1ゲート電極に隣接する部分は、ゲート絶縁膜よりも膜の厚い第1絶縁膜を介して半導体層よりも下層側に積層されている。よって、第1ゲート電極に隣接する部分は、ゲート絶縁膜と第1絶縁膜との厚みの差分だけ離間して配置される。従って、第1ゲート電極は正常に機能し、薄膜トランジスタの一部として確実に機能することができる。
上述した第1ゲート電極に隣接する部分がゲート絶縁膜よりも膜厚の厚い第1絶縁膜を介して半導体層の下層側に設けられる態様では、前記ゲート絶縁膜は、前記第1絶縁膜と同一層からなる一の絶縁膜が、前記チャネル領域に対向する領域で凹状に掘られてなるように構成してもよい。
この場合には、ゲート絶縁膜は、第1絶縁膜と同一層からなる一の絶縁膜が、チャネル領域に対向する領域で凹状に掘られてなる。よって、第1ゲート電極と半導体層との層間距離は、第1ゲート電極に隣接する部分と半導体層との層間距離に比べて短くなる。
尚、本態様における第1絶縁膜は、単一層膜からなってもよいし、多層膜からなってもよい。
上述したように構成することで、より容易に、走査線のうち第1ゲート電極及び該第1ゲート電極に隣接する部分と半導体層との層間距離が互いに異なる構成を実現可能である。従って、製造工程の長期化及び複雑高度化等を防止することが可能となる。
上述した第1ゲート電極に隣接する部分がゲート絶縁膜よりも膜厚の厚い第1絶縁膜を介して半導体層の下層側に設けられる態様では、前記基板上の積層構造における前記第1ゲート電極の上側表面の高さが前記第1ゲート電極に隣接する部分よりも高くなるように、前記第1ゲート電極の下層側に島状に設けられた第2絶縁膜を備えてもよい。
この場合には、第2絶縁膜によって、より容易に、走査線の一部をチャネル領域に局所的に接近した第1ゲート電極として形成できる。従って、製造工程の長期化及び複雑高度化等を防止することが可能となる。
上述した第2絶縁膜を備える態様では、前記データ線と同一層からなると共に前記チャネル領域に対向するように配置され、前記半導体層の脇に設けられたコンタクトホールを介して前記走査線に電気的に接続された第2ゲート電極を更に備えてもよい。
この場合には、チャネル領域を上下から挟持する第1及び第2ゲート電極を備える。即ち、本態様における薄膜トランジスタは2つのゲート電極を有する(所謂、ダブルゲート構造である)。よって、チャネル領域の上側(即ち、データ線と同一層からなる第2ゲート電極側)及び下側(即ち、走査線と同一層からなる第1ゲート電極側)の両方にチャネルを形成できる。この結果、仮に半導体層のチャネル領域における下側のみにチャネルが形成される場合と比較して、薄膜トランジスタがオンとされた際にチャネル領域に流れる電流(即ち、オン電流)を大きくすることができる。従って、高品質な画像を表示させることが可能である。
尚、本態様によれば、薄膜トランジスタを構成する際の自由度を高めるという効果を得ることもできる。
本発明の電気光学装置の他の態様では、前記データ線と同一層からなると共に前記チャネル領域に対向するように配置され、前記半導体層の脇に設けられたコンタクトホールを介して前記走査線に電気的に接続された第2ゲート電極を更に備え、前記第1ゲート電極は、前記走査線のうち前記基板上で平面的に見て前記チャネル領域に重なる部分として形成され、前記走査線のうち前記第1ゲート電極に隣接する部分は、前記ゲート絶縁膜と互いに同じ膜厚を有する第3絶縁膜を介して前記半導体層の下層側に設けられる。
この態様によれば、第1ゲート電極及び該第1ゲート電極に隣接する部分は、互いに同じ層間距離だけ半導体層に対して離間して配置されている。よって、走査線及び半導体層の両方を、基板上において平坦に形成することが可能となり、比較的容易に加工することが可能となる。従って、製造工程の長期化及び複雑高度化等を防止することが可能となる。
ここで、本態様における薄膜トランジスタはチャネル領域を上下から挟持する第1及び第2ゲート電極を備える、即ちダブルゲート構造を有する。よって、チャネル領域の上側(即ち、データ線と同一層からなる第2ゲート電極側)及び下側(即ち、走査線と同一層からなる第1ゲート電極側)の両方にチャネルを形成できる。従って、第1ゲート電極に隣接する部分から半導体層に対する電界の印加が第1ゲート電極からの電界の印加と同等になってしまったとしても、第2ゲート電極からの電界の印加によりチャネル領域の上側にチャネルを形成できるので、薄膜トランジスタを正常に機能させることができる。
本発明の電気光学装置の他の態様では、前記容量電極は、前記画素電極と前記容量電極の下層側とのカップリングを防止するシールド層として機能する。
この態様によれば、容量電極は、画素電極より下層側に設けられているため、画素電極と容量電極の下層側とのカップリング(即ち、容量カップリングの如き、電気的或いは電磁気的なカップリング)を防止するシールド層、即ち電磁シールドを行う導電層として機能する。尚、「容量電極の下層側」とは、例えば上述したデータ線、走査線、及び半導体層等である。また、他の導電層が存在する場合は、それらの層であってもよい。
カップリングを防止することによって、画素電極における電位変動等が生じる可能性を低減することが可能となる。従って、より高品質な画像を表示することが可能となる。
本発明の電気光学装置の他の態様では、前記半導体層と同一層からなり、前記データ線を第1のデータ線とし、該第1のデータ線が延在する方向に沿って該第1のデータ線に対して並走すると共に該第1のデータ線と電気的に接続された第2のデータ線を備える。
この態様によれば、第1及び第2のデータ線が二重配線されるため、データ線の電気的な抵抗を全体的に低くすることが可能となる。また、第1及び第2のデータ線の一方に断線等の不具合が生じても、他方を冗長的に機能させることができるため、電気光学装置の信頼性を向上させることができる。
上述した第2のデータ線を備える態様では、前記第1及び第2のデータ線は、前記基板上の積層構造における前記第1及び第2のデータ線間に設けられた第4絶縁膜に開孔されたコンタクトホールを介して互いに電気的に接続されるように構成してもよい。
この場合には、第1及び第2のデータ線をコンタクトホールに介して容易に且つ確実に互いに電気的に接続させることができる。
上述した第2のデータ線を備える態様では、前記第1及び第2のデータ線は、互いに重なり且つ互いに接するように形成されることで互いに電気的に接続されるように構成してもよい。
この場合には、基板上の積層構造における第1及び第2のデータ線の間には例えば絶縁膜等は設けられず、第1及び第2のデータ線は互いに重なり且つ互いに接するように形成される。言い換えれば、データ線は、第2のデータと第1のデータ線とが下層側から順に積層された2層構造を有する配線として形成される。よって、例えば仮に、第1及び第2のデータ線間を、基板上における第1及び第2のデータ線間に設けられた絶縁膜に開孔されたコンタクトホールを介して互いに電気的に接続する場合と比較して、第1及び第2のデータ線間の電気的な抵抗を確実に低くすることができる。
本発明の電気光学装置の他の態様では、前記基板の前記画素電極が形成される側に対向配置されており、前記基板との間に電気光学物質を挟持する対向基板を更に備える。
この態様によれば、基板の画素電極が形成されている側に対向基板が配置されており、基板と対向基板との間には電気光学物質が挟持されている。電気光学物質は、画素電極から電圧を印加することで制御することが可能である。よって、例えば縦電界又は横電界をこれら一対の基板間に印加することにより、電気光学物質を制御しつつ、光を入射させることで、画像を表示させることが可能となる。
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を具備する。
本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、製造期間の長期化やコストの増大等を防止しつつ、高品質な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することも可能である。
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。
<第1実施形態>
第1実施形態に係る液晶装置について、図1から図5を参照して説明する。
第1実施形態に係る液晶装置について、図1から図5を参照して説明する。
先ず、本実施形態に係る液晶装置の全体構成について、図1及び図2を参照して説明する。
図1は、TFTアレイ基板をその上に形成された各構成要素と共に、対向基板の側から見た液晶装置の構成を示す概略的な平面図であり、図2は、図1のH−H’断面図である。
図1及び図2において、本実施形態に係る液晶装置は、対向配置されたTFTアレイ基板10と対向基板20とを備えている。TFTアレイ基板10は例えば石英基板、ガラス基板等の透明基板又はシリコン基板である。対向基板20も例えばTFTアレイ基板10と同様の材料からなる基板である。TFTアレイ基板10と対向基板20との間には、液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材52中には、TFTアレイ基板10と対向基板20との間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材56が散布されている。本実施形態に係る液晶装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。
TFTアレイ基板10上における、画像表示領域10aの周辺に位置する周辺領域には、データ線駆動回路101、サンプリング回路7、走査線駆動回路104及び外部回路接続端子102が夫々形成される。
TFTアレイ基板10上における周辺領域において、シール領域より外周側に、データ線駆動回路101及び外部回路接続端子102が、TFTアレイ基板10の一辺に沿って設けられている。また、TFTアレイ基板10上の周辺領域のうちシール領域より内側に位置する領域には、TFTアレイ基板10の一辺に沿う画像表示領域10aの一辺に沿って且つ額縁遮光膜53に覆われるようにしてサンプリング回路7が配置されている。
また、走査線駆動回路104は、TFTアレイ基板10の一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間を電気的に接続するため、TFTアレイ基板10の残る一辺に沿い、且つ額縁遮光膜53に覆われるようにして複数の配線105が設けられている。
また、TFTアレイ基板10上の周辺領域において、対向基板20の4つのコーナー部に対向する領域に、上下導通端子106が配置されると共に、このTFTアレイ基板10及び対向基板20間には上下導通材が上下導通端子106に対応して該端子106に電気的に接続されて設けられている。
図2において、TFTアレイ基板10上には、画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9aがマトリクス状に設けられている。画素電極9a上には、配向膜16が形成されている。
他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば遮光性金属膜等から形成されており、対向基板20上の画像表示領域10a内で、例えば格子状等にパターニングされている。そして、遮光膜23上(図2中遮光膜23より下側)に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向して例えばベタ状に形成され、更に対向電極21上(図2中対向電極21より下側)には配向膜22が形成されている。
液晶層50は、本発明に係る「電気光学物質」の一例としての例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極9aと対向電極21との間には液晶保持容量が形成される。
尚、ここでは図示しないが、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。
次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図3を参照して説明する。
図3は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
図3において、画像表示領域10aを構成するマトリクス状に形成された複数の画素の各々には、画素電極9a及び本発明に係る「半導体層」及び「第1ゲート電極」の一例を含んで構築されるTFT30が形成されている。TFT30は、画素電極9aに電気的に接続されており、本実施形態に係る液晶装置の動作時に画素電極9aをスイッチング制御する。画像信号が供給されるデータ線6aは、TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。
TFT30のゲートに走査線11が電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線11にパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snが所定のタイミングで書き込まれる。画素電極9aを介して液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板に形成された対向電極との間で一定期間保持される。
液晶層50(図2参照)を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
ここで保持された画像信号がリークすることを防ぐために、画素電極9aと対向電極21(図2参照)との間に形成される液晶容量に対して電気的に並列に蓄積容量70が付加されている。蓄積容量70は、画像信号の供給に応じて各画素電極9aの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量70によれば、画素電極9aにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。蓄積容量70の具体的構成については後に詳述する。
次に、本実施形態に係る液晶装置の画素部の具体的な構成について、図4及び図5を参照して説明する。
図4は、第1実施形態に係る液晶装置の画素部の平面図である。図5は、図4のA−A’断面図である。尚、図4及び図5では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また図4及び図5では、説明の便宜上、画素電極9aより上側に位置する部分の図示を省略している。図4においては、走査線11等の一部の配線や電極を透過的に図示している。
図4において、画素電極9aは、TFTアレイ基板10(図2参照)上に、マトリクス状に複数設けられており、例えばITO等の透明導電材料からなる透明電極である。画素電極9aの縦横の境界にそれぞれ沿ってデータ線6a及び走査線11が設けられている。即ち、走査線11は、X方向に沿って延びており、データ線6aは、走査線11と交差するように、Y方向に沿って延びている。走査線11の上層側には、画素スイッチング用のTFT30が画素電極9a毎に設けられている。
走査線11、データ線6a、TFT30及び後述する中継電極60は、TFTアレイ基板10上で平面的に見て、画素電極9aに対応する各画素の開口領域(即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域)を囲む非開口領域内に配置されている。即ち、これらの走査線11、データ線6a、TFT30及び中継電極60は、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に配置されている。
本実施形態に係る液晶装置の動作時には、上述したデータ線6aから画素電極9aへの画像信号の供給が制御され、所謂アクティブマトリクス方式による画像表示が可能となる。尚、画像信号は、データ線6a及び画素電極9a間に電気的に接続されたスイッチング素子であるTFT30が走査線11から供給される走査信号に応じてオンオフされることによって、所定のタイミングでデータ線6aからTFT30を介して画素電極9aに供給される。
図5に示すように、TFTアレイ基板10上には、上述した画素電極9a等の各種構成要素が積層構造をなしている。各種構成要素は、下から順に、走査線11等を含む第1層(即ち、第1の導電層)、半導体層1a等を含む第2層(即ち、第2の導電層)、データ線6a等を含む第3層(即ち、第3の導電層)、容量電極71等を含む第4層(即ち、第4の導電層)、画素電極9a等を含む第5層(第5の導電層)からなる。また、第1の導電層及び第2の導電層間には下地絶縁膜12、第2の導電層及び第3の導電層間には第1層間絶縁膜41、第3の導電層及び第4の導電層間には第2層間絶縁膜42、第4の導電層及び第5の導電層間には容量絶縁膜75がそれぞれ設けられ、各種構成要素間が短絡することを防止している。第1層間絶縁膜41及び第2層間絶縁膜42は、例えばNSG(ノンシリケートガラス)によって形成されている。その他、第1層間絶縁膜41及び第2層間絶縁膜42には、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。
図4及び図5において、TFT30は、半導体層1aと、走査線11の一部として形成されたゲート電極3aとを含んで構成されている。
半導体層1aは、例えばポリシリコンからなり、X方向に沿って設けられたチャネル領域1a’、データ線側LDD領域1b及び画素電極側LDD領域1c並びにデータ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eからなる。即ち、TFT30はLDD構造を有している。データ線側ソースドレイン領域1dは、第1層間絶縁膜41に開孔されたコンタクトホール81を介してデータ線6aと電気的に接続されている。画素電極側ソースドレイン領域1eは、第1層間絶縁膜41に開孔されたコンタクトホール83、後述する中継電極60及びコンタクトホール85を介して画素電極9aと電気的に接続されている。
データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、チャネル領域1a’を基準として、X方向に沿ってほぼミラー対称に形成されている。データ線側LDD領域1bは、チャネル領域1a’及びデータ線側ソースドレイン領域1d間に形成されている。画素電極側LDD領域1cは、チャネル領域1a’及び画素電極側ソースドレイン領域1e間に形成されている。データ線側LDD領域1b、画素電極側LDD領域1c、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層1aに不純物を打ち込んでなる不純物領域である。データ線側LDD領域1b及び画素電極側LDD領域1cはそれぞれ、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eよりも不純物の少ない低濃度な不純物領域として形成されている。このような不純物領域によれば、TFT30の非動作時において、ソース領域及びドレイン領域間に流れるオフ電流を低減し、且つTFT30の動作時に流れるオン電流の低下を抑制できる。尚、TFT30は、LDD構造を有することが好ましいが、データ線側LDD領域1b、画素電極側LDD領域1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。
図5において、ゲート電極3aは、走査線11の一部として形成されている。走査線11は、半導体層1aよりも下地絶縁膜12を介して下層側に配置され、例えばタングステン(W)、チタン(Ti)、チタンナイトライド(TiN)等の高融点金属材料等の遮光性の導電材料からなる。走査線11は、図4のX方向に沿って延びるように、且つ、TFT30のチャネル領域1a’及び画素電極側LDD領域1cに対向する領域を含むように形成されている。走査線11のうちチャネル領域1a’に対向する部分(即ち、TFTアレイ基板10上で平面的に見てチャネル領域1a’に重なる部分)がゲート電極3aとして機能する。
このような走査線11によれば、TFTアレイ基板10における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光に対してTFT30のチャネル領域1a’及び画素電極側LDD領域1cを殆ど或いは完全に遮光できる。即ち、走査線11は、TFT30に走査信号Giを供給する走査線としての機能に加えて、TFTアレイ基板10側から入射される光を遮光する遮光膜としても機能することが可能である。更に、このような走査線11によれば、走査線11の形成後に、高温プロセスを行うことが可能である。即ち、例えば、第2層としてTFT30の一部を構成する半導体層1aを形成する際、半導体層1aを、減圧CVD(Chemical Vapor Deposition)法等の比較的高温な環境下で行われるプロセスで形成することが可能である。
図4及び図5において、本実施形態では特に、下地絶縁膜12におけるTFT30のチャネル領域1a’に対向する領域には、凹状に掘られてなる凹部810が形成されている。チャネル領域1a’及びゲート電極3aは、チャネル領域1a’が凹部810内に形成されることにより、ゲート電極3aが局所的にチャネル領域1a’に近接するように設けられている。即ち、走査線11のうちゲート電極3aは、下地絶縁膜12のうち凹部810が形成されることにより相対的に薄い膜厚を有する部分(即ち、下地絶縁膜12のうちTFT30のゲート絶縁膜として機能する部分)を介して半導体層1aの下層側に設けられ、走査線11のうちゲート電極3aに隣接する部分は、下地絶縁膜12のうち凹部810が形成されないことにより相対的に厚い膜厚を有する部分を介して半導体層1aの下層側に設けられる。よって、走査線11のうちゲート電極3aに隣接する部分は、ゲート電極3aと比べて、半導体層1aに対して離間して配置されている。従って、走査線11のうちゲート電極3aに隣接する部分からの半導体層1aに対する電界の印加に起因してゲート電極3aが正常に機能しなくなることを防止できる。
図5において、下地絶縁膜12は、例えばシリコン酸化膜等からなる。下地絶縁膜12は、走査線11から半導体層1aを層間絶縁する機能の他、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等によるTFT30の特性の劣化を防止する機能を有する。
図5において、TFTアレイ基板10上の半導体層1aよりも第1層間絶縁膜41を介して上層側には、データ線6a及び中継電極60が設けられている。
データ線6aは、例えばアルミニウム(Al)を含む金属膜から形成されている。この金属膜は、例えば、アルミニウムからなる層を含む複数層で構成されてもよいし、単層で構成されてもよい。データ線6aは、第1層間絶縁膜41に開孔されたコンタクトホール81を介して、TFT30のデータ線側ソースドレイン領域1dに電気的に接続されている。コンタクトホール81は、一層の層間絶縁膜(即ち、第1層間絶縁膜41)のみを貫通するので、その深さは、相対的に短くて済み、その開孔は、エッチング等により容易である。また、そのアスペクト比も小さいので底部にても良好なコンタクトを取り易い。
ここで、本実施形態では特に、上述したように、データ線6aは、半導体層1aよりも上層側に設けられた例えばアルミニウムを含む金属膜から形成されている。言い換えれば、データ線6aが半導体層1aよりも上層側に設けられているが故に、半導体層1aを減圧CVD法等の比較的高温な環境下で行われるプロセスで形成した後に、データ線6aを例えばアルミニウム等の比較的低抵抗であると共に融点が比較的低い金属膜を含んでなるように形成できる。従って、仮に、データ線6aが、半導体層1aよりも下層側に設けられ、例えばチタン、タングステン等の高融点金属からなるように形成された場合と比較して、データ線6aを容易に低抵抗化することができる。このため、データ線6aの配線幅を狭めることにより、各画素の開口率を向上させることも可能となる。更に、データ線6aを低抵抗化することで、所定期間(即ち、TFT30が走査信号Giに基づいてオン状態とされる一定期間)内にデータ線6aを介して画素電極9aに書き込むべき画像信号Siを、画素電極9aに十分に書き込むことができる。よって、コントラストの向上も可能となる。
中継電極60は、第1層間絶縁膜41に開孔されたコンタクトホール83を介してTFT30の画素電極側ソースドレイン領域1eに電気的に接続されると共に、第2層間絶縁膜42及び容量絶縁膜75を貫通して開孔されたコンタクトホール85を介して画素電極9aに電気的に接続されている。よって、中継電極60は、画素電極9aとTFT30の画素電極側ソースドレイン領域1eとの電気的接続を中継する。従って、中継電極60及び画素電極側ソースドレイン領域1e間の層間距離が長くて一つのコンタクトホールで両者間を接続するのが困難となる事態を、回避できる。更に、中継電極60によって、画素電極9a及び画素電極側ソースドレイン領域1e間の電気的な抵抗を低減することが可能となる。
中継電極60は、データ線6aと同一層(即ち、半導体層1aよりも上層側に設けられた例えばアルミニウムを含む金属膜)から形成されている。中継電極60は、図4に示すように、TFTアレイ基板10上で平面的に見て、データ線6aと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように島状に形成されている。これにより、中継電極60は、データ線6aとは互いに電気的に第2層間絶縁膜42により絶縁されている。このようにデータ線6aと中継電極60とを互いに同一層から形成することで、これらを別個に別々の材料から形成する場合と比較して、画素の構成を簡略化すると共に、製造プロセスにおける工程数も削減して簡略化することができる。
図4に示すように、中継電極60は、TFTアレイ基板10上で平面的に見て、TFT30のチャネル領域1a’の一部、画素電極側LDD領域1c及び画素電極側ソースドレイン領域1eの一部と重なるように形成されている。よって、金属膜からなる中継電極60により上層側からの入射光に対してTFT30を遮光することもできる。
図5において、TFTアレイ基板10上のデータ線6aよりも第2層間絶縁膜42を介して上層側には、容量電極71が設けられている。容量電極71は、画素電極9aと中継電極60とを電気的に接続するためのコンタクトホール85が設けられた部分を除いて、開口領域及び非開口領域を共に覆うように設けられている。
容量電極71は、画素電極9aと容量絶縁膜75を介して対向配置されており、蓄積容量70を形成している。
容量電極71は、例えば容量線を介して定電位源と電気的に接続され、固定電位に維持された固定電位側容量電極である。容量電極71は、例えばITO等の透明導電材料から形成されている。
容量絶縁膜75は、例えばHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン(SiO2)膜、或いは窒化シリコン(SiN)膜等から構成された単層構造、或いは多層構造を有している。
上述したように、蓄積容量70が形成されることによって、画素電極9aにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。また本実施形態では特に、画素電極9aと容量電極71とによって蓄積容量70を形成しているため、例えば画素電極9aの他に、上部電極及び下部電極を設けて蓄積容量を形成する場合と比較して、装置構成を単純化させることが可能である。
更に、本実施形態では特に、容量電極71は、画素電極9aより下層側に設けられているため、画素電極9aと容量電極71の下層側(例えば、データ線6aなど)との電気的或いは電磁気的なカップリングを防止するシールド層として機能することもできる。よって、画素電極9aにおける電位変動等が生じる可能性を低減することも可能となる。従って、より高品質な画像を表示することが可能となる。
以上に説明した画素部の構成は、図4に示すように、各画素部に共通である。画像表示領域10a(図1参照)には、かかる画素部が周期的に形成されている。
上述したように構成することで、本実施形態に係る液晶装置は、その動作時に、高品質な画像を表示することが可能である。また、比較的少ない数の導電層(即ち、第1から第5の導電層)によって構成することができるため、各種配線や電極等の積層構造が複雑化してしまうことを防止することができる。従って、製造期間の長期化やコストの増大等を防止することが可能である。更に、データ線6aを例えばアルミニウム等の比較的低抵抗な金属を含んでなるように形成でき、各画素の高開口率化も可能である。
<第2実施形態>
次に、第2実施形態に係る液晶装置について、図6及び図7を参照して説明する。
次に、第2実施形態に係る液晶装置について、図6及び図7を参照して説明する。
図6は、第2実施形態に係る液晶装置の画素部の平面図であり、図7は、図6のB−B’断面図である。尚、図6及び図7において、図1から図5に示した第1実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
図6及び図7において、第2実施形態に係る液晶装置は、上述した第1実施形態における凹部810(図4及び図5参照)が形成されておらず、ゲート電極3aの下層側に第2下地絶縁膜13を備える点で、上述した第1実施形態に係る液晶装置と異なり、その他の点については、上述した第1実施形態に係る液晶装置と概ね同様に構成されている。
図6及び図7において、本実施形態では特に、走査線11のうちゲート電極3a(即ち走査線11のうちTFTアレイ基板10上で平面的に見てチャネル領域1a’と重なる部分)の下層側に、第2下地絶縁膜13が島状に設けられており、走査線11のうちゲート電極3aがチャネル領域1a’に局所的に接近するように形成されている。言い換えれば、下地絶縁膜12は、チャネル領域1a’とゲート電極3aとの間において、第2下地絶縁膜13の膜厚分だけ、その膜厚が他の部分(即ち、チャネル領域1a’とゲート電極3aとの間を除く部分)よりも薄くなるように形成されている。この場合、第2下地絶縁膜13は、TFTアレイ基板10上の積層構造におけるゲート電極3aの高さを調整する調整膜として機能する。
このように構成することでも、上述した第1実施形態と同様に、走査線11のうちゲート電極3aに隣接する部分からの半導体層1aに対する電界の印加に起因してゲート電極3aが正常に機能しなくなることを防止できる。更に、製造工程の長期化及び複雑高度化等を防止することも可能となる。
<第3実施形態>
次に、第3実施形態に係る液晶装置について、図8及び図9を参照して説明する。
次に、第3実施形態に係る液晶装置について、図8及び図9を参照して説明する。
図8は、第3実施形態に係る液晶装置の画素部の平面図であり、図9は、図8のC−C’断面図である。尚、図8及び図9において、図6及び図7に示した第2実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
図8及び図9において、第3実施形態に係る液晶装置は、ゲート電極3bを備える点で、上述した第2実施形態に係る液晶装置と異なり、その他の点については、上述した第1実施形態に係る液晶装置と概ね同様に構成されている。
図8及び図9において、本実施形態では特に、TFT30は、チャネル領域1a’を上下から挟持するゲート電極3a及び3bを備えている。即ち、本実施形態におけるTFT30は、所謂ダブルゲート構造である。
ゲート電極3bは、データ線6aと同一層(即ち、半導体層1aよりも上層側に設けられた例えばアルミニウムを含む金属膜)から形成されている。ゲート電極3bは、半導体層1aの脇に設けられたコンタクトホール115を介して走査線11に電気的に接続されている。
尚、走査線11は、X方向に沿って延びる本線部と、該本線部からY方向に沿って延設された延設部とを有しており、ゲート電極3bは、チャネル領域1a’に重なる本体部と、該本体部からY方向に沿って延設された延設部とを有している。コンタクトホール115は、走査線11及びゲート電極3bの各々の延設部が互いに重なる領域において、第1層間絶縁膜41に開孔されている。また、本実施形態における中継電極60は、ゲート電極3bと分離されて設けられており、上述した第1実施形態とは異なり、チャネル領域1a’に重ならないように島状に設けられている。
このようにTFT30をダブルゲート構造とすると、チャネル領域1a’の上層側及び下層側の両方にチャネルを形成できる。この結果、上述した第1及び第2実施形態のように、チャネル領域1a’の下層側のみにチャネルが形成される場合と比較して、TFT30がオンとされた際にチャネル領域に流れる電流(即ち、オン電流)を大きくすることができる。従って、より高品質な画像を表示させることが可能である。
更に、ゲート電極3bは、半導体層1aの脇(より具体的には、図8において、チャネル領域1a’の上下の両脇)に設けられたコンタクトホール115によって走査線11に電気的に接続されるので、コンタクトホール115に埋め込まれる導電性材料の存在により、半導体層1aの脇における遮光性能を高めることも可能となる。この観点から、コンタクトホール115内は、チタン等の遮光性の導電性材料からなるプラグが埋め込まれるとよい。
加えて、ゲート電極3bは、データ線6aと同一層から形成されているので、製造工程の長期化及び複雑高度化を殆ど或いは全く招かない。
<第4実施形態>
次に、第4実施形態に係る液晶装置について、図10を参照して説明する。
次に、第4実施形態に係る液晶装置について、図10を参照して説明する。
図10は、第4実施形態における図9と同趣旨の断面図である。尚、図10において、図9に示した第3実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
図10において、第4実施形態に係る液晶装置は、上述した第3実施形態における第2下地絶縁膜13が設けられていない点、及び上述した第3実施形態における下地絶縁膜12に代えて下地絶縁膜12dを備える点で、上述した第3実施形態に係る液晶装置と異なり、その他の点については、上述した第3実施形態に係る液晶装置と概ね同様に構成されている。
図10において、TFT30は、上述した第3実施形態と同様に、チャネル領域1a’を上下から挟持するゲート電極3a及び3bを備えている。即ち、本実施形態におけるTFT30は、所謂ダブルゲート構造である。
ゲート電極3aは、走査線11の一部として形成されている。走査線11は、半導体層よりも下地絶縁膜12dを介して下層側に配置されている。走査線11のうちチャネル領域1a’に対向する部分がゲート電極3aとして機能する。
図10において、本実施形態では特に、下地絶縁膜12dは走査線11上において殆ど或いは完全に均一な膜厚を有するように形成されている。言い換えれば、走査線11のうちゲート電極3a及び該ゲート電極3aに隣接する部分は、互いに同じ層間距離だけ(即ち、下地絶縁膜12dの膜厚分だけ)半導体層1aに対して離間して配置されている。よって、走査線11及び半導体層1aの両方を、TFTアレイ基板10上において平坦に形成することが可能となり、比較的容易に加工することが可能となる。従って、製造工程の長期化及び複雑高度化等を防止することが可能となる。
ここで、本実施形態では、TFT30は、上述したように所謂ダブルゲート構造を有するので、チャネル領域の上側及び下側の両方にチャネルを形成できる。従って、ゲート電極3aに隣接する部分から半導体層1aに対する電界の印加がゲート電極3aからの電界の印加と同等になってしまったとしても、ゲート電極3bからの電界の印加によりチャネル領域1a’の上側にチャネルを形成できるので、TFT30を正常に機能させることができる。
<第5実施形態>
次に、第5実施形態に係る液晶装置について、図11を参照して説明する。
次に、第5実施形態に係る液晶装置について、図11を参照して説明する。
図11は、第5実施形態に係る液晶装置の画素部の平面図である。尚、図11において、図8及び図9に示した第3実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
図11において、第5実施形態に係る液晶装置は、半導体層1aと同一層からなるデータ線6bを更に備える点で、図8及び図9を参照して上述した第3実施形態に係る液晶装置と異なり、その他の点については、上述した第3実施形態に係る液晶装置と概ね同様に構成されている。
図11において、本実施形態では特に、データ線6bを備えている。
データ線6bは、半導体層1aと同一層からなると共に、半導体層1aから連続的にデータ線6aが延在する方向(即ちY方向)に沿ってデータ線6aに対して並走するように形成されている。データ線6bは、第1層間絶縁膜41(図9参照)に開孔されたコンタクトホール89を介してデータ線6aに電気的に接続されている。即ち、本実施形態では、データ線は、データ線6a及び6bからなる二重配線として形成されている。よって、データ線6a及び6bの電気的な抵抗を全体的に低くすることが可能となる。また、データ線6a及び6bの一方に断線等の不具合が生じても、他方を冗長的に機能させることができるため、本実施形態に係る液晶装置の信頼性を向上させることができる。更に、データ線6bは、半導体層1aと同一層から形成されているので、製造工程の長期化及び複雑高度化を殆ど或いは全く招かない。
<第6実施形態>
次に、第6実施形態に係る液晶装置について、図12及び図13を参照して説明する。
次に、第6実施形態に係る液晶装置について、図12及び図13を参照して説明する。
図12は、第6実施形態に係る液晶装置の画素部の平面図であり、図13は、図12のD−D’断面図である。尚、図12及び図13において、図8及び図9に示した第3実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
図12及び図13において、第6実施形態に係る液晶装置は、半導体層1aと同一層からなるデータ線6cを更に備える点、及び上述した第1層間絶縁膜41に代えてチャネル領域1a’を覆うように島状に形成されたゲート絶縁膜14を備える点で、図8及び図9を参照して上述した第3実施形態に係る液晶装置と異なり、その他の点については、上述した第3実施形態に係る液晶装置と概ね同様に構成されている。
図12及び図13において、本実施形態では特に、データ線6cを備えている。
データ線6cは、半導体層1aと同一層からなると共に、半導体層1aから連続的にデータ線6aが延在する方向(即ちY方向)に沿ってデータ線6aに対して並走するように形成されている。更に、データ線6a及び6cは、互いに重なるように且つ互いに接するように形成されることで互いに電気的に接続されている。本実施形態では、図9を参照して上述した第3実施形態における第1層間絶縁膜41に代えてチャネル領域1a’を覆うように島状に形成されたゲート絶縁膜14は、TFTアレイ基板10上の積層構造におけるデータ線6a及び6c間には形成されない。
即ち、本実施形態では、データ線は、データ線6a及び6cが下層側から順に積層された2層構造を有する配線として形成されている。よって、例えば仮に、データ線6a及び6c間が、データ線6a及び6c間に設けられた層間絶縁膜に開孔されたコンタクトホールを介して互いに電気的に接続された場合と比較して、データ線6a及び6cの電気的な抵抗を確実に低くすることができる。更に、データ線6cは、半導体層1aと同一層から形成されているので、製造工程の長期化及び複雑高度化を殆ど或いは全く招かない。
また、本実施形態では、中継電極60及び画素電極側ソースドレイン領域1eは、互いに重なるように且つ互いに接するように形成されることで互いに電気的に接続されている。よって、中継電極60及び画素電極側ソースドレイン領域1e間(言い換えれば、画素電極9a及び画素電極側ソースドレイン領域1e間)の電気的な抵抗を低くすることができる。
<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
図14は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
図14に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。
液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
ここで、各液晶パネル1110R、1110B及び1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。
尚、液晶パネル1110R、1110B及び1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
尚、図14を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。
1a…半導体層、1a’…チャネル領域、1b…データ線側LDD領域、1c…画素電極側LDD領域、1d…データ線側ソースドレイン領域、1e…画素電極側ソースドレイン領域、3a、3b…ゲート電極、6a、6b、6c…データ線、9a…画素電極、10…TFTアレイ基板、10a…画像表示領域、11…走査線、12…下地絶縁膜、13…第2下地絶縁膜、30…TFT、71…容量電極、60…中継電極、75…容量絶縁膜
Claims (13)
- 基板と、
該基板上に設けられた走査線と、
該走査線の上層側に設けられ、前記走査線と交差するデータ線と、
該データ線の上層側に、前記データ線及び前記走査線の交差に対応して規定される画素毎に設けられた画素電極と、
該画素電極の下層側に、該画素電極に容量絶縁膜を介して対向するように設けられた容量電極と、
前記走査線の上層側且つ前記データ線の下層側に設けられ、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、前記画素電極に電気的に接続された画素電極側ソースドレイン領域、及び前記走査線と同一層からなると共に前記走査線に電気的に接続された第1ゲート電極にゲート絶縁膜を介して対向するように配置されたチャネル領域を有する半導体層と
を備えたことを特徴とする電気光学装置。 - 前記走査線は、前記基板側から入射される光を遮光する遮光膜として機能することを特徴とする請求項1に記載の電気光学装置。
- 前記第1ゲート電極は、前記走査線のうち前記基板上で平面的に見て前記チャネル領域に重なる部分として形成され、
前記走査線のうち前記第1ゲート電極に隣接する部分は、前記ゲート絶縁膜よりも膜厚の厚い第1絶縁膜を介して前記半導体層の下層側に設けられる
ことを特徴とする請求項1又は2に記載の電気光学装置。 - 前記ゲート絶縁膜は、前記第1絶縁膜と同一層からなる一の絶縁膜が、前記チャネル領域に対向する領域で凹状に掘られてなることを特徴とする請求項3に記載の電気光学装置。
- 前記基板上の積層構造における前記第1ゲート電極の上側表面の高さが前記第1ゲート電極に隣接する部分よりも高くなるように、前記第1ゲート電極の下層側に島状に設けられた第2絶縁膜を備えることを特徴とする請求項3に記載の電気光学装置。
- 前記データ線と同一層からなると共に前記チャネル領域に対向するように配置され、前記半導体層の脇に設けられたコンタクトホールを介して前記走査線に電気的に接続された第2ゲート電極を更に備えることを特徴とする請求項5に記載の電気光学装置。
- 前記データ線と同一層からなると共に前記チャネル領域に対向するように配置され、前記半導体層の脇に設けられたコンタクトホールを介して前記走査線に電気的に接続された第2ゲート電極を更に備え、
前記第1ゲート電極は、前記走査線のうち前記基板上で平面的に見て前記チャネル領域に重なる部分として形成され、
前記走査線のうち前記第1ゲート電極に隣接する部分は、前記ゲート絶縁膜と互いに同じ膜厚を有する第3絶縁膜を介して前記半導体層の下層側に設けられる
ことを特徴とする請求項1又は2に記載の電気光学装置。 - 前記容量電極は、前記画素電極と前記容量電極の下層側とのカップリングを防止するシールド層として機能することを特徴とする請求項1から7のいずれか一項に記載の電気光学装置。
- 前記半導体層と同一層からなり、前記データ線を第1のデータ線とし、該第1のデータ線が延在する方向に沿って該第1のデータ線に対して並走すると共に該第1のデータ線と電気的に接続された第2のデータ線を備えることを特徴とする請求項1から8のいずれか一項に記載の電気光学装置。
- 前記第1及び第2のデータ線は、前記基板上の積層構造における前記第1及び第2のデータ線間に設けられた第4絶縁膜に開孔されたコンタクトホールを介して互いに電気的に接続されることを特徴とする請求項9に記載の電気光学装置。
- 前記第1及び第2のデータ線は、互いに重なり且つ互いに接するように形成されることで互いに電気的に接続されることを特徴とする請求項9に記載の電気光学装置。
- 前記基板の前記画素電極が形成される側に対向配置されており、前記基板との間に電気光学物質を挟持する対向基板を更に備えることを特徴とする請求項1から11のいずれか一項に記載の電気光学装置。
- 請求項1から12のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007294320A JP2009122253A (ja) | 2007-11-13 | 2007-11-13 | 電気光学装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007294320A JP2009122253A (ja) | 2007-11-13 | 2007-11-13 | 電気光学装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009122253A true JP2009122253A (ja) | 2009-06-04 |
Family
ID=40814508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007294320A Pending JP2009122253A (ja) | 2007-11-13 | 2007-11-13 | 電気光学装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009122253A (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102208165A (zh) * | 2010-03-30 | 2011-10-05 | 索尼公司 | 显示装置和电子设备 |
WO2011142081A1 (ja) * | 2010-05-12 | 2011-11-17 | パナソニック株式会社 | フレキシブル半導体装置およびその製造方法 |
JP2013183051A (ja) * | 2012-03-02 | 2013-09-12 | Seiko Epson Corp | 電気光学装置、及び電子機器 |
JP2014033211A (ja) * | 2009-07-31 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2014212191A (ja) * | 2013-04-18 | 2014-11-13 | セイコーエプソン株式会社 | 半導体装置、電気光学装置、半導体装置の製造方法、電気光学装置の製造方法、及び電子機器 |
CN105408813A (zh) * | 2013-08-26 | 2016-03-16 | 苹果公司 | 具有硅薄膜晶体管和半导体氧化物薄膜晶体管的显示器 |
JP2016133702A (ja) * | 2015-01-21 | 2016-07-25 | 株式会社ジャパンディスプレイ | 表示装置 |
JPWO2014128990A1 (ja) * | 2013-02-19 | 2017-02-02 | 国立研究開発法人産業技術総合研究所 | 相変化チャネルトランジスタ及びその駆動方法 |
US9786689B2 (en) | 2009-07-31 | 2017-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US10032841B2 (en) | 2014-09-24 | 2018-07-24 | Apple Inc. | Silicon and semiconducting oxide thin-film transistor displays |
KR20200008001A (ko) * | 2009-09-04 | 2020-01-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
US10714009B2 (en) | 2015-12-04 | 2020-07-14 | Apple Inc. | Display with light-emitting diodes |
JP2022007338A (ja) * | 2020-06-26 | 2022-01-13 | セイコーエプソン株式会社 | 電気光学装置、及び電子機器 |
EP4287257A1 (en) * | 2022-05-31 | 2023-12-06 | LG Display Co., Ltd. | Thin film transistor and display device including the same |
US11978745B2 (en) | 2019-09-10 | 2024-05-07 | Seiko Epson Corporation | Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus |
US12142220B2 (en) | 2023-12-07 | 2024-11-12 | Apple Inc. | Display with light-emitting diodes |
-
2007
- 2007-11-13 JP JP2007294320A patent/JP2009122253A/ja active Pending
Cited By (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11728350B2 (en) | 2009-07-31 | 2023-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including transistor |
US10680111B2 (en) | 2009-07-31 | 2020-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor device |
US10079306B2 (en) | 2009-07-31 | 2018-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9786689B2 (en) | 2009-07-31 | 2017-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US10396097B2 (en) | 2009-07-31 | 2019-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing oxide semiconductor device |
US10854638B2 (en) | 2009-07-31 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing display device |
JP2014033211A (ja) * | 2009-07-31 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US11947228B2 (en) | 2009-07-31 | 2024-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US11348949B2 (en) | 2009-07-31 | 2022-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9142570B2 (en) | 2009-07-31 | 2015-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US20180138211A1 (en) | 2009-07-31 | 2018-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing oxide semiconductor device |
JP2017102465A (ja) * | 2009-07-31 | 2017-06-08 | 株式会社半導体エネルギー研究所 | 表示装置 |
US9515192B2 (en) | 2009-07-31 | 2016-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US11106101B2 (en) | 2009-07-31 | 2021-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US11652174B2 (en) | 2009-09-04 | 2023-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
US11430899B2 (en) | 2009-09-04 | 2022-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
JP2020017755A (ja) * | 2009-09-04 | 2020-01-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR20210124128A (ko) * | 2009-09-04 | 2021-10-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
US11069817B2 (en) | 2009-09-04 | 2021-07-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
KR102372179B1 (ko) * | 2009-09-04 | 2022-03-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
US10700215B2 (en) | 2009-09-04 | 2020-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
US11935965B2 (en) | 2009-09-04 | 2024-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
KR102310656B1 (ko) * | 2009-09-04 | 2021-10-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
KR20200008001A (ko) * | 2009-09-04 | 2020-01-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
CN102208165A (zh) * | 2010-03-30 | 2011-10-05 | 索尼公司 | 显示装置和电子设备 |
JP2011209613A (ja) * | 2010-03-30 | 2011-10-20 | Sony Corp | 表示装置及び電子機器 |
CN102576678B (zh) * | 2010-05-12 | 2015-11-25 | 松下知识产权经营株式会社 | 柔性半导体装置及其制造方法 |
JP5719992B2 (ja) * | 2010-05-12 | 2015-05-20 | パナソニックIpマネジメント株式会社 | フレキシブル半導体装置およびその製造方法 |
US8525178B2 (en) | 2010-05-12 | 2013-09-03 | Panasonic Corporation | Flexible semiconductor device and method for producing the same |
CN102576678A (zh) * | 2010-05-12 | 2012-07-11 | 松下电器产业株式会社 | 柔性半导体装置及其制造方法 |
WO2011142081A1 (ja) * | 2010-05-12 | 2011-11-17 | パナソニック株式会社 | フレキシブル半導体装置およびその製造方法 |
JP2013183051A (ja) * | 2012-03-02 | 2013-09-12 | Seiko Epson Corp | 電気光学装置、及び電子機器 |
JPWO2014128990A1 (ja) * | 2013-02-19 | 2017-02-02 | 国立研究開発法人産業技術総合研究所 | 相変化チャネルトランジスタ及びその駆動方法 |
JP2017152708A (ja) * | 2013-02-19 | 2017-08-31 | 国立研究開発法人産業技術総合研究所 | 相変化チャネルトランジスタ及びその駆動方法。 |
US9865620B2 (en) | 2013-04-18 | 2018-01-09 | Seiko Epson Corporation | Semiconductor device having semiconductor layer that includes channel region formed into concave shape, electro-optical device, method of manufacturing semiconductor device, method of manufacturing electro-optical device, and electronic apparatus |
JP2014212191A (ja) * | 2013-04-18 | 2014-11-13 | セイコーエプソン株式会社 | 半導体装置、電気光学装置、半導体装置の製造方法、電気光学装置の製造方法、及び電子機器 |
US10741588B2 (en) | 2013-08-26 | 2020-08-11 | Apple Inc. | Displays with silicon and semiconducting oxide thin-film transistors |
CN105408813A (zh) * | 2013-08-26 | 2016-03-16 | 苹果公司 | 具有硅薄膜晶体管和半导体氧化物薄膜晶体管的显示器 |
US10998344B2 (en) | 2013-08-26 | 2021-05-04 | Apple Inc. | Displays with silicon and semiconducting oxide thin-film transistors |
US11876099B2 (en) | 2013-08-26 | 2024-01-16 | Apple Inc. | Displays with silicon and semiconducting oxide thin-film transistors |
US10096622B2 (en) | 2013-08-26 | 2018-10-09 | Apple Inc. | Displays with silicon and semiconducting oxide thin-film transistors |
US10707237B2 (en) | 2013-08-26 | 2020-07-07 | Apple Inc. | Displays with silicon and semiconducting oxide thin-film transistors |
US9818765B2 (en) | 2013-08-26 | 2017-11-14 | Apple Inc. | Displays with silicon and semiconducting oxide thin-film transistors |
US11177291B2 (en) | 2013-08-26 | 2021-11-16 | Apple Inc. | Displays with silicon and semiconducting oxide thin-film transistors |
US11587954B2 (en) | 2013-08-26 | 2023-02-21 | Apple Inc. | Displays with silicon and semiconducting oxide thin-film transistors |
JP2016534390A (ja) * | 2013-08-26 | 2016-11-04 | アップル インコーポレイテッド | シリコン薄膜トランジスタ及び半導体酸化物薄膜トランジスタを有するディスプレイ |
US10032841B2 (en) | 2014-09-24 | 2018-07-24 | Apple Inc. | Silicon and semiconducting oxide thin-film transistor displays |
CN107210013A (zh) * | 2015-01-21 | 2017-09-26 | 株式会社日本显示器 | 显示装置 |
WO2016117609A1 (ja) * | 2015-01-21 | 2016-07-28 | 株式会社ジャパンディスプレイ | 表示装置 |
US10283643B2 (en) | 2015-01-21 | 2019-05-07 | Japan Display Inc. | Display device |
CN107210013B (zh) * | 2015-01-21 | 2020-01-14 | 株式会社日本显示器 | 显示装置 |
JP2016133702A (ja) * | 2015-01-21 | 2016-07-25 | 株式会社ジャパンディスプレイ | 表示装置 |
US11875745B2 (en) | 2015-12-04 | 2024-01-16 | Apple Inc. | Display with light-emitting diodes |
US11615746B2 (en) | 2015-12-04 | 2023-03-28 | Apple Inc. | Display with light-emitting diodes |
US11462163B2 (en) | 2015-12-04 | 2022-10-04 | Apple Inc. | Display with light-emitting diodes |
US10997917B2 (en) | 2015-12-04 | 2021-05-04 | Apple Inc. | Display with light-emitting diodes |
US11232748B2 (en) | 2015-12-04 | 2022-01-25 | Apple Inc. | Display with light-emitting diodes |
US10714009B2 (en) | 2015-12-04 | 2020-07-14 | Apple Inc. | Display with light-emitting diodes |
US11978745B2 (en) | 2019-09-10 | 2024-05-07 | Seiko Epson Corporation | Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus |
JP2022007338A (ja) * | 2020-06-26 | 2022-01-13 | セイコーエプソン株式会社 | 電気光学装置、及び電子機器 |
JP7409236B2 (ja) | 2020-06-26 | 2024-01-09 | セイコーエプソン株式会社 | 電気光学装置、及び電子機器 |
EP4287257A1 (en) * | 2022-05-31 | 2023-12-06 | LG Display Co., Ltd. | Thin film transistor and display device including the same |
US12142220B2 (en) | 2023-12-07 | 2024-11-12 | Apple Inc. | Display with light-emitting diodes |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009122253A (ja) | 電気光学装置及び電子機器 | |
JP5245333B2 (ja) | 電気光学装置及び電子機器 | |
JP5532568B2 (ja) | 電気光学装置及び電子機器 | |
JP5381031B2 (ja) | 電気光学装置及び電子機器 | |
JP2009047967A (ja) | 電気光学装置及び電子機器 | |
JP4241777B2 (ja) | 電気光学装置及び電子機器 | |
JP5724531B2 (ja) | 電気光学装置及び電子機器 | |
JP2008191517A (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
JP2009122256A (ja) | 電気光学装置及び電子機器 | |
JP5018336B2 (ja) | 電気光学装置及び電子機器 | |
JP2008225034A (ja) | 電気光学装置及び電子機器 | |
JP2008040399A (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
JP5909919B2 (ja) | 電気光学装置及び電子機器 | |
JP2010096966A (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JP5104140B2 (ja) | 電気光学装置及び電子機器 | |
JP2007192975A (ja) | 電気光学装置及びその製造方法 | |
JP5292738B2 (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
JP2010128421A (ja) | 電気光学装置及び電子機器 | |
JP2009300477A (ja) | 電気光学装置及び電子機器 | |
JP2008191518A (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
JP5182116B2 (ja) | 電気光学装置及び電子機器 | |
JP5055828B2 (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
JP4026398B2 (ja) | 電気光学装置及び電子機器 | |
JP5145944B2 (ja) | 電気光学装置及び電子機器 | |
JP4259528B2 (ja) | 電気光学装置及びこれを備えた電子機器 |