JP6661444B2

JP6661444B2 - 固体撮像装置

Info

Publication number: JP6661444B2
Application number: JP2016070508A
Authority: JP
Inventors: 井関　正己; 正己井関; 一博園田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2016-03-31
Filing date: 2016-03-31
Publication date: 2020-03-11
Anticipated expiration: 2036-03-31
Also published as: JP2017184093A; US10264201B2; US20170289479A1

Description

本発明は、固体撮像装置に関し、特に、画素信号の読み出し誤差の低減技術に関するものである。

ＣＭＯＳ型イメージセンサを用いた固体撮像装置に適したシャッタ方式の１つとして、電子シャッタ方式が知られている。電子シャッタ方式は、画素内のフォトダイオードにおいて光電変換及び蓄積される信号電荷をリセットするタイミングを制御することにより、信号電荷の蓄積時間を可変とするものである。

電子シャッタ方式では、行列状に配列された画素の信号電荷が水平同期信号に同期して行ごとに順次リセットされる。そして、蓄積期間経過後に各画素に蓄積された信号電荷が行ごとに順次読み出される。この蓄積期間の長さは、水平同期信号の間隔である水平期間が一定であれば通常はどの行でも等しくなる。しかし、垂直期間の周期が水平同期信号の周期の整数倍とならないような場合には、特定の行において垂直期間の端数期間が調整されることにより、蓄積期間の長さの行間差が大きくなってフリッカ雑音等が生じてしまう。

特許文献１では、蓄積期間の長さの行間差が大きくならないように、水平同期信号の間隔を調整して垂直期間の端数期間を分散させている。

特開２０１２−１２９６３４号公報

固体撮像装置においては、画素で光電変換された電荷に基づく画素信号の読み出しが水平同期信号に同期して行われる。一方、近年の固体撮像装置の多画素化や高フレームレート化により、水平同期信号の周期は短くなっている。水平同期信号の周期が短くなると、出力線に出力された画素信号が安定するまでに要する時間が相対的に大きくなり、画素信号の読み出しを開始するまでに遷移が収束しきらない場合が発生する。

このような場合に、特許文献１のように水平同期信号の間隔が行間で異なると、読み出しタイミングにおける画素信号の収束の状態が行間で異なってしまい、画素信号の読み出し誤差が生じるという課題があった。

本発明に係る固体撮像装置は、各々が画素信号を出力する複数の画素が複数行及び複数列に渡って配置された画素部と、対応する列の画素から画素信号が出力される出力線と、出力線に出力された画素信号を、複数行の一部の行ずつＡＤ変換することでデジタル信号を生成するＡＤ変換部とを各々が備える複数の組と、複数の組の各々のＡＤ変換部からデジタル信号を順次読み出す水平期間として、複数行の一部の行に対応する第１の水平期間と、複数行の別の一部の行に対応する期間であって第１の水平期間よりも長い第２の水平期間とを設定する制御部とを備え、制御部は、第２の水平期間の一部の期間であって、画素信号の出力線への出力が開始する第１のタイミングからＡＤ変換部がＡＤ変換を開始する第２のタイミングまでを除く期間に、第１の水平期間と第２の水平期間との長さの差と、ＡＤ変換部の動作とを対応させる調整期間を設けることを特徴とする。

また、本発明に係る別の固体撮像装置は、各々が画素信号を出力する複数の画素が複数行及び複数列に渡って配置された画素部と、対応する列の画素から画素信号が出力される出力線と、出力線に出力された画素信号を、複数行の一部の行ずつＡＤ変換することでデジタル信号を生成するＡＤ変換部とを各々が備える複数の組と、複数の組の各々のＡＤ変換部からデジタル信号を順次読み出す水平期間として、複数行の一部の行に対応する第１の水平期間と、複数行の別の一部の行に対応する期間であって第１の水平期間よりも長い第２の水平期間とを設定する制御部とを備え、一部の行の画素信号が、画素から出力線に出力されてから、ＡＤ変換部がＡＤ変換を開始するまでの期間の長さと、別の一部の行の画素信号が、画素から出力線に出力されてから、ＡＤ変換部がＡＤ変換を開始するまでの期間の長さとの差を、制御部は、第１の水平期間の長さと第２の水平期間の長さとの差よりも小さくすることを特徴とする。

水平同期信号の間隔が行間で異なることを起因とする画素信号の読み出し誤差を抑制可能な固体撮像装置を得ることができる。

第１実施形態に係る固体撮像装置の構成を示すブロック図である。第１実施形態に係る固体撮像装置における画素の構成を示す等価回路図である。第１実施形態に係る固体撮像装置におけるタイミング生成部の構成を示すブロック図である。水平期間の調整期間が調整禁止期間外に設けられている場合の第１実施形態に係る固体撮像装置の動作を示すタイミングチャートである。水平期間の調整期間が調整禁止期間内に設けられている場合の第１実施形態に係る固体撮像装置の動作を示すタイミングチャートである。パイプライン型ＡＤ変換を用いる場合の第１実施形態に係る固体撮像装置の動作を示すタイミングチャートである。第２実施形態に係る固体撮像装置におけるタイミング生成部の構成を示すブロック図である。第２実施形態に係る固体撮像装置の動作を示すタイミングチャートである。第３実施形態に係る固体撮像装置における画素信号処理部の構成を示すブロック図である。水平期間の調整期間が調整禁止期間外に設けられている場合の第３実施形態に係る固体撮像装置の動作を示すタイミングチャートである。水平期間の調整期間が調整禁止期間内に設けられている場合の第３実施形態に係る固体撮像装置の動作を示すタイミングチャートである。第４実施形態に係る固体撮像装置における画素信号処理部のＡＤ変換部の動作を示すタイミングチャートである。第５実施形態に係る撮像システムの構成例を示すブロック図である。

以下、本発明の実施形態について図面を用いて説明する。なお、本発明は以下の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において適宜変更可能である。また、以下で説明する図面において、同じ機能を有するものは同一の符号を付し、その説明を省略又は簡潔にすることもある。

（第１実施形態）
図１は、第１実施形態に係る固体撮像装置の構成を示すブロック図である。図１に示す固体撮像装置は、タイミング生成部１、垂直走査回路２、画素部３、出力線群４、画素信号処理部５、及び同期信号発生部６を備える。

画素部３は、各々が画素信号を出力する複数の画素３０が複数行及び複数列に渡って配置されて構成される。ここで、行方向とは図面における水平方向を示し、列方向とは図面における垂直方向を示す。画素部３は、任意の行数および列数の画素３０を含み得るが、説明の簡略化のため、図１には限られた数の画素３０を示している。画素３０は、照射された光を電荷に変換するフォトダイオード等の光電変換素子を含み、保持する電荷に基づく画素信号を同じ列の列信号線４０に出力する。出力線群４は、複数の列信号線４０を有し、画素部３と画素信号処理部５を列ごとに電気的に接続する。

画素信号処理部５は、図示しないＡＤ変換部及び比較信号発生部を有し、出力線群４に出力される画素信号を行ごとに読み出す。より具体的には、比較信号発生部は、ＡＤ変換部が画素信号をＡＤ変換するために参照する信号であって、時間の経過に伴って電位が変化する比較信号を発生する。複数のＡＤ変換部のそれぞれは画素の各列にそれぞれ設けられている。複数のＡＤ変換部のそれぞれは、図示しない列アンプ、コンパレータ、ＡＤカウンタを有し、列アンプは、列信号線４０に出力された画素信号を増幅する。コンパレータは、列アンプによって増幅された画素信号と、比較信号発生部が出力する比較信号とを比較する。ＡＤカウンタは、コンパレータによる画素信号と比較信号の比較結果が反転するまでの時間をカウントする。画素信号処理部５は、ＡＤカウント値に基づいて、画素信号の読み出し値を出力する。ここで、対応する列の画素３０からの画素信号が出力される列信号線４０と、列信号線４０に出力された画素信号を複数行の一部の行ずつＡＤ変換するＡＤ変換部とは、複数の組を構成している。

同期信号発生部６は、長さの異なる２以上の水平期間を有する水平同期信号を出力する。以下では、説明の簡略化のため、水平同期信号の間隔は、第１の水平期間と第２の水平期間の２種類であるものとするが、本実施形態はこれに限定されるものではない。タイミング生成部１は、画素部３や画素信号処理部５を駆動するための制御信号を、水平同期信号と同期して生成する。垂直走査回路２は、タイミング生成部１が生成した制御信号を出力することにより、画素部３を行ごとに駆動する。複数行の一部の行についてのＡＤ変換は、第１の水平期間において行われ、複数行の別の一部の行についてのＡＤ変換は、第２の水平期間において行われる。なお、同期信号発生部６は、タイミング生成部１に統合してもよい。この場合、統合後のタイミング生成部１は、水平期間の長さを制御する制御部１´とすることができる。

図２は、第１実施形態に係る固体撮像装置における画素３０の構成を示す等価回路図である。画素３０は、フォトダイオードＰＤ、転送トランジスタＭ１、増幅トランジスタＭ２、リセットトランジスタＭ３、選択トランジスタＭ４を有する。転送トランジスタＭ１、リセットトランジスタＭ３、選択トランジスタＭ４は、それぞれ、垂直走査回路２から出力される制御信号ＴＸ、ＲＥＳ、ＳＥＬにより制御される。これらのトランジスタとしては、例えばＭＯＳトランジスタを用いることができる。

フォトダイオードＰＤは、照射された光を光電変換して蓄積する。転送トランジスタＭ１は、制御信号ＴＸにより制御され、フォトダイオードＰＤに蓄積された電荷を入力ノードへ転送する。ここで、入力ノードとは、転送トランジスタＭ１のドレイン、リセットトランジスタＭ３のソース、増幅トランジスタＭ２のゲートの３つの端子の接続点に形成されたフローティングディフュージョン領域（以下「ＦＤ領域」という）のことをいう。ＦＤ領域には、フォトダイオードＰＤから転送された電荷が保持される。

増幅トランジスタＭ２は、ＦＤ領域に保持された電荷に基づく信号を画素信号として出力する。選択トランジスタＭ４は、制御信号ＳＥＬにより制御され、列信号線４０と接続される画素３０を選択する。これにより、選択トランジスタＭ４により選択された画素３０のＦＤ領域に保持された光電変換電荷に基づく画素信号が、列信号線４０に出力される。リセットトランジスタＭ３は、リセット信号ＲＥＳにより制御され、ＦＤ領域に保持された電荷をリセットする。

図３は、第１実施形態に係る固体撮像装置におけるタイミング生成部１の構成を示すブロック図である。本実施形態のタイミング生成部１は、調整部１１、パルス生成カウンタ１２、及びパルス生成部１３を有する。

パルス生成カウンタ１２は、水平同期信号の間隔である水平期間が開始してからの経過時間を出力する。より具体的には、パルス生成カウンタ１２は、水平同期信号が入力されてからの基準クロックをカウントし、そのカウント値ｈｃｎｔを出力する。基準クロックとしては、水平同期信号の周期に対して十分短い周期を有するものであればどのようなものでもよい。カウント値ｈｃｎｔは、水平同期信号が入力されたタイミングでリセットされる。また、パルス生成カウンタ１２のカウント動作は、後述の調整部１１からカウントホールド信号ｈ１が出力されている間はホールドされる。

パルス生成部１３は、画素部３と画素信号処理部５の少なくとも一方を駆動するための制御信号を生成する。より具体的には、パルス生成部１３は、カウント値ｈｃｎｔが設定値ｎαとなるタイミングで制御信号を立ち上げ、カウント値ｈｃｎｔが設定値ｎβとなるタイミングで制御信号を立ち下げる。設定値（ｎα、ｎβ）の組は、１水平期間中に複数設定されることもある。なお、図３では、タイミング生成部１が１つのパルス生成部１３を有する例を示したが、実際のタイミング生成部１は、画素部３や画素信号処理部５を駆動するために必要な制御信号と同じ数だけのパルス生成部１３を有する。

調整部１１は、水平期間の長さの行間差を調整するための調整期間ΔＴを水平期間に設けることによって、第１の水平期間と第２の水平期間の差ΔＴを調整する。より具体的には、調整部１１は、まず、水平期間が第２の水平期間Ｔ２であるか否かを示すｆｒａｃを参照する。ｆｒａｃ＝１、すなわち水平期間が第２の水平期間Ｔ２の場合には、調整部１１は、パルス生成カウンタ１２のカウント値ｈｃｎｔ＝ｎｆｒａｃとなるタイミングで、カウントホールド信号ｈ１を調整期間ΔＴだけ出力する。一方、ｆｒａｃ＝０、すなわち水平期間が第１の水平期間Ｔ１の場合には、調整部１１は、カウントホールド信号ｈ１を出力しない。このように、本実施形態の調整部１１は、パルス生成カウンタ１２によるカウント動作をホールドさせることによって、水平期間に調整期間ΔＴを設ける。調整部１１が調整期間ΔＴを設けるタイミングは、設定値ｎｆｒａｃにより自由に制御可能である。

図４は、水平期間の調整期間が調整禁止期間外に設けられている場合の第１実施形態に係る固体撮像装置の動作を示すタイミングチャートである。

図４の最上部に示す水平同期信号は、同期信号発生部６により出力される。本実施形態の同期信号発生部６は、長さの異なる２以上の水平期間を有する水平同期信号を出力する。図４には、説明の簡略化のため、水平同期信号の間隔が、第１の水平期間と第２の水平期間の２種類であるものして、第１の水平期間Ｔ１、第２の水平期間Ｔ２、及び第１の水平期間Ｔ１と第２の水平期間Ｔ２の差ΔＴを示している。

カウント値ｈｃｎｔは、タイミング生成部１のパルス生成カウンタ１２により出力される。カウント値ｈｃｎｔの下に斜線で示す調整禁止期間については、後で詳述する。リセット信号ＲＥＳ、選択信号ＳＥＬ、転送信号ＴＸは、タイミング生成部１により生成される。図４には、第ｍ行、及び第ｍ＋１行の画素３０に対するリセット信号ＲＥＳ、選択信号ＳＥＬ、転送信号ＴＸをそれぞれ示している。

画素信号（ＦＤ）は、画素３０のＦＤ領域に保持された電荷に基づくＦＤ領域における信号のレベルであり、画素信号（出力線）は、選択トランジスタＭ４がオンされることで列信号線４０に出力される画素信号のレベルである。図４に示すように、画素信号（出力線）の遷移は、画素信号（ＦＤ）の遷移と比較して時定数が大きく、収束するまでに時間を要する。これは、同一列の画素３０で共通に用いられる列信号線４０の容量が、画素３０のＦＤ領域の容量と比較して大きいためである。図４には、第ｍ行、及び第ｍ＋１行の画素３０に対する画素信号（ＦＤ）をそれぞれ示している。なお、以下の説明では、特に括弧等で明示しない限り、画素信号というときは列信号線４０に出力される画素信号（出力線）を指すものとする。

また、図４には、画素信号処理部５のＡＤ変換部における、ランプ信号、コンパレータ出力、及びＡＤカウンタ出力を示す。コンパレータ出力は、ランプ信号＞画素信号（出力線）の場合にＬｏｗとなり、ランプ信号＜画素信号（出力線）の場合にＨｉｇｈとなる。画素信号処理部５は、コンパレータ出力の立ち上りでラッチされたＡＤカウンタ出力の値に基づいて画素信号の読み出し値を求める。

本実施形態のタイミング生成部１は、水平期間に調整期間ΔＴを設けるタイミングを、設定値ｎｆｒａｃにより自由に制御可能である。例えば図４では、設定値ｎｆｒａｃとしてｎ３より少し大きい値が設定されており、カウント値ｈｃｎｔ＝ｎｆｒａｃとなるタイミングで調整期間ΔＴが開始する。調整期間ΔＴにおいては、パルス生成部１３によるパルス生成が遅延されることにより、第１の水平期間と第２の水平期間の差ΔＴが調整される。以下、図４のタイミングチャートについて時系列に説明する。

垂直走査回路２は、ｈｃｎｔ＝ｎ４のタイミングで、第ｍ行の画素３０のリセット信号ＲＥＳをＬｏｗにし、選択信号ＳＥＬをＨｉｇｈにする。この結果、第ｍ行の画素３０のＦＤ領域の電荷がリセットされ、リセットされたＦＤ領域の電荷に基づく画素信号がＮ信号として列信号線４０に出力される。

画素信号処理部５は、ｈｃｎｔ＝ｎ５のタイミングで、ランプ信号をリセットする。その後、ｈｃｎｔ＝ｎ６のタイミングで、Ｎ信号と比較するためのランプ信号の時間の経過に伴った電位の変化を開始する。

画素信号処理部５は、ｈｃｎｔ＝ｎ７のタイミングで、ＡＤカウンタのカウント動作を開始し、ランプ信号とＮ信号との大小関係が逆転するまでの時間をカウントする。この結果、コンパレータ出力の立ち上りでラッチされるカウント値ＤＮ（ｍ）に基づいてＮ信号が求められる。

垂直走査回路２は、ｈｃｎｔ＝ｎ８のタイミングで、第ｍ行の画素３０の転送信号ＴＸをＨｉｇｈにする。この結果、第ｍ行の画素３０のフォトダイオードＰＤに蓄積された電荷がＦＤ領域に転送され、転送された電荷に基づく画素信号がＳ信号として列信号線４０に出力される。

ｈｃｎｔ＝ｎ９のタイミングで、水平同期信号が入力され、パルス生成カウンタ１２のカウント値ｈｃｎｔがリセットされる。

画素信号処理部５は、ｈｃｎｔ＝ｎ１のタイミングで、ランプ信号をリセットする。その後、ｈｃｎｔ＝ｎ２のタイミングで、Ｓ信号と比較するためのランプ信号の時間の経過に伴った電位の変化を開始する。

画素信号処理部５は、ｈｃｎｔ＝ｎ３のタイミングで、ＡＤカウンタのカウント動作を開始し、ランプ信号とＳ信号との大小関係が逆転するまでの時間をカウントする。この結果、コンパレータ出力の立ち上りでラッチされるカウント値ＤＳ（ｍ）に基づいてＳ信号が求められる。そして、このようにして得られたＮ信号及びＳ信号から、ノイズ補正された画素信号が求められ、画素信号処理部５による読み出し値として出力される。

ここで、前述のように、画素信号（出力線）の遷移は時定数が大きいので収束するまでに時間を要する。このため、図４に示すように、画素信号処理部５が画素信号の読み出しを開始するまでに、画素信号の遷移が収束しきらない場合が生じる。このような場合に、第１の水平期間Ｔ１と第２の水平期間Ｔ２とで画素信号の読み出しを開始するタイミングが異なると、画素信号の収束の状態が行間で異なってしまい、画素信号の読み出し誤差が生じてしまう。この読み出し誤差については、この後、図５を用いて詳述する。

そこで、本実施形態では、図４に斜線部で示す第１のタイミングから第２のタイミングまでの調整禁止期間外に、調整期間ΔＴを設けるようにする。ここで、第１のタイミングは、画素３０が画素信号を出力線群４へ出力開始するｈｃｎｔ＝ｎ４のタイミングである。また、第２のタイミングは、ＡＤ変換の開始のタイミングであって、画素信号処理部５がランプ信号の時間の経過に伴った電位の変化を開始するｈｃｎｔ＝ｎ６のタイミングである。

これにより、Ｎ信号の遷移が収束しきらない場合であっても、図４に示すように、ランプ信号とＮ信号との大小関係が逆転するレベルＶｃｎは、水平期間の調整期間ΔＴの有無に関わらず同一となる。この結果、水平同期信号の間隔が行間で異なることを起因とするＮ信号の読み出し誤差を抑制することができる。

また、Ｓ信号についても、Ｎ信号と同様に、画素３０が画素信号を出力線群４へ出力開始するｈｃｎｔ＝ｎ８の第１のタイミングから、ランプ信号の出力を開始するｈｃｎｔ＝ｎ２の第２のタイミングまでを調整禁止期間とする。そして、調整禁止期間外に調整期間ΔＴを設けるようにする。

これにより、Ｓ信号の遷移が収束しきらない場合であっても、図４に示すように、ランプ信号とＳ信号との大小関係が逆転するレベルＶｃｓは、水平期間の調整期間ΔＴの有無に関わらず同一となる。この結果、水平同期信号の間隔が行間で異なることを起因とするＳ信号の読み出し誤差を抑制することができる。

図５は、水平期間の調整期間ΔＴが調整禁止期間内に設けられている場合の第１実施形態に係る固体撮像装置の動作を示すタイミングチャートである。図５に示すタイミングチャートは図４のタイミングチャートと比較して、水平期間の調整期間ΔＴが、調整禁止期間外ではなく調整禁止期間内に設けられている点が異なっている。その他については図４と同じであるので説明は省略する。

図５では、第２の水平期間に開始する調整禁止期間Ｔｃｓ２内に調整期間ΔＴが設けられている。一方、第１の水平期間Ｔ１に開始する調整禁止期間Ｔｃｓ１には調整期間ΔＴは設けられていない。調整禁止期間Ｔｃｓ１及び調整禁止期間Ｔｃｓ２の長さは、パルス生成カウンタ１２がカウントする基準クロックを単位として、それぞれ下式（１−１）及び（１−２）で表される。なお、図５に示す調整期間ΔＴが終了してからｎ１０までの期間は短いので下式（１−２）では無視している。
Ｔｃｓ１＝ｎ９−ｎ８＋ｎ２（１−１）
Ｔｃｓ２＝ｎ９−ｎ８＋ｎ２＋ΔＴ（１−２）

上式（１−１）、（１−２）より、調整禁止期間Ｔｃｓ１の長さと調整禁止期間Ｔｃｓ２の長さは調整期間ΔＴだけ異なっている。このため、調整期間ΔＴが終わるまで遅延されるランプ信号の電位の変化が開始するタイミングｎ２が遅延してしまう。

特に、画素信号処理部５がランプ信号の電位の変化を開始するまでにＳ信号の遷移が収束しきらないような場合には、ランプ信号とＳ信号との大小関係が逆転するレベルが、図５に示すＶｃｓ１とのＶｃｓ２のように、水平期間Ｔ１、Ｔ２で異なってしまう。この結果、コンパレータ出力の立ち上りでラッチされるＡＤカウンタ出力も、図５に示すＤＳ（ｍ）とＤＳ（ｍ＋１）のように行間で異なり、ＤＳ（ｍ＋１）−ＤＳ（ｍ）がＳ信号の読み出し誤差となってしまう。

Ｎ信号についても同様に、画素信号処理部５がランプ信号の電位の変化を開始するまでにＮ信号の遷移が収束しきらないような場合には、ランプ信号とＮ信号との大小関係が逆転するレベルが、第１の水平期間Ｔ１と第２の水平期間Ｔ２で異なってしまう。この結果、コンパレータ出力の立ち上りでラッチされるＡＤカウンタ出力も、図５に示すＤＮ（ｍ）とＤＮ（ｍ＋１）のように行間で異なり、ＤＮ（ｍ＋１）−ＤＮ（ｍ）がＮ信号の読み出し誤差となってしまう。

このように、水平期間の調整期間ΔＴが調整禁止期間内に設けられている場合には、画素信号の読み出し誤差が生じてしまうことが分かる。しかし、本実施形態では、調整禁止期間外に調整期間を設けるので、画素信号の読み出しを開始するまでに画素信号の遷移が収束しきらない場合であっても、水平同期信号の間隔が行間で異なることを起因とする画素信号の読み出し誤差を抑制することができる。また、別の見方をすれば、画素信号の出力線群４への出力が開始されてからＡＤ変換部がＡＤ変換を開始するまでの期間の長さの、第１の水平期間と第２の水平期間とにおける差を、第１の水平期間と第２の水平期間との長さの差よりも小さくすればよい。より好ましくは、第１の水平期間と第２の水平期間のそれぞれの、画素信号の画素３０から出力線群４への出力が開始されてから、ＡＤ変換部がＡＤ変換を開始するまでの期間の長さを等しくすればよい。この場合でも、調整禁止期間外に調整期間を設ける場合と同様に、水平同期信号の間隔が行間で異なることを起因とする画素信号の読み出し誤差を抑制することができる。

図４、図５では、比較信号としてランプ信号を用いる場合のＡＤ変換方法の例を示したが、本実施形態はこのようなＡＤ変換方法に限定されるものではない。例えば、ＡＤ変換方法として、パイプライン型ＡＤ変換や、逐次比較型ＡＤ変換を用いる場合でも同様の効果を得ることができる。図６は、パイプライン型ＡＤ変換を用いる場合の第１実施形態に係る固体撮像装置の動作を示すタイミングチャートである。

図６には、パイプライン型ＡＤ変換において画素信号（出力線）と比較される４ビットの比較信号を示している。図６に示す４ビットのパイプライン型のＡＤ変換部は、比較信号の振幅の中心値“１０００”を初期値とする。時刻ｔ１において、画素信号が列信号線４０に出力される。ＡＤ変換の開始のタイミングである、時刻ｔ２において、ＡＤ変換部は、画素信号＜比較信号の場合は、画素信号を次の比較値“０１００”と比較する。一方、画素信号≧比較信号の場合は、画素信号を別の次の比較値“１１００”と比較する。ＡＤ変換部は、同様の手順により、上位ビットから逐次比較していき、最終的に“１０００”をＡＤ変換値として出力する。

一方、水平期間の調整期間ΔＴが調整禁止期間内に設けられている場合には、パイプライン型ＡＤ変換は、調整期間ΔＴ遅延した時刻ｔ３に開始する。この場合のＡＤ変換出力は“０１１１”となり、調整期間ΔＴが設けられない場合のＡＤ変換出力“１０００”とは異なってしまう。

このように、ＡＤ変換方法としてパイプライン型ＡＤ変換を用いる場合であっても、比較信号としてランプ信号を用いる場合と同様に、水平期間の調整期間ΔＴが調整禁止期間内に設けられている場合には、画素信号の読み出し誤差が生じてしまうことが分かる。本実施形態では、調整禁止期間外に調整期間ΔＴを設けているので、用いるＡＤ変換方法に関わらず、水平同期信号の間隔が行間で異なることを起因とする画素信号の読み出し誤差を抑制することができる。

以上のように、本実施形態では、画素信号の出力線への出力が開始する第１のタイミングから、ＡＤ変換部がＡＤ変換を開始する第２のタイミングまでの期間を調整禁止区間としている。そして、第２の水平期間の一部の期間であって、調整禁止区間を除く期間に、第１の水平期間と第２の水平期間との長さの差と、ＡＤ変換部の動作とを対応させる調整期間を設ける制御部を備えている。これにより、水平同期信号の間隔が行間で異なることを起因とする画素信号の読み出し誤差を抑制することができる。

なお、本実施形態では、パルス生成カウンタによるカウント動作をホールドさせて（遅らせて）、第１の水平期間Ｔ１が、より長い第２の水平期間Ｔ２となるように調整する方法について説明した。しかし、本実施形態はこのような方法に限定されるものではない。例えば、パルス生成カウンタによるカウント動作を進ませて、第２の水平期間Ｔ２が、より短い第１の水平期間Ｔ１となるように調整する場合でも同様の効果を得ることができる。

また、本実施形態のタイミング生成部１は、図３に示す構成に限定されるものではない。タイミング生成部１は、パルス生成カウンタ１２によるカウント動作をホールドさせることによって、調整禁止期間外において水平期間の長さの行間差を調整する構成を有してさえいればよい。

（第２実施形態）
以下、第２実施形態に係る固体撮像装置について、図７、図８を用いて説明する。第１実施形態では、パルス生成カウンタによるカウント動作をホールドさせることによって、調整禁止期間外において水平期間の長さの行間差を調整する方法について説明した。これに対し、本実施形態では、制御信号の生成タイミングを規定する設定値を変換することによって、調整禁止期間の長さが行間で等しくなるように調整する方法について説明する。

図７は、第２実施形態に係る固体撮像装置におけるタイミング生成部１ｂの構成を示すブロック図である。本実施形態のタイミング生成部１ｂは、調整部１１ｂ、パルス生成カウンタ１２ｂ、及びパルス生成部１３ｂを有する。

パルス生成カウンタ１２ｂは、水平同期信号の間隔である水平期間が開始してからの経過時間を出力する。より具体的には、パルス生成カウンタ１２ｂは、水平同期信号が入力されてからの基準クロックをカウントし、そのカウント値ｈｃｎｔを出力する。基準クロックとしては、水平同期信号の周期に対して十分短い周期を有するものであればどのようなものでもよい。カウント値ｈｃｎｔは、水平同期信号が入力されたタイミングでリセットされる。

パルス生成部１３ｂは、画素部３と画素信号処理部５の少なくとも一方を駆動するための制御信号を生成する。より具体的には、調整部１１ｂは、まず、水平期間が第２の水平期間Ｔ２であるか否かを示すｆｒａｃを参照する。ｆｒａｃ＝１の場合には、カウント値ｈｃｎｔ＝ｎα´で制御信号を立ち上げ、カウント値ｈｃｎｔ＝ｎβ´で制御信号を立ち下げる。一方、ｆｒａｃ＝０の場合には、カウント値ｈｃｎｔ＝ｎαで制御信号を立ち上げ、カウント値ｈｃｎｔ＝ｎβで制御信号を立ち下げる。なお、詳細は後述するが、ｆｒａｃの代わりに、第２の水平期間Ｔ２の更に次の水平期間であるか否かを示すｆｒａｃ１を参照することもある。また、設定値（ｎα、ｎβ）及び（ｎα´、ｎβ´）は、１水平期間中に複数設定されることもある。また、図７では、タイミング生成部１ｂが１つのパルス生成部１３ｂを有する例を示したが、実際のタイミング生成部１ｂは、画素部３や画素信号処理部５を駆動するために必要な制御信号と同じ数だけのパルス生成部１３ｂを有する。

本実施形態のパルス生成カウンタ１２ｂは、第１実施形態のパルス生成カウンタ１２とは異なり、カウント動作をホールドする機能を有していない。このため、本実施形態における調整期間ΔＴは、図５に示した場合と同様に、調整期間ΔＴを設けないときの水平カウンタの最大値であるｎ９から開始する。しかし、図５では、既に述べたように、水平期間の調整期間ΔＴが調整禁止期間内に設けられてしまうので、画素信号の読み出し誤差が生じてしまう。

そこで、本実施形態の調整部１１ｂは、調整期間ΔＴが調整禁止期間内に設けられた場合であっても、水平期間の調整禁止期間の長さが行間で等しくなるように、制御信号の生成タイミングを規定する設定値（ｎα、ｎβ）を（ｎα´、ｎβ´）に変換する。より具体的には、調整部１１ｂは、制御信号の立ち上がり及び立ち下がりのタイミングを規定する設定値（ｎα、ｎβ）のいくつかを調整期間ΔＴ分だけ減算する。

図８は、第２実施形態に係る固体撮像装置の動作を示すタイミングチャートである。図８に示すタイミングチャートでは、水平期間の調整禁止期間の長さが行間で等しくなるように、制御信号の生成タイミングを規定する設定値ｎ１、ｎ２が、ｎ１´、ｎ２´に変換されている。その他については図５と同じであるので説明は省略する。

これにより、図８では、水平期間の調整期間ΔＴが調整禁止期間内に設けられている場合であっても、水平期間の調整禁止期間の長さが行間で等しくなるので、水平同期信号の間隔が行間で異なることを起因とする画素信号の読み出し誤差を抑制できる。

より具体的に本実施形態の処理を例示すると、調整部１１ｂは、ＡＤ変換の開始のタイミングであるランプ信号の電位の変化の開始タイミングｎ２を、下式（１−３）のように変換する。ここで、下式（１−３）の調整期間ΔＴは、パルス生成カウンタ１２がカウントする基準クロック単位で表している。
ｎ２’＝ｎ２−ΔＴ（１−３）

図８に示す例のように、設定値（ｎα、ｎβ）の変換が水平同期信号を跨いで行われ、ｎ２’＝ｎ２−ΔＴ＜０となるような場合には、上式（１−３）の代わりに、下式（１−４）のように変換する。ｎ９は第１の水平期間Ｔ１の水平カウンタの最大値である。
ｎ２’＝ｎ２＋ｎ９（１−４）

水平期間が第２の水平期間Ｔ２であることを示すｆｒａｃ＝１のときには、上式（１−４）に示す変換を行い、水平期間が第２の水平期間Ｔ２の更に次の水平期間であることを示すｆｒａｃ１＝１のときには、上式（１−３）に示す変換を行うようにする。

以上のように、本実施形態は、水平期間の長さの行間差を調整する調整部を有している。そして、調整部は、画素が画素信号を出力線群へ出力開始する第１のタイミングから、ＡＤ変換部がＡＤ変換を開始する第２のタイミングまでを調整禁止期間とし、調整禁止期間の長さが行間で等しくなるように調整する。これにより、水平同期信号の間隔が行間で異なることを起因とする画素信号の読み出し誤差を抑制することができる。

なお、本実施形態では、制御信号の立ち上がり及び立ち下がりのタイミングを規定する設定値（ｎα、ｎβ）を調整期間ΔＴ分だけ減算する方法について説明した。しかし、本実施形態はこのような方法に限定されるものではない。例えば、制御信号の立ち上がり及び立ち下がりのタイミングを規定する設定値（ｎα、ｎβ）を調整期間ΔＴ分だけ加算する場合でも同様の効果を得ることができる。

また、本実施形態のタイミング生成部１ｂは、図７に示す構成に限定されるものではない。タイミング生成部１ｂは、水平期間の調整禁止期間の長さが行間で等しくなるように、制御信号の生成タイミングを規定する設定値を変換する構成を有してさえいればよい。

（第３実施形態）
以下、第３実施形態に係る固体撮像装置について、図９〜図１１を用いて説明する。本実施形態では、画素信号処理部５が、列信号線４０に出力された画素信号をサンプリング及びホールドするサンプルホールド部を有する場合について説明する。

図９は、第３実施形態に係る固体撮像装置における画素信号処理部５の構成を示すブロック図である。本実施形態の画素信号処理部５は、複数のサンプルホールド部５１およびＡＤ変換部５２を有する。

サンプルホールド部５１は、列信号線４０に出力された画素信号を順次サンプリング及びホールドする。具体的には、サンプルホールド部５１は、列信号線４０に出力された画素信号を取り込むサンプリング動作を行った後、サンプリングした画素信号を保持するホールド動作を行う。ＡＤ変換部５２は、サンプルホールド部５１がホールドした画素信号（ＳＨ）をＡＤ変換する。ここで、対応する列の画素３０からの画素信号が出力される列信号線４０と、列信号線４０に出力された画素信号を複数行の一部の行ずつサンプリング及びホールドするサンプルホールド部５１とは、複数の組を構成している。複数行の一部の行についてのサンプリング及びホールドは、第１の水平期間において行われ、複数行の別の一部の行についてのサンプリング及びホールドは、第２の水平期間において行われる。なお、同期信号発生部６は、タイミング生成部１に統合してもよい。この場合、統合後のタイミング生成部１は、水平期間の長さを制御する制御部１´とすることができる。

図１０は、水平期間の調整期間が調整禁止期間外に設けられている場合の第３実施形態に係る固体撮像装置の動作を示すタイミングチャートである。図１０に示すタイミングチャートは、図４に示すタイミングチャートと比較して、列信号線４０に出力された画素信号がそのままＡＤ変換されるのではなく、一旦サンプリング及びホールドされてからＡＤ変換される点が異なっている。その他については図４と同じであるので説明は省略する。

画素信号処理部５は、ｈｃｎｔ＝ｎ５のタイミングで、ランプ信号をリセットする。同時に、サンプルホールド部５１は、列信号線４０に出力されたＮ信号のサンプリングを開始する。その後、ｈｃｎｔ＝ｎ６のタイミングで、Ｎ信号と比較するためのランプ信号の時間の経過に伴った電位の変化が開始されると同時に、サンプルホールド部５１は、Ｎ信号の値をホールドする。

画素信号処理部５は、ｈｃｎｔ＝ｎ７のタイミングで、ＡＤカウンタのカウント動作を開始し、ホールドされたＮ信号とランプ信号との大小関係が逆転するまでの時間をカウントする。この結果、コンパレータ出力の立ち上りでラッチされるカウント値ＤＮ（ｍ）に基づいてＮ信号が求められる。

画素信号処理部５は、ｈｃｎｔ＝ｎ１のタイミングで、ランプ信号をリセットする。同時に、サンプルホールド部５１は、列信号線４０に出力されたＳ信号のサンプリングを開始する。その後、ｈｃｎｔ＝ｎ２のタイミングで、Ｓ信号と比較するためのランプ信号の時間の経過に伴った電位の変化が開始されると同時に、サンプルホールド部５１は、Ｓ信号の値をホールドする。

画素信号処理部５は、ｈｃｎｔ＝ｎ３のタイミングで、ＡＤカウンタのカウント動作を開始し、ホールドされたＳ信号とランプ信号との大小関係が逆転するまでの時間をカウントする。この結果、コンパレータ出力の立ち上りでラッチされるカウント値ＤＳ（ｍ）に基づいてＳ信号が求められる。そして、このようにして得られたＮ信号及びＳ信号から、ノイズ補正された画素信号が求められ、画素信号処理部５による読み出し値として出力される。

ここで、第１実施形態と同様に、画素信号（出力線）の遷移は時定数が大きいので収束するまでに時間を要する。このため、図１０に示すように、サンプルホールド部５１が画素信号のホールドを開始するまでに、画素信号の遷移が収束しきらない場合が生じる。このような場合に、第１の水平期間Ｔ１と第２の水平期間Ｔ２とで、画素信号がホールドされるタイミングが異なると、行間で画素信号の読み出し誤差が生じてしまう。

そこで、本実施形態では、画素３０が画素信号を出力線群４へ出力開始するｈｃｎｔ＝ｎ４の第１のタイミングから、サンプルホールド部５１がＮ信号をホールドするｈｃｎｔ＝ｎ６の第２のタイミングまでを調整禁止期間とする。そして、調整禁止期間外に調整期間ΔＴを設けるようにする。図１０に斜線部で示す期間が調整禁止期間である。

これにより、Ｎ信号の遷移が収束しきらない場合であっても、図１０に示すように、ホールドされたＮ信号とランプ信号との大小関係が逆転するレベルＶｃｎは、水平期間の調整期間ΔＴの有無に関わらず同一となる。この結果、水平同期信号の間隔が行間で異なることを起因とするＮ信号の読み出し誤差を抑制することができる。

また、Ｓ信号についても、Ｎ信号と同様に、画素３０が画素信号を出力線群４へ出力開始するｈｃｎｔ＝ｎ８の第１のタイミングから、サンプルホールド部５１がＳ信号をホールドするｈｃｎｔ＝ｎ２の第２のタイミングまでを調整禁止期間とする。そして、調整禁止期間外に調整期間ΔＴを設けるようにする。

これにより、Ｓ信号の遷移が収束しきらない場合であっても、図１０に示すように、ホールドされたＳ信号とランプ信号との電位の大小関係が逆転するレベルＶｃｓは、水平期間の調整期間ΔＴの有無に関わらず同一となる。この結果、水平同期信号の間隔が行間で異なることを起因とするＳ信号の読み出し誤差を抑制することができる。また、別の見方をすれば、画素信号の出力線群４への出力が開始されてからサンプルホールド部５１がホールドするまでの期間の長さの、第１の水平期間と第２の水平期間とにおける差を、第１の水平期間と第２の水平期間との長さの差よりも小さくすればよい。より好ましくは、第１の水平期間と第２の水平期間のそれぞれの、画素信号の画素３０から出力線群４への出力が開始されてから、サンプルホールド部５１がホールドするまでの期間の長さを等しくすればよい。この場合でも、調整禁止期間外に調整期間を設ける場合と同様に、水平同期信号の間隔が行間で異なることを起因とする画素信号の読み出し誤差を抑制することができる。

図１１は、水平期間の調整期間ΔＴが調整禁止期間内に設けられている場合の第３実施形態に係る固体撮像装置の動作を示すタイミングチャートである。図１１に示すタイミングチャートは図１０のタイミングチャートと比較して、水平期間の調整期間ΔＴが、調整禁止期間外ではなく調整禁止期間内に設けられている点が異なっている。その他については図１０と同じであるので説明は省略する。

図１１では、第２の水平期間に開始する調整禁止期間Ｔｃｓ２内に調整期間ΔＴが設けられている。一方、第１の水平期間Ｔ１に開始する調整禁止期間Ｔｃｓ１には調整期間ΔＴは設けられていない。調整禁止期間Ｔｃｓ１及び調整禁止期間Ｔｃｓ２の長さは、パルス生成カウンタ１２がカウントする基準クロックを単位として、それぞれ下式（２−１）及び（２−２）で表される。なお、図１１に示す調整期間ΔＴが終了してからｎ１０までの期間は短いので下式（２−２）では無視している。
Ｔｃｓ１＝ｎ９−ｎ８＋ｎ２（２−１）
Ｔｃｓ２＝ｎ９−ｎ８＋ｎ２＋ΔＴ（２−２）

上式（２−１）、（２−２）より、調整禁止期間Ｔｃｓ１の長さと調整禁止期間Ｔｃｓ２の長さは調整期間ΔＴだけ異なっている。このため、調整期間ΔＴが終わるまで遅延されるＳ信号のホールド開始タイミングｎ２が遅延してしまう。

特に、Ｓ信号がホールドされるまでにＳ信号の遷移が収束しきらないような場合には、ホールドされたＳ信号とランプ信号との大小関係が逆転するレベルが、図１１に示すＶｃｓ１とのＶｃｓ２のように、行間で異なってしまう。この結果、コンパレータ出力の立ち上りでラッチされるＡＤカウンタ出力も、図１１に示すＤＳ（ｍ）とＤＳ（ｍ＋１）のように行間で異なり、ＤＳ（ｍ＋１）−ＤＳ（ｍ）がＳ信号の読み出し誤差となってしまう。

Ｎ信号についても同様に、Ｎ信号がホールドされるまでにＮ信号の遷移が収束しきらないような場合には、ホールドされたＮ信号とランプ信号との大小関係が逆転するレベルが、第１の水平期間Ｔ１と第２の水平期間Ｔ２で異なってしまう。この結果、コンパレータ出力の立ち上りでラッチされるＡＤカウンタ出力も、図１１に示すＤＮ（ｍ）とＤＮ（ｍ＋１）のように行間で異なり、ＤＮ（ｍ＋１）−ＤＮ（ｍ）がＮ信号の読み出し誤差となってしまう。

このように、水平期間の調整期間ΔＴが調整禁止期間内に設けられている場合には、画素信号の読み出し誤差が生じてしまうことが分かる。しかし、本実施形態では、調整禁止期間外に調整期間ΔＴを設けるので、画素信号がホールドされるまでに画素信号の遷移が収束しきらない場合であっても、水平同期信号の間隔が行間で異なることを起因とする画素信号の読み出し誤差を抑制することができる。

以上のように、本実施形態では、画素信号の出力線への出力が開始する第１のタイミングから、サンプルホールド部がホールドする第２のタイミングまでの期間を調整禁止区間としている。そして、第２の水平期間の一部の期間であって、調整禁止区間を除く期間に、第１の水平期間と第２の水平期間との長さの差と、サンプルホールド部の動作とを対応させる調整期間を設ける制御部を備えている。これにより、水平同期信号の間隔が行間で異なることを起因とする画素信号の読み出し誤差を抑制することができる。

なお、図１０では、画素信号処理部５にＡＤ変換部５２を有する例を示したが、ＡＤ変換部５２は固体撮像装置の外部にあっても構わない。

（第４実施形態）
以下、第４実施形態に係る固体撮像装置について、図１２を用いて説明する。本実施形態では、画素信号処理部５が比較信号の出力を開始してからＡＤカウントを開始するまでの期間を更に調整禁止期間として含める方法について説明する。

図１２は、第４実施形態に係る固体撮像装置における画素信号処理部５のＡＤ変換部の動作を示すタイミングチャートである。図１２（ａ）は、調整期間ΔＴが設けられない場合のＡＤ変換動作を示す。一方、図１２（ｂ）は、調整期間ΔＴが設けられる場合のＡＤ変換動作を示す。

図１２（ａ）では、時刻ｔ１において比較信号発生部が比較信号の出力を開始し、時刻ｔ２においてＡＤカウンタがＡＤカウントを開始する。時刻ｔ３において、比較信号が画素信号と交差し、コンパレータの出力が立ち上がる。この結果、図１２（ａ）では、ＡＤカウンタ値ｄ１が画素信号の値として読み出される。

一方、図１２（ｂ）では、比較信号発生部が比較信号の出力を開始する時刻ｔ１より後であって、ＡＤカウンタがカウントを開始する時刻ｔ２の直前に、調整期間ΔＴが開始している。これにより、ＡＤカウンタがカウントを開始する時刻ｔ２が、時刻ｔ２’（＝ｔ２＋ΔＴ）に遅延してしまう。この結果、図１２（ｂ）では、ＡＤカウンタのカウント値ｄ２が画素信号の値として読み出される。

このように、第１実施形態で規定した調整禁止期間外に調整期間ΔＴを設けたとしても、比較信号の出力開始タイミングｔ１とＡＤカウンタのカウント開始タイミングｔ２が異なる場合にはＡＤ変換結果に誤差が生じてしまう。これは、ＡＤカウンタのカウント開始タイミングｔ２が、比較信号の出力開始タイミングｔ１より早い場合であっても同様である。

そこで、本実施形態では、比較信号発生部が比較信号の出力を開始するタイミングとＡＤカウンタがカウントを開始するタイミングのいずれか遅い方を第２のタイミングとする。そして、画素が画素信号を出力線群へ出力開始する第１のタイミングから第２のタイミングまでの調整禁止期間外において水平期間の長さの行間差を調整する。これにより、水平同期信号の間隔が行間で異なることを起因とする画素信号の読み出し誤差をより抑制することができる。

（第５実施形態）
上述の各実施形態で述べた固体撮像装置は、種々の撮像システムに適用可能である。撮像システムの一例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラなどがあげられる。

図１３は、第５実施形態に係る撮像システムの構成例を示すブロック図である。図１３に示す撮像システムは、バリア９０１、レンズ９０２、絞り９０３、固体撮像装置９０４、ＡＦセンサ９０５、信号処理装置９０６、デジタル信号処理部９０８、メモリ部９０９、タイミング発生部９１１、全体制御演算部９１２を備える。これ以外にも、外部Ｉ／Ｆ回路９１０、記録媒体制御Ｉ／Ｆ部９１３、記録媒体９１４、外部コンピュータ９１５等を備えてもよい。

バリア９０１はレンズ９０２をプロテクトする。レンズ９０２は被写体の光学像を固体撮像装置９０４に結像する。絞り９０３はレンズ９０２を通過した光量を調整する。固体撮像装置９０４は第１〜第４実施形態の固体撮像装置であり、レンズ９０２で結像された被写体の光学像を画像信号として取得する。ＡＦセンサ９０５はＡＦ処理のための焦点情報を取得する。信号処理装置９０６は固体撮像装置９０４やＡＦセンサ９０５から出力される信号を処理する。

デジタル信号処理部９０８は、信号処理装置９０６より出力された画像データに対して各種の補正や、データの圧縮をする。メモリ部９０９は画像データを一時記憶する。外部Ｉ／Ｆ回路９１０は外部コンピュータなどと通信する。タイミング発生部９１１はデジタル信号処理部９０８などに各種タイミング信号を出力する。全体制御演算部９１２は各種演算とカメラ全体を制御する。記録媒体制御Ｉ／Ｆ部９１３は記録媒体９１４を制御する。記録媒体９１４は取得した画像データを記録したり読み出したりする半導体メモリ等である。外部コンピュータ９１５は、取得した画像データを送信する外部のコンピュータである。

次に、図１３に示す撮像システムの撮影時の動作について説明する。バリア９０１がオープンされると、全体制御演算部９１２は、ＡＦセンサ９０５から出力された信号をもとに、位相差検出により被写体までの距離を演算する。

その後、演算結果に基づいてレンズ９０２を駆動し、再び合焦しているか否かを判断し、合焦していないと判断したときには、再びレンズ９０２を駆動するオートフォーカス制御を行う。次いで、合焦が確認された後には、固体撮像装置９０４が撮像を開始する。固体撮像装置９０４が撮像された画像信号を出力すると、全体制御演算部９１２は、固体撮像装置９０４から出力された画像信号を、信号処理装置９０６及びデジタル信号処理部９０８を介して読み出し、メモリ部９０９に書き込む。その後、全体制御演算部９１２は、メモリ部９０９に蓄積されたデータを、記録媒体制御Ｉ／Ｆ部９１３を介して記録媒体９１４に記録する。あるいは、外部Ｉ／Ｆ回路９１０を介して外部コンピュータ９１５などに入力する。

以上のように、本実施形態の撮像システムは、固体撮像装置９０４を適用して撮像動作を行うことが可能である。撮像システムは少なくとも固体撮像装置９０４と、固体撮像装置９０４から出力された出力信号を処理する信号処理装置９０６とを有していればよい。

（変形実施形態）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１タイミング生成部
２垂直走査回路
３画素部
４出力線群
５画素信号処理部
６同期信号発生部
１１調整部
１２パルス生成カウンタ
１３パルス生成部
３０画素
４０列信号線
５１サンプルホールド部
５２ＡＤ変換部

Claims

各々が画素信号を出力する複数の画素が複数行及び複数列に渡って配置された画素部と、
対応する列の画素から前記画素信号が出力される出力線と、前記出力線に出力された前記画素信号を、前記複数行の一部の行ずつＡＤ変換することでデジタル信号を生成するＡＤ変換部とを各々が備える複数の組と、
前記複数の組の各々の前記ＡＤ変換部から前記デジタル信号を順次読み出す水平期間として、前記複数行の一部の行に対応する第１の水平期間と、前記複数行の別の一部の行に対応する期間であって前記第１の水平期間よりも長い第２の水平期間とを設定する制御部とを備え、
前記制御部は、前記第２の水平期間の一部の期間であって、前記画素信号の前記出力線への出力が開始する第１のタイミングから前記ＡＤ変換部がＡＤ変換を開始する第２のタイミングまでを除く期間に、前記第１の水平期間と前記第２の水平期間との長さの差と、前記ＡＤ変換部の動作とを対応させる調整期間を設けることを特徴とする固体撮像装置。
前記ＡＤ変換部が前記画素信号をＡＤ変換するために参照する、時間の経過に伴って電位が変化する比較信号を出力する比較信号発生部を更に備え、
前記第２のタイミングは、前記比較信号発生部が前記比較信号の時間の経過に伴った電位の変化を開始するタイミングである
ことを特徴とする請求項１に記載の固体撮像装置。
前記ＡＤ変換部が前記画素信号をＡＤ変換するために参照する、時間の経過に伴って電位が変化する比較信号を出力する比較信号発生部を更に備え、
前記ＡＤ変換部は、前記比較信号の時間の経過に伴った電位の変化の開始のタイミングと、前記比較信号と前記画素信号との大小関係が逆転するタイミングとに対応してカウント動作を行うＡＤカウンタを有し、
前記第１の水平期間と前記第２の水平期間とのそれぞれにおいて、前記比較信号の時間の経過に伴った電位の変化の開始から、前記カウント動作の開始までの期間が互いに等しいことを特徴とする請求項１に記載の固体撮像装置。
前記第２のタイミングは、前記比較信号発生部が前記比較信号の出力を開始するタイミングと、前記ＡＤカウンタがカウントを開始するタイミングのいずれか遅い方であることを特徴とする請求項３に記載の固体撮像装置。
前記ＡＤ変換部は、パイプライン型ＡＤ変換または逐次比較型ＡＤ変換を用いて前記画素信号をＡＤ変換する
ことを特徴とする請求項１または２に記載の固体撮像装置。
各々が画素信号を出力する複数の画素が複数行及び複数列に渡って配置された画素部と、
対応する列の画素から前記画素信号が出力される出力線と、前記出力線に出力された前記画素信号を、前記複数行の一部の行ずつサンプリングおよびホールドするサンプルホールド部とを各々が備える複数の組と、
前記複数の組の各々の前記サンプルホールド部が前記画素信号を順次サンプリングおよびホールドする水平期間として、前記複数行の一部の行に対応する第１の水平期間と、前記複数行の別の一部の行に対応する期間であって前記第１の水平期間よりも長い第２の水平期間とを設定する制御部とを備え、
前記制御部は、前記第２の水平期間の一部の期間であって、前記画素信号の前記出力線への出力が開始する第１のタイミングから前記サンプルホールド部がホールドする第２のタイミングまでを除く期間に、前記第１の水平期間と前記第２の水平期間との長さの差と、前記サンプルホールド部の動作とを対応させる調整期間を設けることを特徴とする固体撮像装置。
前記画素は、前記画素信号を前記出力線に出力する選択トランジスタを有し、前記第１のタイミングは、前記選択トランジスタがオンされるタイミングである
ことを特徴とする請求項１から６のいずれか１項に記載の固体撮像装置。
前記制御部は、前記水平期間が開始してからの経過時間をカウントするパルス生成カウンタを有し、前記パルス生成カウンタによるカウント動作を、前記第２の水平期間に対して、前記第１の水平期間において遅らせる、あるいは進ませることによって、前記調整期間を生成する
ことを特徴とする請求項１から７のいずれか１項に記載の固体撮像装置。
各々が画素信号を出力する複数の画素が複数行及び複数列に渡って配置された画素部と、
対応する列の画素から前記画素信号が出力される出力線と、前記出力線に出力された前記画素信号を、前記複数行の一部の行ずつＡＤ変換することでデジタル信号を生成するＡＤ変換部とを各々が備える複数の組と、
前記複数の組の各々の前記ＡＤ変換部から前記デジタル信号を順次読み出す水平期間として、前記複数行の一部の行に対応する第１の水平期間と、前記複数行の別の一部の行に対応する期間であって前記第１の水平期間よりも長い第２の水平期間とを設定する制御部とを備え、
前記一部の行の前記画素信号が、前記画素から前記出力線に出力されてから、前記ＡＤ変換部がＡＤ変換を開始するまでの期間の長さと、前記別の一部の行の前記画素信号が、前記画素から前記出力線に出力されてから、前記ＡＤ変換部がＡＤ変換を開始するまでの期間の長さとの差を、前記制御部は、前記第１の水平期間の長さと前記第２の水平期間の長さとの差よりも小さくすることを特徴とする固体撮像装置。
各々が画素信号を出力する複数の画素が複数行及び複数列に渡って配置された画素部と、
対応する列の画素から前記画素信号が出力される出力線と、前記出力線に出力された前記画素信号を、前記複数行の一部の行ずつサンプリングおよびホールドするサンプルホールド部とを各々が備える複数の組と、
前記複数の組の各々の前記サンプルホールド部が前記画素信号を順次サンプリングおよびホールドする水平期間として、前記複数行の一部の行に対応する第１の水平期間と、前記複数行の別の一部の行に対応する期間であって前記第１の水平期間よりも長い第２の水平期間とを設定する制御部とを備え、
前記一部の行の前記画素信号が、前記画素から前記出力線に出力されてから、前記サンプルホールド部が当該画素信号をホールドするまでの期間の長さと、前記別の一部の行の前記画素信号が、前記画素から前記出力線に出力されてから、前記サンプルホールド部が当該画素信号をホールドするまでの期間の長さとの差を、前記制御部は、前記第１の水平期間の長さと前記第２の水平期間の長さとの差よりも小さくすることを特徴とする固体撮像装置。
請求項１から１０のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置から出力される信号を処理する信号処理装置と、
を備えることを特徴とする撮像システム。