JP2014143498A - 固体撮像装置 - Google Patents

Abstract

【課題】固体撮像装置の低照度時の感度を維持しつつダイナミックレンジを拡大するとともに、ブルーミングを抑制する。
【解決手段】読み出しタイミング制御部７Ｅは、画素ＰＣに蓄積された電荷の読み出しタイミングを制御し、第１露光用リセットタイミング制御部７Ｃは、画素アレイ部１の第１ライン上の画素ＰＣに蓄積された電荷のリセットタイミングを制御し、第２露光用リセットタイミング制御部７Ｄは、画素アレイ部１の第１ライン上の画素ＰＣよりも露光期間が短くなるように第２ライン上の画素ＰＣに蓄積された電荷のリセットタイミングを制御し、補助リセットタイミング制御部７Ｆは、画素アレイ部１の第２ライン上の画素ＰＣの非露光期間に第２ライン上の画素ＰＣに蓄積された電荷のリセットタイミングを制御する。
【選択図】図１

Description

本発明の実施形態は、固体撮像装置に関する。

固体撮像装置では、低照度時の感度を維持しつつダイナミックレンジを拡大するために、短時間露光されるラインと長時間露光されるラインとを交互に設定し、短時間露光されるラインの画素から得られた画像信号と長時間露光されるラインの画素から得られた画像信号とを合成するものがある。

特開２０１１−２４４３０９号公報 特開２００８−１２４８４２号公報

本発明の一つの実施形態は、低照度時の感度を維持しつつダイナミックレンジを拡大するとともに、ブルーミングを抑制することが可能な固体撮像装置を提供することを目的とする。

本発明の一つの実施形態によれば、画素アレイ部と、露光期間制御部と、電荷排出制御部とが設けられている。画素アレイ部は、光電変換した電荷を蓄積する画素がマトリックス状に配置されている。露光期間制御部は、前記画素の露光期間をラインごとに制御する。電荷排出制御部は、前記画素の非露光期間に前記画素に蓄積された電荷の排出制御をラインごとに行う。

図１は、第１実施形態に係る固体撮像装置の概略構成を示すブロック図である。 図２は、図１の固体撮像装置の画素の構成例を示す回路図である。 図３（ａ）は、第１露光期間における図２の画素の各部の電圧波形を示すタイミングチャート、図３（ｂ）は、第２露光期間における図２の画素の各部の電圧波形を示すタイミングチャートである。 図４（ａ）は、第１露光期間におけるＰＤ電荷量を示すタイミングチャート、図４（ｂ）は、第２露光期間におけるＰＤ電荷量を示すタイミングチャート、図４（ｃ）は、画素のリセットタイミングと読み出しタイミングをラインごとに示すタイミングチャートである。 図５は、第１露光期間および第２露光期間に読み出された信号を合成する画像処理装置の概略構成を示すブロック図である。 図６（ａ）は、第２実施形態に係る固体撮像装置の第１露光期間におけるＰＤ電荷量を示すタイミングチャート、図６（ｂ）は、第２実施形態に係る固体撮像装置の第２露光期間におけるＰＤ電荷量を示すタイミングチャート、図６（ｃ）は、第２実施形態に係る固体撮像装置の画素のリセットタイミングと読み出しタイミングをラインごとに示すタイミングチャートである。

以下に添付図面を参照して、実施形態に係る固体撮像装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

（第１実施形態）
図１は、第１実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図１において、固体撮像装置には、画素アレイ部１が設けられている。画素アレイ部１には、光電変換した電荷を蓄積する画素ＰＣがロウ方向ＲＤおよびカラム方向ＣＤにマトリックス状に配置されている。また、この画素アレイ部１において、ロウ方向ＲＤには画素ＰＣの読み出し制御を行う水平制御線Ｈｌｉｎが設けられ、カラム方向ＣＤには画素ＰＣから読み出された信号を伝送する垂直信号線Ｖｌｉｎが設けられている。

また、固体撮像装置には、読み出し対象となる画素ＰＣを垂直方向に走査する垂直走査回路２、画素ＰＣとの間でソースフォロア動作を行うことにより、画素ＰＣから垂直信号線Ｖｌｉｎにカラムごとに信号を読み出す負荷回路３、各画素ＰＣの信号成分をＣＤＳにてカラムごとに検出するカラムＡＤＣ回路４、読み出し対象となる画素ＰＣを水平方向に走査する水平走査回路５、カラムＡＤＣ回路４に基準電圧ＶＲＥＦを出力する基準電圧発生回路６および各画素ＰＣの読み出しや蓄積のタイミングを制御するタイミング制御回路７が設けられている。なお、基準電圧ＶＲＥＦはランプ波を用いることができる。

なお、画素アレイ部１では、撮像画像をカラー化するために、４個の画素ＰＣを１組としたベイヤ配列ＨＰをなすことができる。このベイヤ配列ＨＰでは、一方の対角方向に２個の緑色用画素ｇが配置され、他方の対角方向に１個の赤色用画素ｒと１個の青色用画素ｂが配置される。

タイミング制御回路７には、露光期間制御部７Ａおよび電荷排出制御部７Ｂが設けられている。露光期間制御部７Ａには、第１露光用リセットタイミング制御部７Ｃ、第２露光用リセットタイミング制御部７Ｄおよび読み出しタイミング制御部７Ｅが設けられている。電荷排出制御部７Ｂには、補助リセットタイミング制御部７Ｆが設けられている。露光期間制御部７Ａは、画素ＰＣの露光期間をラインごとに制御する。電荷排出制御部７Ｂは、画素ＰＣの非露光期間に画素ＰＣに蓄積された電荷の排出制御をラインごとに行う。読み出しタイミング制御部７Ｅは、画素ＰＣに蓄積された電荷の読み出しタイミングを制御する。第１露光用リセットタイミング制御部７Ｃは、画素アレイ部１の第１ライン上の画素ＰＣに蓄積された電荷のリセットタイミングを制御する。第２露光用リセットタイミング制御部７Ｄは、画素アレイ部１の第１ライン上の画素ＰＣよりも露光期間が短くなるように第２ライン上の画素ＰＣに蓄積された電荷のリセットタイミングを制御する。補助リセットタイミング制御部７Ｆは、画素アレイ部１の第２ライン上の画素ＰＣの非露光期間に第２ライン上の画素ＰＣに蓄積された電荷のリセットタイミングを制御する。なお、第１ラインと第２ラインは、画素アレイ部１上で交互に設定することができる。例えば、ベイヤ配列ＨＰでは、第１ラインは、画素アレイ部１の４ｎ＋１（ｎは０以上の整数）行目と４ｎ＋２行目、第２ラインは、画素アレイ部１の４ｎ＋３行目と４ｎ＋４行目に設定することができる。

そして、垂直走査回路２にて画素ＰＣが垂直方向に走査されることで、ロウ方向ＲＤに画素ＰＣが選択される。そして、負荷回路３において、その画素ＰＣとの間でソースフォロア動作が行われることにより、画素ＰＣから読み出された信号が垂直信号線Ｖｌｉｎを介して伝送され、カラムＡＤＣ回路４に送られる。また、基準電圧発生回路６において、基準電圧ＶＲＥＦとしてランプ波が設定され、カラムＡＤＣ回路４に送られる。そして、カラムＡＤＣ回路４において、画素ＰＣから読み出された信号レベルとリセットレベルがランプ波のレベルに一致するまでクロックのカウント動作が行われ、その時の信号レベルとリセットレベルとの差分がとられることで各画素ＰＣの信号成分がＣＤＳにて検出され、出力信号Ｓ１として出力される。

ここで、画素アレイ部１の第１ライン上の画素ＰＣよりも露光期間が短くなるように第２ライン上の画素ＰＣに蓄積された電荷のリセットタイミングを制御することにより、第１ライン上の画素ＰＣでは第２ライン上の画素ＰＣに比べて感度を高くすることができる。このため、第１ライン上の画素ＰＣから生成された出力信号Ｓ１と第２ライン上の画素ＰＣから生成された出力信号Ｓ１とを合成することにより、ダイナミックレンジを向上させることができる。

また、画素アレイ部１の第２ライン上の画素ＰＣの非露光期間に第２ライン上の画素ＰＣに蓄積された電荷のリセットタイミングを制御することにより、非露光期間に第２ライン上の画素ＰＣに蓄積される電荷を減少させることができる。このため、非露光期間に第２ライン上の画素ＰＣに蓄積される電荷が第１ライン上の画素ＰＣに溢れるのを抑制することができ、ブルーミングを低減することができる。

図２は、図１の固体撮像装置の画素の構成例を示す回路図である。
図２において、画素ＰＣには、フォトダイオードＰＤ、行選択トランジスタＴａ、増幅トランジスタＴｂ、リセットトランジスタＴｃおよび読み出しトランジスタＴｄがそれぞれ設けられている。また、増幅トランジスタＴｂとリセットトランジスタＴｃと読み出しトランジスタＴｄとの接続点には検出ノードとしてフローティングディフュージョンＦＤが形成されている。

そして、読み出しトランジスタＴｄのソースは、フォトダイオードＰＤに接続され、読み出しトランジスタＴｄのゲートには、読み出し信号ＲＥＡＤが入力される。また、リセットトランジスタＴｃのソースは、読み出しトランジスタＴｄのドレインに接続され、リセットトランジスタＴｃのゲートには、リセット信号ＲＥＳＥＴが入力され、リセットトランジスタＴｃのドレインは、電源電位ＶＤＤに接続されている。また、行選択トランジスタＴａのゲートには、行選択信号ＡＤＲＥＳが入力され、行選択トランジスタＴａのドレインは、電源電位ＶＤＤに接続されている。また、増幅トランジスタＴｂのソースは、垂直信号線Ｖｌｉｎに接続され、増幅トランジスタＴｂのゲートは、読み出しトランジスタＴｄのドレインに接続され、増幅トランジスタＴｂのドレインは、行選択トランジスタＴａのソースに接続されている。

なお、図１の水平制御線Ｈｌｉｎは、読み出し信号ＲＥＡＤ、リセット信号ＲＥＳＥＴおよび行選択信号ＡＤＲＥＳをロウごとに画素ＰＣに伝送することができる。

図３（ａ）は、第１露光期間における図２の画素の各部の電圧波形を示すタイミングチャート、図３（ｂ）は、第２露光期間における図２の画素の各部の電圧波形を示すタイミングチャートである。
図３（ａ）において、図１の画素アレイ部１の第１ライン上の画素ＰＣには第１露光期間ＥＸ１が設定され、図３（ｂ）において、図１の画素アレイ部１の第２ライン上の画素ＰＣには第２露光期間ＥＸ２が設定される。第１露光期間ＥＸ１は第２露光期間ＥＸ２よりも長い。

そして、図３（ａ）に示すように、第１ライン上の画素ＰＣでは、行選択信号ＡＤＲＥＳがロウレベルの場合、行選択トランジスタＴａがオフ状態となり、垂直信号線Ｖｌｉｎに画素信号ＶＳＩＧは出力されない。この時、読み出し信号ＲＥＡＤとリセット信号ＲＥＳＥＴがハイレベルになると（ｔａ１）、読み出しトランジスタＴｄがオンし、第１非露光期間ＮＸ１にフォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに排出される。そして、リセットトランジスタＴｃを介して電源ＶＤＤに排出される。

第１非露光期間ＮＸ１にフォトダイオードＰＤに蓄積されていた電荷が電源ＶＤＤに排出された後、読み出し信号ＲＥＡＤがロウレベルになると、フォトダイオードＰＤでは、有効な信号電荷の蓄積が開始され、第１非露光期間ＮＸ１から第１露光期間ＥＸ１に移行する。

次に、行選択信号ＡＤＲＥＳがハイレベルになると（ｔａ２）、画素ＰＣの行選択トランジスタＴａがオンし、増幅トランジスタＴｂのドレインに電源電位ＶＤＤが印加される。

そして、行選択トランジスタＴａがオンの状態でリセット信号ＲＥＳＥＴがハイレベルになると（ｔａ３）、リセットトランジスタＴｃがオンし、フローティングディフュージョンＦＤにリーク電流などで発生した余分な電荷がリセットされる。そして、フローティングディフュージョンＦＤのリセットレベルに応じた電圧が増幅トランジスタＴｂのゲートにかかり、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従することで、リセットレベルの画素信号ＶＳＩＧが垂直信号線Ｖｌｉｎに出力される。

そして、リセットレベルの画素信号ＶＳＩＧはカラムＡＤＣ回路４に入力され、基準電圧ＶＲＥＦと比較される。そして、その比較結果に基づいてリセットレベルの画素信号ＶＳＩＧがデジタル値に変換され保持される。

次に、画素ＰＣの行選択トランジスタＴａがオンの状態で読み出し信号ＲＥＡＤがハイレベルになると（ｔａ４）、読み出しトランジスタＴｄがオンし、第１露光期間ＥＸ１にフォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに転送される。そして、フローティングディフュージョンＦＤの信号読み出しレベルに応じた電圧が増幅トランジスタＴｂのゲートにかかり、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従することで、信号読み出しレベルの画素信号ＶＳＩＧが垂直信号線Ｖｌｉｎに出力される。

そして、信号読み出しレベルの画素信号ＶＳＩＧはカラムＡＤＣ回路４に入力され、基準電圧ＶＲＥＦと比較される。そして、その比較結果に基づいてリセットレベルの画素信号ＶＳＩＧと信号読み出しレベルの画素信号ＶＳＩＧとの差分がデジタル値に変換され、第１露光期間ＥＸ１に応じた出力信号Ｓ１として出力される。

一方、図３（ｂ）に示すように、第２ライン上の画素ＰＣでは、行選択信号ＡＤＲＥＳがロウレベルの場合、行選択トランジスタＴａがオフ状態となり、垂直信号線Ｖｌｉｎに画素信号ＶＳＩＧは出力されない。この時、読み出し信号ＲＥＡＤとリセット信号ＲＥＳＥＴがハイレベルになると（ｔｂ１）、読み出しトランジスタＴｄがオンし、第２非露光期間ＮＸ２にフォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに排出される。そして、リセットトランジスタＴｃを介して電源ＶＤＤに排出される。

第２非露光期間ＮＸ２にフォトダイオードＰＤに蓄積されていた電荷が電源ＶＤＤに排出された後、読み出し信号ＲＥＡＤがロウレベルになると、フォトダイオードＰＤでは、第２非露光期間ＮＸ２における有効な信号電荷の蓄積が開始される。

その後、読み出し信号ＲＥＡＤとリセット信号ＲＥＳＥＴが再びハイレベルになると（ｔｂ２）、読み出しトランジスタＴｄがオンし、第２非露光期間ＮＸ２にフォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに再度排出される。そして、リセットトランジスタＴｃを介して電源ＶＤＤに排出される。

第２非露光期間ＮＸ２にフォトダイオードＰＤに蓄積されていた電荷が電源ＶＤＤに再度排出された後、読み出し信号ＲＥＡＤがロウレベルになると、フォトダイオードＰＤでは、有効な信号電荷の蓄積が開始され、第２非露光期間ＮＸ２から第２露光期間ＥＸ２に移行する。

次に、行選択信号ＡＤＲＥＳがハイレベルになると（ｔｂ３）、画素ＰＣの行選択トランジスタＴａがオンし、増幅トランジスタＴｂのドレインに電源電位ＶＤＤが印加される。

そして、行選択トランジスタＴａがオンの状態でリセット信号ＲＥＳＥＴがハイレベルになると（ｔｂ４）、リセットトランジスタＴｃがオンし、フローティングディフュージョンＦＤにリーク電流などで発生した余分な電荷がリセットされる。そして、フローティングディフュージョンＦＤのリセットレベルに応じた電圧が増幅トランジスタＴｂのゲートにかかり、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従することで、リセットレベルの画素信号ＶＳＩＧが垂直信号線Ｖｌｉｎに出力される。

そして、リセットレベルの画素信号ＶＳＩＧはカラムＡＤＣ回路４に入力され、基準電圧ＶＲＥＦと比較される。そして、その比較結果に基づいてリセットレベルの画素信号ＶＳＩＧがデジタル値に変換され保持される。

次に、画素ＰＣの行選択トランジスタＴａがオンの状態で読み出し信号ＲＥＡＤがハイレベルになると（ｔｂ５）、読み出しトランジスタＴｄがオンし、第２露光期間ＥＸ２にフォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに転送される。そして、フローティングディフュージョンＦＤの信号読み出しレベルに応じた電圧が増幅トランジスタＴｂのゲートにかかり、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従することで、信号読み出しレベルの画素信号ＶＳＩＧが垂直信号線Ｖｌｉｎに出力される。

そして、信号読み出しレベルの画素信号ＶＳＩＧはカラムＡＤＣ回路４に入力され、基準電圧ＶＲＥＦと比較される。そして、その比較結果に基づいてリセットレベルの画素信号ＶＳＩＧと信号読み出しレベルの画素信号ＶＳＩＧとの差分がデジタル値に変換され、第２露光期間ＥＸ２に応じた出力信号Ｓ１として出力される。

図４（ａ）は、第１露光期間におけるＰＤ電荷量を示すタイミングチャート、図４（ｂ）は、第２露光期間におけるＰＤ電荷量を示すタイミングチャート、図４（ｃ）は、画素のリセットタイミングと読み出しタイミングをラインごとに示すタイミングチャートである。なお、図４（ａ）〜図４（ｃ）の例では、画素ＰＣがベイヤ配列ＨＰをなし、第１ライン（ラインＬ１、Ｌ２、Ｌ５、Ｌ６）と第２ライン（ラインＬ３、Ｌ４、Ｌ７、Ｌ８）が２ラインづつ交互に設定される場合を示した。

図４（ａ）〜図４（ｃ）において、ラインＬ１、Ｌ２、Ｌ５、Ｌ６では、第１露光期間ＥＸ１および第１非露光期間ＮＸ１が設定され、ラインＬ３、Ｌ４、Ｌ７、Ｌ８では、第２露光期間ＥＸ２および第２非露光期間ＮＸ２が設定される。
そして、例えば、ラインＬ２の画素ＰＣでは、第１非露光期間ＮＸ１にフォトダイオードＰＤに蓄積された電荷が排出されることにより（ｔ１）、第１非露光期間ＮＸ１から第１露光期間ＥＸ１に移行する。一方、例えば、ラインＬ３の画素ＰＣでは、第２非露光期間ＮＸ２にフォトダイオードＰＤに蓄積された電荷が排出され（ｔ２）、第２非露光期間ＮＸ２が維持される。その後、ラインＬ３の画素ＰＣでは、第２非露光期間ＮＸ２にフォトダイオードＰＤに蓄積された電荷が再度排出され（ｔ３）、第２非露光期間ＮＸ２から第２露光期間ＥＸ２に移行する。

次に、ラインＬ２の画素ＰＣでは、第１露光期間ＥＸ１にフォトダイオードＰＤに蓄積された電荷が読み出されることにより（ｔ４）、第１露光期間ＥＸ１から第１非露光期間ＮＸ１に移行する。一方、ラインＬ３の画素ＰＣでは、第２露光期間ＥＸ２にフォトダイオードＰＤに蓄積された電荷が読み出されることにより（ｔ５）、第２露光期間ＥＸ２から第２非露光期間ＮＸ２に移行する。

同様に、ラインＬ２の画素ＰＣでは、第１非露光期間ＮＸ１にフォトダイオードＰＤに蓄積された電荷が排出されることにより（ｔ６）、第１非露光期間ＮＸ１から第１露光期間ＥＸ１に移行する。一方、ラインＬ３の画素ＰＣでは、第２非露光期間ＮＸ２にフォトダイオードＰＤに蓄積された電荷が排出され（ｔ７）、第２非露光期間ＮＸ２が維持される。その後、ラインＬ３の画素ＰＣでは、第２非露光期間ＮＸ２にフォトダイオードＰＤに蓄積された電荷が再度排出され（ｔ８）、第２非露光期間ＮＸ２から第２露光期間ＥＸ２に移行する。

次に、ラインＬ２の画素ＰＣでは、第１露光期間ＥＸ１にフォトダイオードＰＤに蓄積された電荷が読み出されることにより（ｔ９）、第１露光期間ＥＸ１から第１非露光期間ＮＸ１に移行する。一方、ラインＬ３の画素ＰＣでは、第２露光期間ＥＸ２にフォトダイオードＰＤに蓄積された電荷が読み出されることにより（ｔ１０）、第２露光期間ＥＸ２から第２非露光期間ＮＸ２に移行する。

ここで、第１露光期間ＥＸ１が第２露光期間ＥＸ２よりも長いと、第２非露光期間ＮＸ２は第１非露光期間ＮＸ１よりも長くなる。そして、第２非露光期間ＮＸ２が長くなると、第２非露光期間ＮＸ２にフォトダイオードＰＤに蓄積される電荷量が増える。この結果、フォトダイオードＰＤの入射光量が大きいと、第２非露光期間ＮＸ２にフォトダイオードＰＤに蓄積された電荷が溢れ、ラインＬ３上の画素ＰＣからラインＬ２上の画素ＰＣに流れ込む。ラインＬ３上の画素ＰＣからラインＬ２上の画素ＰＣに電荷が流れ込むと、ラインＬ２上の画素ＰＣの電荷量は点線で示すように増大し、ブルーミングが発生する。このため、第２非露光期間ＮＸ２にフォトダイオードＰＤに蓄積された電荷を第２非露光期間ＮＸ２に複数回繰り返してフォトダイオードＰＤから排出させることにより、第２非露光期間ＮＸ２にフォトダイオードＰＤに蓄積される電荷量を減少させることができ、第２非露光期間ＮＸ２にフォトダイオードＰＤに蓄積された電荷が溢れるのを抑制することができる。

また、第２露光期間ＥＸ２の第２ライン上の画素ＰＣの読み出しタイミング（ラインＬ３では時刻ｔ７）と第２非露光期間ＮＸ２の第２ライン上の画素ＰＣのリセットタイミング（ラインＬ３では時刻ｔ５）の時間間隔は、第１露光期間ＥＸ１の第１ライン上の画素ＰＣの読み出しタイミング（ラインＬ２では時刻ｔ６）と第１露光期間ＥＸ１の第１ライン上の画素ＰＣのリセットタイミング（ラインＬ２では時刻ｔ４）の時間間隔と等しくすることができる。これにより、第２ライン上の画素ＰＣのフォトダイオードＰＤから補助的に電荷を排出させるタイミングを、第１ライン上の画素ＰＣのフォトダイオードＰＤから電荷を排出させるタイミングと整合させることができ、これらのタイミング制御を容易化することが可能となることから、回路構成の煩雑化を防止することができる。

図５は、第１露光期間および第２露光期間に読み出された信号を合成する画像処理装置の概略構成を示すブロック図である。
図５において、画像処理装置１２には、センサ制御部１３、ラインメモリ１４、合成処理部１５およびセンサ信号処理部１６が設けられている。そして、画像処理装置１２は、イメージセンサ１１に接続されている。なお、イメージセンサ１１は、図１の構成を用いることができる。

ここで、センサ制御部１３は、ユーザ操作等に応じて制御信号を生成し、イメージセンサ１１の各部に制御信号を供給することで、イメージセンサ１１がユーザ操作に応じた動作となるように制御する。また、センサ制御部１３は、イメージセンサ１１を制御し、例えば、第１ライン上の長時間露光および第２ライン上の短時間露光の出力信号Ｓ１を生成させることができる。

ラインメモリ１４は、イメージセンサ１１から出力された出力信号Ｓ１を露光期間ごとに分離して、露光期間ごとの出力信号Ｓ１のタイミングを一致させて出力することができる。合成処理部１５は、長時間露光および短時間露光の出力信号Ｓ１を合成することで、ダイナミックレンジの拡張された画像信号を生成することができる。センサ信号処理部１６は、ホワイトバランス調整やデモザイク処理、画質調整などの信号処理を行うことができる。

そして、ラインメモリ１４には、第１ライン上の長時間露光および第２ライン上の短時間露光の出力信号Ｓ１のうち、例えば、第１ライン上の長時間露光の出力信号Ｓ２が保存される。そして、次のライン読み出しのタイミングにおいて、イメージセンサ１１から第２ライン上の短時間露光の出力信号Ｓ３が出力されると、それと同時にラインメモリ１４から第１ライン上の長時間露光の出力信号Ｓ２が読み出され、合成処理部１５に送られる。そして、合成処理部１５において出力信号Ｓ２、Ｓ３が合成された後、センサ信号処理部１６にて信号処理が行われることで、ダイナミックレンジの拡大された画像信号Ｓ４が出力される。

なお、上述した実施形態において、第１ライン上の画素ＰＣではフォトダイオードＰＤに蓄積された電荷の排出を第１非露光期間ＮＸ１に１回だけ行い、第２ライン上の画素ＰＣではフォトダイオードＰＤに蓄積された電荷の排出を第２非露光期間ＮＸ２に２回だけ行う方法について説明したが、第２ライン上の画素ＰＣにおいてフォトダイオードＰＤに蓄積された電荷の排出を第２非露光期間ＮＸ２に３回以上行ってもよいし、第１ライン上の画素ＰＣにおいてフォトダイオードＰＤに蓄積された電荷の排出を第１非露光期間ＮＸ１に複数回行ってもよい。

また、上述した実施形態では、ダイナミックレンジを拡大するために、長時間露光と短時間露光の２つの異なる露光時間をラインごとに設定する方法について説明したが、長時間露光と中時間露光と短時間露光の３つの異なる露光時間をラインごとに設定するようにしてもよいし、４以上の異なる露光時間をラインごとに設定するようにしてもよい。

（第２実施形態）
図６（ａ）は、第２実施形態に係る固体撮像装置の第１露光期間におけるＰＤ電荷量を示すタイミングチャート、図６（ｂ）は、第２実施形態に係る固体撮像装置の第２露光期間におけるＰＤ電荷量を示すタイミングチャート、図６（ｃ）は、第２実施形態に係る固体撮像装置の画素のリセットタイミングと読み出しタイミングをラインごとに示すタイミングチャートである。
図６（ａ）〜図６（ｃ）において、この第２実施形態では、第２非露光期間ＮＸ２の第２ライン上の画素ＰＣのリセットタイミング（ラインＬ３では時刻ｔ２´、ｔ７´）は第２非露光期間ＮＸ２の中央に設定される。すなわち、例えば、ラインＬ３において、読み出しタイミングｔ５と１回目のＰＤリセットタイミングｔ７´との間隔は、１回目のＰＤリセットタイミングｔ７´と２回目のＰＤリセットタイミングｔ８との間隔と等しい。これにより、第２非露光期間ＮＸ２において、各ＰＤリセットまでにフォトダイオードＰＤに蓄積される電荷量を均一化することができ、フォトダイオードＰＤに蓄積される電荷量の最大値を低下させることが可能となることから、フォトダイオードＰＤに蓄積された電荷を溢れ難くすることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ 画素アレイ部、２ 垂直走査回路、３ 負荷回路、４ カラムＡＤＣ回路、５ 水平走査回路、６ 基準電圧発生回路、７ タイミング制御回路、７Ａ 露光期間制御部、７Ｂ 電荷排出制御部、７Ｃ 第１露光用リセットタイミング制御部、７Ｄ 第２露光用リセットタイミング制御部、７Ｅ 読み出しタイミング制御部、７Ｆ 補助リセットタイミング制御部、ＰＣ 画素、ＨＰ ベイヤ配列、Ｔａ 行選択トランジスタ、Ｔｂ 増幅トランジスタ、Ｔｃ リセットトランジスタ、Ｔｄ 読み出しトランジスタ、ＰＤ フォトダイオード、ＦＤ フローティングディフュージョン、Ｖｌｉｎ 垂直信号線、Ｈｌｉｎ 水平制御線

Claims (5)

1. 光電変換した電荷を蓄積する画素がマトリックス状に配置された画素アレイ部と、
   前記画素を垂直方向に走査する垂直走査回路と、
   前記画素を水平方向に走査する水平走査回路と、
   前記画素から読み出された画素信号を垂直方向に伝送する垂直信号線と、
   前記画素との間でソースフォロア動作を行うことにより、前記画素から前記垂直信号線にカラムごとに信号を読み出す負荷回路と、
   前記画素の露光期間をラインごとに制御する露光期間制御部と、
   前記画素の非露光期間に前記画素に蓄積された電荷の排出制御をラインごとに行う電荷排出制御部と、
   前記画素から読み出された前記露光期間の異なる信号を合成する画像処理装置とを備え、
   前記露光期間制御部は、
   前記画素に蓄積された電荷の読み出しタイミングを制御する読み出しタイミング制御部と、
   第１ライン上の前記画素に蓄積された電荷のリセットタイミングを制御する第１露光用リセットタイミング制御部と、
   前記第１ライン上の前記画素よりも前記露光期間が短くなるように第２ライン上の前記画素に蓄積された電荷のリセットタイミングを制御する第２露光用リセットタイミング制御部とを備え、
   前記電荷排出制御部は、
   前記第２ライン上の前記画素の非露光期間に前記第２ライン上の前記画素に蓄積された電荷のリセットタイミングを制御する補助リセットタイミング制御部を備えることを特徴とする固体撮像装置。
2. 光電変換した電荷を蓄積する画素がマトリックス状に配置された画素アレイ部と、
   前記画素の露光期間をラインごとに制御する露光期間制御部と、
   前記画素の非露光期間に前記画素に蓄積された電荷の排出制御をラインごとに行う電荷排出制御部とを備えることを特徴とする固体撮像装置。
3. 前記露光期間制御部は、
   前記画素に蓄積された電荷の読み出しタイミングを制御する読み出しタイミング制御部と、
   第１ライン上の前記画素に蓄積された電荷のリセットタイミングを制御する第１露光用リセットタイミング制御部と、
   前記第１ライン上の前記画素よりも前記露光期間が短くなるように第２ライン上の前記画素に蓄積された電荷のリセットタイミングを制御する第２露光用リセットタイミング制御部とを備え、
   前記電荷排出制御部は、
   前記第２ライン上の前記画素の非露光期間に前記第２ライン上の前記画素に蓄積された電荷のリセットタイミングを制御する補助リセットタイミング制御部を備えることを特徴とする請求項２に記載の固体撮像装置。
4. 前記露光期間において、前記第１ライン上の前記画素の前記読み出しタイミングと前記リセットタイミングの時間間隔は、前記第２ライン上の前記画素の前記読み出しタイミングと前記リセットタイミングの時間間隔よりも長いことを特徴とする請求項３に記載の固体撮像装置。
5. 前記露光期間の前記第２ライン上の前記画素の前記読み出しタイミングと前記非露光期間の前記第２ライン上の前記画素の前記リセットタイミングの時間間隔は、前記露光期間の前記第１ライン上の画素の前記読み出しタイミングと前記露光期間の前記第１ライン上の前記画素の前記リセットタイミングの時間間隔と等しいことを特徴とする請求項４に記載の固体撮像装置。

Images