JP6642074B2

JP6642074B2 - スイッチング素子の駆動装置

Info

Publication number: JP6642074B2
Application number: JP2016023618A
Authority: JP
Inventors: 将嗣入江; 昌弘山本
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2016-02-10
Filing date: 2016-02-10
Publication date: 2020-02-05
Anticipated expiration: 2036-02-10
Also published as: JP2017142163A

Description

本発明は、スイッチング素子の駆動装置に関する。

パワー素子に流れる電流を検出するものとして、メインセルとセンスセルで構成されたものがある。このようなパワー素子では、センスセルに流れる電流を検出することでメインセルに流れる電流を推定することができる。この場合、センスセルに直列にシャント抵抗などを接続してシャント抵抗間の電圧を検出する方式が一般的に使われる。

しかし、このシャント抵抗による電流検出では、シャント抵抗によってセンスのソース電圧が上昇するので、メインとセンスで印加されるゲート−ソース間電圧が異なり、センスセル電流からメイン電流を推定する精度が悪化してしまう。

このような問題に対して、従来では、センスセルとメインセルのソース端子をアンプで仮想接地し、負電源を用いて正のセンス電流を検出するものがある。この方式であれば、正のセンス電流からメイン電流を高精度に推定することができる。

しかしながら、上記した従来方式では、負のセンス電流は検出することができず、また、センス電流を検出するために別途負電源を設ける必要があるため、結果として電流容量を確保するために全体として回路規模の増加や、ＩＣのチップ面積が増加してしまう問題がある。

特開２００３−２０２３５５号公報

本発明は、上記事情を考慮してなされたもので、その目的は、仮想接地によりセンス電流を検出する構成で、負電源を生成するための負電源回路を別途に設けることなく構成でき、これによって回路規模の増大を抑制してＩＣを構成するチップの省スペース化を図ることができるようにしたスイッチング素子の駆動装置を提供することにある。

請求項１に記載のスイッチング素子の駆動装置は、オン動作時に電源側端子からグランド側端子に順方向電流を流すメインセルおよび前記メインセルの順方向電流を所定の分流比で流すセンスセルを有し、オフ動作時に前記グランド側端子から前記電源側端子に逆方向電流を流すダイオード（３）を設けたスイッチング素子（２）を駆動するスイッチング素子の駆動装置であって、前記スイッチング素子に駆動信号を与える駆動回路（７）と、前記スイッチング素子のセンスセルの電流を流す電流検出抵抗（１５）と、前記電流検出抵抗を介して前記センスセルの電流を検出して前記メインセルの電流を検出する電流検出回路（１６）と、負電圧を出力する負電源部（４）と、前記電流検出回路により前記メインセルの電流検出状態では前記スイッチング素子のメインセルおよびセンスセルのグランド側端子を仮想接地させ、前記負電源部による負電圧生成状態では所定の負電圧を生成するように充電経路を形成する共用増幅回路部（１１）と、前記共用増幅回路部により制御され前記センスセルの電流を流すと共に負電源部の充電経路の電流を流す電流制御回路（１２）とを備えている。

上記構成を採用することにより、電流検出回路によるメインセルの電流検出状態では、共用増幅回路部の状態をスイッチング素子のメインセルおよびセンスセルのグランド側端子を仮想接地させるので、電流検出抵抗に発生する電圧分でメインセルとセンスセルのエミッタに電位差が発生するのをキャンセルして電流を検出することができる。このとき負電源部に生成した負電圧を用いることで電流検出抵抗に発生する電圧を読み取ってメインセル電流を精度よく検出することができる。

さらに、仮想接地をすることで、スイッチング素子の逆方向電流つまりダイオードに流れる電流も検出することができる。そして、上記した仮想接地をすることで必要となる負電圧は、電流検出をしていないタイミングで共用増幅回路部により負電源部に充電経路を形成するように設定することで生成することができる。これによって、センスセルの電流や充電電流を流す電流制御回路を共用する構成とすることができ、回路面積の増大を抑制することができる。

第１実施形態を示す電気的構成図動作状態を切り替えた作用説明図ＩＧＢＴおよびダイオードの電流の波形図ＩＧＢＴの駆動制御と検出動作の切替のタイムチャート第２実施形態を示す電気的構成図動作状態を切り替えた作用説明図第３実施形態を示す電気的構成図動作状態を切り替えた作用説明図アンプのシンボル（ａ）と具体的な構成（ｂ）を示す電気的構成図第４実施形態を示す電気的構成図動作状態を切り替えた作用説明図

（第１実施形態）
以下、本発明の第１実施形態について、図１〜図４を参照して説明する。この実施形態では、スイッチング素子の駆動装置１は、スイッチング素子として、例えば三相のインバータ回路に設けられるブリッジ接続された６個の双方向導通のＲＣ−ＩＧＢＴ（Reverse Conducting Insulated Gate Bipolar Transistor）のローサイド側に設けられたＲＣ−ＩＧＢＴ２を対象としている。

ＲＣ−ＩＧＢＴ２は、例えばＮチャンネル型のもので、内部にメインセルおよび電流検出用のセンスセルを備えている。ＲＣ−ＩＧＢＴ２は、双方向に電流を流す事ができるもので、内部に逆方向電流を流すためにダイオード３が並列に接続された構成である。ＲＣ−ＩＧＢＴ２のメインセルおよびセンスセル共通のコレクタは出力端子であり、ハイサイド側のＲＣ−ＩＧＢＴのエミッタに接続されている。なお、スイッチング素子は、ＲＣ−ＩＧＢＴ２以外に、ＭＯＳＦＥＴなどの双方向に電流を流すことができるものでも良い。

ＲＣ−ＩＧＢＴ（以下、単にＩＧＢＴと表記する）２のメインセルのエミッタはグランドに接続される。また、メインセルのエミッタは、駆動装置１のセンスグランド端子ＳＧＮＤに接続されると共に、コンデンサ４を介して駆動装置１の素子グランド端子ＩＣＧＮＤに接続される。コンデンサ４は負電源部として機能するものである。ＩＧＢＴ２のセンスセルのエミッタは電流検出用の端子として駆動装置１のセンス端子ＳＥに接続されている。ＩＧＢＴ２のゲートは抵抗５を介して駆動装置１のゲート出力端子Ｇに接続される。

上記構成のインバータ回路は、入力側に高圧直流電源が接続され、ブリッジ回路の各相の出力端子は例えば３相モータの３つの固定子巻線にそれぞれ接続されている。各ＩＧＢＴがオンオフ制御されることにより、３相モータに三相交流が給電される。駆動装置１の電源端子ＶＢと素子グランド端子ＩＣＧＮＤとの間には、回路駆動用の低圧直流電源であるバッテリ６の正極端子および負極端子がそれぞれ接続されている。

駆動装置１において、ＩＧＢＴ２にゲート駆動信号を与えるゲート駆動回路７は、電源端子ＶＢと素子グランド端子ＩＣＧＮＤ間に接続されている。ゲート駆動回路７は、Ｐチャンネル型ＭＯＳＦＥＴ８およびＮチャンネル型ＭＯＳＦＥＴ９を直列に接続した出力段を有し、共通接続点がゲート出力端子Ｇを介してＩＧＢＴ２にゲート信号を与える。２つのＭＯＳＦＥＴ８、９のゲート端子には、それぞれゲートドライバとなるバッファ回路８ａ、９ａを介して図示しない制御回路部から駆動信号が与えられる。

降圧型レギュレータとして構成される電源回路１０は、電源端子ＶＢと素子グランド端子ＩＣＧＮＤ間に接続され、所定電圧を生成して出力する。電流検出回路および負電源生成回路の機能を兼ね備えた共用増幅回路部としての共用回路１１は、電流制御回路１２、アンプ１３、スイッチ回路１４および電流検出抵抗１５などから構成され、図示しない制御回路から制御信号が与えられて駆動制御される。

電流制御回路１２は、Ｐチャンネル型ＭＯＳＦＥＴ１２ａおよびＮチャンネル型ＭＯＳＦＥＴ１２ｂを直列接続したもので、電源回路１０の出力端子と素子グランド端子ＩＣＧＮＤとの間に接続されている。ＭＯＳＦＥＴ１２ａおよび１２ｂの共通接続点は、電流検出抵抗１５を介してセンス端子ＳＥに接続されると共に、ＡＤ変換回路１６に接続されている。ＭＯＳＦＥＴ１２ａおよび１２ｂのゲートは共通にしてアンプ１３の出力端子に接続されている。

ＡＤ変換回路１６は、ＩＧＢＴ２のセンスセルの電流を電流検出抵抗１５の端子電圧を取り込んでデジタル信号に変換するもので、共用回路１１が電流検出回路として機能するときにＩＧＢＴ２のセンスセルの電流検出がなされる。また、ＡＤ変換回路１６により検出される電流値のデータは、駆動装置１内部あるいは外部の図示しない制御回路部において取得される構成である。

アンプ１３は、反転入力端子および非反転入力端子を備えた差動増幅回路からなるもので、スイッチ回路１４の設定状態に応じて入力される２つの信号に応じて電流制御回路１２の動作を制御するものである。スイッチ回路１４は、ＭＯＳＦＥＴなどから構成される４つのスイッチ１４ａ〜１４ｄを備えている。スイッチ回路１４は、駆動装置１内に設けられた制御回路から制御信号を与えて切替動作をするように構成されている。なお、制御信号は、駆動装置１の外部から与えるように構成することもできる。

スイッチ１４ａは、センス入力端子ＳＥとアンプ１３の非反転入力端子との間に接続される。スイッチ１４ｂは、センスグランド端子ＳＧＮＤとアンプ１３の反転入力端子との間に接続される。スイッチ１４ｃは、アンプ１３の反転入力端子と参照電源１７の正極端子との間に接続されている。参照電源１７の負極端子は素子グランド端子ＩＣＧＮＤに接続されている。参照電源１７は、コンデンサ４の充電電圧を所定の負電圧に設定するためのものである。

分圧回路１８は、分圧抵抗１８ａと１８ｂとの直列回路からなり、センスグランド端子ＳＧＮＤと素子グランド端子ＩＣＧＮＤとの間に接続されている。スイッチ１４ｄは、アンプ１３の非反転入力端子と分圧抵抗１８ａ、１８ｂの共通接続点との間に接続されている。また、スイッチ１９は、一方の端子が電流検出抵抗１５を介してセンス端子ＳＥに接続され、他方の端子がセンスグランド端子ＳＧＮＤに接続されている。

共用回路１１は、電流検出回路として機能するときには、スイッチ回路１４のスイッチ１４ａ、１４ｂがオン状態、スイッチ１４ｃ、１４ｄがオフ状態となるように制御され、同時にスイッチ１９もオフ状態に制御される。共用回路１１は、負電源生成回路として機能するときには、スイッチ回路１４のスイッチ１４ａ、１４ｂがオフ状態、スイッチ１４ｃ、１４ｄがオン状態となるように制御され、同時にスイッチ１９もオン状態に制御される。

次に、上記構成の作用について、図２から図４も参照して説明する。
負荷としての３相モータを駆動するために、ＩＧＢＴ２を含んだインバータ回路を駆動制御することにより、３相モータの３つの固定子巻線に通電する。このときＩＧＢＴ２およびダイオード３には、図３に示すような電流が流れる。ＩＧＢＴ２をオンオフ制御することで、正半波期間では順方向すなわちＩＧＢＴ２のメインセルおよびセンスセルに電流が流れる。また、負半波期間では逆方向すなわちＩＧＢＴ２に接続されたダイオード３に電流が流れる。

この実施形態では、図４に示すように、正半波期間でＩＧＢＴ２がオンしているときに流れる電流は、ＩＧＢＴ２のオン期間中に所定期間だけ測定する。図４（ａ）に示すように、ＩＧＢＴ２をオンさせている期間中に、図４（ｂ）に示すゲート電圧が所定レベルに達してから、図４（ｃ）に示す所定期間でＩＧＢＴ２の電流を検出する。同様にして負半波期間でＩＧＢＴ２がオフしているときにダイオード３に流れる電流は、ＩＧＢＴ２のオフ期間中に所定期間だけ測定するようになっている。

なお、スイッチング素子としてＭＯＳＦＥＴを用いる場合には、ゲートにオン駆動信号を与えることで、オン時に順方向および逆方向の双方向に流れる電流を、オン抵抗を利用して線形に電流を流すことができる。したがって、ＭＯＳＦＥＴを用いた構成では、電流正負を考慮することなく、電流検出のタイミングを変えないで電流検出動作を行うことができる。

また、上記したＩＧＢＴ２およびダイオード３の電流を検出する仮想接地の期間を除いた他の期間中は、負電源部であるコンデンサ４への充電を行う負電源生成期間となる。これらの各期間において、スイッチ回路１４の切替動作が行われる。

まず、ＩＧＢＴ２の電流を検出する状態では、図１に示しているように、スイッチ回路１４のスイッチ１４ａ、１４ｂがオン状態に制御され、スイッチ１４ｃ〜１４ｅがオフ状態に制御される。これに先立ち、駆動回路７によりＩＧＢＴ２のゲートに駆動信号が与えられてＩＧＢＴ２がオンすると、インバータ回路の電源から負荷を通じて流れる電流がＩＧＢＴ２を流れる。ＩＧＢＴ２のメインセルの電流はグランドに流れるが、センスセルの電流はセンス端子ＳＥから駆動装置１に入力する。

電流検出状態では、駆動装置１においては、スイッチ回路１４のスイッチ１４ｂがオンしていることで、ＩＧＢＴ２のメインセルのエミッタが端子ＳＧＮＤからスイッチ１４ｂを介してアンプ１３の反転入力端子に接続される。また、スイッチ１４ａがオンしていることで、ＩＧＢＴ２のセンスセルのエミッタが端子ＳＥからスイッチ１４ａを介してアンプ１３の非反転入力端子に接続される。

アンプ１３は、上記の接続状態では、２つの入力端子に接続されたメインセルおよびセンスセルのエミッタ端子を仮想接地状態となるように電流制御回路１２に信号を出力する。ＩＧＢＴ２のセンスセルに流れる電流が電流検出抵抗１５を介して流れることでエミッタ電位が上昇するのを抑制することができる。このとき、アンプ１３は、上記の仮想接地状態を保持するために出力を電流制御回路１２に出力している。

コンデンサ４には、後述する負電源生成による充電動作によって素子グランド端子ＩＣＧＮＤの電位が所定の負電圧となるように電荷が充電されている。これにより、電流検出状態では、アンプ１３の出力によって電流制御回路１２の動作が制御され、センス端子ＳＥおよびセンスグランドＳＧＮＤが仮想接地状態となるように制御される。

この場合、ＩＧＢＴ２のセンスセルの電流により、電流検出抵抗１５に電流が流れてセンス端子ＳＥの電位が上昇しようとすると、アンプ１３の出力により電流制御回路１２のＭＯＳＦＥＴ１２ｂが動作される。これにより、素子グランド端子ＩＣＧＮＤの負電圧とＭＯＳＦＥＴ１２ｂの分担電圧によりドレイン側の電位を負側に引くことで仮想接地状態を保持させる。

この状態では、ＩＧＢＴ２のセンスセルに流れる電流は、図１中矢印付きの破線で示すように、センス端子ＳＥから電流検出抵抗１５、ＭＯＳＦＥＴ１２ｂから素子グランド端子ＩＣＧＮＤに至り、コンデンサ４を介してグランドに流れるようになる。そして、ＭＯＳＦＥＴ１２ｂのドレイン端子に現れる負電圧をＡＤ変換回路１６により検出することで、ＩＧＢＴ２のセンスセルに流れる正電流として検出することができ、これによってＩＧＢＴ２のメインセルに流れる電流を検出することができる。

一方、駆動回路７によりＩＧＢＴ２のゲートに駆動信号が与えられなくなると、ＩＧＢＴ２がオフし、負荷が誘導性である場合にはインバータ回路の動作によってダイオード３に電流が流れるようになる。

この状態では、ＩＧＢＴ２に接続されたダイオード３に流れる電流は、図１中矢印付きの一点鎖線で示すように、グランドからコンデンサ４を介して駆動装置１の素子グランド端子ＩＣＧＮＤを経由してバッテリ６を流れ、駆動装置１の電源端子ＶＢに流れる。駆動装置１内部では、電源回路１０からＭＯＳＦＥＴ１２ａを介して電流検出抵抗１５に流れ、この後、センス端子ＳＥからダイオード３に流れる経路である。

前述同様、アンプ１３は、２つの入力端子に接続されたメインセルおよびセンスセルのエミッタ端子を仮想接地状態とするように電流制御回路１２に信号を出力をする。これによって電流検出抵抗１５に流れる電流で、ＩＧＢＴ２のセンスセルのエミッタ電位が接地電位となるように抑制することができる。

アンプ１３の出力信号により電流制御回路１２のＭＯＳＦＥＴ１２ａが動作し、電源回路１０から電流検出抵抗１５側に電流を流すようになる。これによって、ＭＯＳＦＥＴ１２ａのドレイン電位が、ダイオード３に流れる負側の電流に相当する正電圧になり、ＡＤ変換回路１６により負電流を検出することができる。

次に、図２を参照して負電源の生成状態の動作について説明する。図４で示した負電源生成の期間においては、図２に示しているように、スイッチ回路１４のスイッチ１４ａ、１４ｂがオフ状態に制御され、スイッチ１４ｃ〜１４ｄがオン状態に制御される。また、スイッチ１９がオン状態に制御される。

この状態では、アンプ１３の反転入力端子には参照電源１７の正極端子がスイッチ１４ｃを介して接続され、非反転入力端子には分圧回路１８の分圧点の電圧が入力される。分圧回路１８は、コンデンサ４の両端子間に接続され端子間電圧がかかっている。したがって、アンプ１３の非反転入力端子にはコンデンサ４の端子電圧に比例した分圧電圧が入力されている。

スイッチ回路１４の切り替えと、スイッチ１９がオンされることで、電流制御回路１２によるコンデンサ４に対する充放電の経路が形成される。コンデンサ４の充電時には、図２中矢印付きの一点鎖線で示すように、バッテリ６から電源端子ＶＢを経て電源回路１０、ＭＯＳＦＥＴ１２ａ、スイッチ１９からセンスグランド端子ＳＧＮＤを通じて充電経路が形成される。

また、コンデンサ４の放電時には、図２中矢印付きの破線で示すように、コンデンサ４からスイッチ１９センスグランド端子ＳＧＮＤを通じてスイッチ１９、ＭＯＳＦＥＴ１２ｂを介した放電経路が形成される。

アンプ１３は、コンデンサ４の端子電圧が参照電源１７で設定された所定の電圧に達するように電流制御回路１２のＭＯＳＦＥＴ１２ａ、１２ｂのゲートに信号を出力する。これにより、コンデンサ４への充電および放電が制御され、所定電圧となるように充電動作が行われる。コンデンサ４に対して、上記したような充電経路で充電を行うことで、グランドに接続されたセンスグランド端子ＳＧＮＤに対して、素子グランド端子ＩＣＧＮＤは、所定の負電圧が与えられるようになる。

これによって、コンデンサ４に充電によって生成された負電圧を利用して、ＩＧＢＴ２のメインセルおよびセンスセルのエミッタを仮想接地した状態でＩＧＢＴ２に流れる電流を検出することができる。同様に、ダイオード３に流れる逆方向の電流も検出することができるようになる。

以上のように、本実施形態においては、電流制御回路１２およびアンプ１３に対してスイッチ回路１４を設けて電流検出時に仮想接地制御を行うと共に、コンデンサ４への負電源生成の制御を切り替えて行えるように構成した。これにより、仮想接地制御および負電源生成制御のそれぞれに共通のアンプ１３および電流制御回路１２を設けることができる。電流制御回路１２は、センス電流を流したり負電源生成時に充電電流を流たりするなどで電流容量を必要とするため、１個設けるだけで済むことから負電源生成のために回路規模が増大することを大幅に抑制することができる。この結果、ＩＣ形成をする場合に、チップ面積削減を図ることができるようになる。

（第２実施形態）
図５および図６は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、駆動装置２１は、共用回路２２の構成として、スイッチ回路１４を無くし、さらに、アンプ１３に代えて２個のアンプとして第１アンプ２３、第２アンプ２４を設けている。これら第１アンプ２３、第２アンプ２４は、いずれか一方が動作するように選択信号により切り替え制御がなされる構成である。

図５において、第１アンプ２３および第２アンプ２４は、前述のアンプ１３と同等のものにより構成され、出力端子は、共に電流制御回路１２の２個のＭＯＳＦＥＴ１２ａ、１２ｂのゲートに共通に接続されている。第１アンプ２３の反転入力端子はセンスグランド端子ＳＧＮＤに接続され、非反転入力端子はセンス端子ＳＥに接続される。第２アンプ２４の反転入力端子は分圧回路１８の分圧点である分圧抵抗１８ａと１８ｂとの共通接続点に接続され、非反転入力端子は参照電源１７の正極端子に接続される。

なお、第１アンプ２３および第２アンプ２４は、アンプ１３と同様に、入力される信号の差分に応じた電圧を電流制御回路１２に出力するもので、大電流を流す構成ではないので、ＩＣの構成における占有面積は少ない。これに比べて、共用する電流制御回路１２は、センス電流や充電電流を流す構成であるから、比較的面積を要する構成である。

次に上記構成の作用について、図６も参照して説明する。
ＩＧＢＴ２の電流を検出する状態では、図５に示しているように、第１アンプ２３を動作させ、第２アンプ２４を停止させるように選択信号を出力して制御する。また。スイッチ１９はオフ状態に制御している。これにより、第１実施形態における電流検出状態と同様の接続状態となり、第１アンプ２３の２つの入力端子には、ＩＧＢＴ２のメインセルおよびセンスセルのエミッタ端子が接続された状態となる。

これにより、前述同様にして第１アンプ２３は、ＩＧＢＴ２のメインセルおよびセンスセルの各エミッタ端子が仮想接地状態となるように電流制御回路１２に信号を出力する。この状態では、ＩＧＢＴ２のセンスセルに流れる電流は、図５中矢印付きの破線で示すように、センス端子ＳＥから電流検出抵抗１５、ＭＯＳＦＥＴ１２ｂから素子グランド端子ＩＣＧＮＤに至り、コンデンサ４を介してグランドに流れるようになる。

そして、ＭＯＳＦＥＴ１２ｂのドレイン端子に現れる電圧をＡＤ変換回路１６により検出することで、ＩＧＢＴ２のセンスセルに流れる正電流として検出することができ、これによってＩＧＢＴ２のメインセルに流れる電流を検出することができる。

一方、駆動回路７によりＩＧＢＴ２のゲートに駆動信号が与えられなくなって、ダイオード３に電流が流れるようになると、ダイオード３に流れる電流は、図５中矢印付きの一点鎖線で示すように、グランドからコンデンサ４を介して駆動装置１の素子グランド端子ＩＣＧＮＤを経由してバッテリ６を流れ、駆動装置１の電源端子ＶＢに流れる。駆動装置１内部では、電源回路１０からＭＯＳＦＥＴ１２ａを介して電流検出抵抗１５に流れ、この後、センス端子ＳＥからダイオード３に流れる経路である。

したがって、ＩＧＢＴ２に流れる電流は、電流検出抵抗１５に正方向に流れる電流としてＡＤ変換回路１６により検出され、ダイオード３に流れる電流は電流検出抵抗１５に逆方向に流れる電流としてＡＤ変換回路１６により検出される。

次に、負電源の生成状態の動作では、図６に示すように、第１アンプ２３を停止させ、第２アンプ２４を動作させるように選択信号を出力して制御する。また。スイッチ１９はオン状態に制御している。これにより、第１実施形態における負電源生成状態と同様の接続状態となり、第２アンプ２４の２つの入力端子には、コンデンサ４の端子電圧を分圧した電圧と、参照電源１７の電圧が入力された状態となる。

これにより、第１実施形態と同様にして、第２アンプ２４は、コンデンサ４の端子電圧が参照電源１７で設定された所定の電圧に達するように電流制御回路１２のＭＯＳＦＥＴ１２ａ、１２ｂのゲートに信号を出力する。これにより、コンデンサ４への充電および放電が制御され、所定電圧となるように充電動作が行われる。

また、第１実施形態と同様に、スイッチング素子としてＭＯＳＦＥＴを用いる構成の場合には、正方向および逆方向の何れの電流についてもオン状態に制御した状態で検出することができる。

以上のように、本実施形態においては、アンプ１３およびスイッチ回路１４に代えて、第１アンプ２３、第２アンプ２４を設けることで同様の機能を達成するようにした。これによって、仮想接地の機能と負電源生成の機能とを実施するための構成であっても、個別に電流制御回路１２を設ける構成に比べて素子面積の増大を抑制することができる。

（第３実施形態）
図７から図９は第３実施形態を示すもので、以下、第２実施形態と異なる部分について説明する。

この実施形態では、図７に示すように、駆動装置３１として、共用回路３２において、第１アンプ２３、第２アンプ２４に代えて共用アンプ３３を設ける構成としている。共用アンプ３３は、図９（ａ）に示すように、４つの入力端子ＩＮＰ１、ＩＮＰ２、ＩＮＭ１、ＩＮＭ２を有する。入力端子ＩＮＰ１はセンス端子ＳＥに接続され、入力端子ＩＮＰ２は参照電源１７の正極端子に接続される。入力端子ＩＮＭ１はセンスグランド端子ＳＧＮＤに接続され、入力端子ＩＮＭ２は分圧回路１８の分圧点に接続される。

共用アンプ３３は、図９（ｂ）に示すように、第１および第２入力部として２つの差動段３３ａ、３３ｂを備え、出力部として共通の出力段３３ｃを備えた構成である。２つの差動段３３ａ、３３ｂは、図示しない制御部により選択信号ＳＥＬ１、ＳＥＬ２がいずれか一方に与えられる。選択信号ＳＥＬ１により差動段３３ａが有効になり、選択信号ＳＥＬ２により差動段３３ｂが有効になる。差動段３３ａは、反転入力端子ＩＮＭ１および非反転入力端子ＩＮＰ１を有する。差動段３３ｂは、反転入力端子ＩＮＭ２および非反転入力端子ＩＮＰ２を有する。

アンプ３３は、仮想接地の動作時には差動段３３ａが有効となるように選択信号ＳＥＬ１が与えられる。また、このときスイッチ１９はオフ状態に制御される。これにより、図７に示しているように、アンプ３３は、差動段３３ａが有効化され、入力端子ＩＮＰ１、ＩＮＭ１に入力される信号が有効になる。

これにより、前述同様にしてアンプ３３は、ＩＧＢＴ２のメインセルおよびセンスセルの各エミッタ端子が仮想接地状態となるように電流制御回路１２に信号を出力する。この状態では、ＩＧＢＴ２のセンスセルに流れる電流は、図７中矢印付きの破線で示すように、センス端子ＳＥから電流検出抵抗１５、ＭＯＳＦＥＴ１２ｂから素子グランド端子ＩＣＧＮＤに至り、コンデンサ４を介してグランドに流れるようになる。

一方、駆動回路７によりＩＧＢＴ２のゲートに駆動信号が与えられなくなって、ダイオード３に電流が流れるようになると、ダイオード３に流れる電流は、図７中矢印付きの一点鎖線で示すように、グランドからコンデンサ４を介して駆動装置１の素子グランド端子ＩＣＧＮＤを経由してバッテリ６を流れ、駆動装置１の電源端子ＶＢに流れる。駆動装置１内部では、電源回路１０からＭＯＳＦＥＴ１２ａを介して電流検出抵抗１５に流れ、この後、センス端子ＳＥからダイオード３に流れる経路である。

次に、負電源の生成状態の動作では、図９に示すように、アンプ３３は差動段３３ｂが有効となるように選択信号ＳＥＬ２が与えられる。また、このときスイッチ１９はオン状態に制御される。これにより、アンプ３３は、差動段３３ｂが有効化され、入力端子ＩＮＰ２、ＩＮＭ２に入力される信号、すなわちコンデンサ４の端子電圧を分圧した電圧と、参照電源１７の電圧が入力された状態となる。

これにより、第２実施形態と同様にして、アンプ３３は、コンデンサ４の端子電圧が参照電源１７で設定された所定の電圧に達するように電流制御回路１２のＭＯＳＦＥＴ１２ａ、１２ｂのゲートに信号を出力する。これにより、コンデンサ４への充電および放電が制御され、所定電圧となるように充電動作が行われる。

以上のように、本実施形態においては、第１アンプ２３、第２アンプ２４に代えて、共用アンプ３３を設けることで同様の機能を達成するようにした。これによって、仮想接地の機能と負電源生成の機能とを実施するための構成であっても、個別に電流制御回路１２を設ける構成に比べて素子面積の増大を抑制することができる。また、出力段３３ｃを共用した構成の共用アンプ３３を用いることで、更に省スペース化を図ることができる。

（第４実施形態）
図１０および図１１は第４実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。

この実施形態では、図１０に示すように、駆動装置４１において、共用回路４２に第１スイッチ４３および第２スイッチ４４を設けている。また、駆動装置４１に、過電流検出部としての電流検出回路４５を設ける構成としている。第１スイッチ４３は電流検出抵抗１５とセンス端子ＳＥとの間に接続されている。第２スイッチ４４は、センス端子ＳＥとセンスグランド端子ＳＧＮＤとの間に接続されている。また、第２スイッチ４４は、抵抗成分を有していてオン時にはシャント抵抗として機能するものである。なお、第２スイッチ４４そのものにシャント抵抗として機能する以外に、電流検出用のシャント抵抗を直列に設けることもできる。

電流検出回路４５は、コンパレータ４６および参照電源４７を備えている。コンパレータ４６の非反転入力端子はセンス端子ＳＥに接続され、反転入力端子は参照電源４７を介してセンスグランド端子ＳＧＮＤに接続されている。参照電源４７は、過電流もしくは短絡状態を検出するための電圧が設定されている。

次に、上記構成の作用について図１１も参照して説明する。
ＡＤ変換回路１６によりＩＧＢＴ２の電流を検出する動作では、前述同様に仮想接地状態となるように制御する。このとき、この実施形態では、第１スイッチ４３をオン、第２スイッチ４４をオフ状態となるように制御している。これにより、前述同様の動作により仮想接地状態でＩＧＢＴ２のセンスセルの電流を正確に検出することができる。

そして、故障や異常状態の発生で、例えばＩＧＢＴ２が過電流を流す状態、あるいは短絡状態の場合などには、センスセルの電流も過電流あるいは短絡に相当する過大な電流になる。このときには、アンプ１３による仮想接地が動作できない程の電流が流れるので、センス端子ＳＥの電位がセンスグランド端子ＳＧＮＤに対して上昇する。

電流検出回路４５は、センス端子ＳＥの電位が参照電源４７の電圧を超えると過電流状態を判定してコンパレータ４６からハイレベルの過電流検出信号を出力する。この場合には、図示しない制御部によりゲート駆動回路７にＩＧＢＴ２をオフさせる停止信号を与えたり、電源を遮断するなどの保護動作を行うことができる。

一方、図１１に示すように、コンデンサ４に充電を行う負電源生成の動作時には、第１スイッチ４３をオフ、第２スイッチ４４をオン状態となるように制御している。これにより、前述同様の動作によりコンデンサ４に負電圧を生成させるように充電動作が行われる。

この状態では、センス端子ＳＥとセンスグランド端子ＳＧＮＤとの間は第２スイッチ４４により短絡状態とされているが、第２スイッチ４４はシャント抵抗の成分を有しているので、センス電流が過電流レベルに増大すると、センス端子ＳＥの電位が上昇する。また、第１スイッチ４３がオフであるので、ＡＤ変換回路１６による電流検出を行っていない状態である。

電流検出回路４５においては、故障や異常状態の発生で、例えばＩＧＢＴ２が過電流を流す状態、あるいは短絡状態の場合などには、第２スイッチ４４を流れる過電流によって上昇するセンス端子ＳＥの電位が参照電源４７の電圧を超えると過電流状態を判定してコンパレータ４６からハイレベルの過電流検出信号を出力する。

これにより、同様にして図示しない制御部によりゲート駆動回路７にＩＧＢＴ２をオフさせる停止信号を与えたり、電源を遮断するなどの保護動作を行うことができる。
このような第４実施形態によれば、第１スイッチ４３、第２スイッチ４４および電流検出回路４５を設けたので、仮想接地時あるいは負電源生成時のいずれにおいてもスイッチング素子であるＩＧＢＴ２の過電流あるいは短絡状態を検出することができるようになる。また、これによって、過電流あるいは短絡の発生に対応して保護動作を実施することができる。

（他の実施形態）
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。

スイッチ回路１４は、アンプ１３の反転入力端子に接続されるスイッチ１４ａと１４ｄを一体にした第１切替スイッチとし、非反転入力端子に接続されるスイッチ１４ｂと１４ｃを一体にした第２切替スイッチとして構成することもできる。

スイッチング素子は、双方向導通のＲＣ−ＩＧＢＴ２を用いた場合で示したが、前述したＭＯＳＦＥＴを用いることもできる。また、センスセルを備えたＩＧＢＴでは、メインセルおよびセンスセルの双方に逆方向導通用のダイオードを接続したものであれば適用できる。さらに還流用ダイオードが接続されたバイポーラトランジスタなどにも適用することができる。

ダイオード３は、スイッチング素子が内蔵するものでも良いし、外付けで接続するものでも良い。
第４実施形態は、第１実施形態の構成に適用した場合で説明したが、第２実施形態あるいは第３実施形態の構成にも適用することができ、同様の効果を得ることができる。

図面中、１、２１、３１、４１はスイッチング素子の駆動装置、２はＩＧＢＴ（スイッチング素子）、３はダイオード、４はコンデンサ（負電源部）、６はバッテリ、７はゲート駆動回路（駆動回路）、１０は電源回路、１１、２２、３２、４２は共用回路（共用増幅回路部）、１２は電流制御回路、１３はアンプ、１４はスイッチ回路、１５は電流検出抵抗、１６はＡＤ変換回路（電流検出回路）、１８は分圧回路、１９はスイッチ、２３は第１アンプ、２４は第２アンプ、３３は共用アンプ、３３ａは差動段（第１入力部）、３３ｂは差動段（第２入力部）、３３ｃは出力段（出力部）、４３は第１スイッチ、４４は第２スイッチ、４５は電流検出回路（過電流検出部）である。

Claims

オン動作時に電源側端子からグランド側端子に順方向電流を流すメインセルおよび前記メインセルの順方向電流を所定の分流比で流すセンスセルを有し、オフ動作時に前記グランド側端子から前記電源側端子に逆方向電流を流すダイオード（３）を設けたスイッチング素子（２）を駆動するスイッチング素子の駆動装置であって、
前記スイッチング素子に駆動信号を与える駆動回路（７）と、
前記スイッチング素子のセンスセルの電流を流す電流検出抵抗（１５）と、
前記電流検出抵抗を介して前記センスセルの電流を検出して前記メインセルの電流を検出する電流検出回路（１６）と、
負電圧を出力する負電源部（４）と、
前記電流検出回路により前記メインセルの電流検出状態では前記スイッチング素子のメインセルおよびセンスセルのグランド側端子を仮想接地させ、前記負電源部による負電圧生成状態では所定の負電圧を生成するように充電経路を形成する共用増幅回路部（１１、２１、３１、４１）と、
前記共用増幅回路部により制御され前記センスセルの電流を流すと共に負電源部の充電経路の電流を流す電流制御回路（１２）と
を備えたスイッチング素子の駆動装置。
請求項１に記載のスイッチング素子の駆動装置において、
前記共用増幅回路部（１１、４１）は、前記電流検出状態と前記負電圧生成状態とを切り替えるスイッチ回路（１４）を有するスイッチング素子の駆動装置。
請求項１に記載のスイッチング素子の駆動装置において、
前記共用増幅回路部（２１）は、前記電流検出状態で前記スイッチング素子のメインセルおよびセンスセルのグランド側端子を仮想接地させる第１アンプ（２３）と、前記負電圧生成状態で所定の負電圧を生成する第２アンプ（２４）とを備え、所定タイミングで前記第１アンプおよび前記第２アンプのいずれかを動作させるように切り替える構成のスイッチング素子の駆動装置。
請求項１に記載のスイッチング素子の駆動装置において、
前記共用増幅回路部（３１）は、
前記電流検出状態で前記スイッチング素子のメインセルおよびセンスセルのグランド側端子を仮想接地させる第１入力部（３３ａ）と、前記負電圧生成状態で所定の負電圧を生成する第２入力部（３３ｂ）と、前記第１入力部および前記第２入力部のいずれかを選択的に入力して増幅する共通の出力部（３３ｃ）とを備えた共用アンプ（３３）を有するスイッチング素子の駆動装置。
請求項１に記載のスイッチング素子の駆動装置において、
前記スイッチング素子のセンスセルから電流検出抵抗への電流経路を遮断する第１スイッチ（４３）と、
前記スイッチング素子のメインセルおよびセンスセルのグランド側端子を導通状態にする第２スイッチ（４４）と、
前記スイッチング素子の過電流もしくは短絡を検出する過電流検出部（４５）とを備え、
前記過電流検出部による検出動作では、前記仮想接地時に前記第１スイッチをオンすると共に前記第２スイッチをオフし、前記負電源生成時に前記第１スイッチをオフすると共に前記第２スイッチをオンさせるスイッチング素子の駆動装置。