JP6520102B2 - 半導体装置および電流制限方法 - Google Patents

Description

本技術は、半導体装置および電流制限方法に関する。

近年、パワー半導体素子とその周辺の制御回路や保護回路などを１チップ化または１パッケージ化したＩＰＳ（Intelligent Power Switch）と呼ばれる半導体装置の開発が進んでいる。

ＩＰＳは、例えば、トランスミッション、エンジンおよびブレーキなどの自動車電装システムに広く利用されており、小型化、高性能化および高信頼性に応える製品が要望されている。

従来技術としては、メイントランジスタのドレインソース間電圧に対して、線形で負の依存性を有する電流検出特性を有する電流検出部を備えた半導体装置が提案されている（特許文献１）。

また、パワー半導体デバイスの近傍温度とセンス端子に流れる電流とに応じて可変電圧源の出力電圧を調整し、パワー半導体デバイスのメイン領域とセンス領域との特性差を補正する技術が提案されている（特許文献２）。

さらに、半導体デバイスの主電流がトリップレベルに達すると、半導体デバイスの保護動作を行い、半導体デバイスの活性動作時には、トリップレベルを下げる技術が提案されている（特許文献３）。

特開２０１４−１２８００５号公報 特許第５５９０２４０号公報 特開２０１３−６２７３０号公報

ＩＰＳでは、負荷短絡時に過剰に流れる電流（過電流）を抑制するために、電流制限を行う機能が設けられている。電流制限機能では、ＩＰＳ内のパワー半導体素子から流れる電流が、あらかじめ設定した閾値（過電流制限値）以上流れると、過電流が発生しているものと検出して電流量を制限するようにしている。

一方、モータ等の負荷は、起動時において突入電流が流れる特性を有している。ＩＰＳにおいて、このような負荷を安定して起動させるには、突入電流に電流制限がかからないように、過電流制限値を突入電流の最大瞬時値よりも高く設定することになる。

しかし、過電流制限値を、突入電流の最大瞬時値よりも高く設定すると、突入電流の最大瞬時値を下回るような電流値に対しては、過電流として検出することが困難となり、過電流の検出精度が低下するという問題がある。

本技術はこのような点に鑑みてなされたものであり、負荷の安定起動および過電流の検出精度の向上を図った半導体装置および電流制限方法を提供することを目的とする。

上記課題を解決するために、半導体装置が提供される。半導体装置は、電源から負荷への電力供給を行うメイントランジスタと、メイントランジスタのゲート電圧を制御する制御トランジスタを含み、メイントランジスタに流れる電流を制限する電流制限機能を有する電流制限部とを備える。

また、電流制限部は、制御トランジスタをオンさせるときの動作電圧が、電流が電流制限値まで上昇したときの制御トランジスタのゲートに生じる電流制限駆動電圧以上になった場合に、電流が電流制限値以上であり、かつメイントランジスタから過電流が流れていることを検出して、電流制限機能を駆動し、電流制限駆動電圧は、制御トランジスタの閾値電圧に補正電圧を加えた電圧であり、負荷の起動時に発生する突入電流の最大瞬時値よりも電流制限値を低く設定し、突入電流が電流制限値以上になっても、動作電圧が電流制限駆動電圧未満の場合には、電流制限機能を非駆動とする。

負荷の安定起動および過電流の検出精度の向上を図ることが可能になる。

半導体装置の構成例を示す図である。 ＩＰＳの構成例を示す図である。 チャージポンプの昇圧動作を説明するための図である。 過電流制限値と突入電流を示す図である。 ＩＰＳの構成例を示す図である。 ラッチ回路とクランプ回路の構成例を示す図である。 負荷短絡が生じていないモータ起動時の動作波形を示す図である。 負荷短絡時の動作波形を示す図である。

以下、実施の形態を図面を参照して説明する。なお、本明細書および図面において実質的に同一の機能を有する要素については、同一の符号を付することにより重複説明を省略する場合がある。

（第１の実施の形態）
図１は半導体装置の構成例を示す図である。第１の実施の形態の半導体装置１は、メイントランジスタｍ０および電流制限部１ａを備え、半導体装置１は、メイントランジスタｍ０を介して、負荷３に接続している。

メイントランジスタｍ０は、負荷３への電力供給を行う。電流制限部１ａは、メイントランジスタｍ０のゲート電圧を制御する制御トランジスタｍ２を含み、メイントランジスタｍ０に流れる電流ｉを制限する電流制限機能を有する。

また、電流制限部１ａは、負荷３が定常状態で動作するときの動作電流よりも大きな電流（大電流）が流れていることを判別するための電流制限値Ｉｔｈを有している。
さらに、電流制限部１ａは、メイントランジスタｍ０を流れる電流ｉが電流制限値Ｉｔｈ以上であり、かつ制御トランジスタｍ２の動作電圧が電流制限駆動電圧Ｖ１以上になった場合に、メイントランジスタｍ０から過電流が流れていることを検出して、電流制限機能を駆動する。

なお、制御トランジスタｍ２の動作電圧は、電流制限機能を駆動するための電圧である（電流制限部１ａの動作電圧ともいえる）。また、電流制限駆動電圧Ｖ１は、メイントランジスタｍ０に流れる電流が電流制限値Ｉｔｈまで上昇したときの制御トランジスタｍ２のゲートに生じる所定電圧に、補正電圧を加えた電圧である（後述する）。

ここで、図１に示す波形は、電流制限部１ａの動作を説明するためのものであり、縦軸は電流または電圧、横軸は時間である。グラフｇ１は、制御トランジスタｍ２の動作電圧を示し、グラフｇ２は、メイントランジスタｍ０から負荷３へ流れる電流ｉを示している。

時間帯Ｔａにおいて、メイントランジスタｍ０を流れる電流ｉが電流制限値Ｉｔｈ以上であり、かつ動作電圧が電流制限駆動電圧Ｖ１以上になっている。このような２つの条件を共に満たす場合には、電流制限部１ａは、メイントランジスタｍ０から過電流が流れていることを検出して、電流制限機能を駆動し、過電流の抑制を図る。逆に、２つの条件を共に満たさない場合には、電流制限機能は非駆動とする（駆動しない）。

このように、半導体装置１の電流制限部１ａは、メイントランジスタｍ０から過電流が流れていることを検出すると、過電流を抑制する電流制限機能を駆動する。
また、この電流制限機能は、メイントランジスタｍ０を流れる電流ｉが電流制限値Ｉｔｈ以上であり、かつ制御トランジスタｍ２の動作電圧が電流制限駆動電圧Ｖ１以上になるという２つの条件が満たされた場合に駆動される。このような半導体装置１の構成により、負荷３の安定起動および過電流の検出精度の向上を図ることが可能になる。

次に本技術の詳細を説明する前に、ＩＰＳの一般的な構成・動作と、解決すべき課題について図２〜図４を用いて説明する。
（ＩＰＳの構成・動作）
まず、電源側に半導体デバイスを配置し、ＧＮＤ側に負荷を配置したハイサイド型のＩＰＳの構成・動作について説明する。

図２はＩＰＳの構成例を示す図である。ＩＰＳ１００は、負荷動作回路１１、電流制限回路１２およびトランジスタＭ０を備える半導体デバイスであり、出力端子ＯＵＴから出力する電流で負荷３を動作させる。負荷３は、例えば、モータ、ソレノイド、リレー等のＬ負荷（誘導性負荷）である。

負荷動作回路１１は、制御回路１１ａ、チャージポンプ（昇圧回路）１１ｂおよび保護回路１１ｃを含む。また、電流制限回路１２は、トランジスタＭ１、Ｍ２および抵抗Ｒ１を含む。

トランジスタＭ０は、パワー半導体素子であって、例えば、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が使用される。なお、トランジスタＭ０〜Ｍ２には、例えば、ＮチャネルのＭＯＳＦＥＴが使用される。

各素子の接続関係について、制御回路１１ａの入力端は、ＩＰＳ１００の入力端子ＩＮに接続し、制御回路１１ａの出力端は、チャージポンプ１１ｂの入力端に接続する。
チャージポンプ１１ｂの出力端は、トランジスタＭ０のゲート、トランジスタＭ１のゲートおよびトランジスタＭ２のドレインに接続する。トランジスタＭ０、Ｍ１のドレインは、ＩＰＳ１００の電源電圧端子ＶＣＣに接続する。

トランジスタＭ１のソースは、トランジスタＭ２のゲートと、抵抗Ｒ１の一端と接続する。トランジスタＭ２のソースは、抵抗Ｒ１の他端、ＩＰＳ１００の出力端子ＯＵＴおよびトランジスタＭ０のソースに接続する。

出力端子ＯＵＴは、モータ等の負荷３の一端に接続し、電源電圧端子ＶＣＣは、バッテリＢＡＴの正極端子に接続する。バッテリＢＡＴの負極端子は、負荷３の他端と、ＧＮＤに接続する。

なお、以降の説明では、トランジスタＭ０をメイントランジスタＭ０、トランジスタＭ１をセンス（sense：検出）トランジスタＭ１とも呼ぶ。さらに、ゲート電圧制御用のトランジスタであるトランジスタＭ２を制御トランジスタＭ２、抵抗Ｒ１をセンス抵抗Ｒ１とも呼ぶ。

ここで、制御回路１１ａは、上位（例えば、ＥＣＵ（Engine Control Unit））から送信された入力信号Ｓinを、入力端子ＩＮを介して受信すると、入力信号Ｓinと、回路内部に設定された閾値とのレベル比較を行い、比較結果にもとづいてチャージポンプ１１ｂを制御する。

例えば、制御回路１１ａは、入力信号Ｓinのレベルが閾値レベルを超える場合は、負荷３を動作させるものと判断し、メイントランジスタＭ０をオンするためにチャージポンプ１１ｂのチャージ機能をイネーブル（enable）状態にする。

また、制御回路１１ａは、入力信号Ｓinのレベルが閾値レベルを下回る場合は、負荷３の動作を停止するものと判断し、メイントランジスタＭ０をオフさせるために、チャージポンプ１１ｂのチャージ機能をディセーブル（disable）状態にする。

チャージポンプ１１ｂは、制御回路１１ａによってチャージ機能がイネーブル化されると、電源電圧ＶＣＣよりも高い電圧を持つ電圧信号を生成して出力する。すなわち、メイントランジスタＭ０を完全なオン状態（フルオン状態）にするために要する電圧を生成して、メイントランジスタＭ０のゲートに印加する。

保護回路１１ｃは、ＩＰＳ１００の各内部回路を保護するための回路であり、例えば、過電圧、過熱などを検出し、検出結果にもとづく保護処理を行う。例えば、保護回路１１ｃが、デバイスの過熱状態を検出したような場合は、チャージポンプ１１ｂの駆動を停止したりする。

電流制限回路１２は、メイントランジスタＭ０のソースから負荷３に向かって流れる電流を制限するための制御を行う。例えば、負荷３が短絡した場合などに、過電流が流れないように電流制限を行って、負荷短絡時の保護を行う。

メイントランジスタＭ０は、チャージポンプ１１ｂから出力された電圧がゲートに印加されることで、負荷３を動作させるに要する所定の電流を出力し、出力端子ＯＵＴを介して負荷３に流す。

なお、メイントランジスタＭ０のゲートと、センストランジスタＭ１のゲートは互いに接続している。このため、チャージポンプ１１ｂがイネーブル状態になれば、メイントランジスタＭ０とセンストランジスタＭ１には、同じゲート電圧が印加され、双方共にオンすることになる。

ただし、メイントランジスタＭ０に流れる電流と、センストランジスタＭ１に流れる電流とは、センス比にもとづいて決定されており、互いの電流量は異なっている。
例えば、双方共にオンした場合、センストランジスタＭ１に流れる電流（Ｉ_M1とする）を１とした場合、メイントランジスタＭ０に流れる電流（Ｉ_M0とする）は、１００００程度であり、センス比は、Ｉ_M1：Ｉ_M0＝１：１００００としている。

したがって、出力端子ＯＵＴからは、メイントランジスタＭ０およびセンストランジスタＭ１両方からの電流が出力するが、上記のように、負荷３を動作させる主電流は、メイントランジスタＭ０から流れる電流である。

次にチャージポンプ１１ｂの昇圧動作について説明する。図３はチャージポンプの昇圧動作を説明するための図である。チャージポンプ１１ｂは、ＮチャネルＭＯＳのトランジスタＭ１１、ダイオードＤ２およびコンデンサＣ１、Ｃ２を含む。

各素子の接続関係について、コンデンサＣ１の一端は、電源電圧ＶＣＣと、ダイオードＤ２のアノードと接続し、コンデンサＣ１の他端は、トランジスタＭ１１のドレインに接続する。

コンデンサＣ２の一端は、電源電圧ＶＣＣと、ダイオードＤ２のカソードに接続し、コンデンサＣ２の他端およびトランジスタＭ１１のソースは、ＧＮＤに接続する。
ここで、例えば、トランジスタＭ１１のゲートに、ＨレベルとＬレベルとが繰り返すパルス信号が印加されるとする。パルス信号がＨレベルのとき、トランジスタＭ１１はオンする。

この場合、コンデンサＣ１に対して、電源電圧ＶＣＣから容量が充電される（コンデンサＣ１の端子電圧がＶＣＣまでチャージされる）。
一方、パルス信号がＬレベルになると、トランジスタＭ１１がオフするので、ポイントＰ１の電位は、トランジスタＭ１１がオンのときの電位よりも上昇する。すると、コンデンサＣ１に充電されていた電荷が、ダイオードＤ２を介して、コンデンサＣ２へ流れることになる。

このとき、コンデンサＣ２では、電源電圧ＶＣＣによる充電と、コンデンサＣ１から流れてきたＶＣＣ分の電荷による充電とが行われるので、ポイントＰ２の電位は、ＶＣＣの２倍まで上昇することになる。

このような構成によって、チャージポンプ１１ｂは、メイントランジスタＭ０をフルオンさせるに十分な電圧信号を生成している。なお、ＶＣＣのｎ倍の昇圧を行う場合は、原理的には上記のような回路構成をｎ段設けることになる。

次に電流制限回路１２の通常動作モードおよび電流制限動作モードについて、図２を用いて説明する。通常動作モードは、過電流の発生が無く（負荷３の短絡が無く）、メイントランジスタＭ０から負荷３に対して、所定の電流を流す正常運用時における動作である。

また、電流制限動作モードは、負荷３が短絡して過電流が流れるような状態になったときに、メイントランジスタＭ０から負荷３に流れる電流を制限する動作である。
最初に通常動作モードについて説明する。上述のように、センストランジスタＭ１に流れる電流量は、メイントランジスタＭ０から流れる電流量に比べて非常に小さい。

このため、負荷３が正常に動作している場合、センストランジスタＭ１のソースに接続している電流センスポイントＣＳ（Current Sense）の電位が、制御トランジスタＭ２の閾値電圧を超えるほど上昇することはない。

なお、以降では、電流センスポイントＣＳを単にポイントＣＳと呼ぶ。また、ポイントＣＳの電圧をＣＳ電圧Ｖ_CS、制御トランジスタＭ２の閾値電圧をＶ_thとする。
ポイントＣＳは、制御トランジスタＭ２のゲートに接続しているので、ＣＳ電圧Ｖ_CSが制御トランジスタＭ２の閾値電圧Ｖ_thを超えない場合、制御トランジスタＭ２はオフ状態となる。

このため、通常動作モードでは、チャージポンプ１１ｂから出力される昇圧された電圧信号がそのままメイントランジスタＭ０のゲートに印加されるので、メイントランジスタＭ０から、負荷３を動作させるための所定の電流が流れることになる。

次に電流制限動作モードについて説明する。負荷３が短絡したとき、出力端子ＯＵＴはＧＮＤ電位になり、メイントランジスタＭ０から出力端子ＯＵＴを介して過電流が流れる。過電流が流れると、バッテリ電圧の変動や、過電流通電による周辺部品の誤動作および破壊に至るおそれがあるので、過電流の抑制が行われる。

メイントランジスタＭ０から過電流が流れれば、センストランジスタＭ１に対しても、通常動作モードで流れていた電流より大きな電流が流れることになる。
この場合、センストランジスタＭ１のソースに接続しているポイントＣＳのＣＳ電圧Ｖ_CSが、通常動作モードのときの電位よりも上昇するが、制御トランジスタＭ２の閾値電圧Ｖ_thを超えるほど上昇すると、制御トランジスタＭ２は、オン状態になる。

制御トランジスタＭ２のドレインは、チャージポンプ１１ｂの出力端に接続している。したがって、制御トランジスタＭ２がオンすると、制御トランジスタＭ２は、チャージポンプ１１ｂの出力端に内部で接続している、チャージポンプ１１ｂ内の容量から充電電荷をゲート電流の形で引き抜くことになる。このため、メイントランジスタＭ０のゲート電圧は低下する。

メイントランジスタＭ０のゲート電圧が低下すれば、メイントランジスタＭ０から流れる電流が制限されて、過剰に流れていた電流量が減少していく。このような電流制限の動作によって、過電流を抑制している。

このように、負荷３が短絡して、メイントランジスタＭ０に過電流が流れた場合、センス抵抗Ｒ１の上段側のポイントＣＳのＣＳ電圧Ｖ_CSが上昇する。電流制限動作モードでは、このときに、制御トランジスタＭ２をオンさせて、メイントランジスタＭ０のゲート電圧を制御することで、メイントランジスタＭ０に流れる電流を制限している。

次に電流制限動作モードで駆動するための条件について説明する。ＩＰＳ１００の電流制限回路１２が電流制限動作モードになるためには２つの条件がある。
１つ目の条件は、メイントランジスタＭ０から流れる電流が、あらかじめ設定した過電流制限値を超えることである。過電流制限値は、メイントランジスタＭ０から流れる電流に対して、過電流とみなせる閾値であって、過電流の最小の値である。

なお、メイントランジスタＭ０からどの程度の電流が流れれば、過電流とみなすかの過電流制限値を決めることで、センス抵抗Ｒ１の抵抗値が決まることになる。
ここで、ポイントＣＳのＣＳ電圧Ｖ_CS、センス抵抗Ｒ１の抵抗値Ｒ₁、センストランジスタＭ１を流れる電流Ｉ_M1の関係は、オームの法則から以下の式（１）となる。

Ｖ_CS＝Ｒ₁・Ｉ_M1・・・（１）
電流制限動作モードにおいて、ＣＳ電圧Ｖ_CSが、制御トランジスタＭ２の閾値電圧Ｖ_th以上（Ｖ_CS≧Ｖ_th）になると、制御トランジスタＭ２はオンする。

この場合、センス抵抗Ｒ１の抵抗値Ｒ₁が小さいと、上記の式（１）からわかるように、抵抗Ｒ１に大きな電流Ｉ_M1が流れないと、Ｖ_CS≧Ｖ_thとはならない。逆に、抵抗Ｒ１の抵抗値Ｒ₁が大きい場合、式（１）から、抵抗Ｒ１に小さな電流Ｉ_M1が流れても、Ｖ_CS≧Ｖ_thとなることがわかる。

したがって、このような関係を考慮しながら、センス抵抗Ｒ１の抵抗値Ｒ₁を決定することになる。すなわち、メイントランジスタＭ０から過電流制限値の電流が流れたときにセンストランジスタＭ１に流れる電流Ｉ_M1と、センス抵抗Ｒ１の抵抗値Ｒ₁との乗算値が、制御トランジスタＭ２の閾値電圧Ｖ_th以上の値になるように、センス抵抗Ｒ１の抵抗値Ｒ₁が決定される。

このように、ＣＳ電圧Ｖ_CSが、制御トランジスタＭ２の閾値電圧Ｖ_th以上発生した場合に、電流制限動作モードとなる。また、ＣＳ電圧Ｖ_CSが閾値電圧Ｖ_th以上になるためには、回路構成上、ＩＰＳ１００の電源電圧端子ＶＣＣと、出力端子ＯＵＴとの間の電圧（ＶＣＣ−ＯＵＴ間電圧）が、閾値電圧Ｖ_th以上になることが必要である。

例えば、制御トランジスタＭ２の閾値電圧Ｖ_thを１Ｖとすると、ＣＳ電圧Ｖ_CSが１Ｖ以上発生した場合に電流制限動作モードとなるが、この場合、ＣＳ電圧Ｖ_CSに１Ｖ以上発生させるには、ＶＣＣ−ＯＵＴ間電圧が１Ｖ以上要することになる。

したがって、電流制限回路１２が、電流制限動作モードで駆動するための２つ目の条件は、ＶＣＣ−ＯＵＴ間電圧が制御トランジスタＭ２の閾値電圧Ｖ_th以上になることである。

以上、ＩＰＳ１００の電流制限回路１２が、電流制限動作モードになるための条件をまとめると、メイントランジスタＭ０から流れる電流が過電流制限値を超え、かつＶＣＣ−ＯＵＴ間電圧が制御トランジスタＭ２の閾値電圧Ｖ_th以上となることが条件となる。

なお、ＶＣＣ−ＯＵＴ間電圧は、メイントランジスタＭ０のドレインソース間電圧と等しいので、ＶＣＣ−ＯＵＴ間電圧をメイントランジスタＭ０のドレインソース間電圧としてもよい。

（解決すべき課題）
次に過電流制限値と突入電流との関係について説明する。図４は過電流制限値と突入電流を示す図である。縦軸は電流、横軸は時間である。

過電流制限値ＩＯＣ（Incoming Over Current）は、上述のように、過電流発生有無の閾値である。したがって、メイントランジスタＭ０を流れる電流の値が、過電流制限値ＩＯＣ以上になった場合は、負荷短絡が生じて過電流が発生している状態とみなす。

逆に、メイントランジスタＭ０を流れる電流の値が、過電流制限値ＩＯＣ未満の場合は、過電流ではないものと検出される。
ここで、ＩＰＳ１００が動作させる負荷３をモータとする。ＩＰＳ１００から、モータを動作させるための電流を時間Ｔ１から流すと、時間Ｔ１〜Ｔ２の区間において、突入電流（始動電流）が発生し、時間Ｔ２以降では、定常状態で電流が流れる。

このように、モータのようなＬ負荷である電気機器では、電流を流し始めた最初の時間帯では（モータ起動時では）、突入電流と呼ばれる電流が流れ、一定時間経過すると定常状態の電流が流れて動作するという特性を有している。

一方、過電流制限値ＩＯＣは、バッテリ電圧の変動や、過電流通電による周辺部品の誤動作および破壊を防止するために、可能な限り低く設定するのが好ましい。また、過電流制限値ＩＯＣを低くすることで、デバイスの許容通電電流を下げることができるため、高い信頼性や、チップサイズの縮小化等のコストダウンが可能になる。

しかしながら、モータ起動時には、図４に示すような突入電流が流れるので、過電流制限値ＩＯＣを設定する場合、過電流制限値ＩＯＣを突入電流の最大瞬時値よりも高く設定しなければならない。

なぜなら、モータのような電気機器は、図４に示すような突入電流が流れた後に定常状態に移行することで、安定に起動することができるので、突入電流を制限してしまうとモータが安定して起動しないおそれがあるからである。

もし、過電流制限値ＩＯＣを突入電流の最大瞬時値よりも低く設定してしまうと、突入電流が過電流制限値ＩＯＣを超えて、モータ起動時に電流制限動作モードになってしまう。すると、本来流れるべきはずの突入電流が、電流制限回路１２によって制限されてしまうので、安定したモータ起動が行えなくなってしまう。

したがって、過電流制限値ＩＯＣは、突入電流の最大瞬時値よりも高く設定することになるが、逆に、このような設定を行うと、定常状態時の電流値と突入電流の最大瞬時値との間の範囲Ｈで生じる電流を過電流の発生として検出することができなくなる。すなわち、過電流の検出範囲が狭くなってしまい、過電流の検出精度が低下するという問題がある。

本技術はこのような点に鑑みてなされたものであり、負荷の安定起動および過電流の検出精度の向上を図った半導体装置および電流制限方法を提供するものである。
（第２の実施の形態）
次に本技術の半導体装置をＩＰＳに適用した場合について以降詳しく説明する。図５はＩＰＳの構成例を示す図である。第２の実施の形態のＩＰＳ１０は、負荷動作回路１１、電流制限回路１２−１、定電流制御回路１３およびメイントランジスタＭ０を備える。

ＩＰＳ１０は、図２の構成に対して、新たな電流制限回路１２−１および定電流制御回路１３（定電流制限部）を備えた構成になっている。電流制限回路１２−１は、センストランジスタＭ１、制御トランジスタＭ２、抵抗Ｒ１およびダイオードＤ１を含む。また、定電流制御回路１３は、ラッチ回路１３ａおよびクランプ回路１３ｂを含む。

なお、メイントランジスタＭ０は、図１のメイントランジスタｍ０に対応し、電流制限回路１２−１は、図１の電流制限部１ａに対応して、電流制限部１ａの制御・機能を実現する。

定電流制御回路１３は、過電流発生時に、メイントランジスタＭ０のゲート電圧を、あらかじめ設定した電圧でクランプし、クランプした設定電圧にもとづいて、過電流よりも低い定電流をメイントランジスタＭ０から安定的に出力させるものである。

電流制限回路１２−１および定電流制御回路１３の回路内の各素子の接続関係を記すと、ラッチ回路１３ａの端子ａ１は、電源電圧端子ＶＣＣ、トランジスタＭ０のドレインおよびトランジスタＭ１のドレインに接続する。

ラッチ回路１３ａの端子ａ２は、抵抗Ｒ１の他端、トランジスタＭ２のソース、クランプ回路の端子ｂ２およびダイオードＤ１のアノードに接続する。
ラッチ回路１３ａの端子ａ３は、クランプ回路１３ｂの端子ｂ３に接続し、ラッチ回路１３ａのセット端子ＳＴは、トランジスタＭ２のゲート、トランジスタＭ１のソースおよび抵抗Ｒ１の一端と接続する。

クランプ回路１３ｂの端子ｂ１は、チャージポンプ１１ｂの出力端、トランジスタＭ２のドレイン、トランジスタＭ０、Ｍ１のゲートに接続する。ダイオードＤ１のカソードは、トランジスタＭ０のソースと、負荷３の一端と接続する。

このように、電流制限回路１２−１および定電流制御回路１３は、電源電圧端子ＶＣＣと、出力端子ＯＵＴとの間に挿入されて、電源電圧端子ＶＣＣと、出力端子ＯＵＴとの間の電圧であるＶＣＣ−ＯＵＴ間電圧によって駆動する構成になっている。

ここで、ラッチ回路１３ａのセット端子ＳＴには、ＣＳ電圧Ｖ_CSが入力している。また、ラッチ回路１３ａのリセット端子ＲＳには、リセット信号が入力される。例えば、ＩＰＳ１０の入力端子ＩＮに入力信号Ｓinが入力したときに、上位からリセット信号が送信されることで、ラッチ状態がリセットされるものである。

クランプ回路１３ｂは、負荷短絡時などの過電流発生時において、メイントランジスタＭ０のゲート電圧をあらかじめ設定した設定電圧にクランプして、ゲート電圧を低下させる。

次にラッチ回路１３ａとクランプ回路１３ｂの回路構成の概略について説明する。図６はラッチ回路とクランプ回路の構成例を示す図である。なお、ラッチ回路１３ａについては、セット端子ＳＴおよび端子ａ１〜ａ３周辺の回路構成を示している。

ラッチ回路１３ａは、ＰチャネルＭＯＳのトランジスタＭ５、ＮチャネルＭＯＳのトランジスタＭ６およびインバータＩＣ１、ＩＣ２を含む。クランプ回路１３ｂは、ＮチャネルＭＯＳのトランジスタＭ７とダイオードＤ３を含む。

各素子の接続関係について、ラッチ回路１３ａのセット端子ＳＴは、トランジスタＭ５のゲートと、トランジスタＭ６のゲートと接続する。トランジスタＭ５のソースは、端子ａ１を介して、ＩＰＳ１０の電源電圧端子ＶＣＣに接続し、トランジスタＭ６のソースは、端子ａ２を介して、ダイオードＤ１のアノード等に接続し、ＩＰＳ１０の出力端子ＯＵＴに接続する。

トランジスタＭ５のドレインは、トランジスタＭ６のドレインと、インバータＩＣ１の入力端と接続する。インバータＩＣ１の出力端は、インバータＩＣ２の入力端に接続し、インバータＩＣ２の出力端は、端子ａ３を介して、クランプ回路１３ｂの端子ｂ３に接続する。

クランプ回路１３ｂの端子ｂ３は、トランジスタＭ７のゲートに接続する。トランジスタＭ７のドレインは、ダイオードＤ３のカソードに接続し、ダイオードＤ３のアノードは、チャージポンプ１１ｂの出力端やメイントランジスタＭ０のゲート等に接続する。トランジスタＭ７のソースは、端子ｂ２を介して、ダイオードＤ１のアノード等に接続し、ＩＰＳ１０の出力端子ＯＵＴに接続する。

次に電流制限回路１２、１２−１における制御トランジスタＭ２の動作電圧について説明する。最初に図２で示した電流制限回路１２内の制御トランジスタＭ２の動作電圧について説明する。

メイントランジスタＭ０から過電流が流れる場合、制御トランジスタＭ２をオンさせて、メイントランジスタＭ０のゲート電圧を低下させる。これは、メイントランジスタＭ０から流れる電流が過電流制限値まで上昇したときに（過電流制限値に達したときに）、制御トランジスタＭ２がオンするということである。

したがって、メイントランジスタＭ０から流れる電流が過電流制限値まで上昇したときの制御トランジスタＭ２のゲートに生じる所定電圧とは、制御トランジスタＭ２の閾値電圧Ｖ_thとしてよく、該所定電圧が閾値電圧Ｖ_thに達することで、制御トランジスタＭ２がオンして、電流制限動作モードが駆動することになる。

すなわち、電流制限回路１２の制御トランジスタＭ２の動作電圧は、メイントランジスタＭ０から流れる電流が過電流制限値まで上昇したときの制御トランジスタＭ２のゲートに生じる所定電圧に等しい。

例えば、制御トランジスタＭ２の閾値電圧Ｖ_thが１Ｖの場合、過電流発生時にＣＳ電圧Ｖ_CSに１Ｖ以上発生させて制御トランジスタＭ２をオンさせるので、メイントランジスタＭ０から流れる電流が過電流制限値まで上昇したときの制御トランジスタＭ２のゲートに生じる所定電圧は１Ｖになる。したがって、制御トランジスタＭ２の動作電圧は１Ｖである。

次に電流制限回路１２−１内の制御トランジスタＭ２の動作電圧について説明する。図５の電流制限回路１２−１では、制御トランジスタＭ２のソース側にダイオードＤ１を追加した構成になっている。

このような構成で、電流制限回路１２−１が電流制限動作モードになるには、すなわち、過電流発生時に制御トランジスタＭ２をオンさせるには、上記の所定電圧に対して、さらに、ダイオードＤ１の順方向電圧（順方向に電流を流したときの電圧降下）を加えた電圧を要することになる。なお、以降では、ダイオードＤ１の順方向電圧（以下、順方向電圧Ｖｆ）を補正電圧とし、所定電圧に補正電圧を加えた電圧を電流制限駆動電圧とする。

電流制限駆動電圧（制御トランジスタＭ２をオンさせるための動作電圧）は、制御トランジスタＭ２の閾値電圧Ｖ_thと、ダイオードＤ１の順方向電圧Ｖｆとの和である。ダイオードＤ１が通電することで、制御トランジスタＭ２がオンするが、過電流発生時に、制御トランジスタＭ２をオンさせるには、制御トランジスタＭ２の閾値電圧Ｖ_thと、ダイオードＤ１の順方向電圧Ｖｆとの和が、ポイントＣＳに生じないと、ダイオードＤ１が通電しない。

すなわち、メイントランジスタＭ０を流れる電流が過電流制限値まで上昇したときの制御トランジスタＭ２のゲートに生じる所定電圧に、補正電圧を加えた電流制限駆動電圧以上になった場合に、制御トランジスタＭ２をオンさせるに要する動作電圧となる。

例えば、制御トランジスタＭ２の閾値電圧Ｖ_thが１Ｖであり、ダイオードＤ１の順方向電圧Ｖｆを０．６Ｖとすると、電流制限回路１２−１の制御トランジスタＭ２のゲート電圧は、１．６Ｖ以上にならないと、オンしないことになる。なお、補正電圧に関しては、ダイオードを複数段シリーズに接続して、任意の値に変更することが可能である。

なお、上記では、ダイオードを追加して、ダイオードの順方向電圧分大きくした電圧を電流制限回路１２−１の動作電圧としたが、ダイオードを追加せず、その代わりにサイズの大きなメイントランジスタＭ０を使用することで、メイントランジスタＭ０のドレインソース間電圧を下げる方向で対応することも可能である。

次に定電流制御回路１３の動作電圧について説明する。ラッチ回路１３ａは、図６に示すように、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）構成であるので、ＰＭＯＳトランジスタＭ５と、ＮＭＯＳトランジスタＭ６それぞれの閾値電圧を１．５Ｖとすると、動作電圧は合計３Ｖとなる。

また、上記のダイオードＤ１の順方向電圧Ｖｆも合わせれば、３．６Ｖとなる。すなわち、ラッチ回路１３ａの動作電圧は３．６Ｖ以上となる。クランプ回路１３ｂもラッチ回路１３ａと同じ電圧で動作する。したがって、定電流制御回路１３が駆動する電圧（以下、定電流生成電圧とも呼ぶ）は、３．６Ｖ以上要することになる。

ここで、電流制限回路１２−１と定電流制御回路１３とが駆動するための条件についてまとめて説明する。まず、電流制限回路１２−１が電流制限機能を駆動するための条件の１つ目は、メイントランジスタＭ０を流れる電流が電流制限値以上になることである。電流制限値とは、負荷３が定常状態で動作するときの動作電流よりも大電流が流れていることを判別するための閾値である。

さらに２つ目の条件は、制御トランジスタＭ２をオンさせるときの動作電圧が、メイントランジスタＭ０を流れる電流が電流制限値まで上昇したときの制御トランジスタＭ２のゲートに生じる所定電圧に、補正電圧を加えた電流制限駆動電圧以上になることである。これら２つの条件が満たされた場合に、電流制限回路１２−１は、メイントランジスタＭ０から過電流が流れていることを検出して電流制限機能を駆動する。

一方、定電流制御回路１３が駆動するための条件の１つ目は、メイントランジスタＭ０に流れる電流が電流制限値以上になることである。さらに２つ目の条件は、定電流制御回路１３の動作電圧が、電流制限駆動電圧よりも高く設定した定常電流生成電圧以上になることである。

これら２つの条件が満たされた場合に、定電流制御回路１３は、メイントランジスタＭ０のゲート電圧を、設定電圧でクランプし、クランプした設定電圧にもとづいて、過電流よりも低い定電流をメイントランジスタＭ０から出力させる。

次にＩＰＳ１０の動作について、負荷短絡が生じていないモータ起動時の動作と、負荷短絡時の動作とに分けてさらに詳しく説明する。
図７は負荷短絡が生じていないモータ起動時の動作波形を示す図である。縦軸は電流または電圧、横軸は時間ｔである。グラフｋ１は、メイントランジスタＭ０のドレインソース間電圧ＶＤＳの遷移である。グラフｋ２は、メイントランジスタＭ０を流れる電流の遷移である。

なお、電流制限回路１２−１内の制御トランジスタＭ２がオンして、電流制限回路１２−１が電流制限動作モードとなるための動作電圧は、上述したように、所定電圧（制御トランジスタＭ２の閾値電圧Ｖ_th）＋補正電圧（ダイオードＤ１の順方向電圧Ｖｆ）である。また、この動作電圧は、ＩＰＳ１０の回路構成上、ＶＣＣ−ＯＵＴ間電圧に等しく、また、ドレインソース間電圧ＶＤＳに等しい。以降では、ドレインソース間電圧ＶＤＳとして説明する。

〔ｔ０≦ｔ＜ｔ１〕モータは動作していない状態であり、メイントランジスタＭ０はオフである。したがって、メイントランジスタＭ０のドレインソース間電圧ＶＤＳには、電源電圧ＶＣＣが直接かかっており、ＶＤＳ＝ＶＣＣである。また、メイントランジスタＭ０から流れる電流もゼロである。

〔ｔ＝ｔ１〕ＩＰＳ１０の入力端子ＩＮを介して入力信号Ｓinが入力され、モータの起動が開始する。なお、モータは、Ｌ負荷なので、誘導起電力Ｖは、Ｖ＝Ｌ・（ｄｉ／ｄｔ）と表せる（Ｌ：インダクタンス、ｄｉ／ｄｔ：時間に対する電流の変化量）。

〔ｔ１＜ｔ≦ｔ２〕モータに電流が流れると、メイントランジスタＭ０のオン抵抗が小さくなり、ドレインソース間電圧ＶＤＳは、モータの誘導起電力Ｖとして使用される。したがって、ドレインソース間電圧ＶＤＳが急激に減少し始める。また、メイントランジスタＭ０から突入電流が流れ始めて電流値が上昇していく。

〔ｔ２＜ｔ＜ｔ３〕ドレインソース間電圧ＶＤＳ（第１ドレインソース間電圧に該当）は、制御トランジスタＭ２のおよそ閾値電圧Ｖ_thまで降下する。また、突入電流の上昇が続く。

〔ｔ３≦ｔ≦ｔ４〕ドレインソース間電圧ＶＤＳは、閾値電圧Ｖ_thの値を維持する。また、電流制限値ＩＯＣ１（図１の電流制限値Ｉｔｈに対応する）は、突入電流の最大瞬時値Ｉｍよりも低く設定されており、突入電流の最大瞬時値Ｉｍは、電流制限値ＩＯＣ１を超えている。また、ドレインソース間電圧ＶＤＳは、閾値電圧Ｖ_thと略等しい。

このような状態において、図２のＩＰＳ１００の場合を考えると、電流制限動作モードになるための条件が満たされてしまうので、メイントランジスタＭ０に対して電流制限がかかり、突入電流が制限されることになる。

これに対し、図５に示した本技術のＩＰＳ１０の場合では、過電流は、電流制限値ＩＯＣ１以上になっていても、ドレインソース間電圧ＶＤＳは、電流制限駆動電圧Ｖ１未満であり、さらに定常電流生成電圧Ｖ２未満になっている（ＶＤＳ＜Ｖ１、ＶＤＳ＜Ｖ２）。これにより、電流制限回路１２−１が電流制限動作モードになるための条件は満たしておらず、定電流制御回路１３が駆動する条件も満たしていない。

すなわち、ＶＤＳ＜Ｖ１なので、電流制限回路１２−１は、電流制限動作モードに移行せず、また、ＶＤＳ＜Ｖ２なので、定電流制御回路１３も駆動しない。したがって、メイントランジスタＭ０を流れる電流の値が電流制限値ＩＯＣ１以上になっても、このときの突入電流に制限がかかることはない。

〔ｔ４＜ｔ≦ｔ５〕ドレインソース間電圧ＶＤＳは、閾値電圧Ｖ_thの値を維持する。また、突入電流は減少している。
〔ｔ５＜ｔ〕ドレインソース間電圧ＶＤＳは、閾値電圧Ｖ_thの値を維持する。突入電流が流れる状態が終わって定常状態に移行し、メイントランジスタＭ０からは所定の電流が流れる。

このように、負荷短絡が生じていないモータ起動時の動作においては、ドレインソース間電圧ＶＤＳは、モータの誘導起電力に使用されるため、ＩＰＳ１０の電源電圧端子ＶＣＣと、出力端子ＯＵＴとの間に電圧は、ほとんどかからない状態となる（モータのＬ成分に電圧がかかるためである）。

したがって、突入電流が電流制限値ＩＯＣ１以上になっても、電流制限回路１２−１および定電流制御回路１３には、電流制限駆動電圧Ｖ１および定電流生成電圧Ｖ２をそれぞれ超えるほどの電圧がかからないので、電流制限動作モードに移行することはなく、定電流生成制御も駆動しない。このため、突入電流に電流制限がかかることはないので、電流制限値ＩＯＣ１を超えるモータの突入電流を通電させることが可能になる。

図８は負荷短絡時の動作波形を示す図である。縦軸は電流または電圧、横軸は時間ｔである。グラフｋ１１は、メイントランジスタＭ０のドレインソース間電圧ＶＤＳ（第２ドレインソース間電圧に該当）の遷移である。グラフｋ１２は、メイントランジスタＭ０を流れる電流の遷移である。

〔ｔ０≦ｔ＜ｔ１１〕モータは動作していない状態であり、メイントランジスタＭ０はオフである。したがって、メイントランジスタＭ０のドレインソース間電圧ＶＤＳには、電源電圧ＶＣＣが直接かかっており、ＶＤＳ＝ＶＣＣである。また、メイントランジスタＭ０から流れる電流もゼロである。

〔ｔ＝ｔ１１〕負荷短絡が生じ、負荷短絡の状態のときに、ＩＰＳ１０の入力端子ＩＮを介して入力信号Ｓinが入力されたとする。負荷短絡しているので、出力端子ＯＵＴがＧＮＤ電位となるから、ドレインソース間電圧ＶＤＳには、電源電圧ＶＣＣがかかることになる。

〔ｔ１１＜ｔ＜ｔ１２〕負荷短絡しており、ドレインソース間電圧ＶＤＳは、電源電圧ＶＣＣに略等しい。また、メイントランジスタＭ０から過電流が流れ、電流値が上昇していく。

〔ｔ＝ｔ１２〕負荷短絡状態であり、ドレインソース間電圧ＶＤＳは、電源電圧ＶＣＣの値を略維持する。また、過電流は、電流制限値ＩＯＣ１に達する。
このとき、ドレインソース間電圧ＶＤＳは、電流制限駆動電圧Ｖ１以上で、さらに定電流生成電圧Ｖ２以上であり（ＶＤＳ≧Ｖ１、ＶＤＳ≧Ｖ２）、かつ過電流は、電流制限値ＩＯＣ１以上となっている。

ＶＤＳ≧Ｖ１なので、電流制限回路１２−１は、電流制限動作モードに移行する。また、ＶＤＳ≧Ｖ２なので、定電流制御回路１３が駆動する。
〔ｔ１２＜ｔ≦ｔ１３〕負荷短絡状態であり、ドレインソース間電圧ＶＤＳは、電源電圧ＶＣＣの値を略維持する。電流制限回路１２−１は、電流制限動作モードになって、制御トランジスタＭ２がオンし、メイントランジスタＭ０のゲート電圧を低下させるので、メイントランジスタＭ０を流れる電流が減少していく。

〔ｔ１３＜ｔ≦ｔ１４〕負荷短絡状態であり、ドレインソース間電圧ＶＤＳは、電源電圧ＶＣＣの値を略維持する。定電流制御回路１３は、メイントランジスタＭ０から流れる電流値が、あらかじめ設定した定電流Ｉｃになるまで、メイントランジスタＭ０のゲート電圧を大幅に低下させる。なお、定電流制御回路１３は、時間ｔ１２でアクティブになってから一定時間遅延後に動作している。

〔ｔ１４＜ｔ〕負荷短絡状態であり、ドレインソース間電圧ＶＤＳは、電源電圧ＶＣＣの値を略維持する。定電流制御回路１３の制御によって、メイントランジスタＭ０からは定電流Ｉｃが流れる。

このように、負荷短絡時の動作において、負荷３が短絡して過電流が流れ、過電流が電流制限値ＩＯＣ１以上で、かつドレインソース間電圧ＶＤＳが電流制限駆動電圧Ｖ１以上になると、メイントランジスタＭ０のゲート電圧を低くする。これにより、メイントランジスタＭ０のオン抵抗が増大することで、メイントランジスタＭ０を流れる電流が制限される。

また、これと同時に、ドレインソース間電圧ＶＤＳは、定電流生成電圧Ｖ２以上になると、定電流制御回路１３内のラッチ回路１３ａおよびクランプ回路１３ｂが駆動する。
これにより、メイントランジスタＭ０のゲート電圧を設定電圧に急激にクランプするので、メイントランジスタＭ０から設定電圧にもとづく定電流を出力させることができ、所望の値まで安定的に低くした電流に制限することができる。

以上説明したように、電流制限回路１２−１および定電流制御回路１３は、突入電流が発生する状態のときのＶＣＣ−ＯＵＴ間電圧では動作しないように、動作電圧を高く設定している。

これにより、過電流が電流制限値以上になっても突入電流には制限はかからないので、負荷を安定起動させることが可能になる。また、電流制限値を突入電流の最大瞬時値よりも低く設定することができるので、過電流の検出幅も増加させることができ、過電流の検出精度の向上を図ることが可能になる。

以上説明したように、本技術によれば、電流制限値を突入電流の最大瞬時値よりも低く設定できるので、負荷短絡時にバッテリ電圧の変動や過電流通電による周辺部品の誤動作や破壊を防止することが可能になる。

また、電流制限値を低く設定することによって、負荷短絡時においても、高い信頼性を確保でき、パワー半導体素子の定格通電電流を下げることが可能である。さらに、パワー半導体素子等のチップサイズの低減化も可能になり、コストダウンに貢献することができる。さらにまた、負荷起動時の突入電流には影響しないため、安定した負荷の起動が可能になる。

以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。

１ 半導体装置
１ａ 電流制限部
ｍ０ メイントランジスタ
ｍ２ 制御トランジスタ
３ 負荷
ｉ 電流
ｇ１ 動作電圧のグラフ
ｇ２ 電流のグラフ
Ｉｔｈ 電流制限値
Ｖ１ 電流制限駆動電圧
Ｔａ 電流制限機能が駆動する時間帯

Claims (8)

1. 電源から負荷への電力供給を行うメイントランジスタと、
   前記メイントランジスタのゲート電圧を制御する制御トランジスタを含み、前記メイントランジスタに流れる電流を制限する電流制限機能を有する電流制限部と、
   を備え、
   前記電流制限部は、
   前記制御トランジスタをオンさせるときの動作電圧が、前記電流が電流制限値まで上昇したときの前記制御トランジスタのゲートに生じる電流制限駆動電圧以上になった場合に、前記電流が前記電流制限値以上であり、かつ前記メイントランジスタから過電流が流れていることを検出して、前記電流制限機能を駆動し、
   前記電流制限駆動電圧は、前記制御トランジスタの閾値電圧に補正電圧を加えた電圧であり、
   前記負荷の起動時に発生する突入電流の最大瞬時値よりも前記電流制限値を低く設定し、前記突入電流が前記電流制限値以上になっても、前記動作電圧が前記電流制限駆動電圧未満の場合には、前記電流制限機能を非駆動とする、
   ことを特徴とする半導体装置。
2. 前記メイントランジスタがＮＭＯＳトランジスタであり、前記メイントランジスタのドレインが前記電源に接続し、ソースが前記負荷に接続する場合、
   前記電流制限駆動電圧は、
   前記負荷の起動時に突入電流が発生した場合に前記メイントランジスタに生じる第１ドレインソース間電圧よりも高く設定され、
   前記負荷が短絡した場合に前記メイントランジスタに生じる第２ドレインソース間電圧よりも低く設定される、
   ことを特徴とする請求項１記載の半導体装置。
3. 前記電流制限部は、電流検出用のセンストランジスタ、前記制御トランジスタ、抵抗およびダイオードを含み、前記センストランジスタと前記制御トランジスタとが、ＮＭＯＳトランジスタの場合に、
   前記センストランジスタのゲートは、前記メイントランジスタのゲートおよび前記制御トランジスタのドレインに接続し、前記センストランジスタのドレインは、前記電源に接続し、前記センストランジスタのソースは、前記制御トランジスタのゲートおよび前記抵抗の一端に接続し、前記制御トランジスタのソースは前記抵抗の他端と、前記ダイオードのアノードと接続し、前記ダイオードのカソードは、前記メイントランジスタのソースと、前記負荷の一端に接続する、ことを特徴とする請求項２記載の半導体装置。
4. 前記電流制限部は、単一または２つ以上直列接続した前記ダイオードの順方向電圧を前記補正電圧として加えて、前記電流制限駆動電圧とすることを特徴とする請求項３記載の半導体装置。
5. 前記過電流が検出された場合に、前記メイントランジスタのゲート電圧を、あらかじめ設定した電圧でクランプし、クランプした設定電圧にもとづいて、前記過電流よりも低い定電流を前記メイントランジスタから出力させる定電流制御部をさらに備えることを特徴とする請求項１記載の半導体装置。
6. 前記定電流制御部は、前記メイントランジスタに流れる前記電流が前記電流制限値以上であり、かつ自己の動作電圧が、前記電流制限駆動電圧よりも高く設定された定常電流生成電圧以上になった場合に前記定電流を前記メイントランジスタから出力させることを特徴とする請求項５記載の半導体装置。
7. 電源から負荷への電力供給を行うメイントランジスタに流れる電流の制限を行う電流制限方法において、
   前記メイントランジスタのゲート電圧を制御する制御トランジスタを含み、前記メイントランジスタに流れる電流を制限する電流制限機能であって、
   前記制御トランジスタをオンさせるときの動作電圧が、前記電流が電流制限値まで上昇したときの前記制御トランジスタのゲートに生じる電流制限駆動電圧以上になった場合に、前記電流が前記電流制限値以上であり、かつ前記メイントランジスタから過電流が流れていることを検出して、前記電流制限機能を駆動し、
   前記電流制限駆動電圧は、前記制御トランジスタの閾値電圧に補正電圧を加えた電圧であり、
   前記負荷の起動時に発生する突入電流の最大瞬時値よりも前記電流制限値を低く設定し、前記突入電流が前記電流制限値以上になっても、前記動作電圧が前記電流制限駆動電圧未満の場合には、前記電流制限機能を非駆動とする、
   ことを特徴とする電流制限方法。
8. 電源から負荷への電力供給を行うメイントランジスタと、
   前記メイントランジスタのゲート電圧を制御する制御トランジスタを含み、前記メイントランジスタに流れる電流を制限する電流制限機能を有する電流制限部と、
   を備え、
   前記電流制限部は、
   前記制御トランジスタをオンさせるときの動作電圧が、前記電流が電流制限値まで上昇したときの前記制御トランジスタのゲートに生じる電流制限駆動電圧以上になった場合に、前記電流が前記電流制限値以上であり、かつ前記メイントランジスタから過電流が流れていることを検出して、前記電流制限機能を駆動し、
   前記電流制限駆動電圧は、前記制御トランジスタの閾値電圧に補正電圧を加えた電圧であり、
   前記メイントランジスタがＮＭＯＳトランジスタであり、前記メイントランジスタのドレインが前記電源に接続し、ソースが前記負荷に接続する場合、
   前記電流制限駆動電圧は、
   前記負荷の起動時に突入電流が発生した場合に前記メイントランジスタに生じる第１ドレインソース間電圧よりも高く設定され、
   前記負荷が短絡した場合に前記メイントランジスタに生じる第２ドレインソース間電圧よりも低く設定される、
   ことを特徴とする半導体装置。

Images