JP4701052B2

JP4701052B2 - 過電流検出装置

Info

Publication number: JP4701052B2
Application number: JP2005274369A
Authority: JP
Inventors: 俊藏大島
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 2005-09-21
Filing date: 2005-09-21
Publication date: 2011-06-15
Anticipated expiration: 2025-09-21
Also published as: US20070064368A1; DE602006010305D1; EP1770863B1; JP2007085861A; KR20070033264A; CN1937343B; US7933103B2; CN1937343A; EP1770863A1

Description

本発明は、半導体スイッチを用いて負荷のオン、オフを制御する負荷回路の、過電流を検出する過電流検出装置に関する。

例えば、車両に搭載されるランプ、モータ等の負荷は、半導体スイッチを介してバッテリ（直流電源）と接続され、該半導体スイッチをオン、オフ操作することにより、負荷の駆動、停止を制御している。

このような負荷回路では、短絡事故が発生すると、接続用の電線に過大な電流が流れるので、過電流の発生が検知された際には即時に半導体スイッチをオフとして回路全体を保護する必要がある。

そこで、従来より、半導体スイッチの２つの端子間に生じる電圧を測定し、この電圧が予め設定した過電流判定電圧を上回ったときに、過電流の発生を検知して半導体スイッチを遮断するようにした回路が提案されている。

図２は、従来における過電流検出装置を含む負荷回路の構成を示す回路図である。同図に示すように、負荷１０１とバッテリＶＢとの間には、半導体スイッチ（ＦＥＴ１０１）が設けられている。そして、半導体スイッチ（ＦＥＴ１０１）のドレインがバッテリＶＢのプラス側端子に接続され、ソース（電圧Ｖ２）が負荷１０１の一端に接続されている。そして、負荷１０１の他端とバッテリＶＢのマイナス側端子が共にグランドに接地されている。

また、負荷１０１は、抵抗成分ＲＬ、及びインダクタンス成分ＬＬを備えている。

半導体スイッチ（ＦＥＴ１０１）のゲートは、抵抗Ｒ１０３を介してドライバ回路１０２の出力端子に接続されている。なお、各抵抗Ｒ１０１〜Ｒ１０３の下に記載した数値は、各抵抗の具体的な抵抗値を示している。

また、バッテリＶＢのプラス側端子（ＦＥＴ１０１のドレイン）は、抵抗Ｒ１０１、Ｒ１０２の直列接続回路を介してグランドに接地されている。従って、バッテリＶＢの電圧（ＦＥＴ１０１のドレイン電圧）をＶ１とすると、抵抗Ｒ１０１と抵抗Ｒ１０２の接続点の電圧（以下、これを基準電圧Ｖ４という）は、電圧Ｖ１を抵抗Ｒ１０１とＲ１０２で分圧した大きさとなる。そして、この基準電圧Ｖ４は、比較器ＣＭＰ１０１のマイナス側入力端子に供給される。他方、比較器ＣＭＰ１０１のプラス側入力端子には、半導体スイッチ（ＦＥＴ１０１）のソース電圧Ｖ２が供給される。

ここで、半導体スイッチ（ＦＥＴ１０１）のドレイン・ソース間電圧をＶDSとし、ドレイン電流をＩＤとし、該半導体スイッチ（ＦＥＴ１０１）のオン抵抗をＲonとすると、以下の（１）式が成立する。

ＶDS＝Ｖ１−Ｖ２＝Ｒon＊ＩＤ・・・（１）
そして、バッテリ電圧Ｖ１と基準電圧Ｖ４との差分（Ｖ１−Ｖ４）を過電流判定電圧とすると、上記のドレイン・ソース間電圧ＶDSが過電流判定電圧（Ｖ１−Ｖ４）を上回ったときに比較器ＣＭＰ１０１の出力信号が反転して、過電流を検出する。そして、過電流の発生が検出されると、遮断指令信号がドライバ回路１０２へ供給され、半導体スイッチ（ＦＥＴ１０１）のゲートへ出力していた駆動信号を停止させて、半導体スイッチ（ＦＥＴ１０１）を遮断する。

つまり、半導体スイッチ（ＦＥＴ１０１）のオン抵抗Ｒonが一定であるとすると、負荷１０１に流れる電流、即ち、ドレイン電流ＩＤが増加すると、ドレイン・ソース間電圧ＶDSが上昇するので、この電圧ＶDSが過電流判定電圧（Ｖ１−Ｖ４）を上回った場合に、半導体スイッチ（ＦＥＴ１０１）を遮断して回路を保護する。

ここで、ドレイン電流（負荷１０１に流れる電流）が正常時における電流であるにも関わらず、誤って過電流であると判定してしまうことを防止するために、過電流判定電圧（Ｖ１−Ｖ４）は、正常時におけるソース・ドレイン間電圧ＶDSの最大値（これをＶDSmaxとする）を上回る値に設定する。つまり、電源投入時に生じる突入電流等の、正常時において生じる大電流が過電流であるものと誤判定することを防止するため、正常時において生じるドレイン・ソース間電圧ＶDSの最大値ＶDSmaxよりも過電流判定電圧（Ｖ１−Ｖ４）を大きく設定する必要がある。

更に、比較器（ＣＭＰ１０１）には、素子固有のオフセット電圧±Ｖoffが存在し、且つ、制御回路を構成する各部品のバラツキに起因する電圧変動Ａを考慮すると、次の（２）式を満足するように過電流判定電圧（Ｖ１−Ｖ４）を設定しなければならない。

（Ｖ１−Ｖ４）＞ＶDSmax＋Ｖoff＋Ａ・・・（２）
従って、過電流判定電圧（Ｖ１−Ｖ４）は、正常時におけるドレイン・ソース間電圧ＶDSに対して、大きめの値に設定せざるを得ない。

他方、過電流判定電圧（Ｖ１−Ｖ４）を正常時におけるドレイン・ソース間電圧ＶDSに対して大きい値に設定すると、今度は実際に短絡事故が発生して過電流が流れたときに、半導体スイッチ（ＦＥＴ１０１）を遮断して回路を保護するまでに長時間を要してしまう。

上記したように、従来における過電流検出装置では、正常時に生じる突入電流等の大電流が、過電流であるものと誤判定することを防止するために、過電流判定電圧（Ｖ１−Ｖ４）を大きい値に設定する必要がある。他方、短絡事故等により過電流が発生した場合には、速やかにこれを検出して半導体スイッチ（ＦＥＴ１０１）を遮断し、部品、電線を保護するために過電流判定電圧（Ｖ１−Ｖ４）を正常時におけるドレイン・ソース間電圧ＶDSにできるだけ近づけたいという要望があり、これらは互いに二律背反となっており、両者を同時に満足することが容易でないという問題があった。

この発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、正常時におけるドレイン電流ＩＤと、過電流判定を検出する電流との差を小さくし、且つ正常時に生じる大電流に対して過電流と誤判定することを防止できる過電流検出装置を提供することにある。

上記目的を達成するため、本願請求項１に記載の発明は、直流電源と負荷との間に設けた半導体スイッチにより、前記負荷の駆動、停止を制御するようにした負荷回路の、過電流を検出する過電流検出装置において、前記半導体スイッチの両端に生じる第１の電圧と、前記半導体スイッチと前記負荷とを接続する電流経路の一部分で、前記半導体スイッチにその一端が接続する部分が有するインダクタンス成分に起因して電流変化時に生じる第２の電圧とを加算した加算電圧を生成し、該加算電圧と、予め設定した過電流判定電圧とを比較する比較手段を備え、前記比較手段にて、前記加算電圧が前記過電流判定電圧を上回ったときに、過電流が発生したものと判定することを特徴とする。

請求項２に記載の発明は、前記半導体スイッチは、基板上に配置され、少なくとも前記電流経路の一部分を基板上の銅箔で形成し、該銅箔が有するインダクタンス成分に起因して電流変化時に生じる電圧を、前記第２の電圧とすることを特徴とする。

請求項１の発明では、半導体スイッチと負荷を接続する電線が有するインダクタンス成分に起因して電流変化時に生じる第２の電圧を求め、これを半導体スイッチの両端電圧となる第１の電圧に加算し、この加算電圧と過電流判定電圧とを比較することにより、過電流の発生を検出している。従って、過電流発生時のように、電流値が短時間で急激に変化する場合には、第２の電圧が大きくなり、即時に過電流判定電圧を上回るようにすることができるので、過電流の発生を電流値が過多となる前の時点で検出することができる。そして、過電流を検出した際には、半導体スイッチを遮断して確実に回路を保護することができる。

また、正常時に流れる突入電流の電流変化率では、第２の電圧はそれほど大きくならないので、加算電圧が過電流判定電圧を上回ることはなく、正常動作であるにも関わらず過電流であると判定する、所謂誤判定を防止することができる。

請求項２の発明では、半導体スイッチと負荷との間に銅箔を設け、該銅箔が有するインダクタンス成分を用いて第２の電圧を発生させるので、極めて簡単な構成で所望のインダクタンス成分を設けることができ、回路構成を簡素化することができる。

以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の一実施形態に係る過電流検出装置を備えた負荷回路の構成を示す回路図である。同図に示す負荷回路は、バッテリ（直流電源）ＶＢと、モータ或いはランプ等の負荷１と、バッテリＶＢと負荷１との間に設けられたプリント基板４を備えている。

バッテリＶＢのプラス側出力端子は、プリント基板４のコネクタＪ１に接続され、マイナス側出力端子はグランドに接地されている。

負荷１は、インダクタンス成分ＬＬと抵抗成分ＲＬとを備えており、一端はプリント基板４のコネクタＪ２に接続され、他端はグランドに接地されている。

プリント基板４は、負荷１のオン、オフを切り換える半導体スイッチ（ＦＥＴ１）と、比較器ＣＭＰ１（比較手段）と、ドライバ回路２と、銅箔配線パターン３、及び各抵抗Ｒ１〜Ｒ３を備えている。

コネクタＪ１とＪ２の間には、半導体スイッチ（ＦＥＴ１）及び銅箔配線パターン３が直列接続されており、半導体スイッチ（ＦＥＴ１）のドレインはコネクタＪ１に接続され、ソースは銅箔配線パターン３を介してコネクタＪ２に接続されている。ここで、半導体スイッチ（ＦＥＴ１）のドレイン電圧（コネクタＪ１の電圧）をＶ１、ソース電圧をＶ２とし、更に、銅箔配線パターン３のコネクタＪ２側の所望点Ｐ１の電圧をＶ３とする。そして、点Ｐ１は比較器ＣＭＰ１のプラス側入力端子に接続されている。また、銅箔配線パターン３は、長尺の矩形状をなしており、半導体スイッチ（ＦＥＴ１）のソースから点Ｐ１までの間のインダクタンスがＬｐとされている。

半導体スイッチ（ＦＥＴ１）のゲートは、抵抗Ｒ３を介してドライバ回路２に接続されている。

コネクタＪ１は、抵抗Ｒ１とＲ２の直列接続回路を介してグランドに接地されており、抵抗Ｒ１とＲ２との接続点（この電圧を基準電圧Ｖ４とする）は、比較器ＣＭＰ１のマイナス側入力端子に接続されている。

即ち、比較器ＣＭＰ１は、半導体スイッチ（ＦＥＴ１）のドレイン・ソース間電圧ＶDS（Ｖ１−Ｖ２；第１の電圧）と、電流変化によりインダクタンスＬｐの両端に生じる電圧（Ｖ２−Ｖ３；第２の電圧）とを加算した加算電圧（Ｖ１−Ｖ３）と、過電流判定電圧（Ｖ１−Ｖ４）との大きさを比較し、加算電圧（Ｖ１−Ｖ３）が過電流判定（Ｖ１−Ｖ４）を上回った際に、出力信号を反転させて過電流の発生を検出する。

次に、上述のように構成された本実施形態に係る過電流検出装置が用いられた負荷回路の動作について説明する。

負荷１を駆動させる際に、ドライバ回路２より駆動信号が出力されると、この駆動信号は抵抗Ｒ３を介して半導体スイッチ（ＦＥＴ１）のゲートに供給され、該半導体スイッチ（ＦＥＴ１）がオンとなる。従って、バッテリＶＢ、半導体スイッチ（ＦＥＴ１）、銅箔配線パターン３、負荷１の経路で電流が流れ、負荷１が駆動する。

そして、半導体スイッチ（ＦＥＴ１）のドレイン電圧Ｖ１と点Ｐ１の電圧Ｖ３との差分（Ｖ１−Ｖ３）が、電圧Ｖ１と基準電圧Ｖ４との差分として求められる過電流判定電圧（Ｖ１−Ｖ４）を上回った際、即ち、下記（３）式が成立したときに、比較器ＣＭＰ１の出力信号が反転して、ドライバ回路２よりの駆動信号の出力を停止して半導体スイッチ（ＦＥＴ１）を遮断し、負荷回路を構成する各部品、電線を保護する。

（Ｖ１−Ｖ３）＞（Ｖ１−Ｖ４）・・・（３）
ここで、銅箔配線パターン３が有するインダクタンス、即ち、半導体スイッチ（ＦＥＴ１）のソースから点Ｐ１までの間のインダクタンスをＬｐ、半導体スイッチ（ＦＥＴ１）のオン抵抗をＲon、ドレイン電流をＩＤとし、上記（３）式が成立するときのドレイン電流をＩＤ２とすると、次の（４）式が成立する。

（Ｖ１−Ｖ４）＝Ｒon＊ＩＤ２＋Ｌｐ＊ｄＩＤ２／ｄｔ・・・（４）
ここで、（４）式の右辺第１項は、半導体スイッチ（ＦＥＴ１）のドレイン・ソース間電圧（Ｖ１−Ｖ２）を示し、右辺第２項は、インダクタンスＬｐに起因する電流の時間変化に対応して生じる電圧（Ｖ２−Ｖ３）を示している。

また、従来技術で示した図２で示した方式で過電流と判定される際のドレイン電流をＩＤ１とすると、次の（５）式が成立する。

（Ｖ１−Ｖ４）＝Ｒon＊ＩＤ１・・・（５）
上記（４）、（５）式に基づいて、同一の電圧（Ｖ１−Ｖ４）に対する各ドレイン電流ＩＤ１，ＩＤ２の関係は、以下の（６）式に示す通りとなる。

Ｒon＊ＩＤ２＋Ｌｐ＊ｄＩＤ２／ｄｔ＝Ｒon＊ＩＤ１
ＩＤ２＝ＩＤ１−（Ｌｐ／Ｒon）＊（ｄＩＤ２／ｄｔ）・・・（６）
（６）式により、同一過電流条件では、電流ＩＤ２は電流ＩＤ１よりも「（Ｌｐ／Ｒon）＊（ｄＩＤ２／ｄｔ）」だけ小さくなる。即ち、過電流が発生した場合には、従来と比較して電流値が「（Ｌｐ／Ｒon）＊（ｄＩＤ２／ｄｔ）」だけ小さい時点で過電流を検出し、半導体スイッチ（ＦＥＴ１）を遮断することができる。

次に、具体的な銅箔配線パターン３の形状とインダクタンスとの関係について説明する。銅箔配線パターン３の形状を幅３ｍｍ、厚さ０．４ｍｍ、長さ２０ｍｍとすると、銅箔配線パターン３に存在するインダクタンスＬｐは、約０．０１６［μＨ］となる。このときの銅箔配線パターン３の抵抗値は０．３４［ｍΩ］と極めて小さいのでこれを無視する。

そして、半導体スイッチ（ＦＥＴ１）のオン抵抗Ｒon＝５［ｍΩ］、電流ＩＤ２の時間的な変化率ｄＩＤ２／ｄｔ＝１＊１０⁶［Ａ／ｓ］とすると、以下の（７）式となる。

（Ｌｐ／Ｒon）＊（ｄＩＤ２／ｄｔ）
＝｛（０．０１６＊１０^-6）／（０．００５）｝＊（１＊１０⁶）
＝３．２［Ａ］・・・（７）
即ち、本実施形態では、従来技術で示した過電流検出方式と対比した場合、３．２［Ａ］だけ過電流判定値が小さくなることが理解される。なお、上記の「ｄＩＤ２／ｄｔ」の値は、電流増加の時間的な変化率であるので、電流増加勾配が大きくなれは、判定電流値はより小さくなって本実施形態の効果は増し、逆に電流増加勾配が小さくなれば、電流判定値は大きくなって本実施形態の効果は減少する。

このようにして、本実施形態に係る過電流検出装置では、半導体スイッチ（ＦＥＴ１）と負荷１との間に銅箔配線パターン３を設け、該銅箔配線パターン３が有するインダクタンスＬｐを用いて、ドレイン電流ＩＤが急激に変化したときに、この電流の時間的な変化量に比例した電圧を発生させる。そして、発生した電圧と半導体スイッチ（ＦＥＴ１）のドレイン・ソース間電圧とを加算した電圧（Ｖ１−Ｖ３）を生成し、この電圧（Ｖ１−Ｖ３）と、過電流判定電圧（Ｖ１−Ｖ４）とを比較することにより、過電流の発生を検出する。

従って、短絡事故発生時のように、急激な電流の上昇が発生する場合には、インダクタンスＬｐにより生じる電圧が大きくなり、電圧（Ｖ１−Ｖ３）の上昇を早めることができる。換言すれば、過電流発生時に流れる電流がより小さい時点で過電流の発生を検出することができ、回路を構成する部品、電線等の損傷を防止することができる。

また、電源オン時に流れる突入電流による電流変化率は、過電流発生時における電流変化率と比べて小さいので、インダクタンスＬｐに起因して生じる電圧成分、即ち、上述した（４）式の右辺第２項の電圧値が小さいので、過電流と誤判定することを防止することができる。

以上、本発明の過電流検出装置を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。

例えば、本実施形態では、半導体スイッチ（ＦＥＴ１）と負荷１との間に銅箔配線パターン３を設け、該銅箔配線パターンが有するインダクタンスＬｐを用いて電流の時間的な変化量に応じた電圧を発生するようにしたが、本発明はこれに限定されるものではなく、半導体スイッチ（ＦＥＴ１）と負荷１とを接続する電線が有するインダクタンス成分を用いることにより、同様の効果を得ることができる。

過電流の発生を速やかに検出する上で極めて有用である。

本発明の一実施形態に係る過電流検出装置を含む負荷駆動回路の構成を示す回路図である。従来における過電流検出装置を含む負荷駆動回路の構成を示す回路図である。

符号の説明

１負荷
２ドライバ回路
３銅箔配線パターン
４プリント基板
ＶＢバッテリ（直流電源）
Ｊ１，Ｊ２コネクタ
ＣＭＰ１比較器（比較手段）
ＦＥＴ１半導体スイッチ
Ｌｐインダクタンス
ＲＬ負荷の抵抗成分
ＬＬ負荷のインダクタンス成分
Ｒ１〜Ｒ３抵抗

Claims

直流電源と負荷との間に設けた半導体スイッチにより、前記負荷の駆動、停止を制御するようにした負荷回路の、過電流を検出する過電流検出装置において、
前記半導体スイッチの両端に生じる第１の電圧と、前記半導体スイッチと前記負荷とを接続する電流経路の一部分で、前記半導体スイッチにその一端が接続する部分が有するインダクタンス成分に起因して電流変化時に生じる第２の電圧とを加算した加算電圧を生成し、該加算電圧と、予め設定した過電流判定電圧とを比較する比較手段を備え、
前記比較手段にて、前記加算電圧が前記過電流判定電圧を上回ったときに、過電流が発生したものと判定することを特徴とする過電流検出装置。
前記半導体スイッチは、基板上に配置され、少なくとも前記電流経路の一部分を基板上の銅箔で形成し、該銅箔が有するインダクタンス成分に起因して電流変化時に生じる電圧を、前記第２の電圧とすることを特徴とする請求項１に記載の過電流検出装置。