JP6510921B2 - チャージポンプ、スイッチ駆動装置、発光装置、車両 - Google Patents

Description

本発明は、チャージポンプ、並びに、これを用いたスイッチ駆動装置、発光装置、及び車両に関する。

従来より、フライングキャパシタと出力キャパシタの充放電を繰り返すことにより、入力電圧を昇圧して出力電圧を生成するチャージポンプが様々なアプリケーションの電源手段として用いられている。

なお、上記に関連する従来技術の一例としては、特許文献１や特許文献２を挙げることができる。

特開２００５−３４８５６１号公報 特開２０１４−０４５６００号公報

しかしながら、従来のチャージポンプでは、フライングキャパシタの端子電圧が充放電に伴い大きく変動するという課題があった。

本明細書中に開示されている発明は、本願の発明者らにより見出された上記の課題に鑑み、フライングキャパシタの端子電圧変動を抑えることのできるチャージポンプ、並びにこれを用いたスイッチ駆動装置、発光装置、及び、車両を提供することを目的とする。

本明細書中に開示されているチャージポンプは、フライングキャパシタと、出力キャパシタと、各キャパシタの接続状態を切り替えて入力電圧から出力電圧を生成するスイッチ群と、前記フライングキャパシタの充電時にその両端間電圧を所定の目標値に合わせ込む帰還制御部と、を有する構成（第１の構成）とされている。

第１の構成から成るチャージポンプにおいて、前記スイッチ群は、前記フライングキャパシタの第１端と前記入力電圧の入力端との間に接続された第１スイッチと、前記フライングキャパシタの第２端と前記入力電圧の入力端との間に接続された第２スイッチと、前記フライングキャパシタの第１端と前記出力電圧の出力端との間に接続された第３スイッチと、前記フライングキャパシタの第２端と接地端との間に接続された第４スイッチと、を含む構成（第２の構成）にするとよい。

第２の構成から成るチャージポンプにおいて、前記帰還制御部は、前記フライングキャパシタの第１端に印加される第１ノード電圧を基準として、前記フライングキャパシタの第２端に現れる第２ノード電圧を調整する構成（第３の構成）にするとよい。

第３の構成から成るチャージポンプにおいて、前記帰還制御部は、前記フライングキャパシタの両端間電圧を検出する電圧検出部と、前記電圧検出部の検出結果に応じて前記第２ノード電圧を調整する電圧調整部と、を含む構成（第４の構成）にするとよい。

第４の構成から成るチャージポンプにおいて、前記電圧検出部は、第１端が前記フライングキャパシタの第１端に接続された抵抗と、カソードが前記抵抗の第２端に接続されてアノードが前記フライングキャパシタの第２端に接続されたツェナダイオードと、を含む構成（第５の構成）にするとよい。

第５の構成から成るチャージポンプにおいて、前記電圧調整部は、前記抵抗の両端間電圧に応じて前記第４スイッチを駆動するオペアンプまたはコンパレータを含む構成（第６の構成）にするとよい。

第６の構成から成るチャージポンプにおいて、前記電圧調整部は、前記コンパレータの出力信号に応じて前記スイッチ群を駆動するためのパルス信号を生成するパルス生成部をさらに含む構成（第７の構成）にするとよい。

第２〜第７いずれかの構成から成るチャージポンプにおいて、前記スイッチ群は、前記フライングキャパシタの第１端と電源電圧の入力端との間に接続された第５スイッチをさらに含み、前記フライングキャパシタは、前記入力電圧と前記電源電圧の高い方を用いて充電される構成（第８の構成）にするとよい。

第１または第２の構成から成るチャージポンプにおいて、前記帰還制御部は、前記フライングキャパシタの充電時にその両端間電圧の目標値を前記入力電圧に応じて可変制御する構成（第９の構成）にするとよい。

また、本明細書中に開示されているスイッチ駆動装置は、複数の発光素子に対して各々並列接続される複数チャンネルのスイッチ素子と、前記複数のスイッチ素子を各々駆動するドライバ部と、入力電圧として前記複数の発光素子の駆動電圧が入力され出力電圧として前記ドライバ部の駆動電圧を出力する第１〜第９いずれかの構成から成るチャージポンプと、を有する構成（第１０の構成）とされている。

また、本明細書中に開示されている発光装置は、複数の発光素子と、前記複数の発光素子に駆動電流を供給する発光素子駆動装置と、第１０の構成から成るスイッチ駆動装置とを有する構成（第１１の構成）とされている。

また、本明細書中に開示されている車両は、第１１の構成から成る発光装置を有する構成（第１２の構成）とされている。

本明細書中に開示されている発明によれば、フライングキャパシタの端子電圧変動を抑えることのできるチャージポンプ、並びに、これを用いたスイッチ駆動装置、発光装置、及び、車両を提供することが可能となる。

発光装置を搭載した車両の全体構成例を示すアプリケーション図 スイッチ駆動装置の内部構成例を示すブロック図 スイッチ駆動シーケンスの一例を示すタイミングチャート チャージポンプ部の第１実施形態を示す回路図 第１フェイズでの動作状態を示す回路図 第２フェイズでの動作状態を示す回路図 フェイズ間でのノード電圧遷移を示す電圧波形図 チャージポンプ部の第２実施形態を示す回路図 電圧検出部の一構成例を示す回路図 第１フェイズでの動作状態を示す回路図（Ｖｃｃ＞Ｖｉｎ） 第２フェイズでの動作状態を示す回路図（Ｖｃｃ＞Ｖｉｎ） フェイズ間でのノード電圧遷移を示す電圧波形図（Ｖｃｃ＞Ｖｉｎ） 第１フェイズでの動作状態を示す回路図（Ｖｃｃ＜Ｖｉｎ） 第２ノード電圧の調整動作を示す電圧波形図（Ｖｃｃ＜Ｖｉｎ） フェイズ間でのノード電圧遷移を示す電圧波形図（Ｖｃｃ＜Ｖｉｎ） チャージポンプ部の第３実施形態を示す回路図 第２ノード電圧の調整動作を示す電圧波形図 チャージポンプ部の第４実施形態を示す回路図 パルス生成動作の一例を示すタイミングチャート 第１フェイズでの動作状態を示す回路図 第２フェイズでの動作状態を示す回路図 チャージポンプの一変形例を示す回路図 第１フェイズでの動作状態を示す回路図 第２フェイズでの動作状態を示す回路図 第２ノード電圧の目標可変動作を示す電圧波形図 発光装置が搭載される車両の外観図（前面） 発光装置が搭載される車両の外観図（背面） ヘッドランプモジュールの外観図 ターンランプモジュールの外観図 リアランプモジュールの外観図

＜全体構成＞
図１は、発光装置１を搭載した車両Ｘの全体構成例を示すアプリケーション図である。本構成例の車両Ｘは、発光装置１と、バッテリ２と、電源スイッチ３及び４と、コントローラ５を有する。

発光装置１は、車両Ｘの右左折時や車線変更時ないしはハザード時に点滅されるターンランプないしはハザードランプである。

バッテリ２は、車両Ｘの電源であり、鉛蓄電池などが好適に用いられる。

電源スイッチ３及び４は、それぞれ、発光装置１とバッテリ２との間に並列接続されており、コントローラ３からの制御を受けてオン／オフされる。

コントローラ５は、ターンレバーの操作に応じて電源スイッチ３のオン／オフ制御を行うとともに、ハザードボタンの押下に応じて電源スイッチ４のオン／オフ制御を行う。例えば、発光装置１が右折用ターンランプである場合、コントローラ５は、ターンレバーが右折方向に倒されている間、電源スイッチ３を周期的にオン／オフさせて発光装置１への断続的な電力供給を行う。一方、発光装置１が左折用ターンランプである場合、コントローラ５は、ターンレバーが左折方向に倒されている間、電源スイッチ３を周期的にオン／オフさせて発光装置１への断続的な電力供給を行う。また、ハザードボタンが押下されている場合、コントローラ５は、発光装置１が右折用ターンランプであっても左折用ターンランプであっても、電源スイッチ４を周期的にオン／オフさせて発光装置１への断続的な電力供給を行う。また、コントローラ５は、発光装置１の異常フラグ（スイッチ駆動装置１０のＦＡＩＬ端子電圧）を監視して運転者への異常報知を行う機能も備えている。

＜発光装置＞
引き続き、図１を参照しながら、発光装置１の内部構成について説明する。発光装置１は、スイッチ駆動装置１０と、発光素子駆動装置２０と、発光素子群３０と、種々のディスクリート部品（抵抗Ｒ１〜Ｒ３、キャパシタＣ１〜Ｃ５、並びに、ダイオードＤ１〜Ｄ３）と、を含む。

スイッチ駆動装置１０は、バッテリ２からバッテリ電圧Ｖｂの供給を受けて動作し、発光素子群３０を形成する発光ダイオードＬＥＤ１〜ＬＥＤ８の短絡／非短絡を各々切り替える半導体集積回路装置（いわゆるマトリクススイッチドライバＩＣ）である。スイッチ駆動装置１０は、装置外部との電気的な接続を確立するための手段として、複数の外部端子（ＶＩＮ端子、ＣＮＴ端子、ＨＡＺ端子、ＶＲＥＧ端子、ＳＥＴＤＬＹ端子、ＳＥＴＣＬＫ端子、ＳＥＴ端子、ＳＥＬ１端子〜ＳＥＬ３端子、ＦＡＩＬ端子、ＣＭＰＬＴ端子、ＳＧ端子、ＶＣＰ端子、ＣＨ０端子〜ＣＨ８端子、ＧＮＤ端子）を備えている。

発光素子駆動装置２０は、バッテリ２からバッテリ電圧Ｖｂの供給を受けて動作し、発光素子群３０（発光ダイオードＬＥＤ１〜ＬＥＤ８）の駆動電流Ｉｄを生成する半導体集積回路装置（いわゆるＬＥＤ［light emitting diode］ドライバＩＣ）である。なお、発光素子駆動装置２０は、スイッチ駆動装置１０のＳＧ端子電圧（電流供給開始トリガに相当）を監視し、スイッチ駆動装置１０の動作不定期間が経過するまで、駆動電流Ｉｄの供給開始を待機する機能を備えている。

発光素子群３０は、発光素子駆動装置２０と接地端との間に直列接続された複数の発光素子（本図では、最大８個の発光ダイオードＬＥＤ１〜ＬＥＤ８）を含む直列発光体（いわゆるＬＥＤストリング）である。なお、発光ダイオードＬＥＤ１〜ＬＥＤ８を個別に見た場合、それぞれを単一の発光ダイオード素子として理解することもできるし、或いは、複数の発光ダイオード素子を直列ないしは並列に組み合わせた発光素子集合体として理解することもできる。

次に、種々のディスクリート部品やスイッチ駆動装置１０の外部端子について、各々の接続状態を説明する。ダイオードＤ１のアノードは、電源スイッチ３の第１端に接続されている。ダイオードＤ２及びＤ３の各アノードは、電源スイッチ４の第１端に接続されている。電源スイッチ３及び４の各第２端は、バッテリ２の正極端に接続されている。ダイオードＤ１及びＤ２の各カソードは、スイッチ駆動装置１０のＶＩＮ端子に接続されるとともに、発光素子駆動装置２０の電源端にも接続されている。ダイオードＤ３のカソードは、ＨＡＺ端子に接続されている。

キャパシタＣ１は、ＶＩＮ端子と接地端との間に接続されている。キャパシタＣ２は、ＶＲＥＧ端子と接地端との間に接続されている。キャパシタＣ３は、ＳＥＴＤＬＹ端子と接地端との間に接続されている。キャパシタＣ４は、ＳＥＴＣＬＫ端子と接地端との間に接続されている。キャパシタＣ５は、ＶＣＰ端子とＣＨ８端子との間に接続されている。

抵抗Ｒ１は、ＳＥＴ端子と接地端との間に接続されている。抵抗Ｒ２は、ＶＩＮ端子とＦＡＩＬ端子との間に接続されている。抵抗Ｒ３は、ＶＲＥＧ端子とＳＧ端子との間に接続されている。

スイッチ駆動装置１０のＣＨ０端子とＧＮＤ端子は、いずれも発光ダイオードＬＥＤ１のカソード（接地端）に接続されている。スイッチ駆動装置１０のＣＨ（ｋ）端子（ただし、ｋ＝１、２、…、７）は、発光ダイオードＬＥＤ（ｋ）のアノードと発光ダイオードＬＥＤ（ｋ＋１）のカソードに各々接続されている。スイッチ駆動装置１０のＣＨ８端子は、発光ダイオードＬＥＤ８のアノードに接続されている。

スイッチ駆動装置１０のＣＮＴ端子は、ＶＩＮ端子に接続されている。ＳＥＬ１端子〜ＳＥＬ３端子は、発光ダイオードが８灯であることを示すために、いずれも接地端に接続されている。ＣＭＰＬＴ端子は、オープン状態とされている。なお、スイッチ駆動装置１０のＣＮＴ端子やＣＭＰＬＴ端子は、スイッチ駆動装置１０の多段接続時に用いられる。

ところで、スイッチ駆動装置１０は、発光ダイオードＬＥＤ１〜ＬＥＤ８の順次点灯制御を実施するに際して、マイコンからの制御信号を一切必要としない（詳細は後述）。従って、マイコンやマイコン用電源を設ける必要がなくなるので、発光装置１の部品点数を削減することが可能となる。また、発光装置１に接続されるハーネスの本数も大幅に削減することができるので、セット設計が容易となる上、ＥＭＣ試験対策や異常モード検証などの作業量を軽減することも可能となる。

以下では、マイコン制御を要することなく従来と同様の順次点灯制御を実施することのできるスイッチ駆動装置１０の内部構成や動作について、図面を参照しながら詳述する。

＜スイッチ駆動装置＞
図２は、スイッチ駆動装置１０の内部構成例を示すブロック図である。本構成例のスイッチ駆動装置１０は、スイッチ部１００と、ドライバ部１１０と、ロジック部１２０と、内部レギュレータ部１３０と、ＵＶＬＯ［under voltage lock out］部１４０と、電流設定部１５０と、オシレータ部１６０と、周波数設定部１７０と、起動遅延部１８０と、第１ウォッチドッグタイマ部１９０と、第２ウォッチドッグタイマ部２００と、セレクタ部２１０と、チャージポンプ部２２０と、オープン／ショート検出部２３０と、を含む。なお、図示の便宜上、図１と図２では、外部端子の配列が一部で異なっているが、同一名称の外部端子は互いに対応関係にある。

スイッチ部１００は、複数チャンネル（本図では８チャンネル）のスイッチ素子ＳＷ１〜ＳＷ８を含む。スイッチ素子ＳＷｘ（ただしｘ＝１、２、…、８）は、それぞれ、ＣＨ（ｘ−１）端子とＣＨ（ｘ）端子との間に接続されている。そのため、ＣＨ（ｘ−１）端子とＣＨ（ｘ）端子との間に発光ダイオードＬＥＤｘが外付けされた場合には、スイッチ素子ＳＷｘが発光ダイオードＬＥＤｘに対して並列接続された状態となる。従って、スイッチ素子ＳＷｘのオン期間中には、発光ダイオードＬＥＤｘの両端間が短絡されるので、発光ダイオードＬＥＤｘが点灯不能状態となる。一方、スイッチ素子ＳＷｘのオフ期間中には、発光ダイオードＬＥＤｘの両端間が非短絡とされるので、発光ダイオードＬＥＤｘが点灯可能状態となる。

ドライバ部１１０は、ロジック部１２０からの指示を受けてスイッチ素子ＳＷ１〜ＳＷ８を各々駆動するドライバＤＲＶ１〜ＤＲＶ８を含む。なお、ドライバＤＲＶ１〜ＤＲＶ８は、チャージポンプ部２２０から昇圧電圧Ｖｃｐの供給を受けて動作する。

ロジック部１２０は、その主たる機能として、スイッチ駆動装置１０への電源投入（より正確にはＵＶＬＯ信号Ｓｕｖｌｏが減電解除時の論理レベルとなったこと）を受けて、所定のパターンで各スイッチ素子ＳＷ１〜ＳＷ８のオン／オフ状態を順次切り替えていくように、一連のスイッチ駆動シーケンスを自動的に開始する機能を備えている。

内部レギュレータ部１３０は、ＶＩＮ端子に印加されるバッテリ電圧Ｖｂを降圧して所望の定電圧Ｖｒｅｇ（例えば５Ｖ）を生成し、これをＶＲＥＧ端子に出力する。なお、内部レギュレータ部１３０としては、ＬＤＯ［low drop out］レギュレータやスイッチングレギュレータを好適に用いることができる。

ＵＶＬＯ部１４０は、バッテリ電圧Ｖｂと定電圧Ｖｒｅｇの双方（若しくはいずれか一方）を監視してＵＶＬＯ信号Ｓｕｖｌｏを生成し、これをロジック部１４０に出力する。ＵＶＬＯ信号Ｓｕｖｌｏは、バッテリ電圧Ｖｂと定電圧Ｖｒｅｇが各々の減電解除電圧よりも高くなったときに減電解除時の論理レベル（例えばハイレベル）となり、バッテリ電圧Ｖｂと定電圧Ｖｒｅｇが各々の減電検出電圧（＜減電解除電圧）よりも低くなったときに減電検出時の論理レベル（例えばローレベル）となる。

電流設定部１５０は、所定の基準電流Ｉｓｅｔを生成し、これを周波数設定部１７０や起動遅延部１８０に出力する。なお、基準電流Ｉｓｅｔの電流値は、ＳＥＴ端子１５０に外付けされる抵抗Ｒ１（図１を参照）の抵抗値に応じて調整することが可能である。

オシレータ部１６０は、チャージポンプ部２２０の動作に必要な内部クロック信号ＩＮＴＣＬＫ（例えば２ＭＨｚ）を生成する。なお、内部クロック信号ＩＮＴＣＬＫは、チャージポンプ部２２０だけでなくセレクタ部２１０にも出力されている。

周波数設定部１７０は、外付け素子を用いてスイッチ駆動シーケンスの動作周波数を任意に設定する。具体的に述べると、周波数設定部１７０は、ＳＥＴＣＬＫ端子に外付けされるキャパシタＣ４（図１を参照）の容量値と基準電流Ｉｓｅｔの電流値（延いてはＳＥＴ端子に外付けされる抵抗Ｒ１の抵抗値）に応じて周波数が変化する可変クロック信号ＣＬＫ（例えば５００Ｈｚ〜５０ｋＨｚ）を生成し、これをセレクタ部２１０に出力する。

起動遅延部１８０は、外付け素子を用いてスイッチ駆動シーケンスの開始遅延時間ｔＤＬＹを任意に設定する。具体的に述べると、起動遅延部１８０は、ＳＥＴＤＬＹ端子に外付けされるキャパシタＣ３（図１を参照）と基準電流Ｉｓｅｔの電流値（延いてはＳＥＴ端子に外付けされる抵抗Ｒ１の抵抗値）に応じて論理変遷タイミングが変化する起動遅延信号Ｓｄｌｙを生成し、これをロジック部１２０に出力する。

第１ウォッチドッグタイマ部１９０は、スイッチ駆動シーケンスの動作周波数の異常を監視する。具体的に述べると、第１ウォッチドッグタイマ部１９０は、可変クロック信号ＣＬＫを監視して第１異常検出信号Ｓｗｄｔ１を生成し、これをロジック部１２０とセレクタ部２１０に各々出力する。第１異常検出信号Ｓｗｄｔ１は、例えば、異常未検出時にハイレベルとなり、異常検出時にローレベルとなる。

第２ウォッチドッグタイマ部２００は、スイッチ駆動シーケンスの開始遅延時間ｔＤＬＹの異常を監視する。具体的に述べると、第２ウォッチドッグタイマ部２００は、起動遅延信号Ｓｄｌｙを監視して第２異常検出信号Ｓｗｄｔ２を生成し、これをロジック部１２０とセレクタ部２１０に各々出力する。第２異常検出信号Ｓｗｄｔ２は、例えば、異常未検出時にハイレベルとなり、異常検出時にローレベルとなる。

セレクタ部２１０は、内部クロック信号ＩＮＴＣＬＫと可変クロック信号ＣＬＫのいずれか一方をロジック部１２０に選択出力する。より具体的に述べると、セレクタ部２１０は、ＨＡＺ端子電圧がローレベル（＝ハザードランプ非点灯時の論理レベル）であり、かつ第１異常検出信号Ｓｗｄｔ１と第２異常検出信号Ｓｗｄｔ２がいずれもハイレベル（＝異常未検出時の論理レベル）であるときに、可変クロック信号ＣＬＫをロジック部１２０に選択出力する。一方、セレクタ部２１０は、ＨＡＺ端子電圧がハイレベル（＝ハザードランプ点灯時の論理レベル）であるとき、若しくは、第１異常検出信号Ｓｗｄｔ１と第２異常検出信号Ｓｗｄｔ２の少なくとも一方がローレベル（＝異常検出時の論理レベル）であるときに、内部クロック信号ＩＮＴＣＬＫをロジック部１２０に選択出力する。

チャージポンプ部２２０は、ＶＣＰ端子に外付けされているキャパシタＣ５（図１を参照）を用いて、ＣＨ８端子に印加される発光素子群３０のアノード電圧Ｖａを昇圧し、昇圧電圧Ｖｃｐをドライバ部１１０の駆動電圧として出力する。

オープン／ショート検出部２３０は、ＣＨ０端子〜ＣＨ８端子に各々現れるノード電圧を監視してオープン／ショート検出信号Ｓｄｅｔを生成し、これをロジック部１２０に出力する。なお、オープン／ショート検出信号Ｓｄｅｔは、発光ダイオードＬＥＤ１〜ＬＥＤ１〜８のいずれにも異常が生じていないときに異常未検出時の論理レベル（例えばハイレベル）となり、発光ダイオードＬＥＤ１〜ＬＥＤ８の少なくとも一つに異常が生じているときに異常検出時の論理レベル（例えばローレベル）となる。

＜スイッチ駆動シーケンス＞
図３は、スイッチ駆動シーケンスの一例を示すタイミングチャートであり、上から順番に、バッテリ電圧Ｖｂ、定電圧Ｖｒｅｇ、ＵＶＬＯ信号Ｓｕｖｌｏ、内部クロック信号ＩＮＴＣＬＫ、昇圧電圧Ｖｃｐ、ＳＥＴＣＬＫ端子電圧、可変クロック信号ＣＬＫ、ＳＥＴＤＬＹ端子電圧、起動遅延信号Ｓｄｌｙ、ＳＧ端子電圧、ＣＭＰＬＴ端子電圧、並びに、ＬＥＤ＊（ただし＊＝８、７、…、１）の点消灯状態（Ｈ：点灯、Ｌ：消灯）及びスイッチ素子ＳＷ＊のオン／オフ状態が描写されている。

なお、図示の便宜上、内部クロック信号ＩＮＴＣＬＫや可変クロック信号ＣＬＫのパルスは実際よりも大きく描写されている。従って、本図中における起動遅延時間ｔＤＬＹ、電流供給待機時間ｔｄＳＧ、及び、点灯遷移時間ｔＰＳの時間幅と、パルスカウント数とは、必ずしも整合していない。

スイッチ駆動装置１０への電源投入後、時刻ｔ１において、ＵＶＬＯ信号Ｓｕｖｌｏがハイレベル（＝減電解除時の論理レベル）に立ち上がると、内部クロック信号ＩＮＴＣＬＫや可変クロック信号ＣＬＫの生成動作が開始されて、スイッチ駆動装置１０の各部が動作可能状態となる。

このとき、ロジック部１２０は、スイッチ素子ＳＷ１〜ＳＷ８をそれまでのオフ状態からオン状態に初期化するようにドライバ部１１０を制御する。ただし、時刻ｔ１の時点では、チャージポンプ部２２０の昇圧動作が開始されたばかりであり、ドライバ部１１０の出力動作が不安定であることから、スイッチ素子ＳＷ１〜ＳＷ８の動作不定期間（×印を付したハッチング領域を参照）が生じる。従って、この動作不定期間以前に発光素子駆動装置２０から駆動電流Ｉｄが出力されると、発光ダイオードＬＥＤ１〜ＬＥＤ８が意図せずに瞬灯してしまうおそれがある。

そこで、ロジック部１２０は、スイッチ素子ＳＷ１〜ＳＷ８の動作不定期間経過後、スイッチ駆動シーケンスの開始前に、装置外部の発光素子駆動装置２０に対して、発光ダイオードＬＥＤ１〜ＬＥＤ８への電流供給開始トリガを出力する。より具体的に述べると、ロジック部１２０は、スイッチ素子ＳＷ１〜ＳＷ８の動作不定期間に亘ってＳＧ端子電圧をローレベル（＝電流供給待機時の論理レベル）とし、時刻ｔ１から電流供給待機時間ｔｄＳＧが経過した時刻ｔ２の時点で、ＳＧ端子電圧をローレベルからハイレベル（＝電流供給待機解除時の論理レベル）に立ち上げる。

このような構成とすることにより、スイッチ素子ＳＷ１〜ＳＷ８の動作不適期間中には発光素子駆動装置２０から駆動電流Ｉｄが出力されなくなるので、発光ダイオードＬＥＤ１〜ＬＥＤ８の瞬灯を回避することが可能となる。

なお、上記した電流供給開始トリガの出力タイミングについては、上記のように時刻ｔ１から電流供給待機時間ｄＳＧが経過した時点としてもよいし、若しくは、ドライバＤＲＶ１〜ＤＲＶ８の出力レベルが所定の閾値を上回った時点としてもよい。

その後、時刻ｔ１から所定の起動遅延時間ｔＤＬＹが経過して起動遅延信号Ｓｄｌｙがハイレベルに立ち上がると、ロジック部１２０は、時刻ｔ３以降、可変クロック信号ＣＬＫに応じた点灯遷移時間ｔＰＳ毎に、スイッチ素子ＳＷ１〜ＳＷ８を順次累積的にオフさせていく。例えば、点灯遷移時間ｔＰＳは、可変クロック信号ＣＬＫの２５６カウント分に設定しておけばよい。その場合、可変クロック信号ＣＬＫの発振周波数が５．１２ｋＨｚであれば、点灯遷移時間ｔＰＳが５０ｍｓとなる。

上記のようにスイッチ素子ＳＷ１〜ＳＷ８を順次累積的にオフさせていくことにより、発光ダイオードＬＥＤ１〜ＬＥＤ８の点灯数が徐々に増加されていくので、点灯領域の面積が時間の経過とともに拡大されていく。すなわち、一連のスイッチ駆動シーケンスが完了すると、スイッチ素子ＳＷ１〜ＳＷ８は全てオフ状態となり、発光ダイオードＬＥＤ１〜ＬＥＤ８が全点灯された状態となる。なお、点灯領域を流れるように移動させる場合には、スイッチ素子ＳＷ１〜ＳＷ８を順次排他的にオフさせていけばよい。

時刻ｔ５において、全てのスイッチ素子ＳＷ１〜ＳＷ８をオフさせた後、ロジック部１２０は、さらに点灯遷移時間ｔＰＳが経過した時刻ｔ６において、ＣＭＰＬＴ端子電圧をハイレベルに立ち上げる。なお、ＣＭＰＬＴ端子は、複数のスイッチ駆動装置１０をシリアル接続する際に利用される外部端子である。

その後、スイッチ駆動装置１０への電源遮断に伴い、時刻ｔ７において、ＵＶＬＯ信号Ｓｕｖｌｏがローレベル（＝減電検出時の論理レベル）に立ち下がると、内部クロック信号ＩＮＴＣＬＫや可変クロック信号ＣＬＫの生成動作が停止されて、スイッチ駆動装置１０の各部が動作不能状態となる。このとき、スイッチ素子ＳＷ１〜ＳＷ８は、既にオフ状態となっているので、電源投入時のような瞬灯の問題は生じない。

なお、上記一連のスイッチ駆動シーケンスは、電源スイッチ３ないしは電源スイッチ４が周期的にオン／オフされてスイッチ駆動装置１０への電源供給と電源遮断が繰り返される毎に実行される。

＜チャージポンプ部（第１実施形態）＞
図４は、チャージポンプ部２２０の第１実施形態を示す回路図である。本実施形態のチャージポンプ部２２０は、フライングキャパシタＣｆと、出力キャパシタＣｏと、各キャパシタＣｆ及びＣｏの接続状態を切り替えて入力電圧Ｖｉｎ（＝アノード電圧Ｖａ）から出力電圧Ｖｏｕｔ（＝昇圧電圧Ｖｃｐ）を生成するスイッチ群（＝スイッチＳ２〜Ｓ５）と、を含む。

スイッチＳ２は、フライングキャパシタＣｆの第２端と入力電圧Ｖｉｎ（＝アノード電圧Ｖａ）の入力端との間に接続されている。

スイッチＳ３は、フライングキャパシタＣｆの第１端と出力電圧Ｖｏｕｔ（＝昇圧電圧Ｖｃｐ）の出力端との間に接続されている。

スイッチＳ４は、フライングキャパシタＣｆの第２端と接地端（＝接地電圧ＧＮＤの印加端）との間に接続されている。

スイッチＳ５は、フライングキャパシタＣｆの第１端と電源電圧Ｖｃｃ（＝定電圧Ｖｒｅｇ）の入力端との間に接続されている。なお、スイッチＳ５としては、例えば、アノードが電源電圧Ｖｃｃの入力端に接続されてカソードがフライングキャパシタＣｆ１の第１端に接続されたダイオードを好適に用いることができる。

出力キャパシタＣｏの第１端は、出力電圧Ｖｏｕｔの出力端に接続されている。出力キャパシタＣｏの第２端は、入力電圧Ｖｉｎの入力端に接続されている。

図５は、第１フェイズにおけるチャージポンプ部２２０の動作状態を示した回路図である。本図で示すように、第１フェイズでは、スイッチＳ２及びＳ３がオフされてスイッチＳ４及びＳ５がオンされる。その結果、電源電圧Ｖｃｃの入力端からフライングキャパシタＣｆを介して接地端に至る経路に電流が流れる。このとき、フライングキャパシタＣｆの第１端に現れる第１ノード電圧ｎ１は、ほぼ電源電圧Ｖｃｃと一致し、フライングキャパシタＣｆの第２端に現れる第２ノード電圧ｎ２は、ほぼ接地電圧ＧＮＤと一致する。従って、フライングキャパシタＣｆは、その両端間電圧がほぼ電源電圧Ｖｃｃと一致するまで充電される。このように、第１フェイズは、フライングキャパシタＣｆの充電フェイズに相当する。

図６は、第２フェイズにおけるチャージポンプ部２２０の動作状態を示した回路図である。本図で示すように、第２フェイズでは、スイッチＳ２及びＳ３がオンされてスイッチＳ４及びＳ５がオフされる。その結果、出力電圧Ｖｏｕｔの出力端と入力電圧Ｖｉｎの入力端との間に、フライングキャパシタＣｆと出力キャパシタＣｏとが互いに並列に接続された状態となる。従って、フライングキャパシタＣｆと出力キャパシタＣｏとの間では、それぞれの両端間電圧が一致するまで電荷の再分配が行われる。このように、第２フェイズは、フライングキャパシタＣｆの放電フェイズ（＝フライングキャパシタＣｆから出力キャパシタＣｏへの電荷転送フェイズ）に相当する。

図７は、各フェイズ間における第１ノード電圧ｎ１（実線）と第２ノード電圧ｎ２（破線）の遷移挙動を示す電圧波形図である。

先にも述べたように、第１フェイズでは、ｎ１≒Ｖｃｃとなり、ｎ２≒ＧＮＤとなるので、フライングキャパシタＣｆの両端間にほぼ電源電圧Ｖｃｃが充電される。その後、第１フェイズから第２フェイズに切り替わると、第２ノード電圧ｎ２がほぼ入力電圧Ｖｉｎまで引き上げられる。このとき、第１ノード電圧ｎ１は、フライングキャパシタＣｆの電荷保存則に従い、第２ノード電圧ｎ２（≒Ｖｉｎ）にフライングキャパシタＣｆの両端間電圧（≒Ｖｃｃ）を足し合わせた出力電圧Ｖｏｕｔ（≒Ｖｉｎ＋Ｖｃｃ）まで上昇する。

このように、第１実施形態のチャージポンプ部２２０であれば、フライングキャパシタＣｆと出力キャパシタＣｏの充放電を繰り返すことにより、入力電圧Ｖｉｎを昇圧した出力電圧Ｖｏｕｔを生成することができる。

ただし、第１実施形態のチャージポンプ部２２０では、第１フェイズと第２フェイズとを切り替える毎に、第２ノード電圧ｎ２を接地電圧ＧＮＤと入力電圧Ｖｉｎとの間で大きく変動させなければならない。そのため、寄生キャパシタの影響を受けにくいように、フライングキャパシタＣｆの容量値を大きくしておく必要があるので、スイッチ駆動装置１０の小型化を図る上では不利である。特に、発光素子群３０のＬＥＤ灯数が多くなるほど入力電圧Ｖｉｎ（＝アノード電圧Ｖａ）が高くなるので、上記の課題が顕在化する。

＜チャージポンプ部（第２実施形態）＞
図８は、チャージポンプ部２２０の第２実施形態を示す回路図である。本実施形態は、先出の第１実施形態をベースとしつつ、さらに、スイッチＳ１と帰還制御部Ａを含む点に特徴を有する。そこで、第１実施形態と同様の構成要素については、図４と同一の符号を付すことで重複した説明を割愛し、以下では、第２実施形態の特徴部分について、重点的な説明を行うことにする。

スイッチＳ１は、フライングキャパシタＣｆの第１端と入力電圧Ｖｉｎ（＝アノード電圧Ｖａ）の入力端との間に接続されている。なお、スイッチＳ１としては、例えば、アノードが入力電圧Ｖｉｎの入力端に接続されてカソードがフライングキャパシタＣｆ１の第１端に接続されたダイオードを好適に用いることができる。

帰還制御部Ａは、電圧検出部Ａ１０とオペアンプＡ２０を含み、第１ノード電圧ｎ１を基準として第２ノード電圧ｎ２を調整することにより、フライングキャパシタＣｆの充電時にその両端間電圧Ｖｘを所定の目標値（＝後述するツェナダイオードＡ１２の降伏電圧Ｖｔｈ）に合わせ込む。

電圧検出部Ａ１０は、第１ノード電圧ｎ１と第２ノード電圧ｎ２の入力を受け付けて、フライングキャパシタＣｆの両端間電圧Ｖｘを検出する。

オペアンプＡ２０は、電圧検出部Ａ１０の検出結果（＝後述する抵抗Ａ１１の両端間電圧Ｖｙ）に応じて、スイッチＳ４（本図の例示では、Ｎチャネル型ＭＯＳ［metal oxide semiconductor］電界効果トランジスタ）のゲート電圧ｎ３を生成することにより、スイッチＳ４の導通度を制御して第２ノード電圧ｎ２を調整する電圧調整部として機能する。

図９は、電圧検出部Ａ１０の一構成例を示す回路図である。本構成例の電圧検出部Ａ１０は、抵抗Ａ１１とツェナダイオードＡ１２を含む。抵抗Ａ１１の第１端は、第１ノード電圧ｎ１の印加端（＝フライングキャパシタＣｆの第１端）と、オペアンプＡ２０の反転入力端（−）にそれぞれ接続されている。抵抗Ａ１１の第２端は、ツェナダイオードＡ１２のカソードと、オペアンプＡ２０の非反転入力端（＋）にそれぞれ接続されている。ツェナダイオードＡ１２のアノードは、第２ノード電圧ｎ２の印加端（＝フライングキャパシタＣｆの第２端）に接続されている。

フライングキャパシタＣｆの両端間電圧Ｖｘ（＝ｎ１−ｎ２）がツェナダイオードＡ１２の降伏電圧Ｖｔｈ（例えば５Ｖ）よりも低いときには、抵抗Ａ１１に電流が流れない。従って、抵抗Ａ１１の両端間電圧Ｖｙは０Ｖとなる。なお、オペアンプＡ２０には、反転入力端（−）よりも非反転入力端（＋）が若干優勢となるように、意図的な入力オフセットが付与されている。従って、Ｖｙ＝０Ｖである間、オペアンプＡ２０で生成されるゲート電圧ｎ３は、ハイレベルに維持される。

一方、フライングキャパシタＣｆの両端間電圧ＶｘがツェナダイオードＡ１２の降伏電圧Ｖｔｈよりも高くなると、抵抗Ａ１２に電流が流れ始める。従って、フライングキャパシタＣｆの両端間電圧Ｖｘが高くなるほど、抵抗Ａ１２の両端間電圧Ｖｙが高くなり、延いては、オペアンプＡ２０で生成されるゲート電圧ｎ３が低くなる。

次に、ＬＥＤ灯数の少ない低入力時（Ｖｔｈ≧Ｖｃｃ＞Ｖｉｎ）と、ＬＥＤ灯数の多い高入力時（Ｖｃｃ≦Ｖｔｈ＜Ｖｉｎ）の２通りに場合を分けて、第２実施形態におけるチャージポンプ動作の詳細な説明を行う。

図１０は、低入力時（Ｖｔｈ≧Ｖｃｃ＞Ｖｉｎ）の第１フェイズにおけるチャージポンプ部２２０の動作状態を示した回路図である。本図で示したように、低入力時の第１フェイズでは、スイッチＳ１〜Ｓ３がオフされてスイッチＳ４及びＳ５がオンされる。その結果、電源電圧Ｖｃｃの入力端からフライングキャパシタＣｆを介して接地端に至る経路に電流が流れる。

このように、低入力時の第１フェイズでは、スイッチＳ１がオフされてスイッチＳ５がオンされることにより、電源電圧Ｖｃｃと入力電圧Ｖｉｎのうち、より高い電源電圧Ｖｃｃを用いてフライングキャパシタＣｆの充電が行われる。

また、低入力時の第１フェイズでは、フライングキャパシタＣｆの両端間電圧Ｖｘが常にツェナダイオードＡ１２の降伏電圧Ｖｔｈよりも低くなる。このとき、ゲート電圧ｎ３がハイレベルに張り付くので、スイッチＳ４が常にフルオンとなる。従って、フライングキャパシタＣｆは、その両端間電圧Ｖｘがほぼ電源電圧Ｖｃｃとなるまで充電される。

図１１は、低入力時（Ｖｔｈ≧Ｖｃｃ＞Ｖｉｎ）の第２フェイズにおけるチャージポンプ部２２０の動作状態を示した回路図である。本図で示すように、低入力時の第２フェイズでは、スイッチＳ２及びＳ３がオンされてスイッチＳ１、Ｓ４及びＳ５がオフされる。その結果、出力電圧Ｖｏｕｔの出力端と入力電圧Ｖｉｎの入力端との間に、フライングキャパシタＣｆと出力キャパシタＣｏとが互いに並列に接続された状態となり、それぞれの両端間電圧が一致するまで電荷の再分配が行われる。

なお、第２フェイズにおいて、スイッチＳ４をオフする際には、オペアンプＡ２０の出力端（＝スイッチＳ４のゲート）を接地端に短絡し、ゲート電圧ｎ３を強制的にローレベルへ引き下げればよい。

図１２は、低入力時（Ｖｔｈ≧Ｖｃｃ＞Ｖｉｎ）の各フェイズ間における第１ノード電圧ｎ１（実線）と第２ノード電圧ｎ２（破線）の遷移挙動を示す電圧波形図である。

第１フェイズでは、ｎ１≒Ｖｃｃとなり、ｎ２≒ＧＮＤとなるので、フライングキャパシタＣｆの両端間にほぼ電源電圧Ｖｃｃが充電される。その後、第１フェイズから第２フェイズに切り替わると、第２ノード電圧ｎ２がほぼ入力電圧Ｖｉｎまで引き上げられる。このとき、第１ノード電圧ｎ１は、フライングキャパシタＣｆの電荷保存則に従い、第２ノード電圧ｎ２（≒Ｖｉｎ）にフライングキャパシタＣｆの両端間電圧Ｖｘ（≒Ｖｃｃ）を足し合わせた出力電圧Ｖｏｕｔ（≒Ｖｉｎ＋Ｖｃｃ）まで上昇する。

このように、低入力時（Ｖｔｈ≧Ｖｃｃ＞Ｖｉｎ）には、第２実施形態のチャージポンプ部２２０においても、基本的に先出の第１実施形態と同様の昇圧動作が実施される。ただし、入力電圧Ｖｉｎが低いので、第２ノード電圧ｎ２の変動幅（スイングレベル）は決して大きくない。

図１３は、高入力時（Ｖｃｃ≦Ｖｔｈ＜Ｖｉｎ）の第１フェイズにおけるチャージポンプ部２２０の動作状態を示した回路図である。本図で示すように、高入力時の第１フェイズでは、スイッチＳ２、Ｓ３及びＳ５がオフされてスイッチＳ１及びＳ４がオンされる。その結果、入力電圧Ｖｉｎの入力端からフライングキャパシタＣｆを介して接地端に至る経路に電流が流れる。

このように、高入力時の第１フェイズでは、スイッチＳ１がオンされてスイッチＳ５がオフされることにより、電源電圧Ｖｃｃと入力電圧Ｖｉｎのうち、より高い入力電圧Ｖｉｎを用いてフライングキャパシタＣｆの充電が行われる。

また、高入力時の第１フェイズでは、フライングキャパシタＣｆの両端間電圧Ｖｘが高くなるほど、抵抗Ａ１２の両端間電圧Ｖｙが高くなり、延いては、オペアンプＡ２０で生成されるゲート電圧ｎ３が低くなる。すなわち、フライングキャパシタＣｆの両端間電圧Ｖｘに応じてスイッチＳ４の導通度が可変制御され、延いては、第２ノード電圧ｎ２の調整が行われる。

図１４は、第２ノード電圧ｎ２の調整動作を示す電圧波形図であり、上から順に、第１ノード電圧ｎ１、第２ノード電圧ｎ２、及び、ゲート電圧ｎ３が描写されている。本図で示すように、ゲート電圧ｎ３は、フライングキャパシタＣｆの両端間電圧Ｖｘ（＝ｎ１−ｎ２）がツェナダイオードＡ１２の降伏電圧Ｖｔｈよりも低いときに上昇し、両端間電圧Ｖｘが降伏電圧Ｖｔｈよりも高くなると下降に転じる。

このようなゲート電圧ｎ３を用いてスイッチＳ４の導通度を制御することにより、第２ノード電圧ｎ２は、固定値である第１ノード電圧ｎ１（＝入力電圧Ｖｉｎ）を基準としてこれよりも所定値（＝Ｖｔｈ）だけ低い目標値（＝Ｖｉｎ−Ｖｔｈ）に合わせ込まれる。なお、第２ノード電圧ｎ２の目標値（＝フライングキャパシタＣｆの充電レベル）は、フライングキャパシタＣｆの最大電圧や電圧検出部Ａ１０内に使用される素子等の最大電圧以内であれば、電圧検出部Ａ１０で任意に設定することが可能である。

なお、高入力時（Ｖｃｃ≦Ｖｔｈ＜Ｖｉｎ）の第２フェイズにおけるチャージポンプ部２２０の動作状態については、低入力時（Ｖｔｈ≧Ｖｃｃ＞Ｖｉｎ）のそれと同様であることから、先出の図１１を参照して理解することができる。すなわち、高入力時の第２フェイズでは、スイッチＳ２及びＳ３がオンされてスイッチＳ１、Ｓ４及びＳ５がオフされる。その結果、出力電圧Ｖｏｕｔの出力端と入力電圧Ｖｉｎの入力端との間に、フライングキャパシタＣｆと出力キャパシタＣｏとが互いに並列に接続された状態となり、それぞれの両端間電圧が一致するまで電荷の再分配が行われる。

図１５は、高入力時（Ｖｃｃ≦Ｖｔｈ＜Ｖｉｎ）の各フェイズ間における第１ノード電圧ｎ１（実線）と第２ノード電圧ｎ２（破線）の遷移挙動を示す電圧波形図である。

第１フェイズでは、ｎ１≒Ｖｃｃとなり、ｎ２≒Ｖｉｎ−Ｖｔｈとなるので、フライングキャパシタＣｆの両端間にほぼ降伏電圧Ｖｔｈが充電される。その後、第１フェイズから第２フェイズに切り替わると、第２ノード電圧ｎ２がほぼ入力電圧Ｖｉｎまで引き上げられる。このとき、第１ノード電圧ｎ１は、フライングキャパシタＣｆの電荷保存則に従い、第２ノード電圧ｎ２（≒Ｖｉｎ）にフライングキャパシタＣｆの両端間電圧Ｖｘ（≒Ｖｔｈ）を足し合わせた出力電圧Ｖｏｕｔ（≒Ｖｉｎ＋Ｖｔｈ）まで上昇する。

このように、第２実施形態のチャージポンプ部２２０では、先の第１実施形態（図７）と比べて、第２ノード電圧ｎ２の変動幅（スイングレベル）をより小さく抑えることができる。従って、寄生キャパシタの影響を受けにくいように、フライングキャパシタＣｆの容量値を大きくしておく必要がなくなるので、スイッチ駆動装置１０の小型化を図る上で有利となる。

＜チャージポンプ部（第３実施形態）＞
図１６は、チャージポンプ部２２０の第３実施形態を示す回路図である。第３実施形態は、先出の第２実施形態と基本的に同様であり、オペアンプＡ２０をヒステリシスコンパレータＡ３０に置換した構成とされている。そこで、第２実施形態と同様の構成要素については、図８と同一の符号を付すことで重複した説明を割愛し、以下では、第３実施形態の特徴部分について、重点的な説明を行うことにする。

ヒステリシスコンパレータＡ３０は、電圧検出部Ａ１０の検出結果（＝抵抗Ａ１１の両端間電圧Ｖｙ）に応じて、比較信号ｎ４（＝スイッチＳ４のゲート電圧に相当）を生成することにより、スイッチＳ４をオン／オフして第２ノード電圧ｎ２を調整する電圧調整部として機能する。

なお、チャージポンプ動作自体については、基本的に第２実施形態のそれと同様であることから、図１０〜図１３、及び、図１５を参照して理解することができる。以下では、第２実施形態との差違点として、高入力時（Ｖｃｃ≦Ｖｔｈ＜Ｖｉｎ）の第１フェイズにおける第２ノード電圧ｎ２の調整動作について、図１７を参照しながら説明する。

図１７は、第２ノード電圧ｎ２の調整動作を示す電圧波形図であり、上から順に、第１ノード電圧ｎ１、第２ノード電圧ｎ２、及び、比較信号ｎ４が描写されている。本図で示したように、比較信号ｎ４は、フライングキャパシタＣｆの両端間電圧Ｖｘ（＝ｎ１−ｎ２）がツェナダイオードＡ１２の降伏電圧Ｖｔｈよりも低いときにハイレベルとなり、両端間電圧Ｖｘが降伏電圧Ｖｔｈよりも高くなるとローレベルに立ち下がる。

このような比較信号ｎ４を用いてスイッチＳ４をオン／オフさせることにより、第２ノード電圧ｎ２は、固定値である第１ノード電圧ｎ１（＝入力電圧Ｖｉｎ）を基準としてこれよりも所定値（＝Ｖｔｈ）だけ低い目標値（＝Ｖｉｎ−Ｖｔｈ）に合わせ込まれる。

＜チャージポンプ部（第４実施形態）＞
図１８は、チャージポンプ部２２０の第４実施形態を示す回路図である。第４実施形態は、先出の第３実施形態をベースとしつつ、さらにパルス生成部Ａ４０を含む点に特徴を有する。そこで、第３実施形態と同様の構成要素については、図１６と同一の符号を付すことで重複した説明を割愛し、以下では、第４実施形態の特徴部分について、重点的な説明を行うことにする。

パルス生成部Ａ４０は、ヒステリシスコンパレータＡ３０から出力される比較信号ｎ４に応じて、スイッチＳ４を駆動するための第１パルス信号ｎ５と、スイッチＳ２及びＳ３を駆動するための第２パルス信号ｎ６をそれぞれ生成する。

なお、スイッチＳ４は、第１パルス信号ｎ５がハイレベルであるときにオンし、第１パルス信号ｎ５がローレベルであるときにオフする。また、スイッチＳ２及びＳ３は、いずれも、第２パルス信号ｎ６がハイレベルであるときにオンし、第２パルス信号ｎ６がローレベルであるときにオフする。

図１９は、パルス生成動作の一例を示すタイミングチャートであり、上から順に、フライングキャパシタＣｆの両端間電圧Ｖｘ、比較信号ｎ４、第１パルス信号ｎ５、及び、第２パルス信号ｎ６が描写されている。

時刻ｔ１１において、両端間電圧Ｖｘが下側閾値電圧ＶｔｈＬよりも低くなると、比較信号ｎ４がローレベルからハイレベルに立ち上がる。この時点では、第１パルス信号ｎ５がそれまでのローレベルに維持され、第２パルス信号ｎ６がハイレベルからローレベルに立ち下げられる。

時刻ｔ１１から所定の遅延時間ｄが経過した時刻ｔ１２では、第１パルス信号ｎ５がローレベルからハイレベルに立ち上げられ、第２パルス信号ｎ６がそれまでのローレベルに維持される。

時刻ｔ１３において、両端間電圧Ｖｘが上側閾値電圧ＶｔｈＨ（例えばツェナダイオードＡ１２の降伏電圧Ｖｔｈ）よりも高くなると、比較信号ｎ４がハイレベルからローレベルに立ち下がる。この時点では、第１パルス信号ｎ５がハイレベルからローレベルに立ち下げられ、第２パルス信号ｎ６がそれまでのローレベルに維持される。

時刻ｔ１３から所定の遅延時間ｄが経過した時刻ｔ１４では、第１パルス信号ｎ５がそれまでのローレベルに維持され、第２パルス信号ｎ６がローレベルからハイレベルに立ち上げられる。

時刻ｔ１５以降においても、上記のパルス生成動作が繰り返される。その結果、第１パルス信号ｎ５と第２パルス信号ｎ６は、基本的に互いの論理レベルが反転されたパルス信号となる。

なお、第１パルス信号ｎ５がハイレベルとされて第２パルス信号ｎ６がローレベルとされている期間（時刻ｔ１２〜ｔ１３）は、フライングキャパシタＣｆを充電するための第１フェイズに相当する。逆に、第１パルス信号ｎ５がローレベルとされて第２パルス信号ｎ６がハイレベルとされている期間（時刻ｔ１４〜ｔ１５）は、フライングキャパシタＣｆを放電するための第２フェイズに相当する。

また、第１パルス信号ｎ５と第２パルス信号ｎ６が同時にローレベルとなる期間（時刻ｔ１１〜ｔ１２、及び、時刻ｔ１３〜ｔ１４）は、スイッチＳ２〜Ｓ４が同時にオフとなるデッドタイムに相当する。このようなデッドタイムを設けることにより、過大な貫通電流を防止することが可能となる。

上記のパルス生成動作からも分かるように、パルス生成部Ａ４０は、比較信号ｎ４がパルス駆動されることを前提として設計されており、比較信号ｎ４がハイレベルに張り付いてしまう状況、すなわち、先述の低入力時（Ｖｔｈ≧Ｖｃｃ＞Ｖｉｎ）に相当する状況は想定されていない。そのため、第４実施形態のチャージポンプ部２２０は、電源電圧Ｖｃｃの供給経路を形成していたスイッチＳ５を含まず、入力電圧Ｖｉｎのみを用いてフライングキャパシタＣｆを充電する構成とされている（先出の図１８を参照）。

図２０は、第１フェイズにおけるチャージポンプ部２２０の動作状態を示した回路図である。本図で示すように、第１フェイズでは、スイッチＳ２及びＳ３がオフされてスイッチＳ１及びＳ４がオンされる。その結果、入力電圧Ｖｉｎの入力端からフライングキャパシタＣｆを介して接地端に至る経路に電流が流れる。また、第１フェイズでは、フライングキャパシタＣｆの両端間電圧Ｖｘに応じてスイッチＳ４をオン／オフすることにより、第２ノード電圧ｎ２の調整が行われる。

図２１は、第２フェイズにおけるチャージポンプ部２２０の動作状態を示した回路図である。本図で示すように、第２フェイズでは、スイッチＳ２及びＳ３がオンされてスイッチＳ１及びＳ４がオフされる。その結果、出力電圧Ｖｏｕｔの出力端と入力電圧Ｖｉｎの入力端との間に、フライングキャパシタＣｆと出力キャパシタＣｏとが互いに並列に接続された状態となり、それぞれの両端間電圧が一致するまで電荷の再分配が行われる。

このように、第４実施形態のチャージポンプ部２２０であれば、クロック信号の供給を受けることなく、フライングキャパシタＣｆの両端間電圧Ｖｘを監視した結果に基づいてスイッチ群を適宜駆動することが可能となる。

＜変形例＞
図２２は、チャージポンプの一変形例を示す回路図である。本変形例のチャージポンプ３００は、先出のチャージポンプ部２２０としての用途に限らず、様々なアプリケーションの電源手段として用いられるものである。

ただし、その構成自体は、先出の第２実施形態をベースとしつつ、帰還制御部Ａにおいて、フライングキャパシタＣｆの充電時にその両端間電圧Ｖｘの目標値（＝第２ノード電圧ｎ２の目標値）を入力電圧Ｖｉｎに応じて可変制御する点に特徴を有する。そこで、第１実施形態と同様の構成要素については、図８と同一の符号を付すことで重複した説明を割愛し、以下では、本変形例の特徴部分について、重点的な説明を行うことにする。

本変形例のチャージポンプ３００において、帰還制御部Ａに含まれる電圧検出部Ａ１０は、入力電圧Ｖｉｎに応じて第２ノード電圧ｎ２の目標値（例えば電圧検出部Ａ１０に含まれるツェナダイオードＡ１２の降伏電圧Ｖｔｈ）を可変制御する機能を備えている。

また、本変形例のチャージポンプ３００において、出力キャパシタＣｏの第２端は、入力電圧Ｖｉｎの入力端ではなく、接地端に接続されている。

図２３は、第１フェイズにおけるチャージポンプ３００の動作状態を示した回路図である。本図で示すように、第１フェイズでは、スイッチＳ２及びＳ３がオフされてスイッチＳ１及びＳ４がオンされる。その結果、入力電圧Ｖｉｎの入力端からフライングキャパシタＣｆを介して接地端に至る経路に電流が流れる。また、第１フェイズでは、フライングキャパシタＣｆの両端間電圧Ｖｘに応じてスイッチＳ４をオン／オフすることにより、第２ノード電圧ｎ２の調整が行われる。

さらに、第１フェイズでは、入力電圧Ｖｉｎに応じて第２ノード電圧ｎ２の目標値が可変制御される。より具体的に述べると、第２ノード電圧ｎ２の目標値は、入力電圧Ｖｉｎが高いほど引き上げられ、入力電圧Ｖｉｎが低いほど引き下げられる。

図２４は、第２フェイズにおけるチャージポンプ３００の動作状態を示した回路図である。本図で示すように、第２フェイズでは、スイッチＳ２及びＳ３がオンされてスイッチＳ１及びＳ４がオフされる。その結果、フライングキャパシタＣｆに蓄えられた電荷が出力キャパシタＣｏに転送されて、出力電圧Ｖｏｕｔが上昇する。

図２５は、第２ノード電圧ｎ２の目標可変動作を示す電圧波形図であり、各フェイズ間における第１ノード電圧ｎ１（実線）と第２ノード電圧ｎ２（破線）の遷移挙動が描写されている。

まず、本図の左側を参照しながら、入力電圧として「Ｖｉｎ」が入力されている場合の挙動について詳述する。この場合、第１フェイズでは、ｎ１≒Ｖｉｎとなり、ｎ２≒Ｖｉｎ−Ｖｔｈとなる。従って、フライングキャパシタＣｆは、その両端間電圧Ｖｘ（＝ｎ１−ｎ２）がほぼ「Ｖｔｈ」となるまで充電される。その後、第１フェイズから第２フェイズに切り替わると、第２ノード電圧ｎ２がほぼＶｉｎまで引き上げられる。このとき、第１ノード電圧ｎ１は、フライングキャパシタＣｆの電荷保存則に従い、第２ノード電圧ｎ２（≒Ｖｉｎ）にフライングキャパシタＣｆの両端間電圧Ｖｘ（≒Ｖｔｈ）を足し合わせた出力電圧Ｖｏｕｔ（≒Ｖｉｎ＋Ｖｔｈ）まで上昇する。

次に、本図の右側を参照しながら、入力電圧として「Ｖｉｎ−δ」が入力されている場合の挙動について詳細に説明する。この場合、入力電圧が「Ｖｉｎ」から「Ｖｉｎ−δ」へ低下したことに伴い、第２ノード電圧ｎ２の目標値が「Ｖｉｎ−Ｖｔｈ」から「（Ｖｉｎ−δ）−（Ｖｔｈ＋δ）」に引き下げられる。つまり、第１フェイズでは、ｎ１≒Ｖｉｎ−δとなり、ｎ２≒Ｖｉｎ−Ｖｔｈ−２δとなる。従って、フライングキャパシタＣｆは、その両端間電圧Ｖｘ（＝ｎ１−ｎ２）がほぼ「Ｖｔｈ＋δ」となるまで充電される。

その後、第１フェイズから第２フェイズに切り替わると、第２ノード電圧ｎ２がほぼＶｉｎ−δまで引き上げられる。このとき、第１ノード電圧ｎ１は、フライングキャパシタＣｆの電荷保存則に従い、第２ノード電圧ｎ２（≒Ｖｉｎ−δ）にフライングキャパシタＣｆの両端間電圧Ｖｘ（≒Ｖｔｈ＋δ）を足し合わせた出力電圧Ｖｏｕｔ（≒Ｖｉｎ＋Ｖｔｈ）まで上昇する。

このように、本変形例のチャージポンプ３００であれば、フライングキャパシタＣｆの充電時にその両端間電圧Ｖｘの目標値（＝第２ノード電圧ｎ２の目標値）を入力電圧Ｖｉｎに応じて可変制御することができるので、入力電圧Ｖｉｎが変動した場合であっても、出力電圧Ｖｏｕｔを一定に維持することが可能となる。特に、バッテリからチャージポンプに入力電圧Ｖｉｎを供給する携帯端末などでは、入力電圧Ｖｉｎが変動しやすいので、本変形例を採用する利点が大きいと言える。

＜用途＞
発光装置１は、例えば、図２６ないし図２７で示したように、車両Ｘ１０のヘッドランプ（ハイビーム／ロービーム／スモールランプ／フォグランプなどを適宜含む）Ｘ１１、白昼夜走行（ＤＲＬ［daytime running lamps］）ランプＸ１２、テールランプ（スモールランプやバックランプなどを適宜含む）Ｘ１３、ストップランプＸ１４、及び、ターンランプＸ１５などとして好適に用いることができる。特に、シーケンシャルターン機能を備えた発光装置１は、ターンランプＸ１５として好適である。

また、先出のスイッチ駆動装置１０や発光素子駆動装置２０は、駆動対象となる発光素子群３０とともに車載ランプモジュール（図２８のヘッドランプモジュールＹ１０、図２９のターンランプモジュールＹ２０、及び、図３０のリアランプモジュールＹ３０など）として提供されるものであってもよいし、或いは、発光素子群３０とは独立にＩＣ単体として提供されるものであってもよい。

＜その他の変形例＞
なお、上記の実施形態では、発光素子として発光ダイオードを用いた構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、例えば、発光素子として有機ＥＬ［electro-luminescence］素子を用いることも可能である。

このように、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本明細書中に開示されている発明は、チャージポンプによる昇圧動作が必要なアプリケーション全般に利用することが可能である。

１ 発光装置（ターンランプモジュール）
２ バッテリ
３、４ 電源スイッチ
５ コントローラ
１０ スイッチ駆動装置（マトリクススイッチドライバＩＣ）
２０ 発光素子駆動装置（ＬＥＤドライバＩＣ）
３０ 発光素子群（ＬＥＤストリング）
１００ スイッチ部
１１０ ドライバ部
１２０ ロジック部
１３０ 内部レギュレータ部
１４０ ＵＶＬＯ部
１５０ 電流設定部
１６０ オシレータ部
１７０ 周波数設定部
１８０ 起動遅延部
１９０ 第１ウォッチドッグタイマ部
２００ 第２ウォッチドッグタイマ部
２１０ セレクタ部
２２０ チャージポンプ部
２３０ オープン／ショート検出部
３００ チャージポンプ
ＬＥＤ１〜ＬＥＤ８ 発光素子（発光ダイオード）
Ｒ１〜Ｒ３ 抵抗
Ｃ１〜Ｃ５ キャパシタ
Ｄ１〜Ｄ３ ダイオード
ＳＷ１〜ＳＷ８ スイッチ素子
ＤＲＶ１〜ＤＲＶ８ ドライバ
Ｃｆ フライングキャパシタ
Ｃｏ 出力キャパシタ
Ｓ１〜Ｓ５ スイッチ
Ａ 帰還制御部
Ａ１０ 電圧検出部
Ａ１１ 抵抗
Ａ１２ ツェナダイオード
Ａ２０ オペアンプ（電圧調整部）
Ａ３０ ヒステリシスコンパレータ（電圧調整部）
Ａ４０ パルス生成部
Ｘ、Ｘ１０ 車両
Ｘ１１ ヘッドランプ
Ｘ１２ 白昼夜走行（ＤＲＬ）用光源
Ｘ１３ テールランプ
Ｘ１４ ストップランプ
Ｘ１５ ターンランプ
Ｙ１０ ヘッドランプモジュール
Ｙ２０ ターンランプモジュール
Ｙ３０ リアランプモジュール

Claims (12)

1. フライングキャパシタと、
   出力キャパシタと、
   各キャパシタの接続状態を切り替えて入力電圧から出力電圧を生成するスイッチ群と、
   前記フライングキャパシタの充電時にその両端間電圧を所定の目標値に合わせ込む帰還制御部と、
   を有し、
   前記スイッチ群は、
   前記フライングキャパシタの第１端と前記入力電圧の入力端との間に接続された第１スイッチと、
   前記フライングキャパシタの第２端と前記入力電圧の入力端との間に接続された第２スイッチと、
   前記フライングキャパシタの第１端と前記出力電圧の出力端との間に接続された第３スイッチと、
   前記フライングキャパシタの第２端と接地端との間に接続された第４スイッチと、
   を含み、
   前記帰還制御部は、前記フライングキャパシタの第１端に印加される第１ノード電圧を基準として、前記フライングキャパシタの第２端に現れる第２ノード電圧を調整することを特徴とするチャージポンプ。
2. 前記帰還制御部は、
   前記フライングキャパシタの両端間電圧を検出する電圧検出部と、
   前記電圧検出部の検出結果に応じて前記第２ノード電圧を調整する電圧調整部と、
   を含むことを特徴とする請求項１に記載のチャージポンプ。
3. 前記電圧検出部は、
   第１端が前記フライングキャパシタの第１端に接続された抵抗と、
   カソードが前記抵抗の第２端に接続されてアノードが前記フライングキャパシタの第２端に接続されたツェナダイオードと、
   を含むことを特徴とすることを特徴とする請求項２に記載のチャージポンプ。
4. 前記電圧調整部は、前記抵抗の両端間電圧に応じて前記第４スイッチを駆動するオペアンプまたはコンパレータを含むことを特徴とする請求項３に記載のチャージポンプ。
5. 前記電圧調整部は、前記コンパレータの出力信号に応じて前記スイッチ群を駆動するためのパルス信号を生成するパルス生成部をさらに含むことを特徴とする請求項４に記載のチャージポンプ。
6. 前記スイッチ群は、前記フライングキャパシタの第１端と電源電圧の入力端との間に接続された第５スイッチをさらに含み、前記フライングキャパシタは、前記入力電圧と前記電源電圧の高い方を用いて充電されることを特徴とする請求項１〜請求項５のいずれか一項に記載のチャージポンプ。
7. フライングキャパシタと、
   出力キャパシタと、
   各キャパシタの接続状態を切り替えて入力電圧から出力電圧を生成するスイッチ群と、
   前記フライングキャパシタの充電時にその両端間電圧を所定の目標値に合わせ込む帰還制御部と、
   を有し、
   前記スイッチ群は、
   前記フライングキャパシタの第１端と前記入力電圧の入力端との間に接続された第１スイッチと、
   前記フライングキャパシタの第２端と前記入力電圧の入力端との間に接続された第２スイッチと、
   前記フライングキャパシタの第１端と前記出力電圧の出力端との間に接続された第３スイッチと、
   前記フライングキャパシタの第２端と接地端との間に接続された第４スイッチと、
   を含み、
   前記スイッチ群は、前記フライングキャパシタの第１端と電源電圧の入力端との間に接続された第５スイッチをさらに含み、前記フライングキャパシタは、前記入力電圧と前記電源電圧の高い方を用いて充電されることを特徴とするチャージポンプ。
8. フライングキャパシタと、
   出力キャパシタと、
   各キャパシタの接続状態を切り替えて入力電圧から出力電圧を生成するスイッチ群と、
   前記フライングキャパシタの充電時にその両端間電圧を所定の目標値に合わせ込む帰還制御部と、
   を有し、
   前記帰還制御部は、前記フライングキャパシタの充電時にその両端間電圧の目標値を前記入力電圧に応じて可変制御することを特徴とするチャージポンプ。
9. 前記スイッチ群は、
   前記フライングキャパシタの第１端と前記入力電圧の入力端との間に接続された第１スイッチと、
   前記フライングキャパシタの第２端と前記入力電圧の入力端との間に接続された第２スイッチと、
   前記フライングキャパシタの第１端と前記出力電圧の出力端との間に接続された第３スイッチと、
   前記フライングキャパシタの第２端と接地端との間に接続された第４スイッチと、
   を含むことを特徴とする請求項８に記載のチャージポンプ。
10. 複数の発光素子に対して各々並列接続される複数チャンネルのスイッチ素子と、
    前記複数のスイッチ素子を各々駆動するドライバ部と、
    入力電圧として前記複数の発光素子の駆動電圧が入力され出力電圧として前記ドライバ部の駆動電圧を出力する請求項１〜請求項９のいずれか一項に記載のチャージポンプと、
    を有することを特徴とするスイッチ駆動装置。
11. 複数の発光素子と、
    前記複数の発光素子に駆動電流を供給する発光素子駆動装置と、
    請求項１０に記載のスイッチ駆動装置と、
    を有することを特徴とする発光装置。
12. 請求項１１に記載の発光装置を有することを特徴とする車両。

Images